KR20120124226A - 메모리 소자 및 그 제조 방법 - Google Patents

메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20120124226A
KR20120124226A KR1020110041993A KR20110041993A KR20120124226A KR 20120124226 A KR20120124226 A KR 20120124226A KR 1020110041993 A KR1020110041993 A KR 1020110041993A KR 20110041993 A KR20110041993 A KR 20110041993A KR 20120124226 A KR20120124226 A KR 20120124226A
Authority
KR
South Korea
Prior art keywords
information storage
block
storage unit
forming
poly
Prior art date
Application number
KR1020110041993A
Other languages
English (en)
Inventor
김선국
최웅
한승훈
진용완
이상윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110041993A priority Critical patent/KR20120124226A/ko
Priority to US13/462,472 priority patent/US20120280340A1/en
Publication of KR20120124226A publication Critical patent/KR20120124226A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

메모리 소자 및 그 제조 방법이 개시된다. 개시된 메모리 소자는 나노미터 크기로 패턴된 다수의 정보 저장부를 포함하고 각각의 정보 저장부를 하나의 정보 단위로 이용할 수 있다. 개시된 메모리 소자의 제조 방법에서는 다수의 정보 저장부를 형성하기 위하여 다공성막을 이용할 수 있다.

Description

메모리 소자 및 그 제조 방법{Memory device and manufacturing method of the same}
개시된 실시예는 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 나노미터 크기로 패턴된 정보 단위를 포함하는 메모리 소자 및 그 제조 방법에 관한 것이다.
정보 산업이 발달함에 따라 대용량의 정보 처리가 요구됨에 따라 고용량의 정보를 저장할 수 있는 데이타 저장 매체에 관한 수요가 지속적으로 증가하고 있다. 수요의 증가에 따라 데이타 저장 속도가 빠르면서 소형의 정보 저장 매체에 관한 연구가 진행되고 있으며 결과적으로 다양한 종류의 정보 저장 장치가 개발되었다.
정보 저장 장치는 크게 휘발성 정보 저장 장치와 비휘발성 정보 저장 저장 장치로 나눌 수 있다. 휘발성 정보 저장 장치의 경우 전원이 차단되면 기록된 정보가 모두 지워지지만 정보 기록 및 재생 속도가 빠른 장점이 있다. 비휘발성 정보 저장 장치의 경우 전원이 차단되더라도 기록된 정보가 지워지지 않는다.
휘발성 정보 저장 장치로는 대표적으로 DRAM(dynamic random access memory)를 들 수 있다. 그리고, 비휘발성 데이터 저장 장치는 HDD(hard disk drive) 및 비휘발성 RAM(random access memory) 등이 있다. 비휘발성 메모리의 한 종류인 자기 메모리 소자(MRAM : magnetic random access memory)는 스핀 의존 전도 현상에 기초한 자기 저항 효과를 이용한 메모리 소자이다. 그리고, 강유전체 메모리 소자(ferroelectric memory device)는 도메인(domain) 내에 분극된 다이폴(dipole)을 정보 단위로 사용하고 프로브 등을 이용해서 저장된 정보를 읽어낸다. 그런데, 대용량의 정보 저장이 요구되면서 정보 단위의 크기를 감소되며, 인접하는 도메인의 다이폴의 영향을 받아 장시간 분극 방향을 일정하게 유지하지 못하여 오랜시간 데이타를 보전하는데 한계가 있을 수 있다.
본 발명의 일측면에서는 나노미터 크기로 패턴된 정보 단위를 포함하는 메모리 소자를 제공하고자 한다.
본 발명의 다른 측면에서는 나노미터 크기로 패턴된 정보 단위를 포함하는 메모리 소자의 제조 방법을 제공하고자 한다.
개시된 실시예에서는,
기판;
상기 기판 상에 형성된 하부 전극;
상기 하부 전극 상에 형성된 정보 저장부;를 포함하며,
상기 정보 저장부는 다수의 정보 저장층을 포함하고 상기 정보 저장부 각각은 하나의 정보 단위이며 상호 이격되도록 형성된 메모리 소자를 제공한다.
상기 정보 저장부는 강유전 물질(ferroelectric material), 강자성 물질(ferromagnetic material) 또는 반강자성 물질(antiferromagnetic material)로 형성된 것일 수 있다.
상기 하부 전극 및 상기 정보 저장부 상에 형성된 절연층을 더 포함할 수 있다.
상기 절연층은 SiO2보다 유전 상수가 낮은 low-k 물질(low-k dielectric)로 형성된 것일 수 있다.
상기 정보 저장층들 사이의 간격은 수 나노미터 내지 수백 나노미터일 수 있따.
또한, 기판 상에 하부 전극을 형성하는 단계;
상기 하부 전극 상에 정보 저장부를 형성하기 위한 물질층을 형성하는 단계;
상기 물질층 상에 상기 물질층을 패터닝하기 위한 다공성막을 형성하는 단계;
상기 다공성막을 통하여 상기 물질층 상에 마스크층을 형성하는 단계; 및
상기 마스크층을 식각 마스크로 하여 상기 물질층을 식각함으로써 정보 저장부를 형성하는 단계;를 포함하는 메모리 형성 방법을 제공한다.
상기 물질층은 강유전 물질(ferroelectric material), 강자성 물질(ferromagnetic material) 또는 반강자성 물질(antiferromagnetic material)로 형성될 수 있다.
상기 다공성막은 상기 하부 전극을 노출시키는 다수의 홀이 형성된 것일 수 있다.
상기 다공성막은 블록공중합체(block copolymer) 또는 양극 산화층일 수 있다.
상기 블록공중합체는 PS-b-PMMA(poly(styrene-b-methyl methacrylate)), PS-b-PI(poly(styrene-block-isoprene)), PS-b-PE (poly((styrene-block-ethylene)), PS-b-PEP(poly(styrene-block-ethylene propylene), PS-b-P2VP(polystyrene-block-poly(2-vinylpyridine)), PS-b-P4VP(polystyrene-block-poly(4-vinylpyridine)), PS-b-PB(polystyrene- block-polybutadiene), PI-b-PFS(polyisoprene-block-polyferrocenylsilane) 또는 PS-b-PEO(polystyrene-block-poly(ethylene oxide))일 수 있다.
상기 정보 저장부 형성 후 마스크층을 제거하는 공정을 더 포함할 수 있다.
상기 정보 저장부 상에 절연층을 형성하는 공정을 더 포함할 수 있다.
본 발명의 실시예에 따르면 메모리 소자의 나노미터 크기를 지닌 다수의 기록층을 서로 영향을 받지 않도록 형성함으로써 메모리 소자의 정보 유지 특성, 즉 리텐션 특성을 향상시킬 수 있다.
도 1 및 도 2는 본 발명의 실시예에 의한 메모리 소자를 나타낸 도면이다.
도 3a 내지 도 3f는 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 나타낸 도면이다.
도 4는 본 발명의 실시예에 의한 메모리 소자를 포함하는 메모리 장치를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 메모리 소자 및 그 제조 방법을 상세히 설명한다. 여기서 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 본 발명의 실시예에 의한 메모리 소자를 나타낸 도면이다.
도 1을 참조하면, 기판(10) 상에 하부 전극(11)이 형성되어 있으며, 하부 전극(11) 상에 정보 저장부(12)가 형성되어 있다. 정보 저장부(12)는 하부 전극(11) 상에 형성된 다수의 정보 저장층(12a, 12b)들을 포함하여 형성된 것으로, 정보 저장층(12a, 12b)은 서로 이격되도록 형성될 수 있으며, 정보 저장층(12a, 12b) 각각은 하나의 정보 단위를 나타낼 수 있다.
기판(10)은 통상적인 반도체 소자에 사용될 수 있는 물질이면 재료의 제한없이 사용될 수 있으며, 예를 들어 Si, SiC 등의 반도체 물질이나 글래스 등을 사용하여 형성될 수 있다. 하부 전극(11)은 통상적으로 반도체 소자의 전극 물질로 사용되는 전도성 물질로 형성될 수 있으며, 예를 들어 금속 물질 또는 전도성 금속 산화물 등으로 형성될 수 있다.
정보 저장부(12)는 강유전 물질(ferroelectric material), 강자성 물질(ferromagnetic material) 또는 반강자성 물질(antiferromagnetic material)로 형성될 수 있다. 예를 들어 강유전 물질로는 PZT((PB,Zr)TiO3), BFO(BiFeO3) 등이 있으며, 강자성 물질로는 Fe, Co, Ni, Mn, Ni, Gd, Tb, Dy, Ho 또는 이들의 합금이나 산화물 등이 있으며 이에 한정되지 않는다.
예를 들어 본 발명의 실시예에 의한 메모리 소자는 정보 저장부(12)를 강유전 물질, 예를 들어 PZT로 형성하여 강유전 메모리 소자로 형성할 수 있으며, 이 때 각각의 정보 저장층(12a, 12b)에는 자발 분극(spontaneous polarization) 특성을 지니며 분극 방향이 특정 방향을 나타내는 다이폴(dipole)들이 형성될 수 있다. 외부 전기장에 의해 정보 저장층(12a, 12b)의 다이폴들의 분극의 방향을 변화시킬 수 있으며, 외부 전기장이 인가되지 않은 상태에서는 특정 분극 방향을 그대로 유지할 수 있다.
정보 저장층(12a, 12b)들은 각각 하나의 정보 단위로 사용되며, 예를 들어 다이폴들의 분극 방향이 상방인 경우 "1"의 정보를 나타내고, 하방인 경우 "0"의 정보를 나타낸 것으로 정의할 수 있다. 만일 정보 저장층(12a, 12b)들의 다이폴들이 서로 영향을 미치는 경우, 메모리 소자의 리텐션 특성이 나빠져 장기간 정보 저장이 어렵게 된다. 따라서, 본 발명의 실시예에 의한 메모리 소자에서는 정보 저장부(12)의 각각의 정보 저장층(12a, 12b)들을 서로 이격되도록 형성함으로써 상호간의 영향을 최소화 할 수 있다. 정보 저장층(12a, 12b)들 사이의 간격은 수 나노미터 내지 수백 나노미터로 형성할 수 있으며 한정되지 않는다.
도 2는 본 발명의 실시예에 의한 메모리 소자를 나타낸 도면이다.
도 2를 참조하면, 기판(20) 상에 형성된 하부 전극(21), 하부 전극(21) 상에 형성된 정보 저장부(22)를 포함한다. 상기 도 1에 나타낸 구조와 마찬가지로 정보 저장부(22)는 다수의 정보 저장층을 포함하며, 정보 저장층들 사이는 이격되어 있다. 정보 저장부(22)는 하부 전극(21)의 전면 상에 형성된 것이 아니며, 따라서, 하부 전극(21)의 일부 표면을 상방으로 노출될 수 있다. 도 2에서는 하부 전극(21) 및 정보 저장부(22) 상에 형성된 절연층(23)이 더 포함된 구성을 나타내었다. 절연층(23)은 보호층(passivation layer) 역할을 할 수 있다. 절연층(23)은 SiO2보다 유전 상수가 낮은 low-k 물질(low-k dielectric)로 형성할 수 있으며, 폴리머와 같은 유기 물질 또는 무기 절연 물질을 모두 사용할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 메모리 소자의 제조 방법에 대해 설명하고자 한다. 도 3a 내지 도 3f는 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 나타낸 도면이다.
도 3a를 참조하면, 기판(30) 상에 하부 전극(31) 및 정보 저장부를 형성하기 위한 물질층(32)을 형성한다. 여기서, 기판(30)은 반도체 소자에 사용될 수 있는 물질이면 제한 없이 사용할 수 있으며, 예를 들어 Si, SiC 등의 반도체 물질이나 글래스 등을 사용하여 형성될 수 있다. 하부 전극(31)은 일반적인 전극 물질로 사용되는 전도성 물질로 형성될 수 있으며, 금속 또는 전도성 금속 산화물 등으로 형성될 수 있다. 정보 저장부를 형성하는 물질층(32)은 강유전 물질, 강자성 물질 또는 반강자성 물질로 형성될 수 있다.
도 3b를 참조하면, 물질층(32) 상에 물질층(32)을 패터닝하기 위한 다공성막(33)을 형성한다. 다공성막(33)은 물질층(32)을 노출시키는 다수개의 홀(34)이 형성되어 있으며, 블록공중합체(block copolymer) 또는 양극 산화층일 수 있다. 블록공중합체의 경우 두 종류 이상의 고분자가 화학 결합에 의해 연결되어 있으며, 수 내지 수백 나노미터 크기까지 자기 조립(self assembly)되는 특성을 지니고 있다. 블록공중합체는 예를 들어 PS-b-PMMA(poly(styrene-b-methyl methacrylate)), PS-b-PI(poly(styrene-block-isoprene)), PS-b-PE (poly((styrene-block-ethylene)), PS-b-PEP(poly(styrene-block-ethylene propylene), PS-b-P2VP(polystyrene-block-poly(2-vinylpyridine)), PS-b-P4VP(polystyrene-block-poly(4-vinylpyridine)), PS-b-PB(polystyrene- block-polybutadiene), PI-b-PFS(polyisoprene-block-polyferrocenylsilane) 또는 PS-b-PEO(polystyrene-block-poly(ethylene oxide)) 등이 있다. 본 발명의 실시예에 의한 메모리 소자의 제조 방법에서는 수 내지 수십 나노미터의 직경의 다공성 구조를 지닌 블록공중합체를 다공성막(33)으로 이용할 수 있다. 또한, 양극 산화에 의해 다수의 나노미터 크기의 미세 홀을 지닌 알루미나 양극 산화층을 다공성막(33)으로 사용할 수 있다.
도 3c를 참조하면, 다공성막(33) 내의 다수개의 홀(34)을 통하여, 물질층(32) 상에 마스크층(35)을 형성한다. 여기서 마스크층(35)은 물질층(32)과 식각 특성이 다른 물질로 형성할 수 있다. 그리고, 도 3d를 참조하면, 다공성막(33)을 제거한다.
도 3e를 참조하면, 마스크층(35)을 식각 마스크로 하여 물질층(32)을 건식 식각(dry etching) 공정을 이용하여 식각함으로써 정보 저장부(36)를 형성한다. 정보 저장부(36)는 각각 개별적으로 분리된 다수의 정보 저장층을 포함하도록 형성되며, 각각의 정보 저장층들은 마스크층의 직경에 대응되는 폭을 지니도록 형성될 수 있으며, 예를 들어 수 나노미터 내지 수백 나노미터의 직경으로 형성될 수 있다. 여기서 선택적으로 정보 저장부(36) 상에 형성된 마스크층(35)을 제거할 수 있으며, 마스크층(35)을 제거하지 않고 그대로 잔존시킬 수 있다.
도 3f를 참조하면, 하부 전극(31) 및 정보 저장부(36) 상에 절연 물질을 도포하여 절연층(37)을 형성한다. 절연층(37) 형성 공정은 선택적인 것이며 생략 가능하다. 절연층(37)은 low-k 물질(low-k dielectric)로 형성할 수 있으며, 폴리머와 같은 유기 물질 또는 무기 절연 물질을 모두 사용할 수 있다.
도 4는 본 발명의 실시예에 의한 메모리 소자를 포함하는 메모리 장치를 나타낸 도면이다.
도 4를 참조하면, 기판(40) 상에 하부 전극(41)이 형성되어 있으며, 하부 전극(41) 상에 다수의 정보 저장층을 포함하는 정보 저장부(42)가 형성되어 있다. 하부 전극(41) 및 정보 저장부(42) 상에는 절연층(43)이 형성되어 있다. 여기서 절연층(43)은 선택적인 것이며 생략할 수 있다. 정보 저장부(42)의 다수의 정보 저장층 각각은 하나의 정보 단위로 사용되며, 다이폴들의 분극 방향에 따라 "1" 또는 "0"의 정보를 지닌 것으로 사용도리 수 있다. 정보 저장부(42)의 정보는 프로브(44)를 통하여 읽기 또는 쓰기를 할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
10, 20, 30, 40... 기판 11, 21, 31, 41... 하부 전극
12, 22, 36, 42... 정보 저장부 12a, 12b... 정보 저장층
23, 37, 43... 절연층 32... 물질층
35... 마스크

Claims (12)

  1. 기판;
    상기 기판 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성된 정보 저장부;를 포함하며,
    상기 정보 저장부는 다수의 정보 저장층을 포함하고 상기 정보 저장부 각각은 하나의 정보 단위이며 상호 이격되도록 형성된 메모리 소자.
  2. 제 1항에 있어서,
    상기 정보 저장부는 강유전 물질(ferroelectric material), 강자성 물질(ferromagnetic material) 또는 반강자성 물질(antiferromagnetic material)로 형성된 메모리 소자.
  3. 제 1항에 있어서,
    상기 하부 전극 및 상기 정보 저장부 상에 형성된 절연층을 포함하는 메모리 소자.
  4. 제 3항에 있어서,
    상기 절연층은 SiO2보다 유전 상수가 낮은 low-k 물질(low-k dielectric)로 형성된 메모리 소자.
  5. 제 1항에 있어서,
    상기 정보 저장층들 사이의 간격은 수 나노미터 내지 수백 나노미터인 메모리 소자.
  6. 기판 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 정보 저장부를 형성하기 위한 물질층을 형성하는 단계;
    상기 물질층 상에 상기 물질층을 패터닝하기 위한 다공성막을 형성하는 단계;
    상기 다공성막을 통하여 상기 물질층 상에 마스크층을 형성하는 단계; 및
    상기 마스크층을 식각 마스크로 하여 상기 물질층을 식각함으로써 정보 저장부를 형성하는 단계;를 포함하는 메모리 형성 방법.
  7. 제 6항에 있어서,
    상기 물질층은 강유전 물질(ferroelectric material), 강자성 물질(ferromagnetic material) 또는 반강자성 물질(antiferromagnetic material)로 형성하는 메모리 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 다공성막은 상기 하부 전극을 노출시키는 다수의 홀이 형성된 메모리 소자의 제조 방법.
  9. 제 6항에 있어서,
    상기 다공성막은 블록공중합체(block copolymer) 또는 양극 산화층인 메모리 소자의 제조 방법.
  10. 제 9항에 있어서,
    상기 블록공중합체는 PS-b-PMMA(poly(styrene-b-methyl methacrylate)), PS-b-PI(poly(styrene-block-isoprene)), PS-b-PE (poly((styrene-block-ethylene)), PS-b-PEP(poly(styrene-block-ethylene propylene), PS-b-P2VP(polystyrene-block-poly(2-vinylpyridine)), PS-b-P4VP(polystyrene-block-poly(4-vinylpyridine)), PS-b-PB(polystyrene- block-polybutadiene), PI-b-PFS(polyisoprene-block-polyferrocenylsilane) 또는 PS-b-PEO(polystyrene-block-poly(ethylene oxide))인 메모리 소자의 제조 방법.
  11. 제 6항에 있어서,
    상기 정보 저장부 형성 후 마스크층을 제거하는 공정을 더 포함하는 메모리 소자의 제조 방법.
  12. 제 6항에 있어서,
    상기 정보 저장부 상에 절연층을 형성하는 공정을 더 포함하는 메모리 소자의 제조 방법.
KR1020110041993A 2011-05-03 2011-05-03 메모리 소자 및 그 제조 방법 KR20120124226A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110041993A KR20120124226A (ko) 2011-05-03 2011-05-03 메모리 소자 및 그 제조 방법
US13/462,472 US20120280340A1 (en) 2011-05-03 2012-05-02 Memory devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110041993A KR20120124226A (ko) 2011-05-03 2011-05-03 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120124226A true KR20120124226A (ko) 2012-11-13

Family

ID=47089694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110041993A KR20120124226A (ko) 2011-05-03 2011-05-03 메모리 소자 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20120280340A1 (ko)
KR (1) KR20120124226A (ko)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372345A (en) * 1964-02-19 1968-03-05 Lab For Electronics Inc Magnetic amplifier
US6211999B1 (en) * 1998-10-30 2001-04-03 The Regents Of The University Of California Lithium tantalate single-crystal and photo-functional device
JP3762277B2 (ja) * 2000-09-29 2006-04-05 キヤノン株式会社 磁気記録媒体及びその製造方法
KR100663857B1 (ko) * 2002-12-13 2007-01-02 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 스핀 주입 디바이스 및 이를 사용한 자기 장치, 그리고이들에 사용되는 자성 박막
JP4594679B2 (ja) * 2004-09-03 2010-12-08 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、および磁気メモリ
JP2006075942A (ja) * 2004-09-09 2006-03-23 Fujitsu Ltd 積層構造体、磁気記録媒体及びその製造方法、磁気記録装置及び磁気記録方法、並びに、該積層構造体を用いた素子
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US7710770B2 (en) * 2006-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
WO2007135817A1 (ja) * 2006-05-24 2007-11-29 Japan Science And Technology Agency マルチフェロイック素子
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
JP2010034153A (ja) * 2008-07-25 2010-02-12 Toshiba Corp 磁気ランダムアクセスメモリおよびその書き込み方法
JP5578448B2 (ja) * 2009-09-17 2014-08-27 富士電機株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
US8758909B2 (en) * 2011-04-20 2014-06-24 Alexander Mikhailovich Shukh Scalable magnetoresistive element

Also Published As

Publication number Publication date
US20120280340A1 (en) 2012-11-08

Similar Documents

Publication Publication Date Title
Chen et al. Nano‐imprinted ferroelectric polymer nanodot arrays for high density data storage
KR100994325B1 (ko) 자기 메모리 및 자기 메모리의 기입 방법
JP5615310B2 (ja) 磁気メモリ
CN104241286B (zh) 存储元件、存储装置、制造存储元件的方法及磁头
JP2017527097A (ja) Ｍｔｊメモリデバイスの製造方法
US7864556B2 (en) Magnetic domain information storage device and method of manufacturing the same
JP2006237183A (ja) 磁気シフト・レジスタ・メモリ・デバイスにおいて用いるデータ・トラックの製造方法
JP2012059808A (ja) 記憶素子、メモリ装置
CN101178929A (zh) 利用磁畴壁移动的数据存储装置及其操作方法
JP2017516303A (ja) 高垂直磁気異方性材料用の均一な結晶性テクスチャを有する滑らかなシード層
JP2010176784A (ja) マルチフェロイック記憶媒体
JP2012038884A (ja) 磁気メモリ素子、磁気メモリ素子の製造方法
CN1249815C (zh) 信息存储装置及其制造方法
JP2005236003A (ja) 抵抗変化型不揮発性メモリ、抵抗変化型不揮発性メモリの製造方法、記録方法、再生方法、消去方法、抵抗変化材料微細構造体および抵抗変化材料微細構造体の製造方法
JP2007324172A (ja) 磁気メモリ装置及びその製造方法
JP2008166787A (ja) 磁壁移動を利用した情報保存装置及びその製造方法
JP5034317B2 (ja) 記憶素子及びメモリ
US9355698B2 (en) Memory and logic device and methods for performing thereof
JP2004119641A (ja) 磁気記録媒体とそれを用いた磁気メモリ装置
JP2012059879A (ja) 記憶素子、メモリ装置
WO2004001851A1 (ja) カーボンナノチューブを用いた大容量磁性メモリ
KR20120124226A (ko) 메모리 소자 및 그 제조 방법
JP2008251796A (ja) 磁気記録装置
JP5803079B2 (ja) 記憶素子、メモリ装置
KR20090050377A (ko) 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid