KR100924443B1 - 스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리 - Google Patents

스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리 Download PDF

Info

Publication number
KR100924443B1
KR100924443B1 KR1020047006283A KR20047006283A KR100924443B1 KR 100924443 B1 KR100924443 B1 KR 100924443B1 KR 1020047006283 A KR1020047006283 A KR 1020047006283A KR 20047006283 A KR20047006283 A KR 20047006283A KR 100924443 B1 KR100924443 B1 KR 100924443B1
Authority
KR
South Korea
Prior art keywords
magnetic
magnetic region
layer
ferromagnetic
region
Prior art date
Application number
KR1020047006283A
Other languages
English (en)
Other versions
KR20040058245A (ko
Inventor
엔젤브래들리엔.
사브첸코레오니드
제인스키제이슨앨렌
리조니콜라스디.
Original Assignee
에버스핀 테크놀러지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에버스핀 테크놀러지스, 인크. filed Critical 에버스핀 테크놀러지스, 인크.
Publication of KR20040058245A publication Critical patent/KR20040058245A/ko
Application granted granted Critical
Publication of KR100924443B1 publication Critical patent/KR100924443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

스케일링 가능한 자기 저항 터널링 접합 메모리 셀(5)은, 자기장이 인가되지 않는 경우 선호된 방향으로 고정되는 자기 모멘트 벡터를 가지는 고정 강자성 영역(55)과, 상기 고정 강자성 영역에 배치되어 자기 저항 터널링 접합을 형성하는 전기적 절연 물질(70)과, 상기 고정 강자성 영역과 포지션 평행 또는 반평행하게 향하는 자기 모멘트 벡터를 가지는 자유 강자성 영역(135)을 포함한다. 상기 자유 강자성 영역은, 반-강자성 결합되는 N개의 강자성 층들(80, 100)을 포함하며, 여기서 N은 2보다 크거나 또는 같은 정수이다. 강자성 층들의 개수 N은 MRAM 장치의 유효 자기 스위칭 볼륨을 증가시키도록 조절될 수 있다.
스케일 조정 능력, 자기 저항 랜덤 액세스 메모리, 스케일링, 자기 모멘트 벡터, 자기 저항 터널링 접합

Description

스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리 {MAGNETORESISTANCE RANDOM ACCESS MEMORY FOR IMPROVED SCALABILITY}
본 발명은 반도체 메모리 장치들에 관한 것이다.
보다 구체적으로는, 본 발명은 자기장을 이용한 반도체 랜덤 액세스 메모리 장치들에 관한 것이다.
메모리 장치들은 전자 시스템들에 있어서 상당히 중요한 구성 소자이다. 가장 중요한 상업용 고밀도 메모리 테크놀로지들에는 SRAM, DRAM, FLASH 3가지가 있다. 이러한 메모리 장치들 각각은 정보를 저장하는데 전하를 사용하고, 또 각각은 장점을 가진다. SRAM은 판독 및 기록이 고속이지만, 휘발성이며 대용량의 셀 영역을 필요로 한다. DRAM은 고밀도이지만, 또한 휘발성이며 수 밀리초마다 축적 커패시터의 재생을 요구한다. 이러한 요구는 제어 전자 회로들의 복잡성을 증가시킨다.
FLASH는 오늘날 사용되고 있는 주요 비휘발성 메모리 장치이다. 통상적인 비휘발성 메모리 장치들은 정보를 저장하는데 플로팅 산화물 층에 트랩핑된 전하들을 사용한다. FLASH의 결점들에는 고압 요구들, 저속 프로그램 및 소거 시간들이 있다. 또한, FLASH 메모리는 메모리 장애 이전에 104-106 사이클의 불량 기록 내구성 을 가진다. 또, 적당한 데이터 보존을 유지하기 위하여 게이트 산화물의 두께는 전자 터널링을 허용하는 임계치 이상을 유지하기 때문에, FLASH의 스케일링 경향들(scaling trends)을 제한한다.
이러한 단점들을 극복하기 위하여, 새로운 자기 메모리 장치들이 평가되고 있다. 1가지 이러한 장치로는 자기 저항 RAM(이후, "MRAM"으로 칭해짐)이 있다. MRAM은 DRAM과 동일한 속도 성능을 가지도록 전위를 가진다. 그러나, 상업적으로 존속할 수 있도록, MRAM은 현재 메모리 테크놀로지들과 비교할 만한 메모리 밀도를 가지면, 미래 생성들에 대해 스케일링할 수 있고, 저압에서 동작하며, 전력 소비가 낮고, 경쟁력 있는 판독/기록 속도들을 가진다.
MRAM 장치에 대하여, 메모리 상태의 안정성, 판독/기록 사이클의 반복성, 메모리 소자-대-소자 스위칭 필드 균일성은 그 설계 특성들 중 가장 중요한 양상들 중 3가지이다. MRAM의 메모리 상태는 전력에 의해 유지된다기 보다는, 오히려 자기 모멘트 벡터의 방향에 의해 유지된다. 데이터 저장은 자기장들을 인가하여 셀 내의 자성체들로 하여금 2개의 가능 메모리 상태들 중 어느 하나로 자화되게 함으로써 달성된다. 데이터 조회는 전기 저항을 감지함으로써 달성되며, 이 전기 저항은 2개 상태들에 있어서 서로 다르다. 프로그래밍을 위한 자기장들은 자기 구조체 외부의 도전성 라인들 또는 자기 구조체 자체에 전류를 도통시킴으로써 생성된다.
종래의 MRAM 장치들은 스위칭 필드를 제공하는 형태 이방성(shape anisotropy)을 생성하도록 종횡비를 갖는 비트 형태에 의존한다. 비트 크기가 축소했을 때, 3가지 문제점이 발생한다. 첫 번째, 스위칭 필드는 소정의 형태 및 필름 두께를 증가시키고, 그에 따라 스위칭하는데 있어서 보다 많은 전류를 요구한다. 두 번째, 총 스위칭 볼륨이 감소되어, 볼륨 및 스위칭 필드에 비례하는 반전을 위한 에너지 장벽도 감소하게 된다. 에너지 장벽은 한 상태에서 나머지 상태로 자기 모멘트 벡터를 스위칭하는데 필요한 에너지의 양을 말한다. 에너지 장벽은 데이터 보존 및 MRAM 장치의 에러율을 결정하고 장벽이 너무 작은 경우에는 열적 요동에 의해 의도되지 않은 반전들이 발생할 수 있다. 결국, 스위칭 필드가 형태에 의해 생성되기 때문에, 스위칭 필드는 비트 크기가 축소할 때 형태 변화에 보다 민감하게 된다. 포토리소그래피 스케일링은 보다 작은 크기에서 더 어렵기 때문에, MRAM 장치들은 빽빽한 스위칭 분포들을 유지하기가 어렵게 된다.
그러므로, 전술된 결함 및 종래 고유의 다른 결함들을 치유하는 것이 매우 유리하게 된다.
따라서, 본 발명은 목적은 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
본 발명의 목적은 거의 일정한 스위칭 필드를 유지하면서 스케일링될 수 있는 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
본 발명의 또다른 목적은 제어 가능한 자기 스위칭 볼륨을 가지는 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
더 나아가서, 본 발명의 목적은 그 장치의 비트 에러 레이트를 최소화하는 제어 가능한 에너지 장벽을 갖는 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
본 발명의 목적은 종래의 포토리소그래피 공정을 이용하여 제조될 수 있는 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
본 발명의 또다른 목적은 형태에 보다 적게 의존하는 스위칭 필드를 갖는 새롭고 향상된 자기 저항 랜덤 액세스 메모리 장치를 제공하는 데 있다.
전술된 목적들과 이점들 및 다른 것들을 달성하기 위하여, 스케일링 가능한 자기 저항 터널링 접합 메모리(이후 "MRAM"으로 칭해짐) 장치가 기술된다. MRAM 장치는 고정 자기 영역이 그 위에 배치되는 기판을 포함한다. 그런 다음, 전자 터널링 장벽으로서 동작하는 충분한 두께의 전기적 절연체는 상기 고정 자기 영역에 배치되고 자유 자기 영역은 전기적 절연체에 배치된다. 터널링 장벽에 인접한 고정 자기 영역은 선호된 방향으로 고정되는 합성 자기 모멘트 벡터(a resultant magnetic moment vector)를 가진다.
바람직한 실시예에서, 자유 자기 영역은 합성 반-강자성(synthetic anti-ferromagnetic:SAF) 층 물질을 포함한다. 합성 반-강자성 층 물질은 강자성체로 된 N개 반-강자성 결합 층들을 포함하며, 여기서 N은 2 보다 크거나 같은 정수이다. 또한, N 개 층들은 N을 변화시킴으로써 조절될 수 있는 자기 스위칭 볼륨을 정의한다. 바람직한 실시예에서, N개 강자성 층들은 반-강자성 결합 스페이서 층을 각각의 인접 강자성 층 사이에 배치함으로써 반-강자성 결합된다.
바람직한 실시예에서, 전체 순 자기 모멘트 벡터(total net magnetic moment vector)는 각각의 N개 서브-층 자기 모멘트 벡터들의 벡터 합으로 이루어진다. 각각의 서브-층이 그 인접 층에 반-강자성 결합되기 때문에, 그 서브-층 모멘트들이 제로 자기장에서 가리킬 수 있는 2개의 반평행 방향들이 있다. 따라서, 총 모멘트는 M1과 M2의 차에 의해 결정되며, 여기서 M1 및 M2 각각은 각 방향에서의 총 서브-층 모멘트들이다. 자기 모멘트 벡터들은 반-강자성 결합 스페이서층의 결합에 의해 통상 생성되는 반평행이 된다. 반-강자성 결합은 또한 MRAM 구조에서 층들의 정자기장들에 의해 생성된다. 따라서, 스페이서 층은 2개의 자기 층들 사이에 강자성 결합 제거이외에 임의 부가적 반강자성 결합을 반드시 제공할 필요는 없다.
강자성 층들의 자기 모멘트 벡터들은 상이한 크기들을 가지기 때문에, ΔM=(M2-M1) 및 서브-층 자기 모멘트 프랙셔널 밸런스 비(fractional balance ratio),
Figure 112008074307946-pct00001
에 의해 제공되는 합성 자기 모멘트 벡터를 제공하게 되며, Mtotal=M1+M2은 N개 층들의 총 모멘트이다. N-층 구조체의 합성 자기 모멘트 벡터는 인가된 자기장으로 자유로이 회전할 수 있다. 제로 자기장에서, 합성 자기 모멘트 벡터는, 자기 이방성에 의해 결정되고 고정 자기 영역의 합성 자기 모멘트 벡터에 관하여 평행 또는 반평행한 방향에서 안정되게 된다.
MRAM 장치를 통과하는 전류는, 터널링 장벽에 바로 인접한 자유 및 고정 자기 영역들의 자기 모멘트 벡터들의 상호 표정에 의해 조절되는 터널링 자기 저항에 달려있다. 자기 모멘트 벡터들이 평행한 경우, MRAM 장치 저항은 낮게 되고 전압 바이어스는 그 장치를 통과하는 전류를 보다 더 크게 유도하게 된다. 이러한 상태는 "1"로 정의된다. 자기 모멘트 벡터가 반평행한 경우에는, MRAM 장치 저항은 높고, 인가되는 전압 바이어스는 그 장치를 통과하는 전류를 보다 더 작게 유도하게 된다. 이러한 상태는 "0"으로 정의된다. 이러한 정의들은 임의적이며 반전될 수도 있지만, 이러한 일례에서 설명을 위한 목적으로 사용된다는 것을 이해하게 된다. 따라서, 자기 저항 메모리에서, 데이터 축적은 자기장들을 인가함으로써 달성되며, 이러한 자기장은 MRAM 장치의 자기 모멘트 벡터들로 하여금 고정 기준 층의 자기 모멘트 벡터에 관하여 평행 및 반평행 방향 중 하나로 지향되게 한다.
강자성 층들의 개수 N은 자유 자기 영역의 자기 스위칭 볼륨을 증가시키도록 조절될 수 있다. 자기 스위칭 볼륨을 증가시킴으로써, 자기 모멘트 벡터들을 의도하지 않은 반전에 요구되는 에너지 장벽은 증가된다. 증가된 에너지 장벽의 영향으로 열적 요동들에 의해 야기되는 의도하지 않은 반전들에 의해 데이터 보존 에러비율을 증가시키게 된다. 따라서, 메모리 상태의 안정성은 증가된다. 강자성 층들의 부가로 인해 서브-층 자기 모멘트 밸런스 비 Mbr 에서 변화가 없으며, 스위칭 필드는 원형 비트 형태에 대하여 일정하게 유지된다. 따라서, 총 에너지 장벽은, 각각의 반강자성 결합된 강자성 층이 반전하도록 그 고유 등방성을 극복해야 하기 때문에 증가되며, 이로 인해 요구되는 스위칭 전류를 증가시키지 않고도 자기 스위칭 볼륨을 증가시키게 된다. 그러므로, MRAM 장치는 보다 작은 측면 크기들로 스케일링될 수 있으며, 자기 스위칭 볼륨은, 일정한 서브-층 모멘트 밸런스 비를 유지하면서 보다 많은 반강자성 결합 강자성 층들을 부가함으로써 일정하게 유지되거나 소정값으로 조절될 수 있다.
바람직한 실시예에서, MRAM 장치는 형태 이방성으로부터 스위칭 필드에 어떠한 원인도 제공하지 않도록 원형이다. 이러한 구성에서, 스위칭 필드를 주로 세팅하는 파라미터는 물질의 유도 자기 이방성, Hk 이다. NiFeCo 등의 통상적인 물질에 있어서, Hk 는 MRAM 장치 동작에 적당하지 않은 겨우 약 20 Oe이다. SAF N-층 구조체가 자유 영역에 포함되는 경우, 이방성 및 스위칭 필드, Hsw는
Figure 112008074307946-pct00002
이 되도록 서브-층 자기 모멘트 프랙셔널 밸런스 비 Mbr에 따라 증폭된다. 여기서, M1, M2 각각은 N-층 구조의 각 방향의 총 서브-층 자기 모멘트 들이다. 스위칭 필드의 증가는 N 강자성 층들에서 모든 스핀들을 회전시키도록 외부 자기장에 대한 처리를 보다 적게 하는 보다 적은 합성 자기 모멘트 벡터의 결과이다. 따라서, 대항 자기 모멘트들이 서로 크기에서 보다 비슷할 수록, 유효 스위칭 필드가 보다 높아지게 된다. 그러므로, 스위칭 필드는 유도성 Hk 및 서브-층 모멘트 밸런스 비 Mbr 의 제어를 통해 적당 치로 조절될 수 있다. 형태 민감도는 원형 형태가 스위칭 필드의 메인 소스가 아니기 때문에 감소된다. 또한, 감소되는 합성 자기 모멘트 벡터는 형태 엣지들에서 유효 자기 전하들이 비교 가능한 두께의 싱글 층 보다 훨씬 작기 때문에 형태 변화들의 영향을 보다 감소시킨다.
본 발명의 전술된 목적 및 더 나아가서 보다 구체적인 목적들 및 이점들은 이하의 도면과 결합하여 취해지는 바람직한 실시예의 이하의 보다 상세한 설명으로부터 당업자는 명확하게 이해하게 된다.
도 1은 향상된 스케일 조절 능력(scalibility)을 갖는 자기 저항 랜덤 액세스 메모리 장치의 단면도이다.
도 2는 다른 층은 40Å의 일정 두께로 유지되는 N-층 구조체에서 한 강자성 층의 벌크 자유 층 필름의 보자력 대 두께를 도시하는 그래프이다.
본 발명에 따라 스케일링 가능한 자기 저항 터널링 접합 메모리 셀(5)의 단순화된 단면도를 도시하는 도 1을 참조하자. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀(5)은 시드 층(seed layer:20)이 그 위에 배치되는 지지 기판(10)을 포함한다. 지지 기판(10)은, 예를 들면 반도체 기판 또는 웨이퍼일 수 있으며 반도체 제어 장치들이 그 위에 형성된다, 시드 층(20)은 지지 기판(10)에 형성되어 물질로 된 잔존 층들의 형성 및 동작에 도움을 준다. 반-강자성 층(30)은 시드 층(20)에 배치되며, 예를 들면 Ni, Fe, Mn, Co 또는 그 화합물들을 포함한다. 시드 층(20)이 선택적이고 설명 목적으로 상기 바람직한 실시예에 포함된다는 것을 이해하게 된다. 또한, 반-강자성 층(30)의 배치는 이용할 수 있는 수많은 다른 가능한 구성들에 있어서 제조 편의를 위한 것이다.
합성 자기 모멘트 벡터(57)를 갖는 제1 자기 영역(55)은 반-강자성 층(30)에 배치된다. 전기적 절연 층(70)은 그 제1 자기 영역(55) 상에 배치되고, 합성 자기 모멘트 벡터(87)를 갖는 제2 자기 영역(135)은 전기적 절연 층(70) 상에 배치된다. 전기적 절연 층(70)은 터널링 장벽 접합으로서 동작한다. 전기적 절연 층(70)은 다수의 절연 층들을 포함하지만, 설명 목적을 위해 한 개 층으로 도시되고 있음을 이해하게 된다.
반-강자성 층(30)은, 층(30)의 피닝 동작(pinning action)을 극복하도록 충분한 자기장이 공급되지 않는 한 선호된 자기 축을 따라 단일 방향으로 합성 자기 모멘트 벡터(57)를 고정시킨다. 통상적으로, 반-강자성 층(30)은 기생 신호들 및 정상 셀 기록 신호들이 합성 자기 모멘트 벡터(57)를 스위칭하지 못하도록 보장하는 충분한 두께이다.
바람직한 실시예에서, 고정 자기 영역(55)은 강자성 층(60)과 강자성 층(40) 사이에 배치되는 반-강자성 결합 스페이서 층(50)의 3-층 구조를 포함하는 합성 반-강자성 층 물질을 포함한다. 그러나, 자기 영역(55)이 3-층 구조와는 다른 합성 반-강자성 층 물질을 포함할 수 있고 상기 실시예에서 3-층 구조의 사용은 단순히 설명 목적을 위한 것이다라는 것을 이해하게 된다. 또한, 자기 영역(55)은 고정 강자성 영역이며, 자기장이 적당하게 인가되는 경우 합성 자기 모멘트 벡터(57)가 자유롭게 회전할 수 없고 기준 층으로 사용됨을 의미한다.
자유 자기 영역(135)은 반-강자성적으로 결합되는 N개의 강자성 층들을 포함하는 합성 반-강자성 층 물질을 포함하며, 여기서 N은 2보다 크거나 또는 같은 정수이다. 단순하게 하기 위하여 여기에서 도시되는 실시예에서, N은 자기 영역이 강자성 층(80)과 강자성 층(100) 사이에 배치되는 반-강자성 결합 스페이서 층(90)을 갖는 3-층 구조를 포함하도록 2와 같게 선택된다. 강자성 층들(80, 100) 각각은 두 께가 각각 81, 101이다. 또한, 반-강자성 결합 스페이서 층(90)은 두께가 86이다. 자기 영역(135)에서 합성 반-강자성 층 물질은 상이한 개수의 강자성 층들을 갖는 다른 구조들을 포함하며 상기 실시예에서 3-층 구조의 사용은 단순히 설명을 위한 것이다는 것을 이해하게 된다. 예를 들면, 강자성 층/반-강자성 결합 스페이서 층/ 강자성 층/반-강자성 결합 스페이서 층/강자성 층의 5-층 적층이 사용될 수 있으며, 여기서 N은 3과 같다.
통상적으로, 반-강자성 결합 스페이서 층들(50, 90)은 원소들 Ru, Os, Re, Cr, Rh, Cu 또는 그 화합물들을 포함한다. 또한, 강자성 층들(40, 60, 80, 100)은 통상적으로 Ni, Fe, Mn, Co 또는 그 화합물들을 포함한다. 강자성 층들(80, 100) 각각은 반-강자성 결합 스페이서 층(90)의 결합에 의해 보통 반평행으로 유지되는 자기 모멘트 벡터(85, 105)를 각각 가진다. 또한, 자기 영역(135)은 합성 자기 모멘트 벡터(87)를 가진다. 합성 자기 모멘트 벡터들(57, 87)은 선호된 방향으로 이방성 자화용이 축을 따라 지향된다. 또한, 자기 영역(135)은 자유 강자성 영역이며, 자기장이 인가되는 경우 합성 모멘트 벡터(87)가 자유롭게 회전할 수 있다는 것을 의미한다.
반-강자성 결합 층들이 자기 영역들(55, 135)에서 강자성 층들 사이에 도시되지만, 강자성 층들은 정자기장들 또는 다른 특성들과 같은 다른 수단들을 통해 반-강자성 결합될 수 있다는 것을 이해하게 된다. 예를 들면, 셀의 종횡비가 5 또는 그 이하로 감소되는 경우, 강자성 층들은 정자기 자속 클로져로부터 반평행 결합된다. 이 경우에, 층들 사이에서 강자성 교환을 차단하는 임의 비자성 스페이서 층은 충분하다. 그러나, 바람직한 실시예에서, 인접한 강자성 층들은 각각의 인접 강자성 층 사이에 반-강자성 결합 물질을 배치함므로써 반-강자성 결합된다. 합성 반-강자성 층 물질을 사용할 때의 한 가지 이점은, 자기 모멘트 벡터들의 반평행 결합으로 소용돌이가 소정 두께로 형성되지 못하게 한다는 것이며, 여기서 소용돌이는 싱글 층을 사용할 경우에 형성되게 된다.
또한, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀(5)의 제조 동안에, 각각의 연속 층(즉, 20, 30, 40 등)은 순차적으로 증착되거나 또는 반대로 형성되며, 각각의 셀은 반도체 산업에서 공지되어 있는 기법들 중 임의 기법으로 선택 증착, 포토리소그래피 공정, 에칭 등에 의해 형식될 수 있다. 적어도 강자성 층들(80, 100)의 증착 동안에, 자기장은 상기 층들의 자화용이 축(유도 이방성)을 설정하도록 제공된다. 이러한 이방성 축은 또한 자기장이 인가되는 경우 어닐링에 의해 증착 다음에 설정될 수도 있다.
자유 영역(135)에서 강자성 층들의 개수 N은, 상기 장치가 보다 작은 크기로 측면 스케일링될 때 자유 영역(135)의 자기 스위칭 볼륨이 실질적으로 일정하게 유지되거나 또는 증가하도록 조절될 수 있다. 따라서, MRAM 장치(5)의 자기 스위칭 볼륨은 제어될 수 있으며, 결국 비트 에러 레이트는 최소화될 수 있다. 두께 81, 101 및/또는 상기 층들의 물질들은, 상기 장치가 측면 스케일링될 경우 자기 모멘트들(85, 105)을 스위칭하는데 요구되는 자기장이 실질적으로 일정하게 유지되도록 선택된다(용어 "실질적으로 일정하게"는 적당한 증가를 포함하도록 의도된다). N개 강자성 층들이 자기 모멘트 밸런스 비 Mbr에서 변화가 없도록 선택될 수 있으며, 스위칭 필드 Hsw 는 원형 평면에 대하여 일정하게 유지된다. 자기 모멘트 벡터 반전에 대한 총 에너지 장벽은 각각의 개별 강자성 층이 반전하려고 하는 그 유도 이방성을 극복해야 하기 때문에 증가하고, 이로 인해 Hsw 를 증가시키지 않고도 유효볼륨을 증가시키게 된다. 1보다 큰 종횡비를 갖는 비트 형태에 대하여, 상기 볼륨은 인접한 강자성 층들의 모멘트 밸런스의 적정 선택에 의해 스위칭 필드의 증가를 최소화하면서 증가될 수 있다.
다른 실시예에서, 자기 저항 터널링 접합 메모리 셀(5)은 비선형 평면에 대하여 1 내지 5 범위에서 길이/폭 비율을 각각 갖는 자기 영역들(55, 135)을 가진다. 자유 및 고정 영역들(135, 55)의 종횡비가 5보다 작은 경우, 자기 영역(135)의 자기 모멘트 벡터들(85, 105)은 정자기성 프린징 자기장들로부터 유일하게 반평행으로 정렬하는 경향이 강하다. 따라서, 이러한 정자기성 결합은 층간 교환을 허용하지 않는 스페이서 층으로의 반-강자성 결합 층의 대체를 허용한다. 바람직한 실시예에서, MRAM 장치(5)는 원형이기 때문에 형태 이방성으로부터 스위칭 필드에 전혀 기여하지 않으며, 또한 상기 장치를 보다 작은 크기로 측면 스케일링하는 포토리소그래피 공정을 보다 용이하게 사용할 수 있기 때문이다 그러나, MRAM 장치(5)는 예를 들면, 정사각형, 직사각형, 타원형, 또는 다이아몬드형과 같은 다른 형태들을 가지지만, 단순화하기 위하여 원형인 경우를 도시하고 있다.
원형 평면에서, 스위칭 필드를 주로 설정하는 파라미터는 물질의 유도 자기 이방성 Hk 이다. NiFeCo와 같은 통상적인 물질들에 대하여, Hk 는 겨우 약 20 Oe이며, 이것은 MRAM 장치 동작에 바람직하지 않다. N-층 구조가 3개 자기 영역에 포함되는 경우, 유효 이방성 및 스위칭 필드 Hsw 는,
Figure 112008074307946-pct00003
이도록 각 서브-층 모멘트들의 서브-층 자기 모멘트 벨런스 비에 따라 증폭되며, M85, M105는 각각 강자성 층들(80, 100)에서 자기 모멘트 백터들의 크기이다.
도 2를 참조하면, 도 2는 3-층 구조의 유효 스위칭 필드 Hsw 대 강자성 층(100)의 두께를 도시하는 그래프이다. 도 2에서 데이터의 그래프는 벌크, 패턴화되지 않은 물질 필름으로부터 생성되며, 그 자체로 원형 비트 패턴들의 Hsw 의 경향을 나타낸다. 따라서, 도 2는 언밸런스한 합성 반-강자성 구조의 증폭 효과의 직접적인 증거를 제공한다.
상기 특정 실시예에서, 반-강자성 결합 스페이서 층(90)의 두께 86은 7Å가 되도록 선택되며, 강자성 층(80)의 두께 81은 40Å가 되도록 선택된다. 또한, 상기 실시예에서, 반-강자성 스페이서 층(90)은 Ru를 포함하고, 강자성 층들(80, 100)은 NiFeCo를 포함한다. 강자성 층(100)의 두께 101이 대략 30Å 내지 75Å에서 변화될 경우, Hsw 는 대략 35Å 내지 45Å 범위에서 극적으로 변화한다. 최적의 MRAM 장치 동작에 대하여, Hsw 는 대략 50 내지 150 Oe 범위에 있게 된다. Hsw 는 기술되는 바와 같이 두께 101을 변화시킴으로써 상기 범위에서 설정될 수 있다. 두께 101이 40 Å로 설정되는 경우, Hsw 는 아마 가장 높은 대략 225 Oe이게 된다. 두께 101이 약 43Å로 설정되는 경우, Hsw 는 보다 이상적인 값인 대략 75 Oe이게 된다. 가장 중요한 것은 두께 81, 86, 101을 조절함으로써 Hsw 가 소망의 값으로 조절될 수 있다는 것이다.
따라서, 스케일링 가능한 자기 저항 메모리 장치는 N을 변화시킴으로써 제어될 수 있는 자기 스위칭 볼륨을 가진다. N을 조절함으로써, 자기 스위칭 볼륨은 MRAM 장치가 보다 작은 크기로 측면 스케일링되는 경우 증가될 수 있다. 결국, 열적 요동에 의한 비트 에러 레이트가 감소된다. 또한, Hsw 는 강자성 층들의 두께 및/또는 물질들을 변화시킴으로써 제어될 수 있다. Hsw 을 제어함으로써, 스위칭 필드는 상기 장치가 보다 작은 크기로 측면 스케일링되는 경우 MRAM 장치 동작에 충분한 소망의 값으로 조절될 수 있다.
본 명세서에서 설명 목적으로 선택된 구체화들에 관한 다양한 변화들 및 수정들은 당업자에게 기꺼이 발생하게 된다. 이러한 수정 및 변화들은 본 발명의 사상을 벗어나지 않는 범위 내에서, 이하의 청구 범위의 올바른 해석에 의해서만 평가되는 본 발명의 범위 내에 포함되도록 의도된다.
당업자들로 하여금 그것들을 이해하고 실행할 수 있도록 명백하고 간결한 용어들로 본 발명을 전적으로 기술하며, 청구되는 본 발명은 이하와 같다:

Claims (27)

  1. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀에 있어서:
    자기 저항 터널링 장벽을 형성하도록 설계된 전기적 절연 물질;
    상기 전기적 절연 물질의 한 쪽면 측에 배치되고 자기 모멘트 벡터를 갖는 제 1 자기 영역; 및
    상기 전기적 절연 물질의 반대 쪽면 측에 배치된 제 2 자기 영역으로서, 상기 제 2 자기 영역은 상기 제 1 자기 영역의 자기 모멘트 벡터에 대하여 평행한 또는 반평행한(anti-parallel) 포지션(position)으로 향하는 자기 모멘트 벡터를 갖고, 상기 전기적 절연 물질과 상기 제 1 및 제 2 자기 영역들이 자기 저항 터널링 접합 장치를 형성하는, 상기 제 2 자기 영역을 포함하고,
    상기 제 1 및 제 2 자기 영역들 중 적어도 하나는 자기 스위칭 볼륨을 갖는 합성 반-강자성 층 물질을 포함하고, 상기 합성 반-강자성 층 물질은 반-강자성적으로 결합되는 N개의 강자성 층들을 포함하고, 여기서 N은 2 보다 크거나 같은 정수이고, 상기 자기 스위칭 볼륨은 자기 저항 메모리 소자가 보다 작은 크기들로 측면 스케일링됨에 따라 비휘발성 메모리 동작에 대한 스위칭에 대해 충분한 에너지 장벽을 유지하도록 N을 변화시킴으로써 조절 가능한, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀.
  2. 삭제
  3. 삭제
  4. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀에 있어서:
    자기 저항 터널링 장벽을 형성하도록 설계된 전기적 절연 물질;
    상기 전기적 절연 물질의 한 쪽면 측에 배치되고 자기 모멘트 벡터를 갖는 제 1 자기 영역; 및
    상기 전기적 절연 물질의 반대쪽에 배치된 제 2 자기 영역으로서, 상기 제 2 자기 영역은 상기 제 1 자기 영역의 자기 모멘트 벡터에 대하여 평행한 또는 반평행한 포지션으로 향하는 자기 모멘트 벡터를 갖고, 상기 전기적 절연 물질과 상기 제 1 및 제 2 자기 영역들이 자기 저항 터널링 접합 장치를 형성하는, 상기 제 2 자기 영역을 포함하고,
    상기 제 1 및 제 2 자기 영역들 중 적어도 하나는 반-강자성적으로 결합되고 서브-층 자기 모멘트 프랙셔널 밸런스 비(sub-layer magnetic moment fractional balance ratio)를 갖는 N개의 강자성 층들을 포함하고, 여기서 N은 2보다 크거나 같은 정수이고, 상기 제 1 및 제 2 자기 영역들 중 상기 적어도 하나의 스위칭 필드는 자기 저항 메모리 소자가 보다 작은 크기들로 측면 스케일링 가능하게 되도록 상기 서브-층 자기 모멘트 프랙셔널 밸런스 비를 변화시킴으로써 조절되는, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀.
  5. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀에 있어서:
    인가된 자기장이 없는 경우 자기 축을 따라 한 방향으로 고정된 합성 자기 모멘트 벡터를 갖는 제 1 자기 영역;
    자기 저항 터널링 장벽을 형성하기 위해 상기 제 1 자기 영역 상에 배치된 전기적 절연 물질; 및
    상기 절연 물질 상에 배치되고 상기 제 1 자기 영역의 상기 합성 자기 모멘트 벡터에 대하여 평행한 및 반평행한 포지션들 사이에서 스위칭 가능한 합성 자기 모멘트 벡터를 갖는 제 2 자기 영역으로서, 상기 전기적 절연 물질과 상기 제 1 및 제 2 자기 영역들이 자기 저항 터널링 접합 장치를 형성하는, 상기 제 2 자기 영역을 포함하고,
    상기 제 1 및 제 2 자기 영역들 중 적어도 하나는 반-강자성적으로 결합되는 N개의 강자성 층들을 포함하고, 여기서 N은 2보다 크거나 같은 정수이고, 상기 제 1 및 제 2 자기 영역들 중 상기 적어도 하나는 스위칭 필드를 설정하도록 설계된 서브-층 자기 모멘트 프랙셔널 밸런스 비를 포함하는, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀에 있어서:
    기판;
    상기 기판상에 지지된 반-강자성 물질;
    합성 반-강자성 층 물질을 포함하는 상기 반-강자성 물질 상에 배치된 고정 자기 영역으로서, 인가된 자기장이 없는 경우 자기 축을 따라 한 방향으로 고정된 합성 자기 모멘트 벡터를 갖는, 상기 고정 자기 영역;
    상기 고정 자기 영역 상에 배치되는 전기적 절연 층; 및
    상기 전기적 절연 층 및 상기 고정 자기 영역과 함께 자기 저항 터널링 접합 장치를 형성하기 위해 상기 전기적 절연 층 상에 배치된 자유 자기 영역(free magnetic region)을 포함하고,
    상기 자유 자기 영역은 강자성 물질의 N개 층들을 포함하는 합성 반-강자성 층 물질을 포함하고, 여기서 N은 2보다 크거나 같은 정수이며, 상기 강자성 물질의 상기 N개 층들의 각 층은 상기 강자성 물질의 상기 N개 층들의 각각의 인접한 층의 자기 모멘트 벡터들이 반-강자성 결합되도록 반평행하게 향하는 자기 모멘트 벡터를 갖고, N을 증가시킴으로써 스케일링 가능한 상기 자유 자기 영역의 자기 스위칭 볼륨을 가지며, 스케일링 가능한 자기 저항 메모리 소자가 보다 작은 크기로 측면 스케일링됨에 따라, 비휘발성 메모리 동작에 대한 스위칭에 대해 충분한 에너지 장벽을 유지하고 상기 자유 자기 영역의 모멘트 프렉셔널 밸런스 비를 일정하게 유지하도록 상기 볼륨이 일정하게 유지되거나 또는 증가하는, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 스케일링 가능한 자기 저항 터널링 접합 메모리 셀을 제조하는 방법에 있어서:
    표면을 규정하는 기판을 제공하는 단계;
    자기 스위칭 볼륨 및 합성 자기 모멘트 벡터를 갖는 고정 자기 영역을 상기 표면 상에 배치하는 단계로서, 상기 합성 자기 모멘트 벡터가 이방성 자화용이 축(anisotropy easy-axis)을 따라 향하는, 상기 배치 단계;
    상기 고정 자기 영역 상에 전기적 절연 터널링 접합 층을 배치하는 단계;
    상기 전기적 절연 터널링 접합 층상에 합성 자기 모멘트 벡터와 자기 스위칭 볼륨을 갖는 자유 자기 영역을 배치하는 단계로서, 상기 합성 자기 모멘트 벡터는 상기 고정 자기 영역의 상기 합성 자기 모멘트 벡터에 대하여 평행 및 반평행 중 하나로 향할 수 있고, 상기 자유 자기 영역은 반-강자성 결합되는 N개의 강자성층들을 포함하는 합성 반-강자성 층 물질을 포함하고, 여기서 N은 2보다 큰 정수이며, 각각의 N개 강자성 층은 자기 모멘트 벡터를 갖고, 강자성 물질의 각각의 인접한 N개 층의 상기 자기 모멘트 벡터들은 반평행하게 향하는, 상기 자유 자기 영역배치 단계; 및
    상기 자기 저항 터널링 접합 메모리 셀이 상이한 크기들로 측면 스케일링됨에 따라 비휘발성 메모리 동작에 대한 스위칭에 대해 충분한 에너지 장벽이 유지되도록, 상기 자기 저항 터널링 접합 메모리 셀의 측면 크기들이 변화되고 상기 자유 자기 영역의 서브-층 자기 모멘트 프랙셔널 밸런스 비가 자기 스위칭 필드를 제공하도록 선택됨에 따라 상기 자기 스위칭 볼륨을 최적화하도록 강자성 층들의 개수 N과 그들의 자기 모멘트를 조절하는 단계를 포함하는, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀 제조 방법.
  23. 삭제
  24. 메모리 셀에 있어서:
    제 1 자기 영역;
    전기적 절연 물질; 및
    적어도 상기 전기적 절연 물질에 의해 상기 제 1 자기 영역과 분리된 제 2 자기 영역으로서, 상기 제 2 자기 영역은 N개의 층들을 포함하고, N은 2보다 크거나 같은 정수이며, 각각의 N 층의 자기 모멘트는 순 자기 모멘트(net magnetic moment)를 제공하도록 결합되는, 상기 제 2 자기 영역을 포함하는, 메모리 셀.
  25. 자기 저항 랜덤 액세스 메모리(MRAM) 셀에 있어서:
    제 1 측 및 제 2 측을 갖는 자기 저항 터널링 장벽;
    상기 자기 저항 터널링 장벽의 상기 제 1 측에 인접하고 제 1 자기 모멘트 벡터를 갖는 제 1 자기 영역; 및
    상기 자기 저항 터널링 장벽의 상기 제 2 측에 인접하고 제 2 자기 모멘트 벡터를 갖는 제 2 자기 영역으로서, 상기 제 2 자기 영역은 N개의 층들을 포함하는 합성 반-강자성 구조를 더 포함하고, N은 2보다 크거나 같은 정수이며, 각각의 N 층의 자기 모멘트는 순 자기 모멘트를 제공하도록 결합되는, 상기 제 2 자기 영역을 포함하는, 자기 저항 랜덤 액세스 메모리 셀.
  26. 자기 저항 터널링 접합(MTJ) 메모리 셀에 있어서:
    전기적 절연 물질;
    상기 전기적 절연 물질의 한 쪽면 측에 배치된 제 1 자기 영역; 및
    상기 전기적 절연 물질의 반대 쪽면 측에 배치된 제 2 자기 영역을 포함하고,
    상기 제 1 및 제 2 자기 영역들 중 적어도 하나는 N개의 층들을 포함하고, N은 2보다 크거나 같은 정수이며, 각각의 N 층의 자기 모멘트는 순 자기 모멘트를 제공하도록 결합되는, 자기 저항 터널링 접합 메모리 셀.
  27. 스케일링 가능한 자기 저항 터널링 접합("MTJ") 메모리 셀에 있어서:
    제 1 자기 영역;
    상기 제 1 자기 영역 상에 배치된 전기적 절연 물질; 및
    상기 절연 물질 상에 배치된 제 2 자기 영역을 포함하고,
    상기 제 1 및 제 2 자기 영역들 중 적어도 하나는 N개의 층들을 포함하는 구조를 갖고, N은 2보다 크거나 같은 정수이며, 각각의 N 층의 자기 모멘트는 순 자기 모멘트를 제공하도록 결합되는, 스케일링 가능한 자기 저항 터널링 접합 메모리 셀.
KR1020047006283A 2001-10-16 2002-09-24 스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리 KR100924443B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/978,860 2001-10-16
US09/978,860 US6531723B1 (en) 2001-10-16 2001-10-16 Magnetoresistance random access memory for improved scalability
PCT/US2002/031946 WO2003043018A1 (en) 2001-10-16 2002-09-24 Magnetoresistance random access memory for improved scalability

Publications (2)

Publication Number Publication Date
KR20040058245A KR20040058245A (ko) 2004-07-03
KR100924443B1 true KR100924443B1 (ko) 2009-11-02

Family

ID=25526460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047006283A KR100924443B1 (ko) 2001-10-16 2002-09-24 스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리

Country Status (7)

Country Link
US (1) US6531723B1 (ko)
EP (1) EP1449219A1 (ko)
JP (1) JP2005510048A (ko)
KR (1) KR100924443B1 (ko)
CN (1) CN100476997C (ko)
TW (1) TW574687B (ko)
WO (1) WO2003043018A1 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US7390584B2 (en) * 2002-03-27 2008-06-24 Nve Corporation Spin dependent tunneling devices having reduced topological coupling
US6826077B2 (en) * 2002-05-15 2004-11-30 Hewlett-Packard Development Company, L.P. Magnetic random access memory with reduced parasitic currents
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6714446B1 (en) * 2003-05-13 2004-03-30 Motorola, Inc. Magnetoelectronics information device having a compound magnetic free layer
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US6842365B1 (en) 2003-09-05 2005-01-11 Freescale Semiconductor, Inc. Write driver for a magnetoresistive memory
KR101001742B1 (ko) * 2003-10-24 2010-12-15 삼성전자주식회사 자기 램 및 그 제조방법
JP2005129801A (ja) * 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
US6987691B2 (en) * 2003-12-02 2006-01-17 International Business Machines Corporation Easy axis magnetic amplifier
US7088608B2 (en) * 2003-12-16 2006-08-08 Freescale Semiconductor, Inc. Reducing power consumption during MRAM writes using multiple current levels
DE102005004126B4 (de) * 2004-02-06 2008-05-08 Qimonda Ag MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht
US7436700B2 (en) * 2004-02-06 2008-10-14 Infineon Technologies Ag MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
WO2005086170A1 (ja) * 2004-03-05 2005-09-15 Nec Corporation トグル型磁気ランダムアクセスメモリ
KR100541558B1 (ko) * 2004-04-19 2006-01-11 삼성전자주식회사 양 단들에 구부러진 팁들을 구비하는 자기터널 접합구조체들, 이들을 채택하는 자기램 셀들 및 이들의 형성에사용되는 포토 마스크들
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7088611B2 (en) * 2004-11-30 2006-08-08 Infineon Technologies Ag MRAM with switchable ferromagnetic offset layer
US7200033B2 (en) * 2004-11-30 2007-04-03 Altis Semiconductor MRAM with coil for creating offset field
CN100438115C (zh) * 2004-12-02 2008-11-26 北京科技大学 一种具有高磁电阻效应的磁性隧道结
US20060171197A1 (en) * 2005-01-31 2006-08-03 Ulrich Klostermann Magnetoresistive memory element having a stacked structure
US7154771B2 (en) * 2005-02-09 2006-12-26 Infineon Technologies Ag Method of switching an MRAM cell comprising bidirectional current generation
US7099186B1 (en) * 2005-02-10 2006-08-29 Infineon Technologies Ag Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
US7298597B2 (en) * 2005-03-29 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor based on spin accumulation effect with free layer stabilized by in-stack orthogonal magnetic coupling
US7205596B2 (en) * 2005-04-29 2007-04-17 Infineon Technologies, Ag Adiabatic rotational switching memory element including a ferromagnetic decoupling layer
JP2006332527A (ja) * 2005-05-30 2006-12-07 Renesas Technology Corp 磁気記憶素子
US7313043B2 (en) * 2005-11-29 2007-12-25 Altis Semiconductor Snc Magnetic Memory Array
US7280389B2 (en) * 2006-02-08 2007-10-09 Magic Technologies, Inc. Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications
US20080055792A1 (en) * 2006-03-07 2008-03-06 Agency For Science, Technology And Research Memory cells and devices having magnetoresistive tunnel junction with guided magnetic moment switching and method
JP5003109B2 (ja) * 2006-11-14 2012-08-15 富士通株式会社 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US20090034321A1 (en) 2007-08-01 2009-02-05 Honeywell International Inc. Magnetoresistive Element with a Biasing Layer
KR101446334B1 (ko) 2008-05-07 2014-10-01 삼성전자주식회사 자기 저항 소자
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
GB2465370A (en) * 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
GB201015497D0 (en) 2010-09-16 2010-10-27 Cambridge Entpr Ltd Magnetic data storage
GB201020727D0 (en) 2010-12-07 2011-01-19 Cambridge Entpr Ltd Magnetic structure
US8339843B2 (en) 2010-12-17 2012-12-25 Honeywell International Inc. Generating a temperature-compensated write current for a magnetic memory cell
CN102074266A (zh) * 2010-12-17 2011-05-25 电子科技大学 一种稳定剩磁态的自旋阀存储单元
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
WO2016198886A1 (en) 2015-06-10 2016-12-15 The University Of Nottingham Magnetic storage devices and methods
EP3563377A1 (en) * 2016-12-27 2019-11-06 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
EP4362650A1 (en) * 2022-10-31 2024-05-01 Commissariat à l'énergie atomique et aux énergies alternatives Magnetic tunnel junction, array of magnetic tunnel junctions, and associated fabrication method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090418A (ja) 1998-09-16 2000-03-31 Toshiba Corp 磁気抵抗効果素子および磁気記録装置
EP1109168A2 (en) * 1999-12-17 2001-06-20 Motorola, Inc. Magnetic dual element with dual magnetic states and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19830343C1 (de) * 1998-07-07 2000-04-06 Siemens Ag Verfahren zur Herstellung eines Schichtaufbaus umfassend ein AAF-System sowie magnetoresistive Sensorsysteme
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
DE19840823C1 (de) * 1998-09-07 2000-07-13 Siemens Ag Magnetoresistives Element und dessen Verwendung als Speicherelement in einer Speicherzellenanordnung
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090418A (ja) 1998-09-16 2000-03-31 Toshiba Corp 磁気抵抗効果素子および磁気記録装置
EP1109168A2 (en) * 1999-12-17 2001-06-20 Motorola, Inc. Magnetic dual element with dual magnetic states and fabricating method thereof

Also Published As

Publication number Publication date
US6531723B1 (en) 2003-03-11
TW574687B (en) 2004-02-01
WO2003043018A1 (en) 2003-05-22
CN1589478A (zh) 2005-03-02
EP1449219A1 (en) 2004-08-25
KR20040058245A (ko) 2004-07-03
JP2005510048A (ja) 2005-04-14
CN100476997C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100924443B1 (ko) 스케일 조정 능력이 향상된 자기 저항 랜덤 액세스 메모리
US11744161B2 (en) Magnetoresistive stacks with an unpinned, fixed synthetic anti-ferromagnetic structure and methods of manufacturing thereof
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US8670271B2 (en) Magnetic stack having assist layers
US5966323A (en) Low switching field magnetoresistive tunneling junction for high density arrays
US7242048B2 (en) Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
KR101247255B1 (ko) 감소된 전력 자기저항 랜덤 액세스 메모리 소자들
US7149105B2 (en) Magnetic tunnel junctions for MRAM devices
US8487390B2 (en) Memory cell with stress-induced anisotropy
KR20180089847A (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US7583529B2 (en) Magnetic tunnel junction devices and magnetic random access memory
WO2007047311A2 (en) Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
KR20080070597A (ko) 자기 저항 소자 및 자기 메모리
US7200035B2 (en) Magneto-resistive memory cell structures with improved selectivity
JP5152672B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US20190206464A1 (en) Multi-Layer Magnetic Memory Devices
KR101109501B1 (ko) 감소된 스위칭 필드 편차를 갖는 자기 저항 랜덤 액세스메모리
KR100457158B1 (ko) 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121010

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee