CN102007543A - 磁存储器件的记录方法 - Google Patents

Abstract

提供了一种磁存储器件的记录方法，该磁存储器件包括将信息保持为磁体的磁化方向的记录层和相对于记录层提供的磁化基准层，其间设有绝缘层，该磁存储器件利用经由绝缘层流动在记录层和磁化基准层之间的电流记录信息，该记录方法甚至在施加的写入脉冲显著高于反转阈值时也能保持与施加的写入脉冲略高于反转阈值的情况相同的错误率水平。磁存储器件的记录方法包括在记录一条信息时施加在相同方向上的一个或更多主脉冲和一个或更多子脉冲，并且在该一个或更多主脉冲后施加该一个或更多子脉冲，该一个或更多主脉冲的每个都为具有足够来记录信息的脉冲高度和脉冲宽度的脉冲，该一个或更多子脉冲的每个都为满足脉冲宽度短于一个或更多主脉冲以及脉冲高度小于一个或更多主脉冲的至少一个条件的脉冲。

Description

磁存储器件的记录方法

技术领域

本发明涉及磁存储器件的记录方法，该磁存储器件包括记录层和磁化基准层，该记录层能够改变磁化方向，并且保持信息作为磁体的磁化方向，该磁化基准层相对于记录层而提供且记录层与该磁化基准层之间设置有绝缘层，并且该磁化基准层成为磁化方向的基准，该磁存储器件通过经由绝缘层流动在记录层和磁化基准层之间的电流记录信息。

背景技术

在诸如计算机的信息设备中，能够高速运行和高密度记录的DRAM(动态RAM)广泛地用作RAM(随机存取存储器)。然而，因为DRAM是挥发性存储器，其中电源被切断时信息被删除，所以强烈地要求甚至在电源被切断时也能保持信息并且对于降低设备的功耗是不可缺少的高速、高密度和大容量的非挥发性存储器。

作为非挥发性存储器，闪存等已经投入实际的使用，但是利用磁阻效应的磁存储器正吸引着人们的注意力，因此近年来正被开发为高速、大容量和低功耗的非挥发性存储器。例如，由利用TMR(隧道磁阻)效应的磁存储器件(即MTJ器件)构成、且通过利用电流诱导的磁场反转记录层的磁化方向而在其上记录信息的MRAM(磁RAM)已经投入了实际应用(例如，由Freescale Semiconductor，Inc.实现的MR2A16(产品名称))。

图9(a)是示出MTJ器件的基本结构和读出记录信息的操作的示意图。如图9(a)所示，MTJ器件100的结构为作为非磁性薄绝缘层的隧道绝缘层104插设在作为两个铁磁层的记录层105和磁化基准层103之间，也就是所谓的MTJ(磁性隧道结)。记录层105由具有单轴磁各向异性的铁磁导体构成，并且能够通过外部操作改变磁化方向，并且保持作为信息的磁化方向。例如，相对于磁化基准层103的磁化方向为“平行”和“非平行”的磁化方向存储为信息″0″和″1″。

为了从MTJ器件100读出信息，利用TMR效应，其中相对于经由隧道绝缘层104在记录层105和磁化基准层103之间流动的隧道电流的电阻值通过以上描述的两个磁性层之间的磁化方向的相对差异而改变。当记录层105的磁化方向和磁化基准层103的磁化方向平行时这里所用的电阻值取最小值，而当记录层105的磁化方向和磁化基准层103的磁化方向不平行时这里所用的电阻值取最大值。

图9(b)是示出由MTJ器件100构成的MRAM的存储单元结构示例的局部透视图。在MRAM中，对应于1位的存储单元这样形成，以矩阵的形式将字线布置为行配线而位线布置为列配线，并且将MTJ器件100设置在每个交叉点处。

在存储单元的上部，写入位线122和读出位线123提供有插设在其间的层间绝缘膜，MTJ器件100提供在读出位线123之下而与其接触，并且写入字线121提供在MTJ器件100的引出电极层106之下，且其间插设绝缘层。

另一方面，在存储单元的下部，MOS(金属氧化物半导体)型场效晶体管提供在诸如硅基板的半导体基板111上，用作在读出操作时选择存储单元的选择晶体管110。晶体管110的栅极电极115形成为连接单元的带状体(band)，并且还用作读出字线。而且，源极区域114经由读出连接插塞107连接到MTJ器件100的引出电极层106，并且漏极区域116连接到作为读出行配线的传感线124。

在具有上述结构的MRAM中，通过使写入电流流过包括在存储单元中的行和列的写入字线121和写入位线122，并且在两个写入配线相交处生成由这些电流产生的磁场的合成磁场来对所希望存储单元的MTJ器件100进行写入(记录)信息。通过该合成磁场，所希望存储单元的MTJ器件100的记录层105在预定的磁化方向上磁化，也就是在“平行”或“不平行”于磁化基准层103的磁化方向的方向上磁化，以由此写入(记录)信息。

此外，为了从MTJ器件100读出信息，选择信号施加给作为包括在所希望存储单元中的行读出字线的栅极电极115，以使该行的全部选择晶体管110处于ON(导通)状态。同时，读出电压施加在包括在所希望存储单元中的列读出位线123和传感线124之间。结果，仅选择所希望的存储单元，并且采用TMR效应，MTJ器件100的记录层105的磁化方向差检测为流过MTJ器件100的隧道电流的电平差。隧道电流从传感线124引出到周边电路(未示出)，并且进行测量。

据报告，因为TMR-型MRAM是非挥发性存储器，采用基于纳米磁铁所独有的依赖于自旋的传导现象而从其读出信息，并且通过反转磁化方向进行重写入，所以实际上可以进行无限次的重写入，并且实现高速度的存取时间(例如，见″ISSCC Digest of Technical Papers″，R.Scheuerlein et al.，pp.128-129，Feb，2000)。

然而，在采用电流磁场进行写入的MRAM中，为了重写入必然导致流过大电流(例如，约几mA)，结果增加了功耗。而且，因为写入配线变得很薄，而重写入所需的电流倾向于随着MTJ器件的小型化而增加，所以变得难以使足够的重写入电流流动。此外，随着高度集成化的发展，在不同的相邻存储单元中错误写入信息的可能性增加。此外，因为需要写入配线和读出配线二者，所以结构变得复杂。结果，限制了采用电流磁场进行写入的MRAM的密度和容量的增加。

为此，利用通过用于写入的自旋注入(spin injection)的磁化反转的磁存储器件作为基于不同的原理在磁存储器件的记录层上写入(记录)信息的器件而备受关注。自旋注入是使电流流过铁磁导电层(磁化基准层)并且将该电流注入磁性导电层(记录层)的操作，该铁磁导电层的磁化方向固定以产生由自旋方向极化在一个方向的电子群构成的电流(自旋极化电流)，并且该磁性导电层能够改变其磁化方向。通过这样的操作，在自旋极化电流流过记录层时，起作用以使记录层的磁化方向和磁化基准层的磁化方向一致的力(扭矩)由自旋极化电子和构成记录层的磁体的电子之间的相互作用而引起。因此，通过使电流密度等于或大于一定阈值的自旋极化电流流动，可以反转记录层的磁化方向(例如，见稍后描述的专利文献1和非专利文献1)。

图10是示出稍后描述的专利文献2所示的MRAM的结构示例的局部透视图，该MRAM由磁化方向通过自旋注入来反转的MTJ器件(在下文，称为自旋注入MTJ器件)构成且采用利用自旋注入的磁化反转(在下文，称为自旋扭矩MRAM)。在自旋扭矩MRAM中，作为行配线的字线215和作为列配线的位线218布置成矩阵，并且在每个交叉点处布置一个自旋注入MTJ器件220，以由此对应于1位的存储单元。图10示出了四个存储单元。

在位于下部分的半导体基板211上，稍后描述的选择晶体管210形成在每个存储单元中，并且字线215还用作选择晶体管210的栅极电极。而且，漏极区域216公用地形成而用于图的两侧所示的选择晶体管，并且行配线219连接到漏极区域216。

图11是示出自旋扭矩MRAM的存储单元结构的局部截面示意图。在存储单元的中心部分，自旋注入MTJ器件220通过从底层开始依次层叠基底层201、反铁磁层202、磁化固定层203a、中间层203b、磁化基准层203c、隧道绝缘层204、记录层205和保护层206而形成。自旋注入MTJ器件220的层结构与普通的MTJ器件100基本上相同。

磁化固定层203a、中间层203b和磁化基准层203c层叠在反铁磁层202上，并且整体构成固定磁化层。由铁磁导体构成的磁化固定层203a的磁化方向由反铁磁层202固定。由铁磁导体类似地构成的磁化基准层203c经由作为非磁性层的中间层203b与磁化固定层203a形成反铁磁性接合。结果，磁化基准层203c的磁化方向固定在与磁化固定层203a的磁化方向相反的方向上。在图11所示的示例中，磁化固定层203a的磁化方向固定在左手方向上，而磁化基准层203c的磁化方向固定在右手方向上。

因为固定磁化层相对于外部磁场的灵敏度当固定磁化层具有上述的多层铁磁结构时会降低，所以能够抑制由于外部磁场引起的固定磁化层的磁化波动，并且改善MTJ器件的稳定性。另外，因为从磁化固定层203a和磁化基准层203c泄漏的磁通量彼此抵消，所以从固定磁化层泄漏的磁通量通过调整这些层的膜厚度可以抑制到最小程度。

记录层5由具有单轴磁各向异性的铁磁导体构成，并且能够通过外部操作而改变磁化方向，并且能够将该磁化方向作为信息保持。例如，相对于磁化基准层203c的磁化方向“平行”和“不平行”的磁化方向被存储为信息″0″和″1″。隧道绝缘层204作为薄非磁性绝缘层插设在磁化基准层203c和记录层205之间，并且磁化基准层203c、隧道绝缘层204和记录层205形成MTJ(磁隧道结)。

另一方面，在存储单元的下部，由栅极绝缘膜212、源极电极213、源极区域214、栅极电极215、漏极区域216和漏极电极217构成的MOS型场效晶体管提供为选择晶体管210，用于选择诸如硅基板的半导体基板211的器件-隔离阱区211a中的存储单元。

如上所述，选择晶体管210的栅极电极215形成为连接单元的带状体，并且也用作第一行配线的字线。而且，漏极电极217连接到作为第二行配线的行配线219，且源极电极213经由连接插塞207连接到自旋注入MTJ器件220的基底层201。另一方面，自旋注入MTJ器件220的保护层206连接到作为列配线的位线218，列配线提供在存储单元的上部。

为了将信息记录到所希望存储单元的自旋注入MTJ器件220，选择信号施加给所希望存储单元中包含的行的字线215，以使该行的全部选择晶体管210处于ON(导通)状态。同时，写入电压施加在所希望存储单元中包括的列的位线218和行配线219之间。结果，选择了所希望的存储单元，自旋极化电流流过自旋注入MTJ器件220的记录层205，并且记录层205在预定的磁化方向上磁化，以由此记录信息。

此时，自旋注入MTJ器件220的磁化基准层203c的磁化方向首先“不平行”于记录层205的磁化方向。在通过写入将记录层205的磁化方向反转为“平行”于磁化基准层203c的磁化方向时，使电流密度等于或大于阈值的写入电流从记录层205流动到磁化基准层203c，如图11所示。从而，电子密度等于或大于阈值的自旋极化电子流实质上从磁化基准层203c流动到记录层205，以由此导致磁化反转。

相反，在将“平行”于记录层205的磁化方向的磁化基准层203c的磁化方向反转为“不平行”时，使电流密度等于或大于阈值的写入电流以相反的方向流动，即从磁化基准层203c流动到记录层205，从而电子密度等于或大于阈值的电子流实质上从记录层205流动到磁化基准层203c。

此外，与MTJ器件100的情况一样，采用TMR效应将信息从自旋注入MTJ器件220读出。尽管相对于自旋注入MTJ器件220的写入和读出二者都利用记录层205的电子和流过记录层205的自旋极化电流之间的相互作用，但是读出确进行在自旋极化电流的电流密度很小的区域中，而写入进行在自旋极化电流的电流密度很大且超出阈值的区域中。

是否利用自旋注入进行磁化反转取决于自旋极化电流的电流密度。因此，随着自旋注入MTJ器件220中记录层体积的减小，可以以与该体积成比例的较小电流进行磁化反转(见非专利文献1)。此外，因为信息写入到由选择晶体管210选择的存储单元，所以与采用电流磁场的写入不同，不必担心信息被错误地写入到不同的相邻单元。此外，因为大部分配线可以在写入和读出中共享，所以可以简化机构。而且，因为磁体形状的影响小于采用磁场写入的情况，所以生产的良率易于提高。基于这些，自旋扭矩MRAM比采用电流磁场进行写入的MRAM更加适合于实现小型化以及密度和容量上的增加。

然而，在采用选择晶体管210进行写入(记录)时引起不同的问题。具体地，在写入时被引起为流过自旋注入MTJ器件220的电流受到会被引起流过选择晶体管210的电流(晶体管的饱和电流)的限制。通常，因为晶体管的饱和电流随着晶体管的栅极宽度或栅极长度变小而变小，所以选择晶体管210的小型化因确保到自旋注入MTJ器件220的写入电流而受到限制。因此，为了尽可能地小型化选择晶体管210并且最大化地增加自旋扭矩MRAM的密度和容量，必须尽可能地减小写入电流的阈值。

而且，为了防止发生隧道绝缘层204的绝缘击穿，也必须减小写入电流的阈值。另外，为了减小MRAM的功耗，也必须尽可能多地减小写入电流的阈值。

现象学上显示，自旋注入的磁化反转所需的电流阈值与自旋制动常数(brake constant)α、饱和磁化量Ms的平方和记录层205的体积V成正比，而与自旋注入效率η成反比。因此，通过适当选择这些参数，可以减小磁化反转所需的电流阈值。

然而，另一方面，为了使自旋注入MTJ器件220为可靠的存储器件，必须保证记录层205的存储保持特性(磁化的热稳定性)，使得磁化方向不因热运动而变化。热稳定性与记录层205的饱和磁化量Ms和体积V成比例。

记录层205的饱和磁化量Ms和体积V与磁化反转所需的电流阈值和热稳定性二者相关，并且处于通过减小这些因子而减小磁化反转所需的电流阈值但降低了热稳定性的权衡关系中。

因此，为了减小磁化反转所需的电流阈值，必须主要提高自旋注入效率η，而同时小心地与保证热稳定性保持平衡。本发明的发明人已经有效地开发了一种MTJ材料，其能够实现减小磁化反转所需的电流密度阈值和保证存储保持性(热稳定性)二者，从而自旋扭矩MRAM与其它存储器(见日本特开第2006-165265号公报、日本特开第2007-103471号公报、日本特开第2007-48790号公报、专利文献2、日本特许第2006-350113号公报等)相比变为有竞争力的存储器。结果，该MTJ材料现在已接近于实现。

专利文献1：日本特开第2003-17782号公报(6页和7页，图2)

专利文献2：日本特开第2007-287923号公报(7-15页，图2)

非专利文献1：″Appl.Phys.Lett.″，F.J.Albert et al.，Vol.77(2002)，p.3809

发明内容

本发明要解决的问题

然而，作为采用上述MTJ材料生产具有小的写入电流密度阈值的自旋注入MTJ器件并且对其检测的结果，本发明的发明人已经发现：通常，出现甚至在研究论文和会议发表的出版物上也没有报道的奇特现象。具体地，在自旋注入MTJ器件中，可以确定的是，与所施加的写入脉冲设定为略大于考虑了写入错误率的反转阈值时可以保证10^-25或更小的写入错误率(通过外插法获得的估计值)的事实无关，当所施加的写入脉冲设定为显著大于反转阈值时，写入错误率倾向于随着写入脉冲的变大反而增加(见图12)。这里，大于反转阈值的记录电压引起的错误称为″高记录电压错误″。

在对容量为几百Mbit的自旋扭矩MRAM存储器芯片的实际写入中，要施加被设定为显著大于反转阈值平均值的写入脉冲，而同时考虑自旋注入MTJ器件的反转阈值变化和由晶体管和配线引起的反转阈值变化。因此，如果出现上述现象，则在自旋扭矩MRAM存储器芯片的实际写入中，不能保证10^-25或更小的写入错误率。

而且，因为MRAM和自旋扭矩RAM将信息保持为构成记录层的磁体的磁化方向，所以记录层的磁化方向在暴露到外部强磁场时被改变，结果信息丢失。因为在写入(记录)过程中，对于外部磁场的耐久性显著降低，所以用于减小作用在磁存储器件上的外部磁场的磁屏蔽是必要的，其也被装备在上述商业化的MRAM(MR2A16)中。然而，为了用磁屏蔽获得磁场屏蔽效果，需要一定程度的厚度和体积，结果存储器IC的体积和重量的增加以及成本的增加不可避免。

例如，文献(″J.Phys.D.″，K.Ito et al.，Vol.40，2007，p.1261)中描述到，特别是在自旋扭矩RAM中，外部磁场影响记录电流和反转时间，并且另一文献(″Apl.Phys.Let.″，G.D.Fuchs et al.，Vol.86，2005，p.152509)描述了这样的可能性，相对于外部磁场的耐久性会由于通电在自旋注入MTJ器件中产生的热而下降。因此，必须提高相对于外部磁场的耐久性。

本发明已经考虑了上述情形，因此，本发明的目标是提供一种磁存储器件的记录方法，该磁存储器件包括记录层和磁化基准层，该记录层能够改变磁化方向，并且将信息保持为磁体的磁化方向，该磁化基准层以插设在其间的绝缘层相对于该记录层而提供，并且成为磁化方向的基准，该磁存储器件通过经由该绝缘层流动在记录层和磁化基准层之间的电流记录信息。在施加略大于反转阈值的写入脉冲时，甚至在施加显著大于反转阈值的写入脉冲时，该磁存储器件的记录方法具有提高的相对于外部磁场的耐久性，并且能够保证获得的写入错误率。

解决问题的手段

本发明的发明人通过研究已经发现，上述问题可以通过设计写入脉冲施加方法而得到解决，因此实现本发明。

具体地，本发明提供了磁存储器件的记录方法，该磁存储器件至少包括记录层和磁化基准层，该记录层由铁磁导体构成，能够改变磁化方向，并且将信息保持为磁体的磁化方向，该磁化基准层的磁化方向是固定的，并且以插设在其间的绝缘层相对于该记录层提供，该磁化基准层由铁磁导体构成，并且成为磁化方向的基准，该磁存储器件利用经由该绝缘层流动在该记录层和该磁化基准层之间的电流记录信息，该记录方法的特征为包括：当记录一条信息时，在相同的方向上施加一个或更多主脉冲以及一个或更多子脉冲；以及在该一个或更多主脉冲后施加该一个或更多子脉冲，在该一个或更多主脉冲后施加的该一个或更多子脉冲的每个都是满足以下条件至少之一的脉冲，其脉冲宽度短于该一个或更多主脉冲的脉冲宽度，其脉冲高度小于该一个或更多主脉冲的脉冲高度。

应当注意的是，脉冲可以基于电压控制、电流控制或功率控制而进行控制。

本发明的效果

根据本发明的磁存储器件的记录方法，如稍后描述的实施例和示例中所示，通过在记录一条信息时在一个或更多主脉冲后施加一个或更多子脉冲，并且采用满足脉冲宽度短于主脉冲的脉冲宽度以及脉冲高度小于主脉冲的脉冲高度的至少一个条件的脉冲用作主脉冲后施加的子脉冲，甚至在施加显著大于反转阈值的写入脉冲时，也可以保证等效于施加略大于反转阈值的写入脉冲时获得的写入错误率。

不能说引起上述高记录电压错误的机理和利用本发明可以将写入错误率抑制到很小的机理已经完全清楚。然而，考虑到施加略大于反转阈值的写入脉冲时不引起问题，但是施加显著大于反转阈值的写入脉冲确引起问题的事实，且另外，写入错误率随着写入脉冲的变大而增加，可以预言，与反转阈值相比，过量的写入功率的注入导致了该问题。

在采用单一脉冲的传统写入中，由过量的写入功率的注入导致的写入错误没有被纠正，并且被原样留下，从而写入错误率很高。而且，在写入期间，相对于外部磁场的耐久性下降。另一方面，在本发明中，因为在一个或更多主脉冲后施加了一个或更多子脉冲，所以由主脉冲引起的错误可高度可能地通过子脉冲的写入而纠正。另外，因为主脉冲后施加的子脉冲是满足脉冲宽度短于主脉冲的脉冲宽度以及脉冲高度小于主脉冲的脉冲高度的至少之一的脉冲，所以在子脉冲写入中难以累积过量的能量，并且高记录电压错误难以出现。通过上述效果，根据本发明的磁存储器件的记录方法使写入错误率降低，并且使写入期间相对于外部磁场的耐久性提高。

附图说明

图1示出了表示根据本发明第一实施例的磁存储器件的记录方法中写入脉冲串的示例的图；

图2是示出磁存储器件的记录方法中写入脉冲串的示例的图；

图3是示出磁存储器件的记录方法中写入脉冲串的示例的图；

图4是示出根据本发明第二实施例的磁存储器件的记录方法中写入脉冲串的示例的图；

图5是示出磁存储器件的记录方法中写入脉冲串的示例的图；

图6示出了图解根据本发明示例1的磁存储器件的记录方法中写入错误率和脉冲间隔之间的关系图；

图7示出了图解根据本发明示例2的磁存储器件的记录方法中写入错误率和子脉冲高度之间的关系图；

图8是示出根据本发明示例3的磁存储器件的记录方法中相对于外部磁场的耐久性的图；

图9(a)是示出MTJ器件的基本结构和读出记录信息的操作的示意图，而图9(b)是示出由MTJ器件构成的MRAM的存储单元结构的示例的局部透视图；

图10是示出专利文献2所示的自旋扭矩MRAM的结构的局部透视图。

图11是示出由自旋注入MTJ器件构成的自旋扭矩MRAM的存储单元结构的局部截面图；

图12是示出写入脉冲电压和写入错误率之间的关系的示例的图；

图13是示出写入脉冲发生器电路结构的示意图，该写入脉冲发生器电路用于从一个矩形脉冲产生上述实施例的由主脉冲和子脉冲构成的写入脉冲；

图14是示出写入脉冲发生器电路结构的示意图，该写入脉冲发生器电路用于采用波形存储器和D/A转换电路产生写入脉冲；

图15是示出根据本发明实施例的自旋扭矩MRAM的存储单元结构的局部透视图；

图16是示出根据本本发明实施例的自旋注入MTJ器件的结构的截面示意图。

具体实施方式

在根据本发明的磁存储器件的记录方法中，所希望的是在由一个或多个主脉冲以及在该一个或多个主脉冲后施加的一个或多个子脉冲构成的脉冲串中提供至少一组脉冲宽度和脉冲高度至少之一逐渐减小的三个连续脉冲组成的组。

还希望的是，在一个或多个主脉冲的末端和在该一个或多个主脉冲后施加的一个或多个子脉冲的前端(tip end)之间提供3ns或更长的时间间隔(应当注意的是，脉冲的末端和前端的每个都是这样的位置，在该位置处脉冲升、降时的高度变为脉冲高度的最大值的一半；这在下面的描述中也一样)。

此外，在从由一个或多个主脉冲和在该一个或多个主脉冲后施加的一个或多个子脉冲构成的脉冲串中任意选择的两个连续脉冲组成的组中，还希望后脉冲满足：脉冲宽度为2ns或更长且10ns或更短以及脉冲高度为在前脉冲的脉冲高度的0.7倍或更大且0.95倍或更小的至少一个条件，并且在前脉冲的末端和后续脉冲的前端之间提供5ns或更长的时间间隔。

此外，在从由一个或多个主脉冲和在该一个或多个主脉冲后施加的一个或多个子脉冲构成的脉冲串中任意选择的两个连续脉冲组成的组中，还希望后续脉冲满足：脉冲宽度为3ns或更短以及脉冲高度为在前脉冲高度的0.95倍或更小的至少一个条件，并且在前脉冲的末端和后续脉冲的前端之间的时间间隔小于5ns。

接下来，将参考附图详细描述本发明的实施例。

第一实施例

在第一实施例中，将主要描述根据权利要求1至3的自旋注入MTJ器件的记录方法的示例。

该实施例中所用的自旋扭矩MRAM的存储单元结构和自旋注入MTJ器件的结构如图15和16所示。

图15是示出由MTJ器件构成的MRAM的结构示例的局部透视图，该MTJ器件的磁化方向由自旋注入反转(在下文，称为自旋注入MTJ器件)，并且该MRAM利用通过自旋注入的磁化反转(在下文，称为自旋扭矩MRAM)。在自旋扭矩MRAM中，作为行配线的字线15和作为列配线的位线18设置成矩阵，并且在每个交叉点布置一个自旋注入MTJ器件20，以由此形成对应于1位的存储单元。图15示出了四个存储单元。

在位于下部的半导体基板11上，稍后描述的选择晶体管10形成在每个存储单元中，并且字线15还用作选择晶体管10的栅极电极。而且，漏极区域16公用地形成而用于图的两侧所示的选择晶体管，并且行配线19连接到漏极区域16。

图16是示出自旋扭矩MRAM的存储单元结构的局部截面图。在存储单元的中心部分，自旋注入MTJ器件20通过从底层开始依次层叠基底层1、反铁磁层2、磁化固定层3a、中间层3b、磁化基准层3c、隧道绝缘层4、记录层5和保护层6而形成。

磁化固定层3a、中间层3b和磁化基准层3c层叠在反铁磁层2上，并且整体构成固定磁化层。由铁磁导体构成的磁化固定层3a的磁化方向被反铁磁层2固定。由铁磁导体类似地构成的磁化基准层3c经由作为非磁性层的中间层3b与磁化固定层3a形成反铁磁性接合。结果，磁化基准层3c的磁化方向固定在与磁化固定层3a的磁化方向相反的方向上。在图16所示的示例中，磁化固定层3a的磁化方向固定在左手方向上，而磁化基准层3c的磁化方向固定在右手方向上。

因为当固定磁化层具有上述多层亚铁磁(ferrimagnetic)结构时，固定磁化层相对于外部磁场的灵敏度会下降，所以能够抑制固定磁化层因外部磁场而磁化波动，并且改善MTJ器件的稳定性。另外，因为从磁化固定层3a和磁化基准层3c泄漏的磁通量彼此抵消，所以从固定磁化层泄漏的磁通量可以通过调整这些层的膜厚度被抑制到最小程度。

记录层5由具有单轴磁各向异性的铁磁导体构成，并且能够通过外部操作改变磁化方向，并且将该磁化方向保持为信息。例如，相对于磁化基准层3c的磁化方向“平行”和“不平行”的磁化方向存储为信息″0″和″1″。作为薄非磁性绝缘层的隧道绝缘层4插设在磁化基准层3c和记录层5之间，并且磁化基准层3c、隧道绝缘层4和记录层5形成MTJ(磁隧道结)。

另一方面，在存储单元的下部，由栅极绝缘膜12、源极电极13、源极区域14、栅极电极15、漏极区域16和漏极电极17构成的MOS型场效晶体管提供为选择晶体管10，用于选择诸如硅基板的半导体基板11的器件-隔离阱区11a中的存储单元。

如上所述，选择晶体管10的栅极电极15形成为连接单元的带状体，并且也用作第一行配线的字线。而且，漏极电极17连接到作为第二行配线的行配线19，并且源极电极13经由连接插塞7连接到自旋注入MTJ器件20的基底层1。另一方面，自旋注入MTJ器件20的保护层6连接到作为列配线的位线18，该列配线提供在存储单元的上部。

为了在所希望的存储单元的自旋注入MTJ器件20上记录信息，选择信号施加给包括在所希望的存储单元中的行的字线15，以使该行的全部选择晶体管10处于ON(导通)状态。同时，写入电压施加在所希望存储单元中包括的列的位线18和行配线19之间。结果，选择了所希望的存储单元，自旋极化电流流过自旋注入MTJ器件20的记录层5，并且记录层5在预定的磁化方向上被磁化，以由此记录信息。

此时，自旋注入MTJ器件20的磁化基准层3c的磁化方向首先“不平行”于记录层5的磁化方向。当通过写入反转记录层5的磁化方向而“平行”于磁化基准层3c的磁化方向时，使电流密度等于或大于阈值的写入电流从记录层5流动到磁化基准层3c，如图9所示。从而，电子密度等于或大于阈值的自旋偏振电子流实质上从磁化基准层3c流动到记录层5，以由此导致磁化反转。

相反，在将“平行”于记录层5的磁化方向的磁化基准层3c的磁化方向反转为“不平行”时，使电流密度等于或大于阈值的写入电流在相反的方向流动，即从磁化基准层3c流动到记录层5，使得电子密度等于或大于阈值的电子流实质上从记录层5流动到磁化基准层3c。

此外，采用TMR效应从自旋注入MTJ器件20读出信息。尽管对于自旋注入MTJ器件20的写入和读出二者都利用记录层5的电子与流过记录层5的自旋极化电流之间的相互作用，但是读出进行在自旋极化电流的电流密度很小的区域中，而写入进行在自旋极化电流的电流密度很大且超过阈值的区域中。

应当注意的是，为了防止磁化在记录操作期间反转或者变得不稳定，磁化基准层3c可以具有与诸如PtMn和IrMn的反铁磁体相结合而固定的磁化方向，且采用诸如CoPt的具有大的矫顽力的材料，且在处理后用于大于记录层5的较大区域上，或者通过外部磁场磁化在一定的方向上。

磁化基准层3c可以是单独的铁磁层，或者可以经由中间层3b以不平行方式与磁化固定层3a磁性地接合，该中间层3b由诸如Ru的非磁性金属构成。磁化基准层3c的磁化可以为面内磁化或垂直磁化中的任何一个。此外，磁化基准层3c可以提供在记录层5的上面或下面，或者在记录层5的上面和下面。

所希望的是，隧道绝缘层4由诸如氧化物和氮化物的陶瓷材料构成。为了获得大的磁阻变化率，特别希望提供氧化镁MgO层作为隧道绝缘层4，并且提供CoFeB层在记录层5和磁化基准层3c的至少隧道绝缘层4侧。

图1示出了表示根据第一实施例的磁存储器件的记录方法中的写入脉冲串的示例图。在第一实施例中，为了记录一条信息，在主脉冲后施加脉冲高度与主脉冲相同但脉冲宽度短于主脉冲的子脉冲。主脉冲和子脉冲可以由电压控制、电流控制和功率控制的任何一个来控制。

图1(1)示出了在一个主脉冲后施加一个子脉冲的情况。与采用单一脉冲进行写入的传统情况一样，主脉冲是为了记录信息而具有足够的脉冲高度和脉冲宽度的脉冲。在此情况下，如上所述，在向具有数百Mbit容量的自旋扭矩MRAM存储芯片实际写入中，施加显著大于反转阈值的平均值的写入脉冲，而同时考虑自旋注入MTJ器件的反转阈值的变化和该反转阈值由于晶体管和配线引起的变化。结果，呈现其中写错误率随着写入脉冲的变大而增加的高记录电压错误。

在采用单一脉冲的传统写入中，由采用主脉冲的写入引起的写入错误没有被纠正而原样留下，从而写错误率很高。而且，在写入期间相对于外部磁场的耐久性较低。另一方面，在该实施例中，因为在主脉冲后施加脉冲高度超过反转阈值的子脉冲，所以主脉冲引起的写入错误可高度可能地被子脉冲的写入纠正。另外，因为子脉冲的脉冲宽度短于主脉冲，所以子脉冲的写入中过量的能量累积以及高记录电压错误难以出现。通过上述效应，利用该实施例的磁存储器件的记录方法，写入错误率下降，且写入期间相对于外部磁场的耐久性提高。

此时，期望在主脉冲的末端和子脉冲的前端之间提供3ns或更长、更希望5ns或更长的时间间隔。这是为了充分保证消散主脉冲写入中累积的过量能量的时间。

图1(2)示出了根据权利要求2在一个主脉冲后施加两个子脉冲的示例，并且主脉冲、子脉冲1和子脉冲2构成脉冲宽度逐渐减小的三个连续脉冲组成的组。在此情况下，由采用子脉冲1的写入和采用子脉冲2的写入重复两次纠正。另外，脉冲宽度变得较窄，并且对于在时间上稍后施加的脉冲，难以呈现由过量能量累积引起的高记录电压错误。因此，抑制写入错误率的可能性变得较高。

图2是示出根据第一实施例的写入脉冲串的示例的图，该图示出了各种主脉冲的示例。图2(a)和2(b)是主脉冲中提供有约1ns的间歇周期的示例，在间歇周期期间停止写入功率的注入。尽管如图2(a)所示在主脉冲的中间部分提供该间歇周期没有作用，但是如图2(b)所示当该间歇周期提供为靠近主脉冲的末端时，具有这样的效果：在确定周期期间注入的写入功率有效且逐渐地减小，且抑制了高记录电压错误的出现(见日本特许第2008-107768号公报)。

图2(c)和2(d)是施加两个主脉冲的示例。图2(c)示出了施加脉冲高度和脉冲宽度相同的主脉冲1和主脉冲2的情况，而图2(d)示出了施加脉冲高度和脉冲宽度不同的主脉冲1和主脉冲2的情况。在任何一种情况下，因为在前主脉冲1的写入因在后主脉冲2的写入而变为无效，所以在施加多个主脉冲时没有特殊效果。

图3是示出根据第一实施例的写入脉冲串的示例图，该图示出了各种子脉冲的示例。图3(a)示出了在主脉冲后一般施加两个子脉冲或多个子脉冲的示例。因为纠正被子脉冲的写入大体重复两次或多次，所以抑制写入错误率的可能性变得非常高。在此情况下，如上面采用图1(b)所描述，子脉冲的脉冲宽度逐渐减小的结构是所期望的。另一方面，图3(b)和3(c)示出了在最后的主脉冲前提供子脉冲的示例，但是施加这样的子脉冲没有特别的效果。

第二实施例

在第二实施例中，将主要描述根据权利要求1和2的自旋注入MTJ器件的记录方法的另一个示例。

图4和5是示出根据第二实施例的磁存储器件的记录方法中的写入脉冲串的示例的图。在第二实施例中，为了记录一条信息，在主脉冲后施加脉冲宽度与主脉冲相同而脉冲高度小于主脉冲的子脉冲。主脉冲和子脉冲可以由电压控制、电流控制和功率控制的任何一个控制。

图4示出了在一个主脉冲后施加一个子脉冲的情况，图4(a)和4(b)是用于解释效果的示意图。与采用单一脉冲进行写入的传统情况一样，主脉冲是为记录信息而具有足够脉冲高度和脉冲宽度的脉冲。在此情况下，如上所述，在对具有几百Mbit容量的自旋扭矩MRAM存储芯片的实际写入中，施加显著大于反转阈值平均值的写入脉冲，而同时考虑自旋注入MTJ器件的反转阈值的变化和该反转阈值由于晶体管和配线引起的变化。

结果，如图4(a)所示，在具有平均反转阈值的磁存储器件中，出现高记录电压错误，其中在由主脉冲的写入中注入与反转阈值相比过量的写入功率，并且写入错误率反而增加。另一方面，尽管子脉冲的脉冲高度在平均反转阈值之上，但是它不是显著地高于平均反转阈值。因此，在施加子脉冲时进行写入，以由此纠正由主脉冲引起的写入错误。另外，因为在由子脉冲的写入中没有注入太多的过量能量，所以高记录电压错误难以出现。通过上述效果，在具有平均反转阈值的磁存储器件中，降低了写入错误率，并且改善了写入期间相对于外部磁场的耐久性。

另一方面，如图4(b)所示，在具有高反转阈值的磁存储器件中，子脉冲的脉冲高度可以小于反转阈值。在该磁存储器件中，子脉冲2是无效的，从而甚至施加子脉冲时也没有进行写入，原样保持了主脉冲的写入结果。然而，在具有高反转阈值的磁存储器件中，主脉冲的脉冲高度不是显著高于反转阈值，并且在主脉冲的写入中很少呈现由于过量能量的注入引起的写入错误率增加的高记录电压错误。换言之，主脉冲进行了写入错误率很小的良好写入，并且纠正是不必要的。

结果，通过采用图4所示的写入脉冲串，在具有平均反转阈值的磁存储器件和具有高反转阈值的磁存储器件二者上可以进行写入错误率很小的良好写入。

图5示出了根据权利要求2在一个主脉冲后施加两个子脉冲的示例，并且主脉冲、子脉冲1和子脉冲2构成脉冲高度逐渐减小的一组三个连续脉冲。在此情况下，如图5(a)所示由子脉冲1的写入相对于具有平均反转阈值的磁存储器件进行纠正，并且获得与图4(a)所示情况相同的效果。子脉冲2是无效的。如图5(b)所示，在具有高反转阈值的磁存储器件中，主脉冲的脉冲高度不是显著高于反转阈值，并且由主脉冲进行良好的写入，从而与图4(b)所示的情况一样不需要纠正。另外，如图5(c)所示，关于具有低反转阈值的磁存储器件，由采用子脉冲1的写入和采用子脉冲2的写入重复纠正两次。另外，对于时间上稍后施加的脉冲，难以出现由过量能量的注入引起的高记录电压错误。因此，抑制写入错误率的可能性变得很高。

结果，通过采用如图5所示的写入脉冲串，可以实现写入错误率小于采用图4所示的写入脉冲串的情况的更加优良的写入。

示例

在示例中，通过将根据本发明第一和第二实施例的记录方法应用于由自旋注入MTJ器件构成的自旋扭矩MRAM而证明本发明的效果。示例1和2是作为权利要求3至5的基础的实验，并且示例4是作为权利要求2的基础的实验。在这些实验中，写入错误率通过重复删除、记录和再现而同时在器件的长轴方向上施加磁场而测量。施加的磁场的方向是与记录的磁化方向相反的方向。

示例1

在示例1中，根据第一实施例的磁存储器件的记录方法，施加图1(1)所示的写入脉冲串。所用的自旋扭矩MRAM由自旋注入MTJ器件20构成，该自旋注入MTJ器件20由下面的各层构成。

基底层1：膜厚度为5nm的Ta膜

反铁磁层2：膜厚度为30nm的PtMn膜

磁化固定层3a：膜厚度为2nm的CoFe膜

中间层3b：膜厚度为0.7nm的Ru膜

磁化基准层3c：膜厚度为2nm的CoFeB膜

隧道绝缘层4：膜厚度为0.8nm的氧化镁MgO膜

记录层5：膜厚度为3nm的CoFeB膜

保护层6：膜厚度为5nm的Ta膜

自旋注入MTJ器件20的平面形状为椭圆形，其长轴长度为150nm至250nm，短轴长度为70nm至85nm。记录层5的矫顽力为140Oe。在给自旋注入MTJ器件20施加了50Oe的外部磁场的同时，在脉冲电压为0.8V且脉冲宽度W为30ns的主脉冲后施加脉冲电压为0.8V且具有脉冲宽度W的子脉冲。此时，在多样地改变子脉冲的脉冲宽度W和主脉冲的末端和子脉冲的前端之间的脉冲间隔D的同时，检测它们之间的关系以及写入错误率。

图6示出了表示在施加脉冲宽度W为1ns至30ns的子脉冲的情况下写入错误率和脉冲间隔D之间的关系的曲线。由图6可以看到两种趋势。具体地讲，在脉冲宽度W为1ns的脉冲用作子脉冲的情况下，脉冲间隔D为1ns时错误率减小效果变得显著，而在脉冲间隔D超过5ns时几乎观察不到错误率减小效果。

另一方面，在脉冲宽度W为2ns或3ns的脉冲用作子脉冲的情况下，脉冲间隔D为3ns或更长、所希望的5ns或更长时，本发明的错误率减小效果变得显著。当脉冲宽度W为5ns或更长的脉冲用作子脉冲时，减小效果变小，并且在子脉冲的脉冲宽度W变为30ns，即与主脉冲相同时，根本观察不到减小效果。

示例2

在示例2中，根据第二实施例的磁存储器件的记录方法施加图4所示的写入脉冲串。所用的自旋扭矩MRAM与示例1中所用的自旋注入MTJ器件20具有相同的层结构，并且由自旋注入MTJ器件20构成，其中记录层5的矫顽力为125Oe。在给自旋注入MTJ器件20施加50Oe的外部磁场的同时，在脉冲电压为0.9V且脉冲宽度为30ns的主脉冲后施加具有脉冲电压V和30ns脉冲宽度的子脉冲。此时，在多样地改变子脉冲的脉冲电压和主脉冲的末端与子脉冲的前端之间的脉冲间隔D的同时，检测它们之间的关系和写入错误率。

图7示出了表示在将脉冲间隔D在1ns至10ns的范围内改变的同时检查写入错误率和主脉冲的脉冲电压与子脉冲的脉冲电压比之间的关系的结果的曲线。尽管不如图6中清楚，但是也可看到图7所示的两个趋势。

在脉冲间隔D为3ns或更长的情况下，仅在主脉冲的脉冲电压与子脉冲的脉冲电压比为0.7或更大且1.0或更小时出现减小效果，并且在脉冲电压比为0.8或更大且0.95或更小时变得特别显著。子脉冲的有效脉冲电压具有下限的事实显示出子脉冲的写入在进行。

另一方面，在脉冲间隔D为1ns或2ns的情况下，与上述情况一样，主脉冲的脉冲电压与子脉冲的脉冲电压比为0.8或更大且0.95或更小时显示的减小效果看作本发明的效果，并且脉冲电压比为0.3或更大且0.95或更小且子脉冲的脉冲电压小于反转阈值时显示的减小效果被认为是另一个发明效果。

示例3

在示例3中，检查根据第一实施例的磁存储器件的记录方法中相对于外部磁场的耐久性。所用的自旋扭矩MRAM与示例1中所用的自旋注入MTJ器件20具有相同的层结构，并且由自旋注入MTJ器件20构成，其中记录层5的矫顽力为212Oe。在给自旋注入MTJ器件20施加0至200Oe的外部磁场的同时，检测在写入脉冲电压在0.5V至0.7V的范围内变化的情况下的写入错误率。电压的极性为正。

图8中的每个都是通过用等高线连接写入错误率相对于外部磁场和写入脉冲电压变为0.1、0.01和0.001的位置而获得的曲线。因为外部磁场变为很大时，需要对抗大的外部磁场来给记录层写入信息，所以为了保持相同的写入错误率，较大的写入脉冲电压成为必要。因此，等高线推定为图8中的向上倾斜曲线。而且，推测为如果外部磁场不变，则写入错误率随着脉冲电压的增加而变小。

图8(b)示出了比较示例的结果，其中记录用脉冲宽度为100ns的单一脉冲进行。在此情况下，出现了这样的现象，其中，尽管在外部磁场相对很小的区域等高线变为上倾斜曲线，但是在外部磁场很大的区域，与预测无关，甚至在增加脉冲电压时也不能抑制写入错误率。在该区域中，当外部磁场不变时，发生了上述的高记录电压错误，其中写入错误率随着脉冲电压变大反而增加。

另一方面，图8(a)示出了在脉冲宽度为100ns的主脉冲后通过提供10ns脉冲间隔后施加脉冲宽度为3ns的子脉冲的情况。在此情况下，等高线变为上倾斜曲线，直到到达外部磁场很大的区域。而且，如果外部磁场是不变的，则写入错误率随着脉冲电压变大而变小。如上所述，通过根据第一实施例的记录方法，在写入脉冲电压增加的情况下可以减少的写入错误率，并且可以扩大写入的操作范围，结果，在大的外部磁场作用时，改善了相对于外部磁场的耐久性。

如上所述，通过根据第一实施例的磁存储器件的记录方法，在受到外部磁场作用的广泛操作环境中可以实现具有很少错误的记录操作，且在大容量自旋扭矩MRAM中可以减少屏蔽外部磁场的磁屏蔽的厚度和尺寸，并且因此可以减小自旋扭矩MRAM的尺寸、重量和成本。

示例4

在示例4中，检测通过结合具有各种脉冲宽度和脉冲间隔的子脉冲与具有10ns脉冲宽度的主脉冲获得的脉冲串用作写入脉冲串的情况下的写入错误率。此时，根据第一实施例，主脉冲和子脉冲的脉冲高度相同，并且稍后施加的子脉冲的脉冲宽度等于或小于之前施加的子脉冲的脉冲宽度。所用的自旋扭矩MRAM与示例1所用的自旋注入MTJ器件20具有相同的层结构，并且由自旋注入MTJ器件20构成，其中记录层5的矫顽力为130Oe。在给自旋注入MTJ器件20施加50Oe的外部磁场的同时，施加脉冲电压为1.1V的子脉冲和主脉冲。

结果示出在表1中。表1示出了按着时间序列的主脉冲和子脉冲的脉冲宽度和脉冲间隔，并且最后示出了在采用这样的写入脉冲串时获得的写入错误率。

[表1]

比较示例1是施加单一脉冲的情况，并且在此情况下的写入错误率为8.0×10^-2。比较示例2是在主脉冲前施加子脉冲的情况。在此情况下的写入错误率为8.1×10^-2，并且与比较示例1相比在可允许的错误范围内，因此表明主脉冲之前的子脉冲是无效的。

脉冲串1和脉冲串2是在主脉冲后施加一个子脉冲10ns的情况，并且在此情况下脉冲宽度为3ns比2ns的子脉冲更优秀。这可能是因为2ns的脉冲宽度对于充分地进行子脉冲的写入有点儿太小。脉冲串3至5是主脉冲后施加两个或三个子脉冲的情况，并且与具有单个子脉冲的脉冲串2相比减少了写入错误率。

主脉冲后的脉冲串6的脉冲结构除了在前无效的子脉冲外与脉冲串2的脉冲结构相同，并且写入错误率也基本上相同。脉冲串7和8是脉冲宽度为1ns的短子脉冲在主脉冲后施加1ns的情况，并且与比较示例1相比减小了写入错误率。而且，在此情况下，脉冲串8中写入错误率被减小得更多，脉冲串8中，每个脉冲宽度都为1ns的两个短子脉冲连续施加而不是脉冲串7具有单个子脉冲。应当注意的是，如上所述，本发明的效果和另一个发明效果可以用脉冲串7和8的结果进行叠加。

接下来，将描述上面实施例的写入脉冲发生器电路。

图13是示出写入脉冲发生器电路的结构的示意图，该写入脉冲发生器电路用于由一个矩形脉冲产生上述实施例的由主脉冲和子脉冲构成的写入脉冲。

写入脉冲发生器电路30采用多个缓冲器32、33和34以及多个逻辑电路35和36构成。矩形脉冲信号输入到写入脉冲发生器电路30的输入端31。输入到输入端31的矩形脉冲信号输入到OR逻辑的逻辑电路36的一个输入端、AND逻辑的逻辑电路35的非反转输入端和串联连接的缓冲器32和33。这里，串联连接的缓冲器32和33用于产生子脉冲的宽度，并且子脉冲的任意宽度td1可以通过选择缓冲器32和33的延时而选择。缓冲器32和33的输出输入到AND逻辑的逻辑电路35的非反转输入端。AND逻辑的逻辑电路35的输出经由缓冲器34输入到OR逻辑的逻辑电路36的另一个输入端。这里，缓冲器34用于产生主脉冲和子脉冲之间的时间td2，并且任意时间td2可以通过选择缓冲器34的延时来设定。由主脉冲和子脉冲构成的写入脉冲由OR逻辑的逻辑电路36获得，并且从写入脉冲发生器电路30的输出端37输出。

图14是示出写入脉冲发生器电路40的结构的示意图，该写入脉冲发生器电路40用于采用波形存储器和D/A转换电路产生写入脉冲。波形存储器41存储由主脉冲和子脉冲构成的写入脉冲的波形数据。输出电平可以从2^N级选择的N个位作为1个字，写入脉冲的波形数据由多个字的时间序列数据构成。用于读出的N个端口提供给波形存储器41，并且该N个端口分别连接到D/A转换电路42的N个输入端。对于来自波形存储器41的每个N位数据(1字)，D/A转换电路42接收写入脉冲的波形数据的输入，将其转换成模拟信号，并且将其输出为写入脉冲。D/A转换电路42例如可由阶梯电阻(ladder resistance)电路构成。通过采用这样的写入脉冲发生器电路，写入脉冲波形可以以高的自由度被获得，并且上述实施例的写入脉冲可以容易以高的自由度被获得。

应当注意的是，在图8的示例中，1字的位数(bit count)N已经设定为″3″，因此输出电平可以选自2³级。然而，本发明不限于此。

至此，本发明已经基于实施例进行了描述，但是本发明当然不限于这些示例，而是在不脱离发明要旨的情况下可以适当改变。

工业适用性

根据本发明，可以实现具有写入时改善的瞬态特性、减小的写入失败和小阈值的写入电流密度的自旋注入磁化反转型MTJ器件，并且利用它可以实现高集成度、高速度和低功耗，从而贡献于紧凑、体轻和廉价的非挥发性存储器的实际实现。

附图标记说明

1  基底层

2  反铁磁层

3a 磁化固定层

3b 中间层

3c 磁化基准层

4  隧道绝缘层

5  记录层

6  保护层

7  连接插塞

10 选择晶体管

11 半导体基板

11a阱区

12 栅极绝缘膜

13 源极电极

14 源极区域

15 栅极电极

16 漏极区域

17 漏极电极

18 位线

19 行配线

20 自旋注入磁化反转MTJ器件

21 器件隔离结构

30、40 写入脉冲发生器电路

Claims (6)

1.一种磁存储器件的记录方法，该磁存储器件至少包括记录层和磁化基准层，所述记录层由铁磁导体构成，能够改变磁化方向，并且将信息作为磁体的磁化方向而保持，所述磁化基准层的磁化方向是固定的，并且相对于所述记录层而提供且所述记录层与所述磁化基准层之间插设有绝缘层，且所述磁化基准层由铁磁导体构成，并且成为所述磁化方向的基准，所述磁存储器件利用经由所述绝缘层流动在所述记录层和所述磁化基准层之间的电流而记录信息，所述记录方法包括：

当记录一条信息时，在相同的方向上施加一个或更多主脉冲以及一个或更多子脉冲；以及

在所述一个或更多主脉冲后施加所述一个或更多子脉冲，

在所述一个或更多主脉冲后施加的所述一个或更多子脉冲的每个都是满足以下条件至少之一的脉冲，所述条件为：所述一个或更多子脉冲的脉冲宽度短于所述一个或更多主脉冲的脉冲宽度，所述一个或更多子脉冲的脉冲高度小于所述一个或更多主脉冲的脉冲高度。

2.根据权利要求1所述的磁存储器件的记录方法，

其中在由所述一个或更多主脉冲和在所述一个或更多主脉冲后施加的所述一个或更多子脉冲构成的脉冲串中，提供至少一组脉冲宽度和脉冲高度至少之一逐渐减小的三个连续脉冲组成的组。

3.根据权利要求1所述的磁存储器件的记录方法，

其中3ns或更长的时间间隔提供在所述一个或更多主脉冲的末端与在所述一个或更多主脉冲后施加的所述一个或更多子脉冲的前端之间。

(应当注意的是，所述脉冲的末端和前端的每个都为所述脉冲的高度在升、降时变为所述脉冲高度的最大值的一半的位置；在下面的描述中也一样)

4.根据权利要求1或2所述的磁存储器件的记录方法，

其中，在从由所述一个或更多主脉冲和在所述一个或更多主脉冲后施加的所述一个或更多子脉冲构成的脉冲串中任意选择的两个连续脉冲组成的组中，后续脉冲满足脉冲宽度为2ns或更长且10ns或更短以及脉冲高度为在前脉冲的脉冲高度的0.7倍或更大且0.95倍或更小的至少一个条件，并且

其中5ns或更长的时间间隔提供在所述在前脉冲的末端和所述后续脉冲的前端之间。

5.根据权利要求1或2所述的磁存储器件的记录方法，

其中，在从由所述一个或更多主脉冲和在所述一个或更多主脉冲后施加的所述一个或更多子脉冲构成的脉冲串中任意选择的两个连续脉冲组成的组中，后续脉冲满足脉冲宽度为3ns或更短以及脉冲高度为在前脉冲的脉冲高度的0.8倍或更小的至少一个条件，并且

其中所述在前脉冲的末端和所述后续脉冲的前端之间的时间间隔小于5ns。

6.根据权利要求1或2所述的磁存储器件的记录方法，

其中，在从由所述一个或更多主脉冲和在所述一个或更多主脉冲后施加的所述一个或更多子脉冲构成的脉冲串中任意选择的两个连续脉冲组成的组中，后续脉冲满足脉冲宽度为3ns或更短以及脉冲高度为在前脉冲的脉冲高度的0.95倍或更小的至少一个条件，并且

其中所述在前脉冲的末端和所述后续脉冲的前端之间的时间间隔小于5ns。

Images