JP5014618B2 - 積層トグルメモリセルを有する磁気ランダムアクセスメモリおよび選択されたセルを書き込むための方法 - Google Patents

Description

発明の分野

[0001]この発明は、一般的には磁気ランダムアクセスメモリ（ＭＲＡＭ）に関し、特に、「トグル」メモリセルを有するＭＲＡＭに関する。

関連技術の説明

[0002]磁気トンネル接合（ＭＴＪ）メモリセルを有するＭＲＡＭは、Ｒｅｏｈｒらによる米国特許５，６４０，３４３、Ｍｅｍｏｒｉｅｓ ｏｆ Ｔｏｍｏｒｒｏｗ」、「ＩＥＥＥ ＣＩＲＣＵＩＴＳ ＆ ＤＥＶＩＣＥＳ ＭＡＧＡＺＩＮＥ、２００２年９月、１７〜２７頁に記載されているように、不揮発性メモリのために提案されたものである。これらのデバイスにおいて、ＭＴＪは、半導体基板上の単一層中の配列（Ｘ−Ｙ平面）として設けられている。１Ｔ１ＭＴＪ ＭＲＡＭ（１つのトランジスタおよび１つのＭＴＪ）と呼ばれる１つのタイプの構造において、各ＭＴＪは、ビットラインとトランジスタとの間に配置されており、ワードラインがＭＴＪの下側に配置されている。クロスポイント（ＸＰＣ）ＭＲＡＭと呼ばれる他のタイプの構造においては、ＭＴＪがビットラインとワードラインとの間に直接に配置されている。

[0003]両方のＭＲＡＭ構造において、選択されたＭＴＪセルは、プログラムされあるいは「書き込まれる」。すなわち、選択されたＭＴＪの上下に配置されたビットラインおよびワードラインを通じてＸ方向およびＹ方向に流れる書き込み電流により、ＭＴＪセルの磁性状態または＋／−磁化方向が切り換えられる。書き込み電流は、選択されたＭＴＪの磁化方向を切り換えるＸ方向およびＹ方向の直交磁場を生成する。一般的な書き込み方式は、ビットラインおよびワードラインのそれぞれが、選択されたＭＴＪセルを切り換えるために必要な書き込み磁場の半分を生成する「ハーフセレクト」方式である。しかしながら、給電されたワードラインおよびビットラインは、対応するワードラインおよびビットラインに沿う他のセルの磁気逆エネルギバリアを減少する。これにより、これらの「ハーフセレクト」セルは、選択されたセルが書き込まれる際にその磁性状態が更に切り換わり易くなる。

[0004]ＭＴＪセル構造と従来のＭＲＡＭのハーフセレクト問題を伴わない切換え機構とを有するＭＲＡＭがＭｏｔｏｒｏｌａによって提案されている。その亡くなった発明者の名をとって命名されたこの「Ｓａｖｔｃｈｅｎｋｏ」セル構造および切り換え機構は、Ｍ．Ｄｕｒｌａｍらによる米国特許６，５４５，９０６Ｂ１、「Ａ ０．１８μｍ ４Ｍｂ Ｔｏｇｇｌｉｎｇ ＭＲＡＭ」、ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ２００３、セッション３４、論文＃６に記載されている。このタイプのＭＲＡＭにおいて、ＭＴＪセルの強磁性自由層は、合成反強磁性体（ＳＡＦ）、すなわち、略同一な磁気モーメントを有する２つの強磁性副層から構成される多層構造体であって、上記２つの副層のモーメントの逆平行なアライメントを維持する反強磁性結合層によって上記副層同士が分離された多層構造体である。スピンバルブ磁気抵抗センサにおけるＳＡＦ自由層が米国特許５，４０８，３７７に記載されており、また、ＳＡＦ自由およびピンド層を有するＭＴＪメモリセルが米国特許５，９６６，０１２に記載されている。ＳａｖｔｃｈｅｎｋｏタイプのＭＲＡＭは、２つの直交する書き込み線またはプログラミング線を使用するが、ＭＴＪセルの軸が各線に対して４５度に位置合わせされている。ＳＡＦ自由層は、従来の単一強磁性自由層とは異なって印加磁場に応答する。書き込みは、「トグル」書き込みと呼ばれるプロセスによって生じる。「トグル」書き込みにおいては、２相プログラミングパルスシーケンスがＳＡＦ自由層モーメントすなわち磁化方向を１８０度漸進的に回転させるため、ＭＲＡＭが時として「トグル方式」ＭＲＡＭと呼ばれ、メモリセルが「トグル」セルと呼ばれる。セルがプログラミングラインに対して４５度の角度を成しているため、また、セルの磁場応答により、１つのプログラミングラインからの磁場は、ハーフセレクトセルの磁化を切り換えることができず、その結果、セル選択性が高いＭＲＡＭが得られる。

[0005]トグル方式ＭＴＡＭは単一メモリ層ＭＲＡＭである。すなわち、トグルメモリセルの全てが基板上の略同一の水平面（Ｘ−Ｙ平面）内に位置しており、そのため、記録密度が必然的に制限される。磁化の複数の容易軸を有し且つ３つ以上の磁性状態が可能な特別な形状のトグルメモリセルを有するトグル方式ＭＲＡＭは、公開された特許出願ＵＳ２００４００１２９９４Ａ１に記載されているが、このＭＲＡＭも単一メモリ層ＭＲＡＭである。

[0006]必要なものは、全てのトグルメモリセルを同一平面内に位置させる必要がなく、それにより、記録密度を基板から垂直方向すなわちＺ方向で高めることができるトグル方式ＭＲＡＭである。

発明の概要

[0007]本発明は、ＭＲＡＭ基板上のＸ−Ｙ平面内に配置されたメモリスタックを有し、各メモリスタックがＺ軸に沿って積層された複数のトグルメモリセルを有するトグル方式のＭＲＡＭである。各スタックは、２つの直交する書き込み線同士の間の交差領域に位置されている。スタック中の各セルは、そのＳＡＦ自由層の磁化の容易軸がＸ軸およびＹ軸と非平行に位置合わせされ且つスタック中の他の全てのＳＡＦ自由層の磁化の容易軸からＺ軸を中心に所定の角度間隔をもって離間されたトグルセルである。スタック中の各セルは、非磁気分離層により、スタック中の隣接するセルから磁気的に分離されている。

[0008]スタック中の選択されたメモリセルにおける自由層の磁化方向は、スタック中の他のメモリセルにおける自由層の磁化方向を切り換えることなく切り換えることができる。これは、書き込み磁場が特定の方向および位相で選択されたセルに対して印加されるように適当な大きさおよび方向の書き込み電流を選択することによって行なわれる。スタック中の全ての自由層の磁化の容易軸がＺ軸を中心に等しい角度間隔をもって離間されている場合には、２つの直交する書き込み線を使用して、予め設定された３つの方向で書き込み磁場を生成することにより、選択されたセルの選択的な書き込みが達成される。各書き込み磁場は十分に高いため、印加磁場に対して略垂直な方向にＳＡＦ自由層の磁化方向を回転させることができる（すなわち、スピンフロップモード）。段階ｔ_１中においては、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に約−θ度を成す線に沿って書き込み磁場が印加される。この場合、２θは、スタック中の自由層の磁化の容易軸間の角度間隔である。段階ｔ_２中においては、選択されたセルの自由層の最初の磁化方向に略合わされた線に沿って書き込み磁場が印加される。段階ｔ_３中においては、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に約＋θ度を成す線に沿って書き込み磁場が印加される。段階ｔ_４中においては、２つの書き込み線における電流が遮断され、書き込み磁場が存在しなくなる。この時点で、選択されたセルの自由層の磁化方向は、磁化のその困難軸を通り過ぎて回転してしまっており、したがって、その最初の方向から１８０度の方向である新たな方向まで回転し、切り換えを完了する。スタック中の他のセルの自由層の磁化方向は、任意の書き込み磁場によってそれらの磁化の困難軸を通り過ぎて回転しておらず、したがって、その最初の方向へと回転して戻る。

[0009]各セルにおけるＳＡＦ自由層の磁化の容易軸は、セルの形状によって引き起こされ得る異方性の軸、または、例えば印加磁場内での堆積または所定の入射角での堆積といった堆積プロセスによって引き起こされ得る異方性の軸である。異方性が堆積中に引き起こされる場合、セルは、例えば円形状など、同じ形状および一致する周長を有することができる。これにより、同じリソグラフィックパターニングステップでセルを製造することができるとともに、スタックをＸ−Ｙ平面内に互いに近接して収容することができる。

[0010]各メモリセルは、その自由およびピンド層の磁化方向の平行および逆平行なアライメント間に電気抵抗差ΔＲを有している。一実施形態において、スタック中のセルのΔＲ値は異なっており、そのため、スタック両端間の抵抗を測定することにより各セルの個々の磁性状態を読み取ることができる。強磁性体の組成および／または厚さが異なる自由層を形成することにより、セルのΔＲ値を異ならせることができる。セルが磁気トンネル接合（ＭＴＪ）セルである場合には、異なるトンネルバリア厚を有するようにＭＴＪセルを製造することにより、セルのΔＲ値を異ならせることができる。

[0011]本発明の性質および利点を十分に理解するため、添付図面と共に以下の詳細な説明を参照する。

本発明の詳細説明

［従来技術］
[0022]図１は、その磁化方向がトグル書き込みにより切り換えられるＳＡＦ自由層（フリー層）を有する１つのＳａｖｔｃｈｅｎｋｏＭＴＪメモリセルを示す従来技術のＭＲＡＭの一部の斜視図である。ＭＴＪセルは、第２の書き込み線（ＷＬ２）（Ｙ軸に沿って一直線に延びる）と第１の書き込み線（ＷＬ１）（Ｘ軸に沿って一直線に延びる）との間の交差領域に位置されている。これらの書き込み線は、トグル書き込みを行なうために一連の電流パルスを供給する書き込み回路に接続されている。図１には、１つのＭＴＪセルおよび交差領域だけが示されているが、ＭＲＡＭにおいては、複数の略平行な第２の書き込み線と、第２の書き込み線と直交し且つ重なり合って複数の交差領域を形成する複数の略平行な第１の書き込み線とが存在する。各交差領域は１つのＭＴＪセルを有している。各ＭＴＪセルは、ＭＲＡＭ基板（図示せず）上に形成されるトランジスタに対して電気的に接続されている。図１の実施形態において、各ＭＴＪセルは、トランジスタおよび抵抗検出回路または読み取り回路への接続を行なう上部電極および下部電極に対して電気的に接続されている。トランジスタをＯＮにし且つセンス電流Ｉ_ＳがＭＴＪセルを通じて流れる際に読み取り回路を用いて抵抗を測定することにより、ＭＴＪセルの磁性状態が読み取られ、すなわち、ピンド層の磁化方向に対するＳＡＦ自由層の磁化方向が検出される。

[0023]図２は、ＭＴＪセルを形成する層を示す概略断面図である。ＳＡＦ自由層とＳＡＦピンド層とが一般にアルミナ（Ａｌ_２Ｏ_３）から構成されるトンネルバリアによって分離されている。ＳＡＦピンド層は、ピンド強磁性副層と、一般にルテニウム（Ｒｕ）である反強磁性結合層（ＡＦＣ）によって離間された固定強磁性副層とから構成される三重層である。ＳＡＦピンド層のピンド副層は、一般に例えばＦｅＭｎまたはＰｔＭｎらのＭｎ合金である反強磁性（ＡＦ）ピンド層に対して反強磁性的に結合されることにより固定される。ＭＴＪセルのピンド層は、１つのＳＡＦピンド層であることが好ましいが、ＡＦピンド層に対して固定された従来の単一の強磁性層であっても良い。ＳＡＦ自由層は、一般にルテニウム（Ｒｕ）であるＡＦＣ結合層によって離間された第１および第２の強磁性副層から構成される三重層である。この場合、２つの強磁性副層の磁気モーメントは殆ど釣り合っているが、ＳＡＦ自由層は正味磁気モーメントまたは磁化方向を有している。

[0024]図３の（Ａ）および（Ｂ）に示されるように、ＳＡＦの磁場応答は単純な強磁性体のそれとは全く異なっている。単純な強磁性体は、図３の（Ａ）に示されるように、その磁化方向すなわちその磁気モーメントが印加磁場Ｈと平行に合わせられる。しかしながら、略釣り合わされたＳＡＦは、図３の（Ｂ）に示されるように、２つの副層の両方のモーメントを印加磁場方向に向かって僅かに傾けた状態で印加磁場Ｈに対して略垂直に方向付けるスピンフロップ現象によって最低エネルギに達する。スピンフロップ現象は、２つの強磁性副層の磁気モーメントを回転させてこれらを印加磁場方向に対して名目的に直交させるが大部分が互いに逆平行となるようにすることにより、印加磁場内の全体の磁気エネルギを下げる。回転またはフロップと、印加磁場の方向での各強磁性体の磁気モーメントの僅かな偏りとが組み合わされると、磁気エネルギ全体の減少を招く。

[0025]図４は、ＳＡＦ自由層を有するＭＴＪセルにおけるトグル書き込み方式を示している。ＳＡＦ自由層は、その容易磁化軸が２つの書き込み線のそれぞれから４５度の方向に向けられた一軸磁気異方性を有している。ＳＡＦピンド層は、その磁化方向がＳＡＦ自由層の容易軸と一直線に合わされた状態で固定されている。印加磁場が存在しない２つの安定した磁性状態は、ＳＡＦ自由層の磁化方向（実線の矢印で示される）がＳＡＦピンド層の磁化方向に対して平行あるいは逆平行となり、それにより、抵抗が低くなっているあるいは高くなっている状態である。

[0026]図４に示されるように、時間ｔ_１においては、ＷＬ１上における＋Ｘ方向のプラス電流Ｉ_１がＹ方向の印加磁場Ｈ_１を生成し、それにより、両方の副層のモーメントが時計周り方向に約４５度回転する。時間ｔ_２においては、ＷＬ２上における＋Ｙ方向のプラス電流Ｉ_２がＸ方向の印加磁場Ｈ_２を形成し、これがＨ_１と一緒になることにより、＋Ｘ軸と＋Ｙ軸とに対して４５度を成す正味印加磁場が形成され、これにより、両方の副層のモーメントが時計周り方向に更に約４５度回転する。時間ｔ_３においては、プラス電流Ｉ_１が遮断され、それにより、磁場Ｈ_２だけが＋Ｘ方向に印加され、その結果、両方の副層のモーメントが時計周り方向に更に約４５度回転する。この時点で、両方の副層のモーメントは、一般に、それらの困難軸不安定点を通り過ぎて回転してしまっている。時間ｔ_４においては、プラス電流Ｉ_２も遮断されることにより、磁場の印加がなくなり、その結果、両方の副層のモーメントが時計周り方向に更に約４５度回転し、容易軸と一直線を成す安定状態となる。しかしながら、この状態は、初期状態から１８０度回転した状態である。したがって、ＷＬ１電流およびＷＬ２電流を連続してＯＮおよびＯＦＦに切り換えることにより、２つの副層のモーメントは、ＳＡＦ自由層の磁化方向が１８０度回転するまで約４５度ずつトグルされる。また、時間ｔ_１，ｔ_２に印加された＋Ｘ磁場および時間ｔ_２，ｔ_３に印加された＋Ｙ磁場を用いてトグル切り換えを行なうこともできる。

[0027]図４に示されるように、両方の電流がＯＮされると、副層のモーメントは、書き込み線に対して４５度の角度を成して略直交して一直線に合わせられ、磁化困難軸に沿うようになる。しかしながら、一方の電流だけがＯＮされると、磁場により、副層のモーメントが書き込み線と略平行に位置合わせされる。このトグル書き込み方式においては、Ｘ軸またはＹ軸に沿う１つの印加磁場だけが半分の選択されたセルに存在する。半分の選択されたセルにおけるＳＡＦ自由層の副層のモーメントをそれらの困難軸不安定点を越えて切り換えるためには、この１つの磁場だけでは不十分であるため、１つの選択されたセルに対してトグル書き込みを行なう際に半分の選択されたセルの磁性状態が誤って切り換えられてしまう可能性はない。
［本発明］

[0028]本発明は、前述した従来技術のＭＲＡＭに類似するが複数のメモリセルから構成されるマルチビットメモリスタックを各交差領域に有するとともにスタック内の選択された１つのセルを選択的に書き込むためのトグル書き込み方式と複数のメモリセルのための読み取り方式とを有するＭＲＡＭである。本発明では、最初に、２つの積み重ねられたメモリセルから構成されるマルチビットメモリスタックを各交差領域に有するＭＲＡＭに関して説明する。

[0029]図５は、１つの交差領域におけるマルチビットメモリスタックであって、２つのＭＴＪセル１，２を有し且つセル１がセル２の上に示されたマルチビットメモリスタックの平面図である。本明細書で使用される符号の決まりごとは、プラスの角度がＸ軸から反時計周り方向（ｃｃｗ）で測定され、マイナスの角度がＸ軸から時計周り方向（ｃｗ）で測定されるということである。したがって、セル１は、そのＳＡＦ自由層の容易軸φ_１が＋Ｘ軸から＋θ度（ｃｃｗ）に合わせられるとともに、セル２は、そのＳＡＦ自由層の容易軸φ_２が＋Ｘ軸から（９０＋θ）度（ｃｃｗ）に合わせられる。角度θは約４５度であるため、２つのセルの容易軸は、約２θすなわち９０度だけ角度方向に離間される。各セルは略楕円形状を成すように示されている。これは、長軸が容易軸（セル１，２においてはそれぞれφ_１，φ_２）であり且つ短軸（長軸と直交する軸）が困難軸である異方性を持った形状をセルのＳＡＦ自由層が成していることを表わそうとしたものである。セルの形状によって引き起こされる一軸異方性を与えるために、楕円形状以外の他の多くの形状も考えられる。

[0030]図６は、マルチビットメモリスタックにおける２つのＭＴＪセルを形成する層を示す概略断面図である。各セルは図２に関して説明したものと略同様であるが、セル１がセル２の上に積み重ねられており、これらの２つのセル間に非磁気分離層が設けられている。ＭＴＪメモリセルに使用する場合には、比較的幅広い材料および厚さが知られているが、代表的な例は、各ＳＡＦ層の強磁性副層においては２〜４ｎｍのＣｏＦｅまたはＣｏＦｅ／ＮｉＦｅ二重層であり、各ＳＡＦ層の反強磁性結合層においては０．６〜１．０ｎｍのＲｕであり、ＡＦピンニング層においては５〜１０ｎｍのＩｒＭｎであり、トンネルバリアにおいては０．５〜３．０ｎｍのアルミナ（Ａｌ_２Ｏ_３）である。図６に示されていないが、ＡＦピンニング層の下にシード層が配置され、上部電極の下にキャッピング層が配置されていても良い。非磁気分離層は、厚さが約１〜１００ｎｍのＣｕやＮｉＣｕらの材料であっても良い。非磁気分離層は、セル２のＳＡＦ自由層をセルのＡＦピンニング層から分離しつつ、２つのセル間の電気的な接続を行なう。ＳＡＦ自由層およびピンド層のそれぞれはモーメントが略釣り合わされた強磁性副層を有しているため、著しい静磁気結合が存在せず、その結果、非磁気分離層を比較的薄くすることができる。しかしながら、２つのセルにおいて別個のリソグラフィックパターニングプロセスが使用される場合には、プロセス終点バッファを形成するために更に厚い分離層を使用することができる。

[0031]図６のマルチビットメモリスタックの製造は、その上に既にＷＬ２およびベース電極が形成されているＭＲＡＭウエハから始まる。ベース電極層上に適当なシード層が堆積され、その後、ＡＦピンニング層、第１のピンド副層、ＲｕＡＦＣ層、第２のピンド副層が堆積される。その後、アルミニウム膜を堆積させた後に酸化してアルミナトンネルバリアを形成することにより、ＭＴＪセル２のトンネルバリアが形成される。その後、第１の自由副層、ＲｕＡＦＣ層、第２の自由副層、非磁気分離層がトンネルバリア上に堆積される。ＭＴＪセル２のＳＡＦピンド層およびＳＡＦ自由層を形成する層は、ＡＦピンニング層の磁化方向を含むセル２の全体の磁化方向を規定するセル２の容易軸φ_２と一直線に合わされた磁場の存在下で堆積される。その後、磁場が存在しない状態で、約２００〜３００℃の温度でウエハがアニールされ、それにより、交換結合の温度依存性が高められる。次に、ウエハがリソグラフィックにパターニングされてエッチングされることによりＭＴＪセル２の形状が画成され、その結果、その一軸形状異方性が形成される。パターニング、エッチング、レジスト除去後、エッチングによって除去された領域を再び満たすためにアルミナ等の絶縁材料が使用される。この後、ウエハを平坦化して非磁気分離層を露出させるために化学機械研磨（ＣＭＰ）プロセスが行なわれる。これによって、ＭＴＪセル２におけるプロセスが完了する。分離層上にＭＴＪセル１を製造するためのプロセスは、セル１の容易軸φ_１と一直線に合わされた磁場内で堆積が行なわれる点を除き、ＭＴＪセル２における場合と略同じである。前述したプロセスにより、トンネルバリアの下にＳＡＦピンド層が配置されたＭＴＪセルが得られるが、スタック内の一方または両方のＭＴＪセルは、トンネルバリアの下にＳＡＦ自由層を配置した状態で形成することができる。

[0032]図５および図６は、セルの真上および真下に配置され且つＸ軸およびＹ軸と一直線に合わされた書き込み線を示している。しかしながら、各書き込み線は、スタックの上下の近傍においてスタックの両側で離間する一対の書き込み線であっても良い。この場合、書き込み線の上下の対間の交差領域にメモリセルが配置される。したがって、書き込み線２は、ベース電極図６）の両側で離間され且つＹ軸と平行に位置合わせされた一対の書き込み線であっても良く、また、書き込み線１は、上部電極の両側で離間され且つＸ軸と平行に位置合わせされた一対の書き込み線であっても良い。１つの対の両方の線に沿って方向付けられる書き込み電流は、スタック中の自由層の略面内に磁場を生成する。

[0033]マルチビットメモリスタックのための代替の製造プロセスは、セルの形状異方性に依存せず、そのため、プロセスステップおよび製造コストを減少させる。強磁性自由層の一軸異方性が堆積中に印加磁場と共に規定され得ることは既知である。異方性の大きさは、ＣｏＦｅＢおよびＣｏＦｅＨｆらの特定の材料においては非常に高くなる可能性がある。また、イオンビーム蒸着または蒸発システムで入射角度を制御することによりＮｉＦｅにおいて高い一軸異方性が得られることがＰｕｇｈらのＩＢＭ Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ ＆ Ｄｅｖｅｌｏｐｍｅｎｔ，第４刊、Ｎｏ．２、１６３頁（１９６０）によって報告されている。ウエハを磁場方向および／または入射ビーム角度に向けることにより、リソグラフィックパターニングではなく蒸着によって異方性角度を画成することができる。この場合、マルチビットメモリスタックは、ＳＡＦ自由層における様々な制御された異方性方向およびＳＡＦピンド層における対応する磁化方向を達成しつつ１つのポンプダウンで堆積させることができる。角度入射等の材料堆積方式によってセルの一軸異方性が画成される場合、セルは、Ｚ方向に合わされた一致する周長および同じ形状を有することができる。１つの例は円形状のセルである。セル１，２における一軸異方性方向は、セル１，２におけるＳＡＦ自由層を異なった角度のある入射角で堆積することにより画成される。このような製造手法を用いると、両方のセルを同じリソグラフィックパターニングステップで製造することができる。また、円形の幾何学的形状により、セルをＸ−Ｙ面内に互いに近接して収容することができる。

[0034]図７は、ＭＴＪセル２を切り換えることなくＭＴＪセル１を選択的に書き込むためのトグル書き込み方式を示している。セル１，２に関して時間ｔ_０におけるＳＡＦ自由副層１の最初の磁化方向がそれぞれφ_１方向およびφ_２方向であるとする図５参照）。時間ｔ_１においては、ＷＬ２における＋Ｙ方向のプラス電流が＋Ｘ方向の印加磁場Ｈ_Ｘを生成し、それにより、セル１，２における磁化方向がＹ軸に沿って略合わせられる。時間ｔ_２においては、＋４５度（＋Ｘ軸からｃｃｗ）に方向付けられた正味印加磁場を生成する等しいプラス電流がＷＬ１およびＷＬ２に流れ、それにより、セル１，２の磁化方向が略−４５度および略＋１３５にそれぞれ合わせられる。時間ｔ_３においては、Ｗ２におけるプラス電流が遮断され、その結果、磁場Ｈ_Ｙだけが＋Ｙ方向に印加され、それにより、セル１，２の磁化方向がＸ軸にそって略合わせられる。この時点で、セル１の磁化方向は、その困難軸不安定点を通り過ぎて回転しているが、セル２の磁化方向はそのようになっていない。時間ｔ_４においては、ＷＬ１におけるプラス電流も遮断され、その結果、印加される磁場がなくなり、セル１の磁化方向が既にセル１の困難軸を通り過ぎて回転してしまい、したがって、新たな方向（−φ_１）に向かい、切り換えが完了する。セル２の磁化方向は、セル２の困難軸を通り過ぎて回転しなかったため、その最初の変わらない状態（＋φ_２）へと回転して戻る。したがって、前述した書き込み方式を適用すると、セル１の磁化方向は切り換えられるが、セル２の磁化方向は切り換えられず、そのため、この発明に伴う選択的な書き込みが明らかにされる。時間ｔ_１，ｔ_２に印加される＋Ｙ磁場および時間ｔ_２，ｔ_３に印加される＋Ｘ磁場を用いても図７と同じ結果を得ることができる。

[0035]図８は、ＭＴＪセル１を書き込むことなくＭＴＪセル２を書き込むためのトグル書き込み方式を示している。ＷＬ１におけるプラス電流とＷＬ２における「マイナス」電流すなわち図７のＷＬ２における電流と反対方向の電流とを必要とする＋Ｙ方向および−Ｘ方向の重なり合う磁場を印加することにより、セル１を切り換えることなくセル２の切り換えを行なうことができる。時間ｔ_３において、セル２の磁化方向は、略−９０度であり、セル２の困難軸を通り過ぎて回転してしまい、それにより、磁場が時間ｔ_４において除去されるとその最も近い容易軸方向（−φ_２）へと回転し、セル２の切り換えが完了する。しかしながら、セル１の磁化方向は、略＋９０度であり、時間ｔ_３においてその困難軸を通り過ぎて回転していないため、磁場が時間ｔ_４で除去されるとその最初の状態（＋φ_１）へと回転して戻り、したがって、セル１が切り換えられない。

[0036]２ビットスタックにおける各ＭＴＪセルは「１」または「０」となることができ、それにより、スタックにおいては４つの可能な磁性状態が存在する。これらの状態は、（１，１），（１，０），（０，１），（０，０）として（セル１状態，セル２状態）により表わされる。２つのセルが「１」状態と「０」状態との間に同じ抵抗差ΔＲを有している場合、従来の比較器は、必要な４つの抵抗レベルのうちの３つしか検出することができない。しかしながら、セルが異なるΔＲ値を有するように異なるＭＴＪ材料を用いてセル１，２を製造することにより、４つの区別できる抵抗レベルを検出することができる。例えば、セル１のΔＲがセル２のΔＲの少なくとも２倍である場合には、４つの正味抵抗レベルから４つの状態を決定することができる。この場合、最も高い抵抗が（１，１）であり、その次に、（１，０），（０，１），（０，０）が続く。公開された特許出願ＵＳ２００２００３６３３１Ａ１は、２つの積層された従来のＭＴＪセルから構成されるメモリセルを有するＭＲＡＭであって、セルが異なるΔＲ値を有するようにセル内の強磁性層が異なる保磁力を有しているＭＲＡＭについて記載している。この２ビットメモリセルの論理状態は、メモリセルの両端間に電圧を印加し且つメモリセルを通じて流れるセンス電流の大きさを決定することにより読み取られる。この場合、センス電流の大きさは、２つの直列に接続されたＭＴＪセルの全抵抗に比例する。また、トンネルバリアの厚さが異なるセルを製造することにより、２つのＭＴＪセルの異なるΔＲ値を得ることもできる。これは簡単に達成することができる。なぜなら、所定のバリア材料における大きさの２〜３次数に及ぶように磁気トンネル接合のための抵抗と面積との積（ＲＡ）を設定することができるからである。例えば、ＭＲＡＭにおける一般的なＭＴＪセルは、略１ｋΩμｍ^２のＲＡを有しているが、録音ヘッド用途における磁気抵抗センサのための一般的なＭＴＪセルは、５Ωμｍ^２をはるかに下回るＲＡを有している。トンネルバリア厚さを変えることによりΔＲ値が異なるセルを形成する利点は、２つのＭＴＪセルにおけるＳＡＦ自由層の磁気特性を略同じにすることができるという点である。

[0037]マルチビットメモリスタックが２つの積層されたメモリセルを有する場合について本発明を説明してきたが、本発明はＮ個（Ｎは２以上）の積層されたメモリセルにも適用可能である。スタック中におけるＮ個のセルのそれぞれは、そのＳＡＦ自由層に関して、独自に位置合わせされた一軸の異方性軸（容易軸）を有している。Ｎ個のセルの異方性軸は、約２θの等しい角度間隔をもって離間されていることが好ましい。この場合、θは異方性軸間の角度の半分である。異方性軸が等しい角度間隔をもって離間されていない場合、角度θはβ／２以下となるように選択される。ここで、βは、マルチビットメモリスタック中のセルにおける異方性軸の最小角度間隔を表わしている。ハーフセレクトセル障害を最小限に抑えるため、いずれの容易軸も、書き込み線に対して、すなわち、一般的なクロスポイントＭＲＡＭ構造におけるＸ軸およびＹ軸に対して垂直に合わせられない。＋Ｘ軸に最も近い異方性軸が＋θ度にあると、最適なケースが達成される。

[0038]Ｎ−セルスタックにおける選択された個々のセルの選択的な書き込みは、２つの書き込み線を使用して予め設定された３つの方向で書き込み磁場を生成することによって達成される。３つの電流の大きさ（Ｉ_ｋ、ｋ＝１，２，３）のそれぞれは十分に高いため、印加磁場に対して略垂直な方向にＳＡＦ自由層磁化を回転させる（すなわち、スピンフロップモード）ことができる十分な磁場が生成される。段階ｔ_１の間、印加磁場は、（φ_ｊ−θ）方向に設定され、あるいは、選択されたセル（セルｊ）の容易軸φ_ｊから−θ（ｃｗ）の角度に設定される。段階ｔ_２の間、磁場は容易軸φ_ｊと平行に設定される。最後に、段階ｔ_３の間、磁場は、（φ_ｊ＋θ）方向に設定され、あるいは、選択された容易軸φ_ｊから＋θ（ｃｃｗ）の角度に設定される。書き込み線２（磁場Ｈ_Ｘ）および書き込み線１（磁場Ｈ_Ｙ）におけるｔ_１，ｔ_２，ｔ_３段階での相対的な予め設定された電流の大きさはそれぞれ以下の通りである。

［Ｉ_１Ｃｏｓ（φ_ｊ−θ），Ｉ_１Ｓｉｎ（φ_ｊ−θ）］

［Ｉ_２Ｃｏｓ（φ_ｊ），Ｉ_２Ｓｉｎ（φ_ｊ）］

［Ｉ_３Ｃｏｓ（φ_ｊ＋θ），Ｉ_３Ｓｉｎ（φ_ｊ＋θ）］

[0039]書き込みパルス中、選択されたセルの自由層磁化は、書き込み段階ｔ_１，ｔ_２，ｔ_３の間、約（９０°−θ），θ，θの角度だけそれぞれｃｃｗに回転し、その結果、（９０°＋θ）度の正味ｃｃｗ回転が得られる。書き込みパルスの最後に、選択されたセルの磁化方向は、その困難軸を通り過ぎて約θ度だけ回転するとともに、その最初の方向から容易軸方向に１８０度回転し続ける。マルチビットメモリスタック中の他のセルのそれぞれにおいては、その自由層の磁化方向がその困難軸の近傍へと角度θだけ回転しないため、その磁化方向はその最初の磁化方向へと戻り、その磁性状態は切り換わらない。

[0040]前述したＮ＝２の場合において、φ_１およびφ_２はそれぞれ＋４５度および＋１３５度であり、θは４５度に等しい。便宜上、書き込み回路の設計においては、Ｉ_１＝Ｉ_２＝Ｉ_３ではなく、Ｉ_２は、Ｉ_１およびＩ_３の√２倍（１．４倍）となるように選択され、その結果、図７および図８に示されるように、Ｘ軸およびＹ軸に沿う電流に関して単一の大きさの２つのパルスが得られる。

[0041]図９は、Ｎ＝４の場合のＮ−セルメモリスタックの平面図である。この場合、セル１が上端セルとして示されており、セル４が下端セルとして示されている。各セルにおける容易軸φ_ｊ（ｊ＝１〜４）は、その直ぐ上側および下側のセルの容易軸から４５度の角度間隔（θ＝２２．５度）で均等に離間されている。

[0042]図１０〜図１３は、図９のスタック中の４つのＭＴＪセルのそれぞれを選択的に書き込むためのトグル書き込み方式を示している。４つのセル１〜４は、それらの容易軸がＸ軸から２２．５度ｃｃｗ、６７．５度ｃｃｗ、１１２．５度ｃｃｗ、１５７．５度ｃｃｗに方向付けられている。容易軸は、β＝２θ＝４５度で均等に離間されている。セル１の選択的な切り換えが図１０に示されている。段階ｔ_０において、セル１，２，３，４の最初の磁化方向は、それらの対応する安定した容易軸方向（それぞれφ_１，φ_２，φ_３，φ_４）にある。便宜上、Ｉ_１＝Ｉ_２＝Ｉ_３である。段階ｔ_１においては、ＷＬ１，ＷＬ２における書き込み電流がそれぞれ０およびＩ_１となっており、正味磁場が（φ_１−θ）方向すなわち＋Ｘ軸に沿っている。３つの磁化方向は、＋Ｘ磁場から垂直方向に最も近い方向まで、この場合にはＸ軸から略９０度までｃｃｗに回転する。セル間には、異方性の違いにより、角度の僅かなズレが存在する。段階ｔ_２においては、ＷＬ１，ＷＬ２における対応する書き込み電流がそれぞれ０．３８Ｉ_２および０．９２Ｉ_２となっており、書き込み磁場がφ_１方向で＋２２．５度にある。セルの磁化方向は、印加磁場方向から略９０度に合わせられており、１１２．５度よりも僅かに小さい角度を成している。段階ｔ_３においては、書き込み磁場が（φ_１＋θ）方向で４５度にあり、ＷＬ１，ＷＬ２における対応する書き込み電流がそれぞれ０．７１Ｉ_３および０．７１Ｉ_３である。セルの磁化方向は、略１３５度の角度に合わせられる。段階ｔ_４においては、両方の書き込み線ＷＬ１，ＷＬ２における電流がＯＦＦに切り換えられ、印加磁場が存在しない。この時点で、セル１の磁化方向は、その困難軸を通り過ぎて回転し、したがって、その最初の方向（φ_１）から１８０度の方向である新たな方向（−φ_１）まで回転し、切り換えを完了する。セル２，３，４の磁化方向は、それらの困難軸を通り過ぎて回転しておらず、したがって、その最初の方向へと回転して戻る。同様にして、図１１，１２，１３に示されるように、セル２，３，４の磁化方向はそれぞれ、（φ_ｉ−θ），φ_ｉ，（φ_ｉ＋θ）の方向における三相電流または磁場パルスを使用することにより、スタック中の他のセルの磁性状態を切り換えることなく切り換えることができる。

[0043]各交差領域に１つのメモリセルしか有さない従来技術のＳａｖａｔｃｈｅｎｋｏ型ＭＲＡＭにおけるトグル書き込みの場合、各書き込み線においては、たった１つの極性および１つの大きさの書き込み電流で十分である。各交差領域に２つの積み重ねられたメモリセル（Ｎ＝２）から構成されるマルチビットメモリスタックを有する本発明に係るＭＲＡＭにおいては、書き込み回路が少なくとも１つの書き込み線で双方向電流を供給できなければならない。４つの積み重ねられたメモリセル（Ｎ＝４）が存在する場合、スタック中の各セルの選択的な書き込みを行なうためには、書き込み回路は、少なくとも１つの書き込み線で双方向電流を供給できなければならないとともに、各書き込み線により３つのレベルの大きさの電流を供給できなければならない。

[0044]マルチビットメモリスタック中の選択されたセルの選択的な読み取りは、セルスタック両端間の抵抗を測定し、読み取られる選択されたセルを（前述したように）選択的にトグル書き込みし、セルスタック両端間の抵抗を測定した後、選択されたセルを書き込んでその最初の状態に戻すことによって行なうことができる。２つの測定された抵抗の増大または減少は、選択されたセルの状態を示している。公開された特許出願ＵＳ２００４０１２５６４９Ａ１は、各セルがそれ自体の書き込み線に関連付けられるが１つの層中の複数のセルが１つのトランジスタに対して直列に接続される単一メモリ層トグル方式ＭＲＡＭ中の選択されたセルを読み取りための方法について記載している。選択されたセルの読み取りは、選択されたセルをトグル書き込みする前後において直列に接続されたセルの抵抗を測定することにより起こる。

[0045]好ましい実施形態に関して本発明を特に図示して説明してきたが、当業者であれば理解できるように、本発明の思想および範囲から逸脱することなく、形態や内容に関して様々変更を行なうことができる。したがって、開示された発明は、単なる一例と見なされるべきであり、その範囲は添付の請求項に特定される範囲にのみ限定される。

１つのＳａｖｔｃｈｅｎｋｏＭＴＪメモリセルおよび対応する書き込みおよび読み取り回路を示す従来技術のＭＲＡＭの一部の斜視図である。 図１の従来技術のＭＴＪメモリセルを形成する層を示す概略断面図である。 （Ａ）は単純な強磁性体および合成反強磁性体（ＳＡＦ）のそれぞれの磁場応答の比較を示し、（Ｂ）は単純な強磁性体および合成反強磁性体（ＳＡＦ）のそれぞれの磁場応答の比較を示している。 ＳＡＦ自由層を有する従来技術のＭＴＪメモリセルのためのトグル書き込み方式を示している。 ２つのＭＴＪセルを有する本発明に係るマルチビットメモリスタックの平面図であり、書き込み線に対するその磁化の容易軸の方向を示している。 本発明に係るマルチビットメモリスタックにおける２つのＭＴＪセルを形成する層を示す概略断面図である。 この発明のＭＲＡＭにおける、ＭＴＪセル２を書き込むことなくＭＴＪセル１を書き込むためのトグル書き込み方式を示している。 この発明のＭＲＡＭにおける、ＭＴＪセル１を書き込むことなくＭＴＪセル２を書き込むためのトグル書き込み方式を示している。 ４つのＭＴＪセルを有する本発明に係るマルチビットメモリスタックの平面図であり、書き込み線に対するその磁化の容易軸の方向を示している。 図９のマルチビットメモリスタックにおける、４つのＭＴＪセルのそれぞれを選択的に書き込むためのトグル書き込み方式を示している。 図９のマルチビットメモリスタックにおける、４つのＭＴＪセルのそれぞれを選択的に書き込むためのトグル書き込み方式を示している。 図９のマルチビットメモリスタックにおける、４つのＭＴＪセルのそれぞれを選択的に書き込むためのトグル書き込み方式を示している。 図９のマルチビットメモリスタックにおける、４つのＭＴＪセルのそれぞれを選択的に書き込むためのトグル書き込み方式を示している。

Claims (14)

1. Ｘ−Ｙ−Ｚ座標系のＸ−Ｙ平面と平行な基板と、
   前記基板上の複数のメモリセルスタックであり、各メモリセルスタックが、Ｚ軸に沿って前記基板から延びるとともに、Ｎ個（Ｎは３以上）のメモリセルを備え、各メモリセルが、ピンド強磁性層と、磁化の容易軸がＸ−Ｙ平面内でＸ軸およびＹ軸に対して非平行となるように位置合わせされた合成反強磁性（ＳＡＦ）自由層と、前記ピンド層と前記自由層との間に設けられた非磁性結合層とを備え、前記自由層が前記ピンド層の磁化方向と平行または逆平行に位置合わせされた切り換え可能な磁化方向を有し、前記Ｎ個の全ての自由層の磁化の容易軸がＺ軸の周りで角度２θに等しい角度間隔をもって離間され、Ｘ軸に最も近くなるように位置合わせされた自由層の磁化の容易軸が、θと等しい角度をもってＸ軸から離間され、角度θは９０度／Ｎである、複数のメモリセルスタックと、
   スタック中の隣接する前記メモリセル間に設けられた非磁気分離層と、
   Ｘ軸と平行な複数の第１の導電線と、
   Ｙ軸と平行な複数の第２の導電線と、
   前記第１および第２の線に対して結合され、前記第１および第２の線に対して電流を方向付けるための書き込み回路と、
   を備える磁気ランダムアクセスメモリであって、
   前記書き込み回路が、前記第１および第２の線のそれぞれによって双方向電流を供給し、
   前記書き込み回路が、前記第１および第２の線のそれぞれによって３つのレベルの大きさの電流を供給することができることを特徴とする磁気ランダムアクセスメモリ。
2. Ｘ−Ｙ平面内で、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に−θ度を成す線に沿って第１の磁場を印加するステップであって、２θが、スタック中のセルの磁化の容易軸間の角度間隔に対応しているステップと、
   Ｘ−Ｙ平面内で、選択されたセルの容易軸方向に沿って第２の磁場を印加するステップと、
   Ｘ−Ｙ平面内で、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に＋θ度を成す線に沿って第３の磁場を印加するステップと、
   を有する方法を実行可能な請求項１に記載の磁気ランダムアクセスメモリ。
3. 各セルにおける前記ピンド層がＳＡＦピンド層である、請求項１に記載の磁気ランダムアクセスメモリ。
4. 各セルが磁気トンネル接合（ＭＴＪ）セルであり、各非磁性結合層がトンネルバリアである、請求項１に記載の磁気ランダムアクセスメモリ。
5. 各セルにおけるＳＡＦ自由層の磁化の容易軸が、セルの形状によって引き起こされる異方性の軸である、請求項１に記載の磁気ランダムアクセスメモリ。
6. 各セルが、楕円形状を成しており、異方性の軸が楕円の長軸に位置合わせされている、請求項５に記載の磁気ランダムアクセスメモリ。
7. 各セルにおけるＳＡＦ自由層の磁化の容易軸が、ＳＡＦ自由層の堆積中に引き起こされる異方性の軸であり、各スタック中のＮ個のセルが同じ形状および一致する周長を有している、請求項１に記載の磁気ランダムアクセスメモリ。
8. 各セルが円形状を成している、請求項７に記載の磁気ランダムアクセスメモリ。
9. スタック中の各セルが、その自由およびピンド層の磁化方向の平行および逆平行なアライメント間に電気抵抗差ΔＲを有し、各セルのΔＲが、そのスタック中の他のセルのΔＲと実質的に異なっている、請求項１に記載の磁気ランダムアクセスメモリ。
10. 各セルが磁気トンネル接合（ＭＴＪ）セルであり、各非磁性結合層がトンネルバリアであり、各ＭＴＪセルのトンネルバリアの厚さが、そのスタック中の他のＭＴＪセルのトンネルバリアの厚さと実質的に異なっている、請求項９に記載の磁気ランダムアクセスメモリ。
11. 基板上に複数のトランジスタを更に備え、各スタックが１つのトランジスタに対して電気的に接続されている、請求項１に記載の磁気ランダムアクセスメモリ。
12. 前記トランジスタに結合され且つ前記スタック両端間の電気抵抗を検出するための読み取り回路を更に備える、請求項１１に記載の磁気ランダムアクセスメモリ。
13. 請求項１に記載の磁気ランダムアクセスメモリのメモリセルスタック中の１つの選択されたメモリセルにおける自由層の磁化方向を、当該スタック中の他のメモリセルにおける自由層の磁化方向を切り換えることなく切り換えるための方法において、
    Ｘ−Ｙ平面内で、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に−θ度を成す線に沿って第１の磁場を印加するステップと、
    Ｘ−Ｙ平面内で、選択されたセルの自由層の最初の磁化方向に合わされた線に沿って第２の磁場を印加するステップと、
    Ｘ−Ｙ平面内で、選択されたセルの自由層の最初の磁化方向からＺ軸を中心に＋θ度を成す線に沿って第３の磁場を印加するステップと、
    を備え、
    前記第３の磁場の印加後、選択されたセルの自由層の磁化方向がその最初の磁化方向から切り換えられる方法。
14. 請求項２に記載の磁気ランダムアクセスメモリのメモリセルスタック中の１つの選択されたメモリセルにおける自由層の磁化方向を、当該スタック中の他のメモリセルにおける自由層の磁化方向を切り換えることなく切り換えるための方法であって、Ｚ軸を中心に反時計周り方向に測定されたＸ軸からの選択されたセルの自由層の磁化の容易軸の角度間隔が＋φによって示される方法において、
    第１の書き込み電流を、Ｉ_１Ｃｏｓ（φ−θ）の大きさをもってＸ軸線に沿って方向付けるとともに、Ｉ_１Ｓｉｎ（φ−θ）の大きさをもってＹ軸線に沿って方向付けるステップと、
    第２の書き込み電流を、Ｉ_２Ｃｏｓ（φ）の大きさをもってＸ軸線に沿って方向付けるとともに、Ｉ_２Ｓｉｎ（φ）の大きさをもってＹ軸線に沿って方向付けるステップと、
    第３の書き込み電流を、Ｉ_３Ｃｏｓ（φ＋θ）の大きさをもってＸ軸線に沿って方向付けるとともに、Ｉ_３Ｓｉｎ（φ＋θ）の大きさをもってＹ軸線に沿って方向付けるステップと、
    を備え、
    Ｉ_１，Ｉ_２，Ｉ_３が等しくない方法。

Images