JP2015532013A - メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 - Google Patents

メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 Download PDF

Info

Publication number
JP2015532013A
JP2015532013A JP2015531982A JP2015531982A JP2015532013A JP 2015532013 A JP2015532013 A JP 2015532013A JP 2015531982 A JP2015531982 A JP 2015531982A JP 2015531982 A JP2015531982 A JP 2015531982A JP 2015532013 A JP2015532013 A JP 2015532013A
Authority
JP
Japan
Prior art keywords
feature
individual
magnetic material
axis
elongated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015531982A
Other languages
English (en)
Other versions
JP6086983B2 (ja
Inventor
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
クラ，ヴィトルド
アイ． キニー，ウェイン
アイ． キニー，ウェイン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2015532013A publication Critical patent/JP2015532013A/ja
Application granted granted Critical
Publication of JP6086983B2 publication Critical patent/JP6086983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

メモリセル、磁気メモリセル構造、および磁気メモリセル構造のアレイを形成する方法が開示される。本方法の実施形態は、前駆構造をパターニングして階段状構造を形成することを含む。この階段状構造は、上部個別フィーチャ部と、上部個別フィーチャ部よりも広い幅、長さまたは双方を有する下部フィーチャ部とを少なくとも含む。本方法は、第１の軸（例えば、ｘ軸）に沿ってパターニングした後、第２の軸（例えば、ｙ軸）に沿ってパターニングする処理を含む。第２の軸（例えば、ｙ軸）は、第１の軸に垂直であるかまたは略垂直である。よって、これらのパターニング処理により、約３０ナノメートル未満の寸法においても，複数の形成された隣接セルコア構造間の均一性の増加が可能となる。磁気メモリ構造およびメモリセルアレイも開示される。【選択図】図２９

Description

優先権の主張
本願は、「メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造」という名称で２０１２年９月１３日に出願された米国特許出願第１３／６１４，２１２号の利益を主張する。
本開示は、様々な実施形態において、一般にメモリデバイスの設計および製造の分野に関する。より詳細には、本開示は、階段状の構造、すなわち別の部分より小さい周囲を画定する部分を有する構造を備えたメモリセルの設計および製造に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、磁気抵抗をベースとした不揮発性コンピュータメモリ技術である。ＭＲＡＭセルの１つのタイプとして、スピントルクトランスファＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）セルがある。従来のＳＴＴ−ＭＲＡＭセルは、基板によって支持される磁気セルコアを含む。磁気セルコアは、少なくとも２つの磁気領域、例えば「固定領域」および「自由領域」を含み、その間に非磁性領域を備える。ＳＴＴ−ＭＲＡＭセルは、固定領域および自由領域の両方に垂直磁気配向を示すように構成されても、または固定領域および自由領域の両方に水平磁気配向を示すように構成されてもよい。固定領域は、固定磁気配向を有する一方で、自由領域は、セルの作動中に、固定領域の磁気配向および自由領域の磁気配向が同じ方向（例えばそれぞれが、北と北、東と東、南と南、または西と西）に配向している「平行」配置と、固定領域の磁気配向および自由領域の磁気配向が反対方向（例えばそれぞれが、北と南、東と西、南と北、または西と東）に配向している「逆平行」配置との間で切り替え可能な磁気配向を有する。平行配置では、ＳＴＴ−ＭＲＡＭセルは、磁気抵抗要素、すなわち固定領域および自由領域に亘る電気抵抗がより低いことを示す。比較的低い電気抵抗のこの状態は、ＭＲＡＭセルの「０」状態と定義されてもよい。逆平行配置では、ＳＴＴ−ＭＲＡＭセルは、磁気抵抗要素、すなわち固定領域および自由領域を横切る電気抵抗がより高いことを示す。比較的高い電気抵抗のこの状態は、ＭＲＡＭセルの「１」状態と定義されてもよい。自由領域の磁気配向と、磁気抵抗要素を横切る、得られる高いまたは低い抵抗状態を切り替えることにより、従来のＭＲＡＭセルの書込みおよび読取り操作が可能になる。
ＳＴＴ−ＭＲＡＭセル構造を形成するための従来の製造方法は、積層された材料の前駆体からの材料の選択除去を含んでもよい。除去される材料には、比較的高い原子量を有する要素が含まれてもよく、比較的高い原子量は、従来のドライエッチ工程中の揮発に課題を生じることがある。さらに揮発された要素は、エッチング工程中に完全に除去されるより、むしろエッチングされる構造上に不必要に堆積することがある。一層さらに、ＳＴＴ−ＭＲＡＭセル構造の寸法が、例えば約３０ナノメートル未満に低減してウェハ上の素子密度が増加するので、製造中にＳＴＴ−ＭＲＡＭセルの構造内の均一性を達成させることに課題を生じることがある。
メモリセルの形成方法が開示される。当該方法は、ベース上の前駆構造を形成することを含む。前駆構造は、下部部分と、上部部分と、下部部分と上部部分との間に設けられた材料とを備える。上部部分は、パターニングされて、上部フィーチャの幅を画定する上部長尺フィーチャ部が形成される。上部長尺フィーチャ部の上にスペーサが形成されて、より広いフィーチャパターンを画定する。より広いフィーチャパターンは、材料および下部部分に転写されて下部長尺フィーチャ部が形成される。上部長尺フィーチャ部は、パターニングされて上部個別フィーチャ部が形成される。上部個別フィーチャ部の上に別のスペーサが形成されて、別のより広いフィーチャパターンを画定する。該別のより広いフィーチャパターンは、下部長尺フィーチャ部に転写されて下部個別フィーチャ部が形成される。
またメモリセルの形成方法も開示され、この方法においては、前駆構造は、ｘ軸に平行にパターニングされて長尺の階段状フィーチャ構造が形成される。前駆構造は、下部部分と、上部部分と、下部部分と上部部分との間に設けられた下部部分と、上部部分と、下部部分と上部部分との間に設けられた非磁性材料を含む。長尺の階段状フィーチャ構造は、下部フィーチャの幅を画定する下部長尺フィーチャ部、および上部フィーチャの幅を画定する上部長尺フィーチャ部を備える。上部フィーチャの幅は下部フィーチャの幅より短い。長尺の階段状フィーチャ構造は、ｘ軸に略垂直なｙ軸に平行にパターニングされて、上部個別フィーチャ部を備える少なくとも部分的に個別の階段状のフィーチャ構造が形成される。
さらに、メモリセルの形成方法が開示され、この方法においては、マスク材料がパターニングされて、軸に平行な長尺マスクフィーチャが形成される。長尺マスクフィーチャは、軸に垂直にパターニングされて、上部フィーチャの幅および上部フィーチャの長さを画定する個別のマスクパターンを画定する。個別のマスクパターンは、非磁性材料上および別の磁性材料上に配置された磁性材料に転写されて、上部フィーチャの幅および上部フィーチャの長さを有する上部個別フィーチャが形成される。上部個別フィーチャの側壁上にスペーサが形成されて、下部部分のフィーチャの幅および下部部分のフィーチャの長さを画定するより広い個別のフィーチャパターンを画定する。より広い個別のフィーチャパターンは、非磁性材料および別の磁性材料上に転写されて、下部部分のフィーチャの幅および下部部分のフィーチャの長さを有する下部個別フィーチャが形成される。上部個別フィーチャは下部個別フィーチャの上に配置される。
また磁気メモリセルの形成方法も開示される。該方法は、上部長尺フィーチャ部を形成するために、前駆構造の上部部分から磁性材料の少なくとも一部を選択的に除去することを含む。上部長尺フィーチャ部は、非磁性材料上に支持された磁性材料の残りの部分を備える。非磁性材料は、ベース材料上の別の磁性材料から磁性材料を分離する。上部長尺フィーチャ部は、上部フィーチャの幅を画定する。非磁性材料の少なくとも一部および別の磁性材料の少なくとも一部が選択的に除去されて、上部長尺フィーチャ部とベース材料との間に下部長尺フィーチャ部が形成される。下部長尺フィーチャ部は、非磁性材料の残りの部分および別の磁性材料の残りの部分を備える。磁性材料の少なくとももう１つの部分が上部長尺フィーチャ部から選択的に除去されて、上部個別フィーチャ部が形成される。上部個別フィーチャ部は、磁性材料の別の残りの部分を備える。磁性材料の該別の残りの部分は、ベース材料上の該別の磁性材料の残りの部分から磁性材料の該別の残りの部分を分離する、非磁性材料の残りの部分部の上に支持される。非磁性材料の少なくとももう１つの部分および該別の磁性材料の少なくとももう１つの部分は、下部長尺フィーチャ部から選択的に除去されて、下部個別フィーチャ部が形成される。下部個別フィーチャ部は、非磁性材料の別の残りの部分および該別の磁性材料の別の残りの部分を備える。
さらに磁気メモリセル構造のアレイが開示される。アレイは、長尺フィーチャの長さを画定する少なくとも１つの長尺フィーチャを備える。該少なくとも１つの長尺フィーチャは、磁性材料および非磁性材料を含む。磁性材料は、長尺フィーチャの長さを有し、ベース材料上にある。非磁性材料は、長尺フィーチャの長さを有し、磁性材料上にある。またアレイは、長尺フィーチャの長さより短い個別のフィーチャの長さをそれぞれが画定する複数の個別のフィーチャを備える。該複数の個別のフィーチャのそれぞれの個別のフィーチャは、別の磁性材料を含む。該複数の個別のフィーチャは、該少なくとも１つの長尺フィーチャの上に配置される。
さらに磁気メモリセル構造が開示される。磁気メモリセル構造は、固定された垂直磁気配向を示す、磁性材料の領域を備える長尺フィーチャ部を備える。また磁気メモリセル構造は、長尺フィーチャ部より上に個別のフィーチャ部も備える。個別のフィーチャ部は、切り替え可能な垂直磁気配向を示す、磁性材料の別の領域を備える。別の材料は磁性材料の領域と磁性材料の該別の領域との間に配置される。
ＳＴＴ−ＭＲＡＭセルのアレイが製造される、前駆構造の等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、前駆構造の下部部分をｘ方向にパターニングするスペーサエッチ、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングする別のスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 その上に上部導電性材料の長尺フィーチャが形成された、図９の個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 底部の導電性材料の長尺フィーチャを含む、その１２−１２部に沿って切り取られた、図１１の構造の断面図である。 １２−１２部に沿って切り取られたが、長尺フィーチャよりむしろ底部の導電性材料の個別のフィーチャを有する、図１１の構造の断面図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造をベース材料にｘ方向にパターニングする、離間した長尺マスクフィーチャのマスクパターン、上部部分をｘ方向にパターニングする、離間した長尺マスクフィーチャのより狭いマスクパターン、構造をベース材料にｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、上部部分をｙ方向にパターニングする離間した長尺マスクフィーチャの別のより狭いマスクパターンを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 離間した長尺マスクフィーチャのマスクパターンを使用し、マスクパターンから個別のマスクフィーチャの別のマスクパターンを形成し、図１の前駆構造の上部部分をパターニングする、個別のマスクフィーチャの該別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、前駆構造の下部部分をパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 離間した長尺マスクフィーチャのマスクパターンを使用し、マスクパターンから個別のマスクフィーチャの別のマスクパターンを形成し、図１の前駆構造の上部部分をパターニングする、個別のマスクフィーチャの該別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、前駆構造の下部部分をパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 離間した長尺マスクフィーチャのマスクパターンを使用し、マスクパターンから個別のマスクフィーチャの別のマスクパターンを形成し、図１の前駆構造の上部部分をパターニングする、個別のマスクフィーチャの該別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、前駆構造の下部部分をパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 離間した長尺マスクフィーチャのマスクパターンを使用し、マスクパターンから個別のマスクフィーチャの別のマスクパターンを形成し、図１の前駆構造の上部部分をパターニングする、個別のマスクフィーチャの該別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、前駆構造の下部部分をパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 離間した長尺マスクフィーチャのマスクパターンを使用し、マスクパターンから個別のマスクフィーチャの別のマスクパターンを形成し、図１の前駆構造の上部部分をパターニングする、個別のマスクフィーチャの該別のマスクパターン、およびベース材料上の個別の階段状のメモリセルデバイス構造のアレイを形成するために、前駆構造の下部部分をパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 図１の前駆構造の上部部分をｘ方向にパターニングする離間した長尺マスクフィーチャのマスクパターン、上部部分をｙ方向にパターニングする、離間した長尺マスクフィーチャの別のマスクパターン、およびベース材料上に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイを形成するために、下部部分をｙ方向にパターニングするスペーサエッチを使用する、本開示の一実施形態による、処理の様々な段階中に長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 その上に上部導電性材料の長尺フィーチャが形成された、図２８の長尺下部部分および個別の上部部分を備える階段状のメモリセルデバイス構造のアレイの等角概略図である。 ３１−３１部に沿って切り取られた図３０の構造の断面図である。 ３２−３２部に沿って切り取られた図３０の構造の断面図である。 その上に上部導電性材料の選択デバイスおよび長尺フィーチャが形成された、図９の個別の階段状のメモリセルデバイス構造のアレイの等角概略図である。
メモリセルの形成方法、磁気メモリセルの形成方法、ならびに関連するメモリセル構造および磁気メモリセル構造のアレイが開示される。当該方法は、一連のパターニング、選択的除去、または磁性材料を含む下部部分、別の磁性材料を含む上部部分、およびこれらの間に設けられた材料、例えば非磁性材料を有する前駆構造から階段状のフィーチャ構造を形成するための他の除去処理を含む。上部部分は軸、例えば「ｘ軸」に平行にパターニングされて上部部分に長尺フィーチャを形成する。非磁性材料および下部部分もｘ軸に平行にパターニングされて、上部部分内の長尺フィーチャより広い幅を有する下部部分内の長尺フィーチャを形成する。より狭い上部長尺フィーチャおよび幅広の下部長尺フィーチャ部を有するこの階段状の長尺フィーチャは、さらにパターニングされて少なくとも個別の上部部分を有する階段状の構造を形成する。例えば、より狭い上部長尺フィーチャは、別の軸、例えばｘ軸に垂直、または略垂直な「ｙ軸」に平行にパターニングされて、１つ以上の個別の上部フィーチャを形成してもよい。したがって、磁気メモリセルのアレイが形成され、磁性材料を含む長尺フィーチャは、別の磁性材料を含む複数の上部個別フィーチャを支持してもよい。非磁性材料は、別の磁性材料を含む個別のフィーチャから磁性材料を含む長尺フィーチャを分離する。したがって、個別のフィーチャ内の別の磁性材料は、ＳＴＴ−ＭＲＡＭセルコア構造の自由領域を形成してもよい一方で、長尺フィーチャ内の磁性材料は、ＳＴＴ−ＭＲＡＭセルコア構造の固定領域を形成してもよい。選択デバイスは、個別のフィーチャ上に形成されてもよい。別の例として、より狭い上部長尺フィーチャがｙ軸に平行にパターニングされてもよいだけでなく、より幅広の下部長尺フィーチャ部もｙ軸に平行に、例えば上部長尺フィーチャがｙ軸に平行にパターニングされるより大きな長さでパターニングされてもよい。したがって、磁気メモリセルのアレイが形成されてもよく、それぞれのセルコアは、上部個別フィーチャ部より幅および長さの少なくとも一方が大きい、下部個別フィーチャ部を含む階段状の構造を有する。下部個別フィーチャ部は磁気メモリセルの固定領域を含んでもよく、上部個別フィーチャ部は磁気メモリセルの自由領域を含んでもよい。
前駆構造のパターニングは、一連のパターニング処理中に、処理において１つの軸のみに平行に材料を除去することを含んでもよいので、個々のパターニング処理を簡素化してもよく、これはアレイの１つのセルコア構造から次に形成される構造に得られる均一性を増加させ得る。さらにパターニング処理は、イオンミリング装置などの装置で達成されてもよく、装置は関心の軸に平行に向けられてもよく、移動された材料がパターニング中に構造の側壁上に再堆積される可能性を低減させ得る。これもやはり１つのセルコア構造から次への得られる構造の均一性を向上させることができる。
本明細書で使用される場合、用語「基板」は、その上にメモリセル内の構成要素などの構成要素が形成されるベース材料または構造を意味する。基板は、半導体基板、支持構造上のベース半導体材料、金属電極、あるいは１つ以上の材料、構造、もしくはその上に形成された領域を有する半導体基板であってもよい。基板は、従来のシリコン基板または半導体材料を含む他のバルク基板であってもよい。本明細書で使用される場合、用語「バルク基板」はシリコンウェハだけでなく、シリコンオンサファイア（「ＳＯＳ」）基板またはシリコンオングラス（「ＳＯＧ」）基板などのシリコンオンインシュレータ（「ＳＯＩ」）基板、ベース半導体基板上のシリコンのエピタキシャル層、またはとりわけシリコンゲルマニウム（Ｓｉ１−ｘ，Ｇｅｘ、例えばｘが０．２〜０．８のモル分率である）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、もしくはリン化インジウム（ＩｎＰ）などの他の半導体もしくはオプトエレクトロニクス材料も意味する。さらに以下の記載において「基板」を説明する際、前の工程段階を利用してベース半導体構造または基板内に材料、領域、もしくは接合点を形成してもよい。
本明細書で使用される場合、用語「ＳＴＴ−ＭＲＡＭセル」は、自由領域と固定領域との間に配置された非磁性領域が電気的に絶縁性である（例えば誘電体）場合、磁気トンネル接合（「ＭＴＪ」）を含み得る磁気セル構造を意味する。別法として、ＳＴＴ−ＭＲＡＭセルの磁気セル構造は、自由領域と固定領域との間に配置された非磁性領域が導電性である場合、スピンバルブを含んでもよい。
本明細書で使用される場合、用語「階段状の」は、フィーチャに関して使用される際に、下部部分では幅または長さを画定し、また上部部分では下部部分の幅または長さのそれぞれと異なる別の幅または長さをスペーサまたは充填材料なしに画定するフィーチャを意味する。例えば階段状のフィーチャは、下部部分ではより広い幅またはより長い長さを、また上部部分ではそれぞれが比較的により狭い幅またはより短い長さを定義してもよい。
本明細書で使用される場合、用語「セルコア」は、自由領域および固定領域を備えるメモリセル構造を意味し、メモリセルの処理中、それを通って電流が流れて自由領域内で磁気を平行または逆平行配向にする。
本明細書で使用される場合、用語「垂直」は、それぞれの領域の幅および長さに垂直である方向を意味する。また「垂直」は、その上にＳＴＴ−ＭＲＡＭセルが配置される基板の主平面に垂直である方向も示してもよい。
本明細書で使用される場合、用語「水平」は、それぞれの領域の幅または長さに水平である方向を意味する。また「水平」は、その上にＳＴＴ−ＭＲＡＭセルが配置される基板の主平面に平行である方向も示してもよい。
本明細書で使用される場合、用語「磁性材料」は、フェロ磁性材料およびフェリ磁性材料の両方を意味する。
本明細書で使用される場合、用語「幅」は、フィーチャを支持するベース材料の主表面に平行な平面内の軸に沿った、フィーチャの１つの側壁からフィーチャの別の側壁までの寸法を意味する。それに対応して、用語「長さ」は、その上で幅が画定される軸に垂直または略垂直な別の軸に沿った、フィーチャの１つの端壁からフィーチャの別の端壁までの寸法を意味する。該別の軸もフィーチャを支持するベース材料の主表面に平行な平面内にある。特に本明細書でフィーチャの「幅」および「長さ」と呼ばれる寸法は、それ以外に本開示の意味を変えることなくそれぞれを「長さ」および「幅」と呼ばれてもよい。
本明細書で使用される場合、材料、領域、またはフィーチャを指す際に用語「隣接」は、同定された組成物または構造の隣の最も近接した材料、領域、またはフィーチャを指す。
本明細書で使用される場合、用語「固定領域」は、磁性材料を含み、セルコアの１つの磁性領域、例えば自由領域の磁化方向に変更をもたらす電流が、固定領域の磁化方向に変更をもたらさないことがある、ＳＴＴ−ＭＲＡＭセルの使用および作動中に固定磁気配向を有する、ＳＴＴ−ＭＲＡＭセル内の領域を意味する。
本明細書で使用される場合、用語「自由領域」は、磁性材料を含み、ＳＴＴ−ＭＲＡＭセルの使用および作動中に切り替え可能な磁気配向を有する、ＳＴＴ−ＭＲＡＭセル内の領域を意味する。磁気配向は、自由領域によって示される磁気配向および固定領域によって示される磁気配向が、同じ方向に向けられる「平行」方向と、自由領域によって示される磁気配向および固定領域によって示される磁気配向が、互いに反対方向に向けられる「逆平行」方向との間で切り替えられてもよい。
本明細書で使用される場合、用語「真下（ｂｅｎｅａｔｈ）」、「下方（ｂｅｌｏｗ）」、「下部（ｌｏｗｅｒ）」、「底部（ｂｏｔｔｏｍ）」、「上方（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」、「頂部（ｔｏｐ）」、「正面（ｆｒｏｎｔ）」、「背面（ｒｅａｒ）」、「左（ｌｅｆｔ）」、および「右（ｒｉｇｈｔ）」などの空間的相対語は、図に示されたような１つの要素またはフィーチャの、別の要素またはフィーチャとの関係を説明するために記載を簡単にするために使用されてもよい。特段の記載がない限り、空間的相対語は、図に示されたような配向に加えて、材料の異なる配向を包含することが意図される。例えば、図の材料が反転された場合は、他の要素またはフィーチャの「下方」もしくは「真下」もしくは「下（ｕｎｄｅｒ）」もしくは「底部上」と記載された要素は、他の要素またはフィーチャの「上方」もしくは「頂部上」に配向されるはずである。したがって、用語「下方」は、用語が使用される概念に依存して、上方および下方の両方の配向を包含することができ、これは当業者には明白になろう。材料はそれ以外に配向（９０度回転される、反転されるなど）されてもよく、本明細書で使用される空間的相対記述子はそれに応じて解釈される。
本明細書で使用される場合、「狭い」、「より狭い」、「広い」、「より広い、幅広の」、「短い」、「より短い」、「長い」、および「より長い」などの寸法的な相対語は、ある軸に沿った別のフィーチャの寸法に対する該軸に沿ったあるフィーチャの寸法を説明するために記載を簡単にするために使用されてもよい。したがって、あるフィーチャは「より狭い」幅を有すると記載されてもよく、別のフィーチャは「より広い」幅を有すると記載されてもよいが、該フィーチャと別のフィーチャのどちらの幅も、従来のフィーチャの幅より狭くてもよい。したがって、「より広い」または「より長い」という寸法の言及は、大きい寸法が好ましいことを示唆するという意味ではない。
本明細書で使用される場合、ある要素が別の要素の「上（ｏｎ）」または「超える（ｏｖｅｒ）」という言及は、該要素がその他の要素の直接頂部にある、隣接する、下にある、または直接接触することを意味する。またこれは、該要素がその他の要素の間接的に頂部にある、隣接する、下にある、または付近にあり、他の要素がその間に存在することも含む。一方、ある要素が別の要素の「直接上にある」または「直接隣接する」と言われる際、介在する要素は存在しない。
本明細書で使用される場合、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」は、記載されたフィーチャ、領域、整数、段階、作動、要素、材料、構成要素、および／または群の存在を指定するが、１つ以上の他のフィーチャ、領域、整数、段階、作動、要素、材料、構成要素、および／またはその群の存在または追加を排除しない。
本明細書で使用される場合、「および／または」は、１つ以上の関連の列挙された項目の任意の、およびすべての組合せを含む。
本明細書で使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明確にそうでないと指定しない限り、複数形も含むことが意図される。
本明細書に表された図は、あらゆる特定の構成要素、構造、デバイス、またはシステムの実景を意味するものではないが、本開示の実施形態を説明するために利用される理想的な表示に過ぎない。
実施形態が、概略図である等角図および断面図を参照して本明細書に説明される。したがって、例えば製造技法および／または許容度の結果として図の形状からの変形形態が予期されるべきである。したがって、本明細書に記載された実施形態は、示されたような特定の形状または領域に限定されると解釈されるべきではなく、例えば製造に由来する形状の偏差を含む。例えば、箱型と図示または記載された領域は、起伏のあるかつ／または非線形のフィーチャを有してもよい。さらに、示された鋭角は丸みを帯びていてもよい。したがって、図に示される材料、フィーチャ、および領域は、材料、フィーチャ、または領域の正確な形状を示すように意図されず、本特許請求の範囲を限定しない。
以下の説明は、開示されたデバイスおよび方法の実施形態のすべての説明を提供するために、材料のタイプおよび処理条件などの具体的な詳細を提供する。しかし、デバイスおよび方法の実施形態はこれらの具体的な詳細を利用することなく実施されてもよいことが、当業者には理解されよう。実際に、デバイスおよび方法の実施形態は、業界で利用される従来の半導体製造技法と併用して実施されてもよい。
本明細書に説明された製造工程は、半導体デバイス構造の処理に対して完全な工程の流れを形成するものではない。工程の流れの残りの部分は、当業者には公知である。したがって、本デバイスおよび方法の実施形態を理解するために必要な方法および半導体デバイス構造のみが、本明細書に記載されている。
文脈が明確にそうでないと示さない限り、本明細書に記載された材料は、限定するものではないが、スピンコーティング、ブランケットコーティング、化学気相蒸着（「ＣＶＤ」）、原子層蒸着（「ＡＬＤ」）、プラズマ強化ＡＬＤ、または物理気相蒸着（「ＰＶＤ」）を含むあらゆる適切な技法によって形成されてもよい。別法として、材料をその場で成長させてもよい。形成される具体的な材料に依存して、材料を堆積させるまたは成長させるための技法は、当業者によって選択されてもよい。
文脈が明確にそうでないと示さない限り、本明細書に記載された材料の除去は、限定するものではないが、エッチング、イオンミリング、研磨平坦化、または他の公知の方法を含むあらゆる適切な技法によって達成されてもよい。
次に図面について説明する。ここでは、同じ番号は全体を通して同じ構成要素を指す。図面は必ずしも一定の縮尺で描かれてはいない。
メモリセルの形成方法が開示される。方法は、少なくとも１つの上部個別フィーチャ部、および上部個別フィーチャ部より大きな幅、長さ、またはその両方を有する下部フィーチャ部を含む、階段状の構造を形成するために前駆構造をパターニングすることを含む。方法は、第１の軸、例えばｘ軸に平行に向けられ、次いで第１の軸に垂直、または略垂直な第２の軸、例えばｙ軸に平行に向けられたパターニング処理を使用する。したがって、パターニング処理によって、複数の形成された隣接するセルコア構造（寸法が約３０ナノメートル未満であっても）の間をより均一にできることがある。
図１は、本開示の実施形態により、複数の階段状のフィーチャが形成され得る前駆構造１００を示す。前駆構造１００は、その上にベース材料１０４を有する基板１０２上に支持されてもよい。底部の導電性材料１０６はベース１０２によって支持されてもよく、ベース材料１０４内またはベース材料１０４上に配置されてもよい。底部の導電性材料１０６は、例えば、限定するものではないが、銅、タングステン、チタニウム、またはそれらの組合せを含んでもよく、ベース材料１０４の長さに沿って位置合わせされた長尺フィーチャに形成されてもよい。他の実施形態、例えば、形成されるメモリセル構造が下にあるトランジスタ選択デバイスに関連して使用される実施形態では、底部の導電性材料１０６は、ベース材料１０４内の個別のフィーチャとして形成されてもよい。したがって、図１〜１２Ａは長尺フィーチャとして形成された底部の導電性材料１０６を示すが、底部の導電性材料１０６は、それ以外のパターンの個別のフィーチャに形成されてもよい。
ベース材料１０４上および底部の導電性材料１０６上には、前駆構造１００の下部部分１０８が形成されてもよい。下部部分１０８は磁性材料１１０を含み、磁性材料１１０は、形成される磁気メモリセルコア構造の固定領域内に最終的に含まれてもよい。磁性材料１１０は、従来のＳＴＴ−ＭＲＡＭセルコア構造の１つ以上の材料もしくは領域を含んでもよい。磁性材料１１０は垂直磁気配向を示してもよい。
また下部部分１０８は、例えば下部中間材料１１２を含む、従来のＳＴＴ−ＭＲＡＭセルコア構造の下部の他の材料または領域も含んでもよい。例えば、限定するものではないが、このような下部中間材料１１２の１つは、上にある構造の結晶構造を制御するように構成された金属シード材料、例えばニッケルベースの材料を含んでもよい。
非磁性材料１１４は、下部部分１０８上に形成される。非磁性材料１１４は、例えば酸化マグネシウム（ＭｇＯ）を含む、従来のＳＴＴ−ＭＲＡＭセルコア構造の非磁性材料を含んでもよい。非磁性材料１１４は、１つ以上のこのような非磁性材料、領域、またはその両方を含んでもよい。
非磁性材料１１４は、上にある上部部分１１６から下部部分１０８を分離する。前駆構造１００の上部部分１１６は別の磁性材料１１８を含み、磁性材料１１８は磁性材料１１０の材料と同じ材料であっても、または異なる材料であってもよく、２つ以上の材料、領域、またはその両方を含んでもよい。該別の磁性材料１１８は、従来のＳＴＴ−ＭＲＡＭセルコア構造のあらゆる磁性材料を含んでもよい。前駆構造１００の該別の磁性材料１１８は、前駆構造１００から形成される磁気メモリセルコア構造の自由領域内に最終的に含まれてもよい。該別の磁性材料１１８は、垂直磁気配向を示してもよい。
また上部部分１１６は上部中間材料１２０も含んでもよい。このような上部中間材料１２０は、形成されるセルコア構造の材料内に所望の結晶構造を確保するように構成された材料を含んでもよい。上部中間材料１２０は、別法としてまたは追加として双極子材料、実行されるエッチング工程に役立つように構成された金属材料、バリア材料、または従来のＳＴＴ−ＭＲＡＭセルコア構造の他の材料を含んでもよい。
図２に示すように、前駆構造１００は、第１の軸（本明細書では「ｘ軸」と呼ばれる）に平行にパターニングされてもよい。マスク１２２は、前駆体１００の上部表面上、例えば上部部分１１６の最上部材料上に形成されてもよい。マスク１２２は、幅Ｗｕを有する長尺フィーチャの狭い上部長尺フィーチャパターンを画定してもよい。マスク１２２の狭い上部長尺フィーチャパターンは、前駆構造１００の上部部分１１６のみに、例えば前駆構造１００の上部部分１１６をエッチング、例えばドライエッチングによって転写されてもよい。非磁性材料１１４は、エッチ停止部として機能してもよく、上部部分１１６へのマスク１２２の狭い上部長尺フィーチャパターンの転写が可能になる。非磁性材料１１４が酸化マグネシウムからなる、または酸化マグネシウムを含む実施形態では、前駆構造１００の上部部分１１６への狭い上部長尺フィーチャパターンの転写に使用されるエッチング工程は、例えば１つ以上のメタノール、二酸化炭素、およびアンモニアを含む化学的性質でエッチングすることを含んでもよい。他の実施形態では、マスク１２２の狭い上部長尺フィーチャパターンは、例えばイオンミリング工程を使用し、イオンビームをイオンミリング装置からｘ軸に略平行に向けて、前駆構造１００の上部部分１１６のみに転写されてもよい。イオンビームをこの手法で方向付けることが、上部部分１１６から除去された材料が構造の側壁に再堆積するのを阻止してもよい。したがって狭い上部長尺フィーチャパターンを転写することは、上部長尺フィーチャ部を含む構造１２４を形成し、上部長尺フィーチャ１２６は幅Ｗｕを有する。上部長尺フィーチャ１２６は、別の磁性材料１１８の残りの部分、ならびに上部部分１１６のその他の材料の残りの部分、例えば上部中間材料１２０の残りの部分を含む。
マスク１２２を除去後、図３に示すように、または別法として依然として定位置にあるマスク１２２と共に、スペーサ１２８は、上部長尺フィーチャ１２６上、例えばそれぞれの上部長尺フィーチャ１２６の側壁上に形成されてもよい。スペーサ１２８の材料は、あらゆる従来のスペーサ材料、例えば限定するものではないが、窒化ケイ素を含んでもよい。スペーサ材料の材料は、それぞれの上部長尺フィーチャ１２６の側壁および上部表面の上に等角に形成されてもよい。次いでスペーサ１２８の材料は上部長尺フィーチャ１２６の上部表面から除去されて図３に示すようにスペーサ１２８を形成してもよい。その上にスペーサ１２８を備える上部長尺フィーチャ１２６は、幅Ｗｌを有する長尺フィーチャの広い下部長尺フィーチャパターンを画定する。
図４に示すように、広い下部長尺フィーチャパターンは、前駆構造１００（図１）の非磁性材料１１４および下部部分１０８に下がって転写されて、階段状の長尺フィーチャ１３２を含む構造１３０を形成し、階段状の長尺フィーチャ１３２の下部の磁性材料１１０は、階段状の長尺フィーチャ１３２の上部の磁性材料１１８の幅Ｗｕより広い幅Ｗｌを有する。（したがって、長尺フィーチャはスペーサ１２８に関係なく「段がある」。）例えば前駆構造１００の非磁性材料１１４および下部部分１０８は、軸ｘに平行にエッチング、例えばドライエッチングされてもよい。別法として、または追加として、前駆構造１００の非磁性材料１１４および下部部分１０８は、イオンビームをｘ軸に平行に向けたイオンミリング装置を使用してパターニングされて、構造の側壁上への除去された材料の再堆積を阻止、または防止してもよい。
したがって広い下部長尺フィーチャパターンの転写から形成された階段状の長尺フィーチャ１３２は、上部長尺フィーチャ１２６（図２）の下部の広い長尺フィーチャ部および上部の狭い長尺フィーチャ部を含んでもよい。下部長尺フィーチャ部は幅Ｗｌのフィーチャの幅を有し、磁性材料１１０の残りの部分ならびに前駆構造１００（図１）に含まれるあらゆる下部中間材料１１２の残りの部分を含む。上部の狭い長尺フィーチャ部は別の磁性材料１１８の残りの部分を含み、下部の広いフィーチャ部の幅Ｗｌより短い幅Ｗｕのフィーチャの幅を有する。
図５を参照すると、充填材料１３４はＳＴＴ−ＭＲＡＭセル構造のあらゆる従来の中間層の誘電材料であってもよく、非磁性材料１１４および下部部分１０８に広い下部長尺フィーチャパターンを転送後に残る空間を充填してもよい。充填された構造は、例えばＣＭＰおよび上部部分１１６、すなわち上部の狭い長尺フィーチャ部の材料の上部表面上に形成された別のマスク１３６で平坦化されてもよい。マスク１３６は、長さＬｕを有する長尺フィーチャの別の狭い長尺フィーチャパターンを画定してもよい。長さＬｕは幅Ｗｕ（図４）とほぼ等しくてもよい。一部の実施形態では、マスク１３６は、図２の狭い長尺フィーチャパターンを画定するために使用される同じマスク１２２であってもよいが、基板１０２またはベース材料１０４の主表面の平面に平行な平面内で約９０度回転されてもよい。
図６に示すように、マスク１３６の別の狭い長尺フィーチャパターンは、長尺フィーチャ１３２（図４）の少なくとも上部長尺フィーチャ部に転写されて、上部個別フィーチャ部１４０を含む構造１３８を形成してもよい。例えば別の磁性材料１１８の残りの部分、ならびに中間材料１２０（図４）の残りの部分は、第２の軸（本明細書ではｘ軸に垂直、または略垂直な「ｙ軸」と呼ばれる）に平行にパターニングされてもよい。別の狭い長尺フィーチャパターンを転写するために使用されるパターニング工程は、図２の狭い長尺フィーチャパターンを転写するため、または図３の広い下部長尺フィーチャパターンを転写するために使用されるパターニング工程と同じであっても、または異なってもよい。したがって上部個別フィーチャ部１４０を備えて形成された構造１３８は、例えばスペーサ１２８の壁、充填材料１３４の残りの部分、およびスペーサ１２８の別の壁により、別の磁性材料１１８の隣接する個別のフィーチャから離間した、別の磁性材料１１８の別の残りの部分の少なくとも上部個別フィーチャを含む。上部個別フィーチャは、幅Ｗｕ（図４）および長さＬｕで画定された矩形、例えば正方形の外周を画定してもよい。
一部の実施形態では、図６の構造１３８は、階段状のメモリセルコア構造の最終的に所望の構造を表してもよく、別の磁性材料１１８の複数の個別の上部フィーチャは、磁性材料１１０を含む長尺フィーチャの上に支持されてもよい。別の磁性材料１１８の個別の上部フィーチャは、ＳＴＴ−ＭＲＡＭセルコア構造の自由領域を形成してもよい一方で、磁性材料１１０の下にある領域は、ＳＴＴ−ＭＲＡＭセルコア構造の固定領域を形成してもよい。上部個別フィーチャ部を備えるこのような階段状のセルコア構造は、ＳＴＴ−ＭＲＡＭセルコア構造上で選択デバイスと共に使用するように構成されてもよい。
他の実施形態、例えばＳＴＴ−ＭＲＡＭセルがトランジスタと併せて使用される実施形態では、完全に個別の階段状の構造が所望されてもよい。したがって図７に示すように、スペーサ１２８′は、構造１３８（図６）の上部個別フィーチャ部１４０（図６）の側壁上に形成されて、フィーチャの長さＬｕより長いフィーチャの長さＬｌを画定する、別の広い下部長尺フィーチャパターンを画定してもよい。フィーチャの長さＬｌはフィーチャの幅Ｗｌとほぼ等しくてもよい。スペーサ１２８′は、スペーサ材料１２８を上部長尺フィーチャ１２６（図２）上に形成するために使用される工程と同じ工程によって形成されてもよい。
図８に示すように、別の広い下部長尺フィーチャパターンは、階段状の長尺フィーチャ１３２（図４）の下部の広いフィーチャ部に転写されてもよく、下部の広いフィーチャ部は、非磁性材料１１４の残りの部分および下部部分１０８の残りの部分を含む。したがって別の広い下部長尺フィーチャパターンを転写することにより、幅Ｗｕ（図４）および長さＬｕの別の磁性材料１１８（図６）の別の残りの部分を含む上部個別フィーチャ部を含み、幅Ｗｌ（図４）および長さＬｌの磁性材料１１０（図６）の別の残りの部分を含む下部個別フィーチャ部を含む、階段状の個別のフィーチャ１４４の構造１４２を形成する。
図９に示すように、別の広い下部長尺フィーチャパターンの転写から得られる残余空間は、充填材料１４６で充填されてもよく、充填材料１４６は充填材料１３４と同じであっても、異なっていてもよく、それによって充填材料１３４が形成された同じ工程または異なる工程を使用して形成されてもよい。その後充填材料１４６を備える構造は、さらなる処理の前に平坦化されてもよい。
図１０を参照すると、個別のコア構造１４８のアレイの最終構造が示されており、個別のコア構造１４８のそれぞれは、最終のＳＴＴ−ＭＲＡＭセルに含まれてもよい。個別のコア構造１４８のアレイは、スペーサ１２８，１２８′、および充填材料１３４，１４６を除去することによって形成されてもよい。スペーサ１２８，１２８′、および充填材料１３４，１４６は、従来の技法により単一の工程処理によって、または複数の工程処理によって除去されてもよく、従来の技法は本明細書には詳細に記載されていない。別法として、１つ以上のスペーサ１２８，１２８′および充填材料１３４，１４６は除去されてもよく、その代わりに最終のＳＴＴ−ＭＲＡＭセルアレイ内に含まれてもよい。したがって、図１０は、このような最終のスペーサが含む構造、または充填が含む構造の個別のコア構造１４８を示し、図を簡単に示すためにスペーサおよび充填は示されていない。それぞれの個別のコア構造１４８は下部の離散部を含み、下部の離散部は、磁性材料１１０を含む下部部分１０８の別の残りの部分、および前駆構造１００（図１）からの非磁性材料１１４を含む。下部部分１０８はＳＴＴ−ＭＲＡＭセルの固定領域１５０として機能してもよい。固定領域１５０は、垂直磁気配向または固定水平磁気配向を示してもよい。それぞれの個別のコア構造１４８は、上部の離散部をさらに含み、それぞれは下部の離散部の上に支持される。上部の離散部は別の磁性材料１１８を含む上部部分１１６の別の残りの部分を含み、別の磁性材料１１８はＳＴＴ−ＭＲＡＭセルの自由領域１５２として機能してもよい。自由領域１５２は、切り替え可能な垂直磁気配向または切り替え可能な水平磁気配向を示してもよい。パターニング工程は、直線軸に平行に向けられた工程のみを含んだ図１０に示された得られる構造を形成するために使用されるので、それぞれの個別のコア構造１４８は、ベース材料１０４の上部表面に平行な平面内に矩形、例えば正方形の断面を画定してもよい。さらに直線のパターニング工程の使用は、より複雑な設計のパターンを利用する従来のパターニング工程より、１つの個別のコア構造１４８から次に、より均一性を達成できる。
図１１，１２Ａを参照すると、追加処理に続く図９の構造が示されている。例えば上部導電性材料１５４は、個別のコア構造１４８（図１０）の上に形成されてもよい。上部導電性材料１５４は、底部の導電性材料１０６内に含まれた導電性材料と同じであっても、または異なってもよい。上部導電性材料１５４は、階段状の個別のフィーチャ１４４（図８）の上部個別フィーチャ部の上部表面の上を通過する長尺個別のフィーチャとして形成されてもよい。上部導電性材料１５４は、例えば底部の導電性材料１０６が長尺フィーチャとして形成される実施形態では、ベース材料１０４の上部表面に平行な平面内で底部の導電性材料１０６に垂直に位置合わせされてもよい。それぞれの上部導電性材料１５４は、長さＬｌとほぼ等しい上部の導電性フィーチャの長さを画定するためにパターニングされてもよい。同様に、それぞれの底部の導電性材料１０６は、幅Ｗｕとほぼ等しい下部の導電性フィーチャの幅を画定するために形成されてもよい。
図１〜１２Ａに示された実施形態は、長尺フィーチャとして形成された底部の導電性材料１０６を含むが、別の実施形態では、底部の導電性材料１０６は、図１２Ｂに示すように個別のフィーチャとして形成されてもよい。底部の導電性材料１０６のこのような個別のフィーチャは、長さＬｕとほぼ等しい底部の導電性材料の長さを画定してもよく、幅Ｗｕ（図１１）とほぼ等しい底部の導電性材料の幅を画定してもよい。このような実施形態は、下にあるトランジスタ選択デバイス（図示せず）と共に使用するように構成されてもよい。
したがって、メモリセルの形成方法が開示される。方法は前駆構造を基部の上に形成することを含む。前駆構造は、下部部分と、上部部分と、下部部分と上部部分との間に設けられた下部部分と、上部部分と、下部部分と上部部分との間に設けられた材料とを備える。また方法は、上部フィーチャの幅を画定する上部長尺フィーチャ部を形成するために上部をパターニングすることも含む。スペーサは、上部長尺フィーチャ上に形成されて、より広いフィーチャパターンを画定する。より広いフィーチャパターンは、材料および下部に転写されて下部長尺フィーチャ部を形成する。上部長尺フィーチャ部は、パターニングされて上部個別フィーチャ部を形成する。別のスペーサは、上部個別フィーチャ部の上に形成されて別のより広いフィーチャパターンを画定する。該別のより広いフィーチャパターンは、下部長尺フィーチャ部に転写されて下部個別フィーチャ部を形成する。
また図１３〜１８を参照すると、メモリセルの階段状のフィーチャ構造の形成方法が開示され、下部のより広い幅Ｗｌは、まずｘ軸に平行な前駆構造１００を通してパターニングされ、次いで上部のより狭い幅Ｗｕがｘ軸に平行にパターニングされる。しかし図１３に示すように、底部の導電性材料１０６は、図１のようにベース材料１０４の長さに沿うより、むしろベース材料１０４の幅に沿って位置合わせされた長尺フィーチャとして形成されてもよい。次いで個別のフィーチャ部は、得られる下部の離散部のより広い長さＬｌを画定するためにｙ軸に平行にパターニングし、次いで得られる上部の離散部のより狭い長さＬｕを画定するためにｙ軸に平行にパターニングすることによって形成される。やはり１つの軸に平行に向けられたパターニング処理の使用は製造工程の単純化を提供し、形成されたメモリセルコア構造のアレイに亘って個別の階段状のメモリセルコア構造に得られる均一性を向上させることができる。
図１３〜１８に示された実施形態に従って実行されたパターニング処理は、図１〜１２Ｂに関連して上に記載された技法と同じ技法、または異なる技法を使用して実行されてもよい。したがって、エッチング、例えばドライエッチング、またはイオンミリングを使用してもよく、材料、例えばスペーサまたは充填材料を同様に形成し平坦化してもよい。
図１３を参照すると、フィーチャの幅Ｗｌの広い下部長尺フィーチャパターンを画定するマスク２２２が、前駆構造１００（図１）の上部表面上に形成されてもよい。図１４に示すように、広い下部長尺フィーチャパターンは、前駆構造１００（図１）の上部部分１１６、下部部分１０８、および非磁性材料１１４を含む前駆構造１００（図１）を通してｘ軸に平行に転写されて、幅Ｗｌを有する長尺前駆フィーチャ２２６を含む構造２２４を形成してもよい。
図１５を参照すると、マスク２２８は、マスク２２２の構造から分離したマスク構造であってもよく、またはマスク２２２から由来してもよく、上部部分１１６、非磁性材料１１４、および下部部分１０８の残りの部分の上に形成されてもよい。マスク２２８はフィーチャの幅Ｗｕの狭い上部長尺フィーチャパターンを画定する。狭い上部長尺フィーチャパターンは、長尺前駆フィーチャ２２６、例えば別の磁性材料１１８の残りの部分を含む部分に、これもｘ軸に平行に転写されて、幅Ｗｌの下部長尺フィーチャ部および幅Ｗｕの上部長尺フィーチャ部を含む、階段状の長尺フィーチャ２３２を含む構造２３０を形成してもよい。狭い上部長尺フィーチャパターンは、例えばエッチング化学を非磁性材料１１４上の停止する様にに策定したエッチング工程を使用して、長尺前駆フィーチャ２２６の上部に転写されてもよい。マスク２２８は、マスク２２２の一部を除去することによりマスク２２２から生じて所望の幅Ｗｕを達成してもよい。
充填材料２３４は、構造２３０の空間内に形成され、図１６に示すように平坦化されてもよく、マスク２３６はその上に形成されたべつの広い下部長尺フィーチャパターンを画定する。別の広い下部長尺フィーチャパターンはフィーチャの長さＬｌを画定し、フィーチャの長さＬｌは幅Ｗｌとほぼ等しくてもよい。
図１７に示すように、別の幅広の下側長尺フィーチャパターンが、ベース材料１０４上に停止する、階段状長尺フィーチャ２３２を通じて、ｙ軸に対して平行に移動され得、これにより、階段状な個別のフィーチャ２４０を含む構造２３８が形成される。これらのフィーチャ２４０は、幅Ｗｌ（図１５）および長さＬｌを有する下部部分を含み、幅Ｗｕ（図１５）および長さＬｌを有する上部個別フィーチャ部を含む。
図１８に示すように、マスク２４２は、マスク２３６（図１６）と個別のマスク構造であってもよいし、あるいは、マスク２３６（図１６）から得られたものであってもよいし、マスク２４２は、上部部分１１６の残り部分上に形成され得る。マスク２４２は、別の狭い上部長尺フィーチャパターンをフィーチャ長さＬｕと共に画定する。フィーチャ長さＬｕは、長さＬｌよりも短い。別の狭い上部長尺フィーチャパターンを階段状な個別のフィーチャ２４０（図１７）の上部部分へ送ることにおり、階段状な個別のフィーチャ２４６を含む構造２４４を形成することができる。個別のフィーチャ２４６は、幅Ｗｌ（図１５）および長さＬｌの下部部分と、幅Ｗｕ（図１５）および長さＬｕの上部個別フィーチャ部とを含む。別の狭い上部長尺フィーチャパターンを、例えばエッチングプロセスを用いて、階段状な個別のフィーチャ２４０（図１７）の上部部分へ送ることができる。このエッチングプロセスにおいて用いられるエッチング化学構造は、非磁性材料１１４上において停止するように製剤される。マスク２４２は、マスク２３６の一部を除去して所望の長さＬｕを達成することにより、マスク２３６から得ることができる。
したがって、メモリセルを形成する方法が開示される。この方法は、マスク材料をパターニングして、軸に対して平行な長尺マスクフィーチャを形成することを含む。長尺マスクフィーチャを軸に垂直にパターニングすることにより、上部フィーチャ幅および上部フィーチャ長さを画定する個別のマスクパターンを画定する。個別のマスクパターンを非磁性材料および別の磁性材料上に配置された磁性材料へ送って、上部フィーチャ幅および上部フィーチャ長さを有する上側の個別のフィーチャを形成する。スペーサを上側の個別のフィーチャの側壁上に形成して、下部フィーチャ幅および下部フィーチャ長さを画定するより広いフィーチャパターンを画定する。より広い個別のフィーチャパターンを非磁性材料および別の磁性材料へ送って、下部フィーチャ幅および下部フィーチャ長さを有する下部個別フィーチャを画定する。上側の個別のフィーチャは、下部個別フィーチャ上に配置される。
図１９〜図２３を参照すると、一つの方法も開示される。この方法においては、マスク材料を先ずｘ軸に平行にパターニングした後、ｙ軸に平行にパターニングし、その後、画定されたマスクパターンを前駆構造、（例えば、前駆構造１００（図１））の上部部分１１６へ送る。しかし、図１の前駆構造１００と対照的に、底部の導電性材料１０６を、ベース材料１０４の（長さではなく）幅に沿って位置合わせされた長尺フィーチャとして形成することができる。スペーサは、より広い個別のフィーチャパターンを画定するように形成される。その後、より広い個別のフィーチャパターンを非磁性材料１１４および前駆構造１００の下部部分１０８へ送って、階段状な個別のフィーチャ構造のアレイを形成する。
図１９〜図２３に示す実施形態に従って行われるパターニング処理は、図１〜図１２Ｂ，図１３〜図１８に関して上記した技術と同じかまたは異なる技術を用いて行うことができる。したがって、エッチング（例えば、ドライエッチングまたはイオンミリング）を用いることができ、材料（例えば、スペーサおよび充填材料）を同様に形成および平坦化することができる。
図１９に示すように、マスク３２２を前駆構造１００（図１）上に形成し、ｘ軸に平行にパターニングして、狭い上部長尺フィーチャパターンをフィーチャ幅Ｗｕと共に画定することができる。その後、マスク３２２を図２０に示すようにｙ軸に平行にパターニングして、フィーチャ幅Ｗｕおよびフィーチャ長さＬｕを有する個別のマスクフィーチャ３２４の狭い上側の個別のフィーチャパターンを画定することができる。
図２１に示すように、狭い上側の個別のフィーチャパターンを前駆構造１００（図１）の上部部分１１６へ送って、上部個別フィーチャ部３２８を含む構造３２６を形成することができる。したがって、前駆構造１００（図１）の別の磁性材料１１８を、幅Ｗｕおよび長さＬｕを有する個別の領域内において非磁性材料１１４の未だ画定されていない領域上にパターニングする。
図２２に示すように、スペーサ３３０は、スペーサ１２８（図３）またはスペーサ１２８‘（図７）と同じ材料または異なる材料から形成され得る。スペーサ３３０を上側の個別のフィーチャの側壁部３２８（図２１）上に等角的に形成することにより、幅広の下部個別フィーチャパターンをフィーチャ幅Ｗｌおよびフィーチャ長さＬｌと共に画定することができる。
図２３に示すように、幅広の下部個別フィーチャパターンを非磁性材料１１４および前駆構造１００（図１）の下部部分１０８へ送ることにより、階段状な個別のフィーチャ３３４を含む構造３３２へ形成ことができる。一部の実施形態において、スペーサ３３０が除去され得る。他の実施形態において、作製の完了前にスペーサ３３０は除去されない。
したがって、メモリセルを形成する方法が開示される。この方法は、前駆構造をｘ軸に平行にパターニングすることであって、前駆構造は、下部部分と、上部部分と、下部部分と上部部分との間の非磁性材料とを含み、長尺の階段状フィーチャ構造を形成し、長尺の階段状フィーチャ構造は、下部フィーチャ幅を画定する下部長尺フィーチャ部と、下部フィーチャ幅よりも短い上部フィーチャ幅を画定する上部長尺フィーチャ部を含む、ことを含む。この方法はまた、長尺の階段状フィーチャ構造をｘ軸に略垂直なｙ軸に平行にパターニングして、上部個別フィーチャ部を含む、少なくとも部分的に個別の階段状フィーチャ構造を形成することを含む。
また、磁気メモリセルを形成する方法が開示される。この方法は、磁性材料の少なくとも１つの部分を前駆構造の上部部分から選択的に除去して、上部長尺フィーチャ部を形成することを含む。この上部長尺フィーチャ部は、磁性材料をベース材料上の別の磁性材料から分離する非磁性材料上に支持された磁性材料の残り部分を含む。上部長尺フィーチャ部は、上部フィーチャ幅を画定する。非磁性材料の少なくとも１つの部分および別の磁性材料の少なくとも１つの部分を選択的に除去して、下部長尺フィーチャ部を上部長尺フィーチャ部とベース材料との間に形成する。下部長尺フィーチャ部は、非磁性材料の残りの部分および別の磁性材料の残りの部分を含む。上部長尺フィーチャ部からの磁性材料の少なくとも１つの他の部分を選択的に除去して、上部個別フィーチャ部を形成する。この上部個別フィーチャ部は、磁性材料の別の残りの部分をベース材料上の別の磁性材料の残りの部分から分離する非磁性材料の残りの部分上に支持された磁性材料の別の残りの部分を含む。非磁性材料の少なくとも１つの他の部分および別の磁性材料の少なくとも１つの他の部分を下部長尺フィーチャ部から選択的に除去して、下部個別フィーチャ下部個別フィーチャ部を形成する。この下部個別フィーチャ下部個別フィーチャ部は、非磁性材料の別の残りの部分および別の磁性材料の別の残りの部分を含む。
図２４〜図２９を参照すると、下部長尺フィーチャ部および上部個別フィーチャ部を含む磁気メモリセルの階段状フィーチャ構造を形成する方法が開示される。図２の構造１２４は、上記したように形成され得、マスク１２２（図２）が除去され、図２４に示すように、充填材料４３４を用いて残留空間を充填する。しかし、やはり図２４に示すように、底部の導電性材料１０６は、ベース材料１０４の（長さではなく）幅に沿って位置合わせされた長尺フィーチャとして形成され得る。別の狭い上部長尺フィーチャパターンを画定するマスク１３６は、この構造上に形成され得、別の狭い上部長尺フィーチャパターンを構造１２４（図２）の上部長尺フィーチャ１２６（図２）へ送る。マスク１３６を充填構造上に形成する前にマスク１２２（図２）を取り除いてして、図２５に示すように、上部個別フィーチャ部４４０を含む構造４３８を形成することができる。
図２６に示すように、スペーサ１２８′を上側の個別のフィーチャの側壁部４４０（図２５）上に形成して、別の幅広の下側長尺フィーチャパターンを画定することができる。この別の幅広の下側長尺フィーチャパターンを、図２７に示すように非磁性材料１１４の残り部分および下部部分１０８へ送って、階段状フィーチャ構造４４４を含む構造４４２を形成することができる。階段状フィーチャ構造４４４は、図２８，図２９に示すように、下部長尺フィーチャ部および上部個別フィーチャ部を充填材料４３４の残りの部分と共に含む。図２６，図２７においては、マスク１３６（図２５）がいまだ上部個別フィーチャ部４４０（図２５）上に配置されている様子を図示していないが、スペーサ１２８′を形成し、別の幅広の下側長尺フィーチャパターンを非磁性材料１１４の残り部分および下部部分１０８へ送る前にマスク１３６（図２５）を除去しなくてもよいことが企図される。
一部の実施形態において、充填材料４３４の残りの部分ならびにスペーサ１２８，１２８′は、さらなる処理前に除去されない。このような実施形態において、充填材料１４６を構造中の空間を充填した後、図２８に示すように後続処理を行う。他の実施形態において、充填材料４３４の残りの部分ならびにスペーサ１２８，１２８′を除去した後、さらなる処理を行う。
充填材料４３４の残りの部分ならびにスペーサ１２８，１２８′を除去した後、後続処理時においてまたはひとえに例示の容易化のために、図２９は、階段状フィーチャ構造４５０を含む最終構造４４８を示す。階段状フィーチャ構造４５０は、長さＬｌの長尺フィーチャ長さ（図２７）を有する長尺フィーチャと、それぞれ個別のフィーチャ長さＬｕおよび個別のフィーチャ幅Ｗｕを有する、長尺フィーチャ上に配置された複数の個別のフィーチャとを備える。したがって、最終構造４４８の長尺フィーチャは、いずれも長さＬｌ（図２７）を有する磁性材料１１０および非磁性材料１１４を含む。個別のフィーチャはそれぞれ、別の磁性材料１１８を含む。別の磁性材料１１８の個別の領域は、ＳＴＴ−ＭＲＡＭセルの自由領域４５２を形成し、磁性材料１１０の長尺領域は、ＳＴＴ−ＭＲＡＭセルアレイの固定領域４５４を形成する。
したがって、磁気メモリセル構造のアレイが開示される。このアレイは、長尺フィーチャ長さを画定する少なくとも１つの長尺フィーチャを含む。少なくとも１つの長尺フィーチャは、ベース材料上の長尺フィーチャ長さを有する磁性材料を含む。少なくとも１つの長尺フィーチャはまた、磁性材料上の長尺フィーチャ長さを有する非磁性材料を含む。アレイはまた、複数の個別のフィーチャを含む。これら複数の個別のフィーチャはそれぞれ、長尺フィーチャ長さよりも短い個別のフィーチャ長さを画定する。複数の個別のフィーチャの各個別のフィーチャは、別の磁性材料を含む。複数の個別のフィーチャは、少なくとも１つの長尺フィーチャ上に配置される。
図３０〜３２を参照すると、図２８に示すように、充填材料４３４の残りの部分、スペーサ１２８，１２８′および充填材料１４６を用いた階段状フィーチャ構造４４８（図２９）のさらなる処理は、図１１，図１２Ｂについて上記したように、上側の導電性材料１５４の形成を含み得る。しかし、上側の導電性材料１５４は、ｘ軸に平行にかつ底部の導電性材料１０６の長尺フィーチャに垂直に位置合わせされ得る。本実施形態の上側の導電性材料１５４は、磁性材料１１０の下側長尺領域へ垂直に配置され得る。
図３３を参照すると、一部の実施形態において、方法は、階段状フィーチャ構造（例えば、図２８の構造）上への選択デバイス５５０の形成を含み得る。図２８，図２９の構造は、選択デバイス（例えば、選択デバイス５５０）との協働に適切に用いられ得ることが企図される。例えば、選択デバイス５５０は、オボニック閾値スイッチ（ＯＴＳ）を含み得る。選択デバイス５５０の材料は、初期前駆構造（例えば、前駆構造１００（図１））の一部として形成され得、その内部の材料が、前駆構造１００（図１）の上部部分１１６と共にパターニングされる。したがって、その結果得られる選択デバイス５５０は、図３３に示すように上側の個別のフィーチャのフィーチャ長さに整合するフィーチャ長さＬｕを有し得る。充填材料５５２は、隣接する選択デバイス５５０間の空間を充填し得る。
また、長尺フィーチャ部を含む磁気メモリセル構造も開示される。この長尺フィーチャ部は、固定垂直磁気方位を示す磁性材料の領域を含む。長尺フィーチャ部上の個別のフィーチャ部は、切り替え可能な垂直磁気方位を示す磁性材料の別の領域を含む。別の材料が、磁性材料の領域と磁性材料の別の領域との間に配置される。
本開示は、その実行において多様な改変例および代替形態が可能であるが、例示を目的として特定の実施形態を図面中に図示し、本明細書中に記載した。しかし、本開示は、開示の特定の形態に限定されることを意図しない。すなわち、本開示は、以下の添付の特許請求の範囲およびその法的な均等物によって定義される本開示の範囲内に含まれる全ての改変例、組み合わせ、均等例、変更例および代替例を包含する。

Claims (20)

  1. メモリセルを形成する方法であって、
    前駆構造を１つの軸に平行にかつ別の軸に平行にパターニングして、個別の階段状フィーチャ構造を少なくとも部分的に形成することを含み、前記個別の階段状フィーチャ構造は、下部フィーチャ幅よりも短い上部フィーチャ幅を画定する上部個別フィーチャ部を含み、前記前駆構造は、下部部分と、上部部分と、前記下部部分と前記上部部分との間に設けられた材料とを含む、方法。
  2. 前駆構造を１つの軸に平行にかつ別の軸に平行にパターニングすることは、
    前記前駆構造を前記軸に平行にパターニングして長尺の階段状フィーチャ構造を形成することであって、前記長尺の階段状フィーチャ構造は、前記下部フィーチャ幅を画定する下部長尺フィーチャ部と、前記下部フィーチャ幅よりも短い前記上部フィーチャ幅を画定する上部長尺フィーチャ部とを含むことと、
    前記長尺の階段状フィーチャ構造を前記別の軸に平行にパターニングして、前記上部個別フィーチャ部を含む前記少なくとも部分的に個別の階段状フィーチャ構造を形成することと
    を含む、請求項１に記載の方法。
  3. 前記前駆構造を前記軸に平行にパターニングすることは、前記材料および前記前駆構造の前記下部部分を前記軸に平行にエッチングして前記下部長尺フィーチャ部を形成することをさらに含む、請求項２に記載の方法。
  4. 前記長尺の階段状フィーチャ構造を別の軸に平行にパターニングすることは、前記材料を貫通してエッチングすることなく、前記上部長尺フィーチャ部を前記別の軸に平行にエッチングすることを含む、請求項３に記載の方法。
  5. 前記長尺の階段状フィーチャ構造を前記別の軸に平行にパターニングすることは、前記材料および前記下部長尺フィーチャ部を前記別の軸に平行にエッチングして、個別の階段状フィーチャ構造を形成することをさらに含み、前記個別の階段状フィーチャ構造は、前記上部個別フィーチャ部および下部個別フィーチャ下部個別フィーチャ部を含み、前記上部個別フィーチャ部は前記上部フィーチャ幅を有し、前記下部個別フィーチャ下部個別フィーチャ部は前記下部フィーチャ幅を有する、請求項４に記載の方法。
  6. 前記前駆構造を前記軸に平行にパターニングすることは、
    前記上部部分、前記材料、および前記前駆構造の前記下部部分を前記軸に平行にエッチングして、前記下部フィーチャ幅を画定する長尺の前駆フィーチャを形成することと、
    前記長尺の前駆フィーチャの上部部分を前記軸に平行にエッチングして前記長尺の階段状フィーチャ構造を形成することであって、前記長尺の階段状フィーチャ構造は、前記下部長尺フィーチャ部および前記上部長尺フィーチャ部を含むことと
    を含む、請求項２に記載の方法。
  7. 前記長尺の階段状フィーチャ構造を前記別の軸に平行にパターニングすることは、
    前記長尺の階段状フィーチャ構造をベース材料までエッチングして、下部フィーチャ長さを画定する個別の前駆フィーチャを形成することと、
    前記個別の前駆フィーチャの上部部分を前記材料までエッチングして、前記上部個別フィーチャ部及び前記下部個別フィーチャ部を含む前記少なくとも部分的に個別の階段状フィーチャ構造を形成することであって、前記上部個別フィーチャ部は、前記上部フィーチャ幅および上部フィーチャ長さを有し、前記下部個別フィーチャ下部個別フィーチャ部は、前記下部フィーチャ幅および前記下部フィーチャ長さを有することと
    を含む、請求項６に記載の方法。
  8. 前記前駆構造を前記軸に平行にパターニングすることは、
    前記上部部分をパターニングして、前記上部フィーチャ幅を画定する前記上部長尺フィーチャ部を形成することと、
    前記上部長尺フィーチャ部の上にスペーサを形成して、より広いフィーチャパターンを画定することと、
    前記より広いフィーチャパターンを前記材料および前記下部部分へ送って、前記下部長尺フィーチャ部を形成することと
    を含み、
    前記長尺の階段状フィーチャ構造を前記別の軸に平行にパターニングすることは、
    前記上部長尺フィーチャ部をパターニングして、前記上部個別フィーチャ部を形成することと、
    前記下部個別フィーチャ部の上に別のスペーサを形成して、別のより広いフィーチャパターンを画定することと、
    前記別のより広いフィーチャパターンを前記下部長尺フィーチャ部へ送って、下部個別フィーチャ下部個別フィーチャ部を形成することと、
    を含む、
    請求項２に記載の方法。
  9. 前記上部長尺フィーチャ部をパターニングすることは、前記上部長尺フィーチャ部をパターニングして、前記上部個別フィーチャ部を形成することを含み、前記上部個別フィーチャ部は、磁気メモリセルの自由領域を含み、
    前記別のより広いフィーチャパターンを前記下部長尺フィーチャ部へ送ることは、前記別のより広いフィーチャパターンを前記下部長尺フィーチャ部へ送って前記下部個別フィーチャ下部個別フィーチャ部を形成することを含み、前記下部個別フィーチャ下部は、前記磁気メモリセルの固定領域を含む、
    請求項８に記載の方法。
  10. マスク材料をパターニングして、長尺マスクフィーチャを前記軸に平行に形成することと、
    前記長尺マスクフィーチャを前記別の軸に平行にパターニングして、前記上部フィーチャ幅および上部フィーチャ長さを画定する個別のマスクパターンを画定することであって、前記別の軸は、前記軸に略垂直であることと
    をさらに含む、請求項１に記載の方法。
  11. 前駆構造を１つの軸に平行にかつ別の軸に平行にパターニングすることは、
    前記個別のマスクパターンを前記上部部分へ送って前記上部個別フィーチャ部を形成することであって、前記上部個別フィーチャ部は、前記上部フィーチャ幅を画定しかつ上部フィーチャ長さを画定することと、
    前記上側の個別のフィーチャの側壁部の上にスペーサを形成して、より広い個別のフィーチャパターンを画定することであって、前記より広い個別のフィーチャパターンは、前記下部フィーチャ幅および下部フィーチャ長さを画定することと、
    前記より広い個別のフィーチャパターンを前記材料および前記下部部分へ送って、下部個別フィーチャ下部個別フィーチャ部を形成することであって、前記下部個別フィーチャ下部個別フィーチャ部は、前記下部フィーチャ幅および前記下部フィーチャ長さを有し、前記上側の個別のフィーチャは前記下部個別フィーチャ上に配置されることと、
    を含む、請求項１０に記載の方法。
  12. 前記前駆構造をベース材料上に形成することをさらに含み、前記上部部分は磁性材料を含み、前記下部部分は別の磁性材料を含み、前記下部部分と前記上部部分との間に設けられた材料は非磁性材料を含む、請求項１〜１１のいずれか１項に記載の方法。
  13. 前記前駆構造をベース材料上に形成することをさらに含み、前記上部部分は磁性材料を含み、前記下部部分は別の磁性材料を含み、前記下部部分と前記上部部分との間の前記材料は非磁性材料を含み、
    前駆構造を１つの軸に平行にかつ別の軸に平行にパターニングすることは、
    前記磁性材料の少なくとも１つの部分を前記前駆構造の前記上部部分から選択的に除去して、上部長尺フィーチャ部を形成することであって、前記上部長尺フィーチャ部は、前記磁性材料を前記ベース材料上の前記別の磁性材料から分離する前記非磁性材料上に支持された前記磁性材料の残りの部分を含み、前記上部長尺フィーチャ部は前記上部フィーチャ幅を画定することと、
    前記非磁性材料の少なくとも１つの部分および前記別の磁性材料の少なくとも１つの部分を選択的に除去して、前記上部長尺フィーチャ部と前記ベース材料との間に下部長尺フィーチャ部を形成することであって、前記下部長尺フィーチャ部は、前記非磁性材料の残りの部分および前記別の磁性材料の残りの部分を含むことと、
    前記磁性材料の少なくとも１つの他の部分を前記上部長尺フィーチャ部から選択的に除去して、前記上部個別フィーチャ部を形成することであって、前記上部個別フィーチャ部は、前記磁性材料の前記別の残りの部分を前記ベース材料上の前記別の磁性材料の前記残りの部分から分離する前記非磁性材料の前記残りの部分上に支持された前記磁性材料の別の残りの部分を含むことと、
    前記非磁性材料の少なくとも１つの他の部分および前記別の磁性材料の少なくとも１つの他の部分を前記下部長尺フィーチャ部から選択的に除去して、下部個別フィーチャ下部個別フィーチャ部を形成することであって、前記下部個別フィーチャ下部個別フィーチャ部は、前記非磁性材料の別の残りの部分および前記別の磁性材料の別の残りの部分を含むことと
    を含む、請求項１に記載の方法。
  14. 前記磁性材料の少なくとも１つの部分を前記前駆構造の前記上部部分から選択的に除去することは、イオンビームを前記軸に平行に方向付けるイオンミリング装置により、前記磁性材料の少なくとも１つの部分を前記前駆構造の前記上部部分から選択的に除去することを含み、
    前記非磁性材料の少なくとも１つの部分および前記別の磁性材料の少なくとも１つの部分を選択的に除去することは、前記イオンビームを前記軸に平行に方向付けるイオンミリング装置により、前記非磁性材料の少なくとも１つの部分および前記別の磁性材料の少なくとも１つの部分を選択的に除去することを含み、
    前記磁性材料の少なくとも１つの他の部分を前記上部長尺フィーチャ部から選択的に除去することは、前記イオンビームを前記別の軸に平行に方向付ける前記イオンミリング装置により、前記磁性材料の少なくとも１つの他の部分を前記上部長尺フィーチャから選択的に除去することを含み、前記別の軸は、前記軸に略垂直であり、
    前記非磁性材料の少なくとも１つの他の部分および前記別の磁性材料の少なくとも１つの他の部分を前記下部長尺フィーチャ部から選択的に除去することは、前記イオンビームを前記別の軸に平行に方向付ける前記イオンミリング装置により、前記非磁性材料の少なくとも１つの他の部分および前記別の磁性材料の少なくとも１つの他の部分を前記下部長尺フィーチャ部から選択的に除去することを含む、
    請求項１３に記載の方法。
  15. 半導体デバイスであって、
    少なくとも１つのメモリセルを備え、前記少なくとも１つのメモリセルは、
    固定垂直磁気方位を示す磁性材料の領域を含む長尺フィーチャ部と、
    前記長尺フィーチャ部上の個別のフィーチャ部であって、前記個別のフィーチャ部は、切り替え可能な垂直磁気方位を示す磁性材料の別の領域を含む、個別のフィーチャ部と、
    前記磁性材料の領域と前記磁性材料の別の領域との間に配置された別の材料と
    を含む、半導体デバイス。
  16. 前記少なくとも１つのメモリセルは、アレイ状の複数のメモリセルを含み、前記アレイは、
    前記長尺フィーチャ部であって、
    前記固定垂直磁気方位を示す前記磁性材料の領域と、
    前記磁性材料の領域と前記磁性材料の別の領域との間に設けられた前記別の材料であって、前記別の材料は非磁性材料を含む、前記別の材料と、
    を含む、前記長尺フィーチャ部と、
    前記切り替え可能な垂直磁気方位を示す前記磁性材料の別の領域を含む複数の前記個別のフィーチャ部であって、前記複数の個別のフィーチャ部の少なくとも１つの個別のフィーチャ部は、前記長尺フィーチャ部によって画定された長尺フィーチャ長さよりも短い個別のフィーチャ長さを画定し、前記複数の個別のフィーチャ部は前記長尺フィーチャ部の上に配置される、前記個別のフィーチャ部と
    を含む、請求項１５に記載の半導体デバイス。
  17. 前記複数の個別のフィーチャ部の前記個別のフィーチャ部のうち少なくとも１つの上の少なくとも１つの選択デバイス構造をさらに含む、請求項１６に記載の半導体デバイス。
  18. 前記長尺フィーチャの下に存在し前記長尺フィーチャ部と位置合わせされた底部の導電性材料と、
    前記複数の個別のフィーチャ部の上に設けられかつ前記長尺フィーチャ部に垂直に位置合わせされた上側の導電性材料と
    をさらに含む、請求項１６に記載の半導体デバイス。
  19. 前記長尺フィーチャ部の下に配置された個別の導電性フィーチャをさらに含む、請求項１５〜１８のいずれか１項に記載の半導体デバイス。
  20. 前記長尺フィーチャ部の下に配置された長尺導電性フィーチャをさらに含む、請求項１５〜１８のいずれか１項に記載の半導体デバイス。
JP2015531982A 2012-09-13 2013-09-06 メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造 Active JP6086983B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/614,212 2012-09-13
US13/614,212 US9373775B2 (en) 2012-09-13 2012-09-13 Methods of forming magnetic memory cells
PCT/US2013/058632 WO2014042995A1 (en) 2012-09-13 2013-09-06 Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures

Publications (2)

Publication Number Publication Date
JP2015532013A true JP2015532013A (ja) 2015-11-05
JP6086983B2 JP6086983B2 (ja) 2017-03-01

Family

ID=50232409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015531982A Active JP6086983B2 (ja) 2012-09-13 2013-09-06 メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造

Country Status (7)

Country Link
US (2) US9373775B2 (ja)
EP (2) EP3693998B1 (ja)
JP (1) JP6086983B2 (ja)
KR (2) KR101872176B1 (ja)
CN (1) CN104718614B (ja)
TW (1) TWI542052B (ja)
WO (1) WO2014042995A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
US11776603B2 (en) 2020-09-18 2023-10-03 Kioxia Corporation Magnetoresistance memory device and method of manufacturing magnetoresistance memory device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9779955B2 (en) * 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
KR102494102B1 (ko) * 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
EP3676884B1 (en) 2017-08-29 2021-11-10 Everspin Technologies, Inc. Method of etching magnetoresistive stack
JP6581634B2 (ja) * 2017-09-20 2019-09-25 株式会社東芝 磁気記憶装置
EP3506359A1 (en) * 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
JP2022522419A (ja) 2019-02-28 2022-04-19 ラム リサーチ コーポレーション 側壁洗浄によるイオンビームエッチング
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
KR102710324B1 (ko) 2019-10-01 2024-09-27 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
CN112820821A (zh) * 2019-11-15 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195251A (ja) * 1998-12-28 2000-07-14 Yamaha Corp 磁気抵抗ランダムアクセスメモリ
JP2003197872A (ja) * 2001-12-26 2003-07-11 Canon Inc 磁気抵抗効果膜を用いたメモリ
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法
WO2004032237A1 (ja) * 2002-10-02 2004-04-15 Nec Corporation 磁性メモリ及びその製造方法
US20060131629A1 (en) * 2004-12-22 2006-06-22 Yoshiaki Fukuzumi Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
JP2007103692A (ja) * 2005-10-05 2007-04-19 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法
US20070181964A1 (en) * 2006-02-08 2007-08-09 Sony Corporation Magnetic memory, a method of manufacturing the same, and semiconductor integrated circuit apparatus
WO2008146610A1 (ja) * 2007-05-28 2008-12-04 Nec Corporation 磁性体記憶装置
US20100259960A1 (en) * 2009-04-08 2010-10-14 George Samachisa Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US6682943B2 (en) 2001-04-27 2004-01-27 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
JP5201539B2 (ja) * 2007-03-29 2013-06-05 日本電気株式会社 磁気ランダムアクセスメモリ
US8133745B2 (en) 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US8394683B2 (en) * 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US20110076784A1 (en) 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP5767925B2 (ja) * 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8823117B2 (en) * 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195251A (ja) * 1998-12-28 2000-07-14 Yamaha Corp 磁気抵抗ランダムアクセスメモリ
JP2003197872A (ja) * 2001-12-26 2003-07-11 Canon Inc 磁気抵抗効果膜を用いたメモリ
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法
US20040095813A1 (en) * 2002-08-07 2004-05-20 Keiji Hosotani Semiconductor integrated circuit device and method of manufacturing the same
WO2004032237A1 (ja) * 2002-10-02 2004-04-15 Nec Corporation 磁性メモリ及びその製造方法
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US20060261425A1 (en) * 2002-10-02 2006-11-23 Nec Corporation Magnetic memory and method of manufacturing the memory
US20060131629A1 (en) * 2004-12-22 2006-06-22 Yoshiaki Fukuzumi Magnetic random access memory having magnetoresistive element with nonmagnetic metal layer
JP2006179701A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
JP2007103692A (ja) * 2005-10-05 2007-04-19 Nec Corp 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気メモリセルの製造方法
US20070181964A1 (en) * 2006-02-08 2007-08-09 Sony Corporation Magnetic memory, a method of manufacturing the same, and semiconductor integrated circuit apparatus
JP2007214229A (ja) * 2006-02-08 2007-08-23 Sony Corp 磁気記憶装置、磁気記憶装置の製造方法および半導体集積回路装置
WO2008146610A1 (ja) * 2007-05-28 2008-12-04 Nec Corporation 磁性体記憶装置
US20100173173A1 (en) * 2007-05-28 2010-07-08 Yuukou Katou Magnetic storage device
US20100259960A1 (en) * 2009-04-08 2010-10-14 George Samachisa Three-Dimensional Array of Re-Programmable Non-Volatile Memory Elements Having Vertical Bit Lines
WO2010117911A2 (en) * 2009-04-08 2010-10-14 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
JP2012523647A (ja) * 2009-04-08 2012-10-04 サンディスク スリーディー，エルエルシー 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US20110235217A1 (en) * 2010-03-29 2011-09-29 Qualcomm Incorporated Fabricating A Magnetic Tunnel Junction Storage Element
WO2011123357A1 (en) * 2010-03-29 2011-10-06 Qualcomm Incorporated Magnetic tunnel junction storage element and method of fabricating the same
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム，インコーポレイテッド 磁気トンネル接合記憶素子の製造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
US11776603B2 (en) 2020-09-18 2023-10-03 Kioxia Corporation Magnetoresistance memory device and method of manufacturing magnetoresistance memory device

Also Published As

Publication number Publication date
CN104718614A (zh) 2015-06-17
EP3693998A1 (en) 2020-08-12
US10164168B2 (en) 2018-12-25
US20140070342A1 (en) 2014-03-13
TWI542052B (zh) 2016-07-11
WO2014042995A1 (en) 2014-03-20
CN104718614B (zh) 2017-11-10
EP2896066A1 (en) 2015-07-22
KR101872176B1 (ko) 2018-06-27
TW201424068A (zh) 2014-06-16
EP3693998B1 (en) 2022-11-30
KR20150052227A (ko) 2015-05-13
US20160308117A1 (en) 2016-10-20
EP2896066A4 (en) 2016-08-03
KR20170092715A (ko) 2017-08-11
EP2896066B1 (en) 2020-04-08
JP6086983B2 (ja) 2017-03-01
US9373775B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
JP6086983B2 (ja) メモリセルおよび磁気メモリセル構造のアレイの形成方法、ならびに関連するメモリセルおよびメモリセル構造
EP2862173B1 (en) Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US11950514B2 (en) Confined cell structures and methods of forming confined cell structures
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
US9553257B1 (en) Linear MRAM device with a self-aligned bottom contact
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10186551B1 (en) Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
US20210090626A1 (en) Integration of epitaxially grown channel selector with two terminal resistive switching memory element
US10868236B2 (en) Method for manufacturing reduced pitch magnetic random access memory pillar
US20220102427A1 (en) Variable resistance memory device
KR20180027711A (ko) 자기 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170131

R150 Certificate of patent or registration of utility model

Ref document number: 6086983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250