CN104718614A - 形成存储器单元和磁性存储器单元结构的阵列的方法,以及相关的存储器单元和存储器单元结构 - Google Patents

形成存储器单元和磁性存储器单元结构的阵列的方法,以及相关的存储器单元和存储器单元结构 Download PDF

Info

Publication number
CN104718614A
CN104718614A CN201380053573.4A CN201380053573A CN104718614A CN 104718614 A CN104718614 A CN 104718614A CN 201380053573 A CN201380053573 A CN 201380053573A CN 104718614 A CN104718614 A CN 104718614A
Authority
CN
China
Prior art keywords
section
features
another
discrete
magnetic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380053573.4A
Other languages
English (en)
Other versions
CN104718614B (zh
Inventor
古尔特杰·S·桑胡
维托·库拉
韦恩·I·肯尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104718614A publication Critical patent/CN104718614A/zh
Application granted granted Critical
Publication of CN104718614B publication Critical patent/CN104718614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示形成存储器单元、磁性存储器单元结构和磁性存储器单元结构的阵列的方法。所述方法的实施例包括图案化前驱物结构以形成阶式结构，所述阶式结构至少包括上部离散特征区段和下部特征区段，所述下部特征区段具有比所述上部离散特征区段宽的宽度、长度或两者。所述方法使用沿第一轴线(例如，x轴)和接着沿垂直于或大约垂直于所述第一轴线的第二轴线(例如，y轴)导引的图案化动作。所述图案化动作因此可允许甚至在低于大约30纳米的尺寸下在多个所形成的相邻单元芯结构之间仍实现较好均匀性。本发明还揭示磁性存储器结构和存储器单元阵列。

Description

形成存储器单元和磁性存储器单元结构的阵列的方法,以及相关的存储器单元和存储器单元结构
优先权主张
本申请案主张2012年9月13日申请的标题为“形成存储器单元和磁性存储器单元结构的阵列的方法，以及相关的存储器单元和存储器单元结构(METHODS OFFORMING MEMORY CELLS AND ARRAYS OF MAGNETIC MEMORY CELLSTRUCTURES，AND RELATED MEMORY CELLS AND MEMORY CELLSTRUCTURES)”的第13/614,212号美国专利申请案的申请日期的权利。
技术领域
本发明在各种实施例中大体来说涉及存储器装置设计和制造的领域。更特定来说，本发明涉及具有阶式结构(即，所具有的一部分界定比另一部分小的周边的结构)的存储器单元的设计和制造。
背景技术
磁性随机存取存储器(MRAM)为基于磁阻的非易失性计算机存储器技术。一种类型的MRAM单元为自旋力矩转移MRAM(STT-MRAM)单元。常规STT-MRAM单元包括由衬底支撑的磁性单元芯。磁性单元芯包括至少两个磁性区域(例如，“固定区域”和“自由区域”)，其中一非磁性区域在两个磁性区域中间。STT-MRAM单元可经配置以在固定区域和自由区域两者中展现垂直磁性定向，或可经配置以在固定区域和自由区域两者中展现水平磁性定向。固定区域具有固定磁性定向，而自由区域具有可在单元操作期间在“平行”配置与“反平行”配置之间切换的磁性定向，在“平行”配置中，固定区域的磁性定向和自由区域的磁性定向在同一方向(例如，分别为北和北、东和东、南和南，或西和西)上导引，在“反平行”配置中，固定区域的磁性定向和自由区域的磁性定向在相反方向(例如，分别为北和南、东和西、南和北，或西和东)上导引。在平行配置中，STT-MRAM单元展现跨越磁阻元件(即，固定区域和自由区域)的较低电阻。可将此相对低电阻状态定义为MRAM单元的“0”状态。在反平行配置中，STT-MRAM单元展现跨越磁阻元件(即，固定区域和自由区域)的较高电阻。可将此相对高电阻状态定义为MRAM单元的“1”状态。自由区域的磁性定向和跨越磁阻元件的所得高或低电阻状态的切换实现常规MRAM单元的写入和读取操作。
用于形成STT-MRAM单元结构的常规制造方法可包括从堆叠材料的前驱物结构选择性地移除材料。待移除的材料可包括具有相对高原子量的元素，此可对常规干式蚀刻工艺期间的易失提出挑战。另外，可不合需要地将经易失的元素再沉积于正经蚀刻的结构上，而非在蚀刻工艺期间完全移除。再另外，随着STT-MRAM单元结构的尺寸减小(例如)至约三十纳米以下以便增加晶片上的装置密度，在制造期间在STT-MRAM单元的结构中实现均匀性可提出挑战。
发明内容
揭示一种形成存储器单元的方法。所述方法包含在基底上形成前驱物结构。所述前驱物结构包含下部区段、上部区段，和在所述下部区段与所述上部区段之间的材料。所述上部区段经图案化以形成界定上部特征宽度的上部伸长特征区段。间隔物形成于所述上部伸长特征区段上以界定较宽特征图案。所述较宽特征图案经转印到所述材料和所述下部区段以形成下部伸长特征区段。所述上部伸长特征区段经图案化以形成上部离散特征区段。另一间隔物形成于所述上部离散特征区段上以界定另一较宽特征图案。所述另一较宽特征图案经转印到所述下部伸长特征区段以形成下部离散特征区段。
还揭示一种形成存储器单元的方法，在所述方法中，前驱物结构平行于x轴而图案化以形成伸长阶式特征结构。所述前驱物结构包含下部区段、上部区段，和在所述下部区段与所述上部区段之间的非磁性材料。所述伸长阶式特征结构包含界定下部特征宽度的下部伸长特征区段和界定上部特征宽度的上部伸长特征区段。所述上部特征宽度小于所述下部特征宽度。所述伸长阶式特征结构平行于大约垂直于所述x轴的y轴而图案化以形成包含上部离散特征区段的至少部分离散阶式特征结构。
此外，揭示一种形成存储器单元的方法，在所述方法中，掩模材料经图案化以形成平行于轴线的伸长掩模特征。所述伸长掩模特征垂直于所述轴线而图案化以界定离散掩模图案，所述离散掩模图案界定上部特征宽度和上部特征长度。所述离散掩模图案经转印到安置于非磁性材料和另一磁性材料上的磁性材料以形成具有所述上部特征宽度和所述上部特征长度的上部离散特征。间隔物形成于所述上部离散特征的侧壁上以界定较宽离散特征图案，所述较宽离散特征图案界定下部特征宽度和下部特征长度。所述较宽离散特征图案经转印到所述非磁性材料和所述另一磁性材料以形成具有所述下部特征宽度和所述下部特征长度的下部离散特征。所述上部离散特征安置于所述下部离散特征上。
还揭示一种形成磁性存储器单元的方法。所述方法包含从前驱物结构的上部区段选择性地移除磁性材料的至少一部分，以形成上部伸长特征区段。所述上部伸长特征区段包含支撑于非磁性材料上的所述磁性材料的剩余部分。所述非磁性材料将所述磁性材料与基底材料上的另一磁性材料分开。所述上部伸长特征区段界定上部特征宽度。所述非磁性材料的至少一部分和所述另一磁性材料的至少一部分经选择性地移除以形成在所述上部伸长特征区段与所述基底材料之间的下部伸长特征区段。所述下部伸长特征区段包含所述非磁性材料的剩余部分和所述另一磁性材料的剩余部分。所述磁性材料的至少一其它部分从所述上部伸长特征区段选择性地移除以形成上部离散特征区段。所述上部离散特征区段包含所述磁性材料的另一剩余部分。所述磁性材料的所述另一剩余部分支撑于所述非磁性材料的所述剩余部分上，所述非磁性材料将磁性材料的所述另一剩余部分与所述基底材料上的所述另一磁性材料的所述剩余部分分开。所述非磁性材料的至少一其它部分和所述另一磁性材料的至少一其它部分从所述下部伸长特征区段选择性地移除以形成下部离散特征区段。所述下部离散特征区段包含所述非磁性材料的另一剩余部分和所述另一磁性材料的另一剩余部分。
进一步揭示磁性存储器单元结构的阵列。所述阵列包含界定伸长特征长度的至少一伸长特征。所述至少一伸长特征包含磁性材料和非磁性材料。所述磁性材料具有所述伸长特征长度且处于基底材料上。所述非磁性材料具有所述伸长特征长度且处于所述磁性材料上。所述阵列还包含各自界定小于所述伸长特征长度的离散特征长度的多个离散特征。所述多个离散特征中的每一离散特征包含另一磁性材料。所述多个离散特征安置于所述至少一伸长特征上。
此外，揭示一种磁性存储器单元结构。所述磁性存储器单元结构包含伸长特征区段，所述伸长特征区段包含展现固定垂直磁性定向的磁性材料区域。所述磁性存储器单元结构还包含在所述伸长特征区段的上的离散特征区段。所述离散特征区段包含展现可切换垂直磁性定向的另一磁性材料区域。另一材料安置于所述磁性材料区域与所述另一磁性材料区域之间。
附图说明
图1为前驱物结构的等角示意性说明，将由所述前驱物结构制造STT-MRAM单元的阵列；
图2至10为根据本发明的实施例的在处理的各种阶段期间的离散阶式存储器单元装置结构的阵列的等角示意性说明，其中使用间隔的伸长掩模特征的掩模图案在x方向上图案化图1的前驱物结构的上部区段，使用间隔物蚀刻在x方向上图案化前驱物结构的下部区段，使用间隔的伸长掩模特征的另一掩模图案在y方向上图案化上部区段，且使用另一间隔物蚀刻在y方向上图案化下部区段以在基底材料上形成离散阶式存储器单元装置结构的阵列；
图11为上面形成有上部导电材料的伸长特征的图9的离散阶式存储器单元装置结构的阵列的等角示意性说明；
图12A为沿图11的截面12-12截得的包括底部导电材料的伸长特征的图11的结构的横截面图。
图12B为沿截面12-12截得的但具有底部导电材料的离散特征而非伸长特征的图11的结构的横截面图。
图13至18为根据本发明的实施例的在处理的各种阶段期间的离散阶式存储器单元装置结构的阵列的等角示意性说明，其中使用间隔的伸长掩模特征的掩模图案在x方向上将图1的前驱物结构图案化至基底材料，使用间隔的伸长掩模特征的较窄掩模图案在x方向上图案化上部区段，使用间隔的伸长掩模特征的另一掩模图案在y方向上将所述结构图案化至基底材料，且使用间隔的伸长掩模特征的另一较窄掩模图案在y方向上图案化上部区段以在基底材料上形成离散阶式存储器单元装置结构的阵列。
图19至23为根据本发明的实施例的在处理的各种阶段期间的离散阶式存储器单元装置结构的阵列的等角示意性说明，其中使用间隔的伸长掩模特征的掩模图案，由所述掩模图案形成离散掩模特征的另一掩模图案，使用离散掩模特征的所述另一掩模图案来图案化图1的前驱物结构的上部区段，且使用间隔物蚀刻来图案化前驱物结构的下部区段以在基底材料上形成离散阶式存储器单元装置结构的阵列。
图24至29为根据本发明的实施例的在处理的各种阶段期间的具有伸长下部区段和离散上部区段的阶式存储器单元装置结构的阵列的等角示意性说明，其中使用间隔的伸长掩模特征的掩模图案在x方向上图案化图1的前驱物结构的上部区段，使用间隔的伸长掩模特征的另一掩模图案在y方向上图案化上部区段，且使用间隔物蚀刻在y方向上图案化下部区段以在基底材料上形成具有伸长下部区段和离散上部区段的阶式存储器单元装置结构的阵列。
图30为上面形成有上部导电材料的伸长特征的具有图28的伸长下部区段和离散上部区段的阶式存储器单元装置结构的阵列的等角示意性说明。
图31为沿图30的截面31-31截得的图30的结构的横截面图。
图32为沿图30的截面32-32截得的图30的结构的横截面图。
图33为上面形成有选择装置和上部导电材料的伸长特征的图9的离散阶式存储器单元装置结构的阵列的等角示意性说明。
具体实施方式
揭示形成存储器单元的方法，形成磁性存储器单元的方法，以及相关的存储器单元结构和磁性存储器单元结构的阵列。所述方法包括图案化、选择性移除或其它移除动作的序列以由前驱物结构形成阶式特征结构，所述阶式特征结构具有具磁性材料的下部区段、具另一磁性材料的上部区段和其间的材料(例如，非磁性材料)。平行于轴线(例如，“x轴”)而图案化上部区段以在上部区段中形成伸长特征。还平行于x轴而图案化非磁性材料和下部区段以在下部区段中形成具有比上部区段中的伸长特征宽的宽度的伸长特征。具有较窄上部伸长特征区段和较宽下部伸长特征区段的此阶式伸长特征可经进一步图案化以形成具有至少一离散上部区段的阶式结构。举例来说，可平行于垂直于或大约垂直于x轴的另一轴线(例如，“y轴”)而图案化较窄上部伸长特征以形成一或多个离散上部特征。因此，可形成磁性存储器单元的阵列，其中伸长特征(包括磁性材料)支撑多个上部离散特征(包括另一磁性材料)。非磁性材料将包括磁性材料的伸长特征与包括另一磁性材料的离散特征分开。因此，离散特征内的另一磁性材料可形成STT-MRAM单元芯结构的自由区域，而伸长特征内的磁性材料可形成STT-MRAM单元芯结构的固定区域。选择装置可形成于离散特征上。作为另一实例，不仅可平行于y轴而图案化较窄上部伸长特征，而且可平行于y轴(例如)以比平行于y轴图案化上部伸长特征所借以的长度长的长度而图案化较宽下部伸长特征区段。因此，可形成磁性存储器单元的阵列，其中每一单元芯具有阶式结构，所述阶式结构包括具有比上部离散特征区段宽的宽度和比上部离散特征区段长的长度中的至少一者的下部离散特征区段。所述下部离散特征区段可包括磁性存储器单元的固定区域，且所述上部离散特征区段可包括磁性存储器单元的自由区域。
因为在一系列图案化动作期间前驱物结构的图案化可包括在动作中移除仅平行于轴线的材料，所以可简化个别图案化动作，此可增加所得的所形成结构的自阵列的一单元芯结构至下一结构的均匀性。另外，可通过例如离子研磨工具等工具来完成图案化动作，所述工具可平行于所关注轴线而导引且可减少图案化期间位移材料再沉积于结构的侧壁上的可能性。再次，此可改进所得结构的自一单元芯结构至下一结构的均匀性。
如本文中所使用，术语“衬底”意指且包括上面形成有组件(例如，存储器单元内的那些组件)的基底材料或构造。衬底可为半导体衬底、支撑结构上的基底半导体材料、金属电极，或上面形成有一或多种材料、结构或区域的半导体衬底。衬底可为常规硅衬底或包括半导体材料的其它块状衬底。如本文中所使用，术语“块状衬底”不仅意指且包括硅晶片，而且意指且包括绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底、基底半导体底座上的硅外延层，或其它半导体或光电子材料，例如(连同其它者)硅锗(Si1-x，Gex，其中x为(例如)在0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)。此外，当在以下描述中引用“衬底”时，先前工艺阶段可用以形成基底半导体结构或底座中的材料、区域或结。
如本文中所使用，术语“STT-MRAM单元”意指且包括磁性单元结构，所述磁性单元结构可在安置于自由区域与固定区域之间的非磁性区域为电绝缘(例如，电介质)的情况下包括磁性穿隧结“MTJ”。或者，STT-MRAM单元的磁性单元结构可在安置于自由区域与固定区域之间的非磁性区域为导电的情况下包括自旋阀。
如本文中所使用，术语“阶式”在关于特征使用时意指且包括如下特征：在不考虑间隔物或填充材料的情况下，所述特征在下部区段中界定一宽度或长度且在上部区段中界定分别不同于下部区段中的宽度或长度的另一宽度或长度。举例来说，阶式特征可在下部区段中界定较宽宽度或较长长度且在上部区段中界定分别相对较窄宽度或较短长度。
如本文中所使用，术语“单元芯”意指且包括存储器单元结构，所述存储器单元结构包含自由区域和固定区域，且电流在存储器单元的操作期间流经所述存储器单元结构以实行自由区域内的平行或反平行磁性定向。
如本文中所使用，术语“垂直”意指且包括垂直于相应区域的宽度和长度的方向。“垂直”还可意指且包括垂直于上面定位有STT-MRAM单元的衬底的主表面的方向。
如本文中所使用，术语“水平”意指且包括平行于相应区域的宽度或长度的方向。“水平”还可意指且包括平行于上面定位有STT-MRAM单元的衬底的主表面的方向。
如本文中所使用，术语“磁性材料”意指且包括铁磁性材料和亚铁磁性材料两者。
如本文中所使用，术语“宽度”意指沿平行于支撑特征的基底材料的主表面的平面中的轴线自特征的一侧壁至特征的另一侧壁的尺寸。相应地，术语“长度”意指沿垂直于或大约垂直于界定宽度所依据的轴线的另一轴线自特征的一端壁至特征的另一端壁的尺寸，所述另一轴线还在平行于支撑特征的基底材料的主表面的平面中。值得注意地，本文中称作特征的“宽度”和“长度”的尺寸可在不更改揭示内容的含义的情况下另外分别称作“长度”和“宽度”。
如本文中所使用，术语“相邻”在指代材料、区域或特征时意指且指代所识别组合物或结构的下一最接近的材料、区域或特征。
如本文中所使用，术语“固定区域”意指且包括STT-MRAM单元内的包括磁性材料且在STT-MRAM单元的使用和操作期间具有固定磁性定向的区域，具有固定磁性定向是因为影响单元芯的一个磁性区域(例如，自由区域)的磁化方向的改变的电流可能不影响固定区域的磁化方向的改变。
如本文中所使用，术语“自由区域”意指且包括STT-MRAM单元内的包括磁性材料且在STT-MRAM单元的使用和操作期间具有可切换磁性定向的区域。磁性定向可在“平行”方向与“反平行”方向之间切换，在“平行”方向中，由自由区域展现的磁性定向和由固定区域展现的磁性定向在同一方向上导引，在“反平行”方向中，由自由区域展现的磁性定向和由固定区域展现的磁性定向在彼此相反的方向上导引。
如本文中所使用，例如“在…之下”、“在…下方”、“下部”、“底部”、“在…上方”、“上部”、“顶部”、“前部”、“后部”、“左方”、“右方”及其类似者等空间相对术语可为易于描述起见而用以描述一元件或特征与另一(些)元件或特征的关系(如各图中所说明)。除非另外指出，否则空间相对术语希望涵盖除如各图中描绘的定向外的材料的不同定向。举例来说，如果各图中的材料经反转，那么描述为“在其它元件或特征下方”或“在其它元件或特征之下”或“在其它元件或特征下”或“在其它元件或特征底部”的元件则将定向为“在其它元件或特征上方”或“在其它元件或特征顶部”。因此，术语“在…下方”可涵盖上方定向和下方定向两者(此取决于术语所用于的情景)，此将为所属领域的一般技术人员所显而易见。材料可经另外地定向(旋转90度，反转等)且本文中使用的空间相对描述符经相应地解译。
如本文中所使用，例如“窄”、“较窄”、“宽”、“较宽”、“短”、“较短”、“长”、“较长”及其类似者等尺寸相对术语可为易于描述起见而用以描述一特征沿轴线的相对于另一特征沿所述轴线的尺寸的尺寸。因此，一特征可经描述为具有“较窄”宽度且另一特征可经描述为具有“较宽”宽度，但所述特征和所述另一特征两者的宽度可比常规特征的宽度窄。因此，将尺寸称作“较宽”或“较长”并不意指暗示大尺寸是优选的。
如本文中所使用，将元件称作“在另一元件上”或“在另一元件之上”意指且包括元件直接地在另一元件顶部，邻近于另一元件，在另一元件之下，或与另一元件直接接触。其还包括元件间接地在另一元件顶部，邻近于另一元件，在另一元件之下，或靠近另一元件，其中在元件与另一元件之间存在其它元件。对比来说，当一元件被称作“直接地在另一元件上”或“直接地邻近于另一元件”时，不存在介入元件。
如本文中所使用，术语“包含”、“包括”指定所述特征、区域、整数、阶段、操作、元件、材料、组件和/或群组的存在，但不排除一或多个其它特征、区域、整数、阶段、操作、元件、材料、组件和/或其群组的存在或添加。
如本文中所使用，术语“和/或”包括相关联列出项目中的一或多者的任一者和所有组合。
除非上下文另外清楚地指示，否则如本文所使用的单数形式“一”和“所述”希望也包括复数形式。
本文中所呈现的说明不意指为任何特定组件、结构、装置或系统的实际视图，而仅为用以描述本发明的实施例的理想化表示。
本文中参考为示意性说明的等角和横截面说明来描述实施例。因此，预期由(例如)制造技术和/或容限导致的说明的形状的变化。因此，本文中描述的实施例不应被理解为限于如所说明的特定形状或区域，而是包括(例如)由制造引起的形状的偏差。举例来说，经说明或描述为盒状的区域可具有粗糙和/或非直线状特征。此外，可使所说明的锐角变得圆整(round)。因此，各图中说明的材料、特征和区域本质上是示意性的且其形状不希望说明材料、特征或区域的精确形状且不限制所呈现权利要求书的范围。
以下描述提供特定细节(例如，材料类型和处理条件)，以便提供对所揭示装置和方法的实施例的透彻描述。然而，所属领域的一般技术人员将理解，装置和方法的实施例可在不使用此等特定细节的情况下来实践。实际上，可结合行业中使用的常规半导体制造技术来实践装置和方法的实施例。
本文中所描述的制造程序不形成用于处理半导体装置结构的完整程序流程。程序流程的剩余部分为所属领域的一般技术人员所已知。因此，本文中仅描述理解本发明装置和方法的实施例所必需的方法和半导体装置结构。
除非上下文另外指示，否则本文中所描述的材料可由任何合适技术形成，所述技术包括(但不限于)旋涂、毯覆式涂布、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强型ALD或物理气相沉积(“PVD”)。或者，可就地生长所述材料。取决于待形成的特定材料，用于沉积或生长材料的技术可通过所属领域的一般技术人员来选择。
除非上下文另外指示，否则本文中所描述的材料的移除可通过任何合适技术来完成，所述技术包括(但不限于)蚀刻、离子研磨、磨蚀平坦化或其它已知方法。
现在将参看图式，其中相似数字贯穿全文指代相似组件。所述图式未必按比例绘制。
揭示形成存储器单元的方法。所述方法包含图案化前驱物结构以形成至少包括上部离散特征区段和下部特征区段的阶式结构，所述下部特征区段具有比上部离散特征区段宽的宽度、长度或两者。所述方法使用平行于第一轴线(例如，x轴)和接着平行于垂直于或大约垂直于第一轴线的第二轴线(例如，y轴)而导引的图案化动作。图案化动作因此可允许甚至在低于约30纳米的尺寸下在多个所形成的相邻单元芯结构之间仍实现较好均匀性。
图1说明根据本发明的实施例的前驱物结构100，由所述前驱物结构100可形成多个阶式特征。可在上面具有基底材料104的衬底102上支撑前驱物结构100。底部导电材料106可通过衬底102支撑且可安置于基底材料104内或上。可包括(例如且不限于)铜、钨、钛或其组合的底部导电材料106可形成于沿基底材料104的长度对准的伸长特征中。在其它实施例(例如，待形成的存储器单元结构待与下伏晶体管选择装置结合使用的实施例)中，底部导电材料106可经形成为基底材料104内的离散特征。因此，尽管图1至12A说明形成为伸长特征的底部导电材料106，但底部导电材料106可按其它方式以离散特征的图案形成。
可在基底材料104上和在底部导电材料106上形成前驱物结构100的下部区段108。下部区段108包括磁性材料110，其可最终包括于待形成的磁性存储器单元芯结构的固定区域中。磁性材料110可包括常规STT-MRAM单元芯结构的一或多个材料或区域。磁性材料110可展现垂直磁性定向。
下部区段108还可包括常规STT-MRAM单元芯结构的下部部分的其它材料或区域，包括(例如)下部中间材料112。举例来说(且非限制)，一种此下部中间材料112可包括经配置以控制上覆结构的晶体结构的金属品种材料(例如，镍基材料)。
非磁性材料114形成于下部区段108上。非磁性材料114可包括常规STT-MRAM单元芯结构的非磁性材料，包括(例如)氧化镁(MgO)。非磁性材料114可包括一或多个此非磁性材料、区域或两者。
非磁性材料114将下部区段108与上覆的上部区段116分开。前驱物结构100的上部区段116包括另一磁性材料118，其可为与磁性材料110相同或不同的材料且可包括一个以上材料、区域或两者。另一磁性材料118可包括常规STT-MRAM单元芯结构的任何磁性材料。前驱物结构100的另一磁性材料118可最终包括于待由前驱物结构100形成的磁性存储器单元芯结构的自由区域中。另一磁性材料118可展现垂直磁性定向。
上部区段116还可包括上部中间材料120。此上部中间材料120可包括经配置以确保待形成的单元芯结构的材料中的所要晶体结构的材料。上部中间材料120可替代地或另外包括偶极材料、经配置以辅助待执行的蚀刻工艺的金属材料、障壁材料，或常规STT-MRAM单元芯结构的其它材料。
如图2中所说明，可平行于第一轴线(本文中称作“x轴”)而图案化前驱物结构100。掩模122可形成于前驱物结构100的上表面上，(例如)形成于上部区段116的最上部材料上。掩模122可界定具有宽度Wu的伸长特征的窄上部伸长特征图案。掩模122的窄上部伸长特征图案可(例如)通过蚀刻(例如，干式蚀刻)前驱物结构100的上部区段116而转印到前驱物结构100的仅上部区段116。非磁性材料114可充当蚀刻终止部分，从而使得掩模122的窄上部伸长特征图案能够转印到上部区段116。在非磁性材料114由氧化镁组成或包括氧化镁的实施例中，用以将窄上部伸长特征图案转印到前驱物结构100的上部区段116的蚀刻工艺可包括(例如)用包括甲醇、二氧化碳和氨中的一或多者的化学品来蚀刻。在其它实施例中，可(例如)使用离子研磨工艺和大约平行于x轴导引来自离子研磨工具的离子束来将掩模122的窄上部伸长特征图案转印到前驱物结构100的仅上部区段116。以此方式导引离子束可阻碍从上部区段116移除的材料再沉积于结构的侧壁上。转印窄上部伸长特征图案因此形成包括上部伸长特征区段的结构124，在上部伸长特征区段中上部伸长特征126具有宽度Wu。上部伸长特征126包括另一磁性材料118的剩余部分，以及上部区段116的其它材料的剩余部分(例如，上部中间材料120的剩余部分)。
在移除掩模122之后，且如图3中所说明，或替代地在掩模122仍在原地的情况下，间隔物128可形成于上部伸长特征126上，(例如)形成于上部伸长特征126中的每一者的侧壁上。间隔物128的材料可包括任何常规间隔物材料，例如(且非限制)，氮化硅。间隔物材料的材料可保形地形成于上部伸长特征126中的每一者的侧壁和上表面之上。接着可从上部伸长特征126的上表面移除间隔物128的材料以形成如图3中所说明的间隔物128。上面具有间隔物128的上部伸长特征126界定具有宽度Wl的伸长特征的宽下部伸长特征图案。
如图4中所说明，宽下部伸长特征图案可向下经转移至前驱物结构100(图1)的非磁性材料114和下部区段108中以形成包括阶式伸长特征132的结构130，原因在于阶式伸长特征132的下部部分的磁性材料110的宽度Wl大于阶式伸长特征132的上部部分的磁性材料118的宽度Wu。(因此，不考虑间隔物128而使伸长特征为“阶式”)。举例来说，可平行于x轴蚀刻(例如，干式蚀刻)前驱物结构100的非磁性材料114和下部区段108。替代地或另外，可使用离子研磨工具以平行于x轴导引的离子束来图案化前驱物结构100的非磁性材料114和下部区段108以阻碍或防止经移除材料再沉积于结构的侧壁上。
由转印宽下部伸长特征图案形成的阶式伸长特征132因此可包括下部宽伸长特征区段和上部伸长特征126(图2)的上部窄伸长特征区段。下部伸长特征区段具有宽度Wl的特征宽度且包括磁性材料110的剩余部分以及包括于前驱物结构100(图1)中的任何下部中间材料112的剩余部分。上部窄伸长特征区段(其包括另一磁性材料118的剩余部分)具有宽度Wu的特征宽度，宽度Wu小于下部宽特征区段的宽度Wl。
参看图5，填充材料134(其可为STT-MRAM单元结构的任何常规层间电介质材料)可填充在将宽下部伸长特征图案转印到非磁性材料114和下部区段108之后剩余的空间。经填充结构可(例如)通过CMP而平坦化，且另一掩模136形成于上部区段116的材料的上表面上(即，上部窄伸长特征区段上)。掩模136可界定具有长度Lu的伸长特征的另一窄伸长特征图案。Lu可大约等于宽度Wu(图4)。在一些实施例中，掩模136可为用以界定图2的窄伸长特征图案的相同掩模122，但在平行于衬底102或基底材料104的主表面的平面的平面中旋转约90度。
如图6中所说明，掩模136的另一窄伸长特征图案可经转印到伸长特征132(图4)的至少上部伸长特征区段，以形成包括上部离散特征区段140的结构138。举例来说，可平行于第二轴线(本文中称作“y轴”)而图案化另一磁性材料118的剩余部分以及中间材料120的剩余部分(图4)，所述第二轴线垂直于或大约垂直于x轴。用以转印另一窄伸长特征图案的图案化工艺可与用以转印图2的窄伸长特征图案或转印图3的宽下部伸长特征图案的图案化工艺相同或不同。具有上部离散特征区段140的所形成的结构138因此至少包括另一磁性材料118的另一剩余部分的上部离散特征，其通过(例如)间隔物128的壁、填充材料134的剩余部分和间隔物128的另一壁而与另一磁性材料118的相邻离散特征分开。上部离散特征可界定由宽度Wu(图4)和长度Lu界定的矩形(例如，正方形)周边。
在一些实施例中，图6的结构138可呈现阶式存储器单元芯结构的最终所要结构，其中另一磁性材料118的多个离散上部特征支撑于包括磁性材料110的伸长特征上。另一磁性材料118的离散上部特征可形成STT-MRAM单元芯结构的自由区域，而磁性材料110的下伏区域可形成STT-MRAM单元芯结构的固定区域。具有上部离散特征区段的此等阶式单元芯结构可经配置供STT-MRAM单元芯结构上的选择装置使用。
在其它实施例(例如，待结合晶体管一起使用STT-MRAM单元的那些实施例)中，可需要完全离散阶式结构。因此，如图7中所说明，间隔物128′可形成于结构138(图6)的上部离散特征区段140(图6)的侧壁上，以界定另一宽下部伸长特征图案，所述另一宽下部伸长特征图案界定大于特征长度Lu的特征长度Ll。特征长度Ll可大约等于特征宽度Wl。间隔物128′可通过与用以在上部伸长特征126(图2)上形成间隔物材料128的工艺相同的工艺形成。
如图8中所说明，另一宽下部伸长特征图案可经转印到阶式伸长特征132(图4)的下部宽特征区段，所述下部宽特征区段包括非磁性材料114的剩余部分和下部区段108的剩余部分。转印另一宽下部伸长特征图案因此形成阶式离散特征144的结构142，阶式离散特征144包括上部离散特征区段且包括下部离散特征区段，上部离散特征区段包括具有宽度Wu(图4)和长度Lu的另一磁性材料118(图6)的剩余部分，下部离散特征区段包括具有宽度Wl(图4)和长度Ll的磁性材料110(图6)的另一剩余部分。
如图9中所说明，由转印另一宽下部伸长特征图案所产生的剩余空间可填充有填充材料146，填充材料146可与填充材料134相同或不同，且可使用用以形成填充材料134的相同或不同工艺来形成填充材料146。此后，可在进一步处理之前平坦化具有填充材料146的结构。
参看图10，说明离散芯结构148的阵列的最终结构，离散芯结构148中的每一者可包括于最终STT-MRAM单元中。离散芯结构148的阵列可通过移除间隔物128、128′和填充材料134、146而形成。间隔物128、128′和填充材料134、146可通过常规技术经由单一工艺动作或多个工艺动作而移除，本文中未详细描述常规技术。或者，间隔物128、128′和填充材料134、146中的一或多者可不移除，且可改为包括于最终STT-MRAM单元阵列中。因此，图10说明此最终包括间隔物或包括填充物结构的离散芯结构148，其中为易于说明未展示间隔物和填充物。每一离散芯结构148包括下部离散区段，其包括下部区段108的另一剩余部分(包括磁性材料110)和来自前驱物结构100(图1)的非磁性材料114。下部区段108可充当STT-MRAM单元的固定区域150。固定区域150可展现垂直磁性定向或固定水平磁性定向。每一离散芯结构148进一步包括上部离散区段，每一上部离散区段支撑于下部离散区段上。上部离散区段包括上部区段116的另一剩余部分(包括另一磁性材料118)，其可充当STT-MRAM单元的自由区域152。自由区域152可展现可切换垂直磁性定向或可切换水平磁性定向。因为用以形成图10中所说明的所得结构的图案化工艺仅包括平行于直轴而导引的工艺，所以每一离散芯结构148可在与基底材料104的上表面平行的平面中界定矩形(例如，正方形)横截面。另外，使用直线图案化工艺可比利用更复杂设计的图案的常规图案化工艺实现从一离散芯结构148到下一者的较好均匀性。
参看图11和12A，说明在额外处理之后的图9的结构。举例来说，上部导电材料154可形成于离散芯结构148(图10)之上。上部导电材料154可为与包括于底部导电材料106中的导电材料相同或不同的导电材料。上部导电材料154可形成为越过阶式离散特征144(图8)的上部离散特征区段的上表面的伸长离散特征。例如在底部导电材料106形成为伸长特征的实施例中，可垂直于在与基底材料104的上表面平行的平面中的底部导电材料106而对准上部导电材料154。每一上部导电材料154可经图案化以界定大约等于长度Ll的上部导电特征长度。类似地，每一底部导电材料106可经形成以界定大约等于宽度Wu的下部导电特征宽度。
尽管图1至12A中所说明的实施例包括形成为伸长特征的底部导电材料106，但在另一实施例中，底部导电材料106可形成为离散特征，如图12B中所说明。底部导电材料106的此等离散特征可界定大约等于长度Lu的底部导电材料长度且可界定大约等于宽度Wu(图11)的底部导电材料宽度。此实施例可经配置以供下伏晶体管选择装置(未图示)使用。
因此，揭示形成存储器单元的方法。所述方法包含在基底上形成前驱物结构。所述前驱物结构包含下部区段、上部区段，和在所述下部区段与所述上部区段之间的材料。所述方法还包含图案化上部区段以形成界定上部特征宽度的上部伸长特征区段。间隔物形成于上部伸长特征区段上以界定较宽特征图案。所述较宽特征图案经转印到所述材料和所述下部区段以形成下部伸长特征区段。上部伸长特征区段经图案化以形成上部离散特征区段。另一间隔物形成于上部离散特征区段上以界定另一较宽特征图案。另一较宽特征图案经转印到下部伸长特征区段以形成下部离散特征区段。
参看图13至18，还揭示用于形成存储器单元的阶式特征结构的方法，其中首先平行于x轴穿过前驱物结构100而图案化下部区段的较宽宽度Wl且接着平行于x轴而图案化上部区段的较窄宽度Wu。然而，如图13中所说明，底部导电材料106可形成为沿基底材料104的宽度而非沿如图1中基底材料104的长度对准的伸长特征。离散特征区段接着通过平行于y轴图案化以界定所得下部离散区段的较宽长度Ll且接着平行于y轴图案化以界定所得上部离散区段的较窄长度Lu而形成。再次，平行于一轴线导引图案化动作的使用实现制造程序的简化且可改进所得离散阶式存储器单元芯结构跨越所形成存储器单元芯结构的阵列的均匀性。
可使用与上文关于图1至12B描述的那些技术相同或不同的技术来执行根据图13至18中所说明的实施例执行的图案化动作。因此，可使用蚀刻(例如，干式蚀刻)或离子研磨且可类似地形成和平坦化材料(例如，间隔物和填充材料)。
参看图13，界定具有特征宽度Wl的宽下部伸长特征图案的掩模222可形成于前驱物结构100(图1)的上表面上。如图14中所说明，可平行于x轴穿过前驱物结构100(图1)(包括前驱物结构100(图1)的上部区段116、下部区段108，和非磁性材料114)而转印宽下部伸长特征图案以形成结构224，所述结构224包括具有宽度Wl的伸长前驱物特征226。
参看图15，掩模228(其可为与掩模222的结构分离的掩模结构或可从掩模222得到)可形成于上部区段116、非磁性材料114和下部区段108的剩余部分之上。掩模228界定具有特征宽度Wu的窄上部伸长特征图案。还可平行于x轴将窄上部伸长特征图案转印到伸长前驱物特征226的上部部分(例如，包括另一磁性材料118的剩余部分的部分)以形成包括阶式伸长特征232的结构230，所述阶式伸长特征232包括具有宽度Wl的下部伸长特征区段和具有宽度Wu的上部伸长特征区段。可通过经调配以终止于非磁性材料114上的蚀刻化学品使用(例如)蚀刻工艺而将窄上部伸长特征图案转印到伸长前驱物特征226的上部部分。可通过移除掩模222的部分以实现所要宽度Wu而从掩模222得到掩模228。
填充材料234可形成于结构230的空间内且经平坦化(如图16中所说明)，且界定另一宽下部伸长特征图案的掩模236形成于其上。另一宽下部伸长特征图案界定可大约等于宽度Wl的特征长度Ll。
如图17中所说明，可平行于y轴穿过阶式伸长特征232终止于基底材料104而转印另一宽下部伸长特征图案，以形成包括阶式离散特征240的结构238，所述阶式离散特征240包括具有宽度Wl(图15)和长度Ll的下部部分且包括具有宽度Wu(图15)和长度Ll的上部离散特征区段。
如图18中所说明，掩模242(其可为与掩模236(图16)的掩模结构分离的掩模结构或可从掩模236(图16)得到)可形成于上部区段116的剩余部分之上。掩模242界定具有小于长度Ll的特征长度Lu的另一窄上部伸长特征图案。另一窄上部伸长特征图案可经转印到阶式离散特征240(图17)的上部部分以形成包括阶式离散特征246的结构244，所述阶式离散特征246包括具有宽度Wl(图15)和长度Ll的下部区段且包括具有宽度Wu(图15)和长度Lu的上部离散特征区段。可通过经调配以终止于非磁性材料114上的蚀刻化学品使用(例如)蚀刻工艺而将另一窄上部伸长特征图案转印到阶式离散特征240(图17)的上部部分。可通过移除掩模236的部分以实现所要长度Lu而从掩模236得到掩模242。
因此，揭示形成存储器单元的方法，所述方法包含平行于一轴线而图案化掩模材料以形成伸长掩模特征。垂直于所述轴线而图案化所述伸长掩模特征以界定离散掩模图案，所述离散掩模图案界定上部特征宽度和上部特征长度。离散掩模图案经转印到安置于非磁性材料和另一磁性材料上的磁性材料以形成具有上部特征宽度和上部特征长度的上部离散特征。间隔物形成于上部离散特征的侧壁上以界定较宽特征图案，所述较宽特征图案界定下部特征宽度和下部特征长度。所述较宽离散特征图案经转印到非磁性材料和另一磁性材料以形成具有下部特征宽度和下部特征长度的下部离散特征。上部离散特征安置于下部离散特征上。
参看图19至23，还揭示一种方法，其中首先平行于x轴和接着平行于y轴来图案化掩模材料，且接着将经界定的掩模图案转印到前驱物结构(例如，前驱物结构100(图1))的上部区段116。然而，不同于图1的前驱物结构100，底部导电材料106可形成为沿基底材料104的宽度而非沿长度对准的伸长特征。间隔物经形成以界定较宽离散特征图案。接着所述较宽离散特征图案经转印到前驱物结构100的非磁性材料114和下部区段108以形成阶式离散特征结构的阵列。
可使用与上文关于图1至12B和图13至18所描述的那些技术相同或不同的技术来执行根据图19至23中说明的实施例而执行的图案化动作。因此，可使用蚀刻(例如，干式蚀刻)或离子研磨，且可类似地形成并平坦化材料(例如，间隔物和填充材料)。
如图19中所说明，掩模322可形成于前驱物结构100(例如，图1)上且平行于x轴而图案化以界定具有特征宽度Wu的窄上部伸长特征图案。可接着平行于y轴(如图20中所说明)来图案化掩模322以界定具有特征宽度Wu和特征长度Lu的离散掩模特征324的窄上部离散特征图案。
窄上部离散特征图案可经转印到前驱物结构100(图1)的上部区段116(如图21中所说明)以形成包括上部离散特征区段328的结构326。因此，前驱物结构100(图1)的另一磁性材料118经图案化于非磁性材料114的尚未界定区域上的具有宽度Wu和长度Lu的离散区域中。
如图22中所说明，间隔物330(其可由与间隔物128(图3)或间隔物128′(图7)相同或不同的材料形成)可保形地形成于上部离散特征区段328(图21)的侧壁上以界定具有特征宽度Wl和特征长度Ll的宽下部离散特征图案。
如图23中所说明，宽下部离散特征图案可经转印到前驱物结构100(图1)的非磁性材料114和下部区段108以形成包括阶式离散特征334的结构332。在一些实施例中，可移除间隔物330。在其它实施例中，在制造完成之前不移除间隔物330。
因此，揭示形成存储器单元的方法，所述方法包含平行于x轴图案化前驱物结构以形成伸长阶式特征结构，所述前驱物结构包含下部区段、上部区段和在所述下部区段与所述上部区段之间的非磁性材料，所述伸长阶式特征结构包含界定下部特征宽度的下部伸长特征区段且包含界定小于下部特征宽度的上部特征宽度的上部伸长特征区段。所述方法还包含平行于大约垂直于x轴的y轴图案化伸长阶式特征结构以形成包含上部离散特征区段的至少部分离散阶式特征结构。
还揭示形成磁性存储器单元的方法，所述方法包含从前驱物结构的上部区段选择性地移除磁性材料的至少一部分以形成上部伸长特征区段，所述上部伸长特征区段包含磁性材料的剩余部分，其支撑于将磁性材料与基底材料上的另一磁性材料分开的非磁性材料上，上部伸长特征区段界定上部特征宽度。非磁性材料的至少一部分和另一磁性材料的至少一部分经选择性地移除以形成在上部伸长特征区段与基底材料之间的下部伸长特征区段，下部伸长特征区段包含非磁性材料的剩余部分和另一磁性材料的剩余部分。来自上部伸长特征区段的磁性材料的至少一其它部分经选择性地移除以形成上部离散特征区段，所述上部离散特征区段包含磁性材料的另一剩余部分，其支撑于非磁性材料的将磁性材料的另一剩余部分与基底材料上的另一磁性材料的剩余部分分开的剩余部分上。非磁性材料的至少一其它部分和来自下部伸长特征区段的另一磁性材料的至少一其它部分经选择性地移除以形成下部离散特征区段，所述下部离散特征区段包含非磁性材料的另一剩余部分和另一磁性材料的另一剩余部分。
参看图24至29，揭示形成磁性存储器单元的包括下部伸长特征区段和上部离散特征区段的阶式特征结构的方法。可如上文所描述形成图2的结构124，移除掩模122(图2)，且使用填充材料434填充剩余空间，如图24中所说明。然而，还如图24中所说明，底部导电材料106可形成为沿基底材料104的宽度而非沿长度对准的伸长特征。界定另一窄上部伸长特征图案的掩模136可形成于结构之上且另一窄上部伸长特征图案经转印到结构124(图2)的上部伸长特征126(图2)。可在将掩模136形成于经填充结构上之前移除掩模122(图2)，以形成包括上部离散特征区段440的结构438，如图25中所说明。
如图26中所说明，间隔物128′可形成于上部离散特征区段440(图25)的侧壁上以界定另一宽下部伸长特征图案，所述另一宽下部伸长特征图案可经转印到非磁性材料114和下部区段108的剩余部分(如图27中所说明)以形成包括阶式特征结构444的结构442，所述阶式特征结构444包括下部伸长特征区段和具有填充材料434的剩余部分的上部离散特征区段，如图28和29中所说明。尽管图26和27未说明掩模136(图25)在上部离散特征区段440(图25)之上仍处于原位，但预期在形成间隔物128′且将另一宽下部伸长特征图案转印到非磁性材料114和下部区段108的剩余部分之前可未移除掩模136(图25)。
在一些实施例中，在进一步处理之前未移除填充材料434和间隔物128、128′的剩余部分。在此等实施例中，填充材料146可在后续处理之前填充结构中的空间，如图28中所说明。在其它实施例中，在进一步处理之前移除填充材料434和间隔物128、128′的剩余部分。
在移除填充材料434和间隔物128、128′的剩余部分的情况下，在后续处理期间或仅为了易于说明，图29说明包括阶式特征结构450的最终结构448，所述阶式特征结构450具有具长度Ll(图27)的伸长特征长度的伸长特征且具有安置于伸长特征上的多个离散特征，每一离散特征具有离散特征长度Lu和离散特征宽度Wu。最终结构448的伸长特征因此包括磁性材料110和非磁性材料114，两者均具有长度Ll(图27)。离散特征中的每一者包括另一磁性材料118。另一磁性材料118的离散区域形成STT-MRAM单元的自由区域452，且磁性材料110的伸长区域形成STT-MRAM单元阵列的固定区域454。
因此，揭示磁性存储器单元结构的阵列，所述阵列包含界定伸长特征长度的至少一伸长特征。所述至少一伸长特征包含在基底材料上的具有伸长特征长度的磁性材料。所述至少一伸长特征还包含在磁性材料上的具有伸长特征长度的非磁性材料。所述阵列还包含各自界定小于伸长特征长度的离散特征长度的多个离散特征。所述多个离散特征中的每一离散特征包含另一磁性材料。所述多个离散特征安置于所述至少一伸长特征上。
参看图30至32，阶式特征结构448(图29)(具有填充材料434、间隔物128、128′以及填充材料146的剩余部分，如图28中所说明)的进一步处理可包括如上文关于图11和12B所描述的上部导电材料154的形成。然而，上部导电材料154可平行于x轴且垂直于底部导电材料106的伸长特征而对准。本实施例的上部导电材料154可垂直于磁性材料110的下部伸长区域而安置。
参看图33，在一些实施例中，所述方法可包括在阶式特征结构(例如，图28的结构)之上形成选择装置550。预期图28和29的结构可适于结合选择装置(例如，选择装置550)一起使用。举例来说，选择装置550可包括双向定限开关(OTS)。选择装置550的材料可形成为最初前驱物结构(例如，前驱物结构100(图1))的部分，且所述材料结合前驱物结构100(图1)的上部区段116而图案化于其中。因此，所得选择装置550可具有匹配上部离散特征的长度的特征长度Lu，如图33中所说明。填充材料552可填充相邻选择装置550之间的空间。
还揭示磁性存储器单元结构，其包含伸长特征区段，所述伸长特征区段包含展现固定垂直磁性定向的磁性材料区域。在伸长特征区段上的离散特征区段包含展现可切换垂直磁性定向的另一磁性材料区域。另一材料安置于磁性材料区域与另一磁性材料区域之间。
虽然本发明在其实施中易受各种修改影响且易具有各种替代形式，但特定实施例已通过实例在图式中展示且本文中已详细加以描述。然而，本发明不希望限于所揭示的特定形式。确切来说，本发明涵盖属于如由所附权利要求书及其合法等效物所界定的本发明的范围内的所有修改、组合、等效物、变化和替代例。

Claims (20)

1.一种形成存储器单元的方法，所述方法包含：
平行于一轴线和平行于另一轴线而图案化前驱物结构以形成包含上部离散特征区段的至少部分离散阶式特征结构，所述上部离散特征区段界定小于下部特征宽度的上部特征宽度，所述前驱物结构包含下部区段、上部区段和在所述下部区段与所述上部区段之间的材料。
2.根据权利要求1所述的方法，其中平行于一轴线和平行于另一轴线而图案化前驱物结构包含：
平行于所述轴线而图案化所述前驱物结构以形成伸长阶式特征结构，所述伸长阶式特征结构包含界定所述下部特征宽度的下部伸长特征区段且包含界定小于所述下部特征宽度的所述上部特征宽度的上部伸长特征区段；以及
平行于所述另一轴线而图案化所述伸长阶式特征结构以形成包含所述上部离散特征区段的所述至少部分离散阶式特征结构。
3.根据权利要求2所述的方法，其中平行于所述轴线而图案化所述前驱物结构进一步包含平行于所述轴线而蚀刻所述前驱物结构的所述材料和所述下部区段以形成所述下部伸长特征区段。
4.根据权利要求3所述的方法，其中平行于另一轴线而图案化所述伸长阶式特征结构包含在不蚀刻穿过所述材料的情况下平行于所述另一轴线而蚀刻所述上部伸长特征区段。
5.根据权利要求4所述的方法，其中平行于所述另一轴线而图案化所述伸长阶式特征结构进一步包含平行于所述另一轴线而蚀刻所述材料和所述下部伸长特征区段以形成包含所述上部离散特征区段和下部离散特征区段的离散阶式特征结构，所述上部离散特征区段具有所述上部特征宽度，且所述下部离散特征区段具有所述下部特征宽度。
6.根据权利要求2所述的方法，其中平行于所述轴线而图案化所述前驱物结构包含：
平行于所述轴线而蚀刻所述前驱物结构的所述上部区段、所述材料和所述下部区段以形成界定所述下部特征宽度的伸长前驱物特征；以及
平行于所述轴线而蚀刻所述伸长前驱物特征的上部部分以形成包含所述下部伸长特征区段和所述上部伸长特征区段的所述伸长阶式特征结构。
7.根据权利要求6所述的方法，其中平行于所述另一轴线而图案化所述伸长阶式特征结构包含：
将所述伸长阶式特征结构蚀刻到基底材料以形成界定下部特征长度的离散前驱物特征；以及
将所述离散前驱物特征的上部部分蚀刻到所述材料以形成包含所述上部离散特征区段和下部离散特征区段的所述至少部分离散阶式特征结构，所述上部离散特征区段具有所述上部特征宽度和上部特征长度，所述下部离散特征区段具有所述下部特征宽度和所述下部特征长度。
8.根据权利要求2所述的方法，其中：
平行于所述轴线而图案化所述前驱物结构包含：
图案化所述上部区段以形成界定所述上部特征宽度的所述上部伸长特征区段；
在所述上部伸长特征区段上形成间隔物以界定较宽特征图案；以及
将所述较宽特征图案转印到所述材料和所述下部区段以形成所述下部伸长特征区段；且
平行于所述另一轴线而图案化所述伸长阶式特征结构包含：
图案化所述上部伸长特征区段以形成所述上部离散特征区段；
在所述上部离散特征区段上形成另一间隔物以界定另一较宽特征图案；以及
将所述另一较宽特征图案转印到所述下部伸长特征区段以形成下部离散特征区段。
9.根据权利要求8所述的方法，其中：
图案化所述上部伸长特征区段包含图案化所述上部伸长特征区段以形成所述上部离散特征区段，所述上部离散特征区段包含磁性存储器单元的自由区域；且
将所述另一较宽特征图案转印到所述下部伸长特征区段包含将所述另一较宽特征图案转印到所述下部伸长特征区段以形成所述下部离散特征区段，所述下部离散特征区段包含所述磁性存储器单元的固定区域。
10.根据权利要求1所述的方法，其进一步包含：
平行于所述轴线而图案化掩模材料以形成伸长掩模特征；以及
平行于所述另一轴线而图案化所述伸长掩模特征以界定离散掩模图案，所述离散掩模图案界定所述上部特征宽度和上部特征长度，所述另一轴线大约垂直于所述轴线。
11.根据权利要求10所述的方法，其中平行于一轴线和平行于另一轴线而图案化前驱物结构包含：
将所述离散掩模图案转印到所述上部区段以形成界定所述上部特征宽度且界定上部特征长度的所述上部离散特征区段；
在所述上部离散特征区段的侧壁上形成间隔物以界定较宽离散特征图案，所述较宽离散特征图案界定所述下部特征宽度和下部特征长度；以及
将所述较宽离散特征图案转印到所述材料和所述下部区段以形成具有所述下部特征宽度和所述下部特征长度的下部离散特征区段，所述上部离散特征安置于所述下部离散特征上。
12.根据权利要求1到11中任一权利要求所述的方法，其进一步包含在基底材料上形成所述前驱物结构，所述上部区段包含磁性材料，所述下部区段包含另一磁性材料，且在所述下部区段与所述上部区段之间的所述材料包含非磁性材料。
13.根据权利要求1所述的方法，其进一步包含在基底材料上形成所述前驱物结构，所述上部区段包含磁性材料，所述下部区段包含另一磁性材料，且在所述下部区段与所述上部区段之间的所述材料包含非磁性材料，其中：
平行于一轴线和平行于另一轴线而图案化前驱物结构包含：
从所述前驱物结构的所述上部区段选择性地移除所述磁性材料的至少一部分以形成上部伸长特征区段，所述上部伸长特征区段包含支撑于将所述磁性材料与所述基底材料上的所述另一磁性材料分开的所述非磁性材料上的所述磁性材料的剩余部分，所述上部伸长特征区段界定所述上部特征宽度；
选择性地移除所述非磁性材料的至少一部分和所述另一磁性材料的至少一部分以形成在所述上部伸长特征区段与所述基底材料之间的下部伸长特征区段，所述下部伸长特征区段包含所述非磁性材料的剩余部分和所述另一磁性材料的剩余部分；
从所述上部伸长特征区段选择性地移除所述磁性材料的至少一其它部分以形成所述上部离散特征区段，所述上部离散特征区段包含所述磁性材料的另一剩余部分，其支撑于将所述磁性材料的所述另一剩余部分与所述基底材料上的所述另一磁性材料的所述剩余部分分开的所述非磁性材料的所述剩余部分上；以及
从所述下部伸长特征区段选择性地移除所述非磁性材料的至少一其它部分和所述另一磁性材料的至少一其它部分以形成下部离散特征区段，所述下部离散特征区段包含所述非磁性材料的另一剩余部分和所述另一磁性材料的另一剩余部分。
14.根据权利要求13所述的方法，其中：
从所述前驱物结构的所述上部区段选择性地移除所述磁性材料的至少一部分包含通过离子研磨工具平行于所述轴线而导引离子束以从所述前驱物结构的所述上部区段选择性地移除所述磁性材料的所述至少一部分；
选择性地移除所述非磁性材料的至少一部分和所述另一磁性材料的至少一部分包含通过所述离子研磨工具平行于所述轴线而导引所述离子束来选择性地移除所述非磁性材料的所述至少一部分和所述另一磁性材料的所述至少一部分；
从所述上部伸长特征区段选择性地移除所述磁性材料的至少一其它部分包含通过所述离子研磨工具平行于所述另一轴线而导引所述离子束以从所述上部伸长特征区段选择性地移除所述磁性材料的所述至少一其它部分，所述另一轴线大约垂直于所述轴线；以及
从所述下部伸长特征区段选择性地移除所述非磁性材料的至少一其它部分和所述另一磁性材料的至少一其它部分包含通过所述离子研磨工具平行于所述另一轴线而导引所述离子束以从所述下部伸长特征区段选择性地移除所述非磁性材料的所述至少一其它部分和所述另一磁性材料的所述至少一其它部分。
15.一种半导体装置，其包含：
至少一存储器单元，所述至少一存储器单元包含：
伸长特征区段，其包含展现固定垂直磁性定向的磁性材料区域；
离散特征区段，其处于所述伸长特征区段之上，所述离散特征区段包含展现可切换垂直磁性定向的另一磁性材料区域；以及
另一材料，其安置于所述磁性材料区域与所述另一磁性材料区域之间。
16.根据权利要求15所述的半导体装置，其中所述至少一存储器单元包含呈一阵列的多个存储器单元，所述阵列包含：
所述伸长特征区段，其包含：
所述磁性材料区域，其展现所述固定垂直磁性定向；以及
所述另一材料，其在所述磁性材料区域与所述另一磁性材料区域之间，所述另一材料包含非磁性材料；以及
多个所述离散特征区段，其包含展现所述可切换垂直磁性定向的所述另一磁性材料区域，所述多个离散特征区段中的至少一离散特征区段界定小于由所述伸长特征区段界定的伸长特征长度的离散特征长度，所述多个离散特征区段安置于所述伸长特征区段上。
17.根据权利要求16所述的半导体装置，其进一步包含在所述多个离散特征区段中的所述离散特征区段中的至少一者上的至少一选择装置结构。
18.根据权利要求16所述的半导体装置，其进一步包含：
底部导电材料，其在所述伸长特征区段下方且与所述伸长特征区段对准；以及
上部导电材料，其在所述多个离散特征区段上且垂直于所述伸长特征区段而对准。
19.根据权利要求15到18中任一权利要求所述的半导体装置，其进一步包含安置于所述伸长特征区段下方的离散导电特征。
20.根据权利要求15到18中任一权利要求所述的半导体装置，其进一步包含安置于所述伸长特征区段下方的伸长导电特征。
CN201380053573.4A 2012-09-13 2013-09-06 形成存储器单元和磁性存储器单元结构的阵列的方法，以及相关的存储器单元和存储器单元结构 Active CN104718614B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/614,212 US9373775B2 (en) 2012-09-13 2012-09-13 Methods of forming magnetic memory cells
US13/614,212 2012-09-13
PCT/US2013/058632 WO2014042995A1 (en) 2012-09-13 2013-09-06 Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures

Publications (2)

Publication Number Publication Date
CN104718614A true CN104718614A (zh) 2015-06-17
CN104718614B CN104718614B (zh) 2017-11-10

Family

ID=50232409

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380053573.4A Active CN104718614B (zh) 2012-09-13 2013-09-06 形成存储器单元和磁性存储器单元结构的阵列的方法，以及相关的存储器单元和存储器单元结构

Country Status (7)

Country Link
US (2) US9373775B2 (zh)
EP (2) EP2896066B1 (zh)
JP (1) JP6086983B2 (zh)
KR (2) KR20150052227A (zh)
CN (1) CN104718614B (zh)
TW (1) TWI542052B (zh)
WO (1) WO2014042995A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634726A (zh) * 2016-02-25 2019-12-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
US12029133B2 (en) 2020-02-26 2024-07-02 Lam Research Corporation Ion beam etching with sidewall cleaning

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
KR102494102B1 (ko) * 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
JP6297104B2 (ja) * 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
EP3996158A3 (en) * 2017-08-29 2022-08-17 Everspin Technologies, Inc. Method of etching magnetoresistive stack
JP6581634B2 (ja) * 2017-09-20 2019-09-25 株式会社東芝 磁気記憶装置
EP3506359A1 (en) * 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
KR20210039525A (ko) 2019-10-01 2021-04-12 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
CN112820821A (zh) * 2019-11-15 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
JP2022051040A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US20040095813A1 (en) * 2002-08-07 2004-05-20 Keiji Hosotani Semiconductor integrated circuit device and method of manufacturing the same
CN1522466A (zh) * 2001-04-27 2004-08-18 形成最小间隔磁随机存取存储器结构的改进方法
US20090104718A1 (en) * 2007-10-17 2009-04-23 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
US20120225499A1 (en) * 2009-07-09 2012-09-06 Crocus Technologies Method for Use in Making Electronic Devices Having Thin-Film Magnetic Components

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560847B2 (ja) 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
JP2003197872A (ja) 2001-12-26 2003-07-11 Canon Inc 磁気抵抗効果膜を用いたメモリ
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
JP2004128229A (ja) * 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP2006179701A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
JP4900647B2 (ja) 2005-10-05 2012-03-21 日本電気株式会社 磁気ランダムアクセスメモリ
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
WO2008120482A1 (ja) * 2007-03-29 2008-10-09 Nec Corporation 磁気ランダムアクセスメモリ
US8599605B2 (en) 2007-05-28 2013-12-03 Nec Corporation Magnetic storage device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US8394683B2 (en) * 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP5767925B2 (ja) * 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8823117B2 (en) * 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
CN1522466A (zh) * 2001-04-27 2004-08-18 形成最小间隔磁随机存取存储器结构的改进方法
US20040095813A1 (en) * 2002-08-07 2004-05-20 Keiji Hosotani Semiconductor integrated circuit device and method of manufacturing the same
US20090104718A1 (en) * 2007-10-17 2009-04-23 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US20120225499A1 (en) * 2009-07-09 2012-09-06 Crocus Technologies Method for Use in Making Electronic Devices Having Thin-Film Magnetic Components
US20110076784A1 (en) * 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110634726A (zh) * 2016-02-25 2019-12-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
US11289306B2 (en) 2016-02-25 2022-03-29 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
CN110634726B (zh) * 2016-02-25 2022-05-31 朗姆研究公司 利用低温晶片温度的离子束蚀刻
US12029133B2 (en) 2020-02-26 2024-07-02 Lam Research Corporation Ion beam etching with sidewall cleaning

Also Published As

Publication number Publication date
US20140070342A1 (en) 2014-03-13
US9373775B2 (en) 2016-06-21
CN104718614B (zh) 2017-11-10
JP2015532013A (ja) 2015-11-05
TWI542052B (zh) 2016-07-11
WO2014042995A1 (en) 2014-03-20
EP2896066A1 (en) 2015-07-22
EP2896066A4 (en) 2016-08-03
EP2896066B1 (en) 2020-04-08
EP3693998B1 (en) 2022-11-30
US20160308117A1 (en) 2016-10-20
KR101872176B1 (ko) 2018-06-27
KR20150052227A (ko) 2015-05-13
KR20170092715A (ko) 2017-08-11
TW201424068A (zh) 2014-06-16
US10164168B2 (en) 2018-12-25
EP3693998A1 (en) 2020-08-12
JP6086983B2 (ja) 2017-03-01

Similar Documents

Publication Publication Date Title
CN104718614A (zh) 形成存储器单元和磁性存储器单元结构的阵列的方法,以及相关的存储器单元和存储器单元结构
EP3472875B1 (en) Reducing or avoiding metal deposition from etching magnetic tunnel junction (mtj) devices, including magnetic random access memory (mram) devices
US20170062031A1 (en) Magnetic devices and methods of manufacturing the same
US9450179B2 (en) Spin torque transfer MRAM device formed on silicon stud grown by selective epitaxy
US20210336129A1 (en) Confined cell structures and methods of forming confined cell structures
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
US20220344580A1 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10186551B1 (en) Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
US11004900B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
US10916582B2 (en) Vertically-strained silicon device for use with a perpendicular magnetic tunnel junction (PMTJ)
US10868236B2 (en) Method for manufacturing reduced pitch magnetic random access memory pillar
US12010925B2 (en) Magnetic memory device and method for manufacturing the same
CN110098217B (zh) 具有磁性随机存取存储器装置的集成电路及其制造方法
CN115000293A (zh) 半导体结构的制备方法、半导体结构和存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant