KR20170092715A - 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 - Google Patents

메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 Download PDF

Info

Publication number
KR20170092715A
KR20170092715A KR1020177021614A KR20177021614A KR20170092715A KR 20170092715 A KR20170092715 A KR 20170092715A KR 1020177021614 A KR1020177021614 A KR 1020177021614A KR 20177021614 A KR20177021614 A KR 20177021614A KR 20170092715 A KR20170092715 A KR 20170092715A
Authority
KR
South Korea
Prior art keywords
section
elongated
feature
axis
magnetic material
Prior art date
Application number
KR1020177021614A
Other languages
English (en)
Other versions
KR101872176B1 (ko
Inventor
거테즈 에스. 샌드후
위톨드 쿨라
웨인 아이. 키니
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20170092715A publication Critical patent/KR20170092715A/ko
Application granted granted Critical
Publication of KR101872176B1 publication Critical patent/KR101872176B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L27/222—
    • H01L27/224—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors

Abstract

메모리 셀 형성 방법, 자기 메모리 셀 구조체, 및 자기 메모리 셀 구조체 어레이가 개시된다. 이러한 방법의 실시예는, 적어도 하나의 상측 구분된 피쳐 섹션과, 상기 상측 구분된 피쳐 섹션보다 넓은 폭, 또는 큰 길이, 또는 둘 모두를 가진 하측 피쳐 섹션을 포함하는 계단식 구조체를 형성하도록 프리커서 구조체를 패턴처리하는 단계를 포함한다. 이 방법은 제 1 축, 가령, x축을 따라, 그리고 그 후 제 1 축에 수직 또는 대략 수직인 제 2 축, 가령, y축을 따라, 지향되는 패턴처리 작용을 이용한다. 따라서, 패턴처리 작용은 약 30 나노미터 미만의 치수에서도, 형성되는 복수의 인접 셀 코어 구조체 간에 균일성을 높일 수 있다. 자기 메모리 구조체 및 메모리 셀 어레이가 또한 개시된다.

Description

메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 {METHODS OF FORMING MEMORY CELLS AND ARRAYS OF MAGNETIC MEMORY CELL STRUCTURES, AND RELATED MEMORY CELLS AND MEMORY CELL STRUCTURES}
우선권 주장
본 출원은 2012년 9월 13일 출원된 미국특허출원 제13/614,212호(“METHODS OF FORMING MEMORY CELLS AND ARRAYS OF MAGNETIC MEMORY CELL STRUCTURES, AND RELATED MEMORY CELLS AND MEMORY CELL STRUCTURES”)의 우선권을 주장한다.
기술 분야
다양한 실시예에서, 본 발명은 일반적으로 메모리 소자 설계 및 제조 분야에 관한 것이다. 특히, 본 발명은 일부분이 다른 부분에 비해 작은 둘레를 형성하는, 계단식 구조체를 가진 메모리 셀의 설계 및 제조에 관한 것이다.
자기 랜덤 액세스 메모리(MRAM)는 자기저항에 기초한 비휘발성 컴퓨터 메모리 기술이다. MRAM 셀의 일 타입은 스핀 토크 트랜스퍼 MRAM(STT MRAM) 셀이다. 기존 STT MRAM 셀은 기판에 의해 지지되는 자기 셀 코어를 포함한다. 자기 셀 코어는 적어도 2개의 자성 영역, 예를 들어, "고정 영역" 및 "자유 영역"을 포함하며, 사이에 비자성 영역이 위치한다. STT MRAM 셀은 고정 영역 및 자성 영역 모두에서 수직 자기 배향을 나타내도록 구성될 수 있고, 또는, 고정 영역 및 자유 영역 모두에서 수평 자기 배향을 나타내도록 구성될 수 있다. 고정 영역은 고정 자기 배향을 갖고 자유 영역은 셀 작동 중, 고정 영역의 자기 배향과 자유 영역의 자기 배향이 동일 방향(가령, 각각 북향 및 북향, 동향 및 동향, 남향 및 남향, 또는 서향 및 서향)을 향하는 "평행" 구조와, 고정 영역의 자기 배향 및 자유 영역의 자기 배향이 서로 반대 방향(가령, 각각 북향 및 남향, 동향 및 서향, 남향 및 북향, 또는 서향 및 동향)을 향하는 "역평행" 구조 사이에서 스위칭될 수 있는 자기 배향을 가진다. 평행 구조에서, STT MRAM 셀은 자기저항 요소 - 즉, 고정 영역 및 자성 영역 - 간에 낮은 전기 저항을 나타낸다. 이러한 비교적 낮은 전기 저항의 상태는 MRAM 셀의 "0" 상태로 규정될 수 있다. 역평행 구조에서, STT MRAM 셀은 자기저항 요소 - 즉, 고정 영역 및 자성 영역 - 간에 높은 전기 저항을 나타낸다. 이러한 비교적 높은 전기 저항의 상태는 MRAM 셀의 "1" 상태로 규정될 수 있다. 자유 영역의 자기 배향의 스위칭과, 자기저항 요소들 간에 결과적인 높은 또는 낮은 저항 상태는, 기존 MRAM 셀의 기록 및 판독 작동을 가능하게 한다.
STT MRAM 셀 구조체를 형성하기 위한 기존의 제조 방법은 적층 물질의 프리커서 구조체로부터 물질의 선택적 제거를 포함할 수 있다. 제거될 물질은 비교적 높은 원자량을 가진 요소들을 포함할 수 있고, 이는 기존 건식 에칭 프로세스 중 휘발에 대한 곤란을 겪을 수 있다. 더욱이, 휘발되는 요소들은 에칭 프로세스 중 완전히 제거되기 보다, 바람직하지 않게도, 에칭 중인 구조체 상에 재증착될 수 있다. 더욱이, STT MRAM 셀 구조체의 치수가, 가령, 약 30 나노미터 아래로, 감소하여 웨이퍼 상에 소자 밀도를 증가시킴에 따라, 제조 중 STT MRAM 셀의 구조체의 균일성 실현이 곤란해질 수 있다.
본 출원은 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체를 제공하는 것을 그 일 목적으로 한다.
메모리 셀 형성 방법이 개시된다. 이 방법은 베이스 상에 프리커서 구조체를 형성하는 단계를 포함한다. 프리커서 구조체는 하측 섹션, 상측 섹션, 하측 섹션과 상측 섹션 사이의 물질을 포함한다. 상측 섹션은 상측 피쳐(feature) 폭을 형성하는 상측 기다란 피쳐 섹션을 형성하도록 패턴처리된다. 상측 기다란 피쳐 섹션 상에 스페이서가 형성되어, 폭넓은 피쳐 패턴을 형성할 수 있다. 폭넓은 피쳐 패턴이 이 물질 및 하측 섹션에 전달되어 하측 기다란 피쳐 섹션을 형성할 수 있다. 상측 기다란 피쳐 섹션은 패턴처리되어, 상측 구분된 피쳐 섹션을 형성할 수 있다. 상측 구분된 피쳐 섹션 상에 다른 스페이서가 형성되어, 다른 폭넓은 피쳐 패턴을 형성할 수 있다. 다른 폭넓은 피쳐 패턴이 하측 기다란 피쳐 섹션에 전달되어 하측 구분된 피쳐 섹션을 형성할 수 있다.
메모리 셀 형성 방법이 또한 개시되며, 상기 방법에서는 프리커서 구조체가 x축에 평행하게 패턴처리되어, 기다란 계단식 피쳐 구조체를 형성하게 된다. 프리커서 구조체는 하측 섹션, 상측 섹션, 하측 섹션과 상측 섹션 사이의 비자성 물질을 포함한다. 기다란 계단식 피쳐 구조체는 하측 피쳐 폭을 형성하는 하측 기다란 피쳐 섹션과, 상측 피쳐 폭을 형성하는 상측 기다란 피쳐 섹션을 포함한다. 상측 피쳐 폭은 하측 피쳐 폭보다 작다. 기다란 계단식 피쳐 구조체는 x축에 대략 수직인 y축에 평행하게 패턴처리되어, 상측 구분된 피쳐 섹션을 포함하는 적어도 부분적으로 구분된 계단식 피쳐 구조체를 형성?C 수 있다.
더욱이, 메모리 셀 형성 방법이 개시되며, 상기 방법에서는 마스크 물질이 패턴처리되어, 일 축에 평행하게 기다란 마스크 피쳐를 형성할 수 있다. 기다란 마스크 피쳐는 상기 축에 수직으로 패턴처리되어, 상측 피쳐 폭 및 상측 피쳐 길이를 형성하는 구분된 마스크 패턴을 형성한다. 구분된 마스크 패턴은 상측 피쳐 폭 및 상측 피쳐 길이를 가진 상측 구분된 피쳐의 형성을 위해, 비자성 물질 상에 그리고 다른 자성 물질 상에 배치되는 자성 물질에 전달된다. 스페이서가 상측 기다란 피쳐의 측벽 상에 형성되어, 하측 피쳐 폭 및 하측 피쳐 길이를 형성하는 폭넓은 구분된 피쳐 패턴을 형성한다. 폭넓은 구분된 피쳐 패턴은 비자성 물질 및 다른 자성 물질에 전달되어, 하측 피쳐 폭 및 하측 피쳐 길이를 가진 하측 구분된 피쳐를 형성한다. 상측 구분된 피쳐는 하측 구분된 피쳐 상에 배치된다.
자기 메모리 셀 형성 방법이 또한 개시된다. 상기 방법은 프리커서 구조체의 상측 섹션으로부터 자성 물질의 적어도 일부분을 선택적으로 제거하여, 상측 기다란 피쳐 섹션을 형성하는 단계를 포함한다. 상측 기다란 피쳐 섹션은 비자성 물질 상에 지지되는 자성 물질의 나머지 부분을 포함한다. 상기 비자성 물질은 상기 자성 물질을 베이스 물질 상의 다른 자성 물질로부터 분리시킨다. 상측 기다란 피쳐 섹션은 상측 피쳐 폭을 가진다. 비자성 물질의 적어도 일부분과 상기 다른 자성 물질의 적어도 일부분이 선택적으로 제거되어, 상측 기다란 피쳐 섹션과 베이스 물질 사이에 하측 기다란 피쳐 섹션을 형성한다. 상기 하측 기다란 피쳐 섹션은 상기 비자성 물질의 나머지 부분과 상기 다른 자성 물질의 나머지 부분을 포함한다. 자성 물질의 적어도 하나의 다른 부분이 상측 기다란 피쳐 섹션으로부터 선택적으로 제거되어, 상측 구분된 피쳐 섹션을 형성할 수 있다. 상측 구분된 피쳐 섹션은 자성 물질의 다른 나머지 부분을 포함한다. 상기 자성 물질의 다른 나머지 부분을, 상기 베이스 물질 상의 상기 다른 자성 물질의 나머지 부분으로부터 분리시키는 상기 비자성 물질의 나머지 부분 상에 상기 자성 물질의 다른 나머지 부분이 지지된다. 상기 비자성 물질의 적어도 하나의 다른 부분과 상기 다른 자성 물질의 적어도 하나의 다른 부분이 하측 기다란 피쳐로부터 선택적으로 제거되어, 하측 구분된 피쳐 섹션을 형성한다. 하측 구분된 피쳐 섹션은 상기 비자성 물질의 다른 나머지 부분과, 상기 다른 자성 물질의 다른 나머지 부분을 포함한다.
자기 메모리 셀 구조체들의 어레이가 또한 개시된다. 어레이는 기다란 피쳐 길이를 형성하는 적어도 하나의 기다란 피쳐를 포함한다. 상기 적어도 하나의 기다란 피쳐는 자성 물질 및 비자성 물질을 포함한다. 상기 자성 물질은 기다란 피쳐 길이를 갖고, 베이스 물질 상에 위치한다. 상기 비자성 물질은 기다란 피쳐 길이를 갖고, 상기 자성 물질 상에 위치한다. 어레이는 복수의 구분된 피쳐를 또한 포함하며, 각각은 기다란 피쳐 길이보다 작은 구분된 피쳐 길이를 형성한다. 복수의 구분된 피쳐의 각각의 구분된 피쳐는 다른 자성 물질을 포함한다. 복수의 구분된 피쳐는 적어도 하나의 기다란 피쳐 상에 배치된다.
더욱이, 자기 메모리 셀 구조체가 개시된다. 자기 메모리 셀 구조체는 고정 수직 자기 배향을 나타내는 자성 물질의 일 영역을 포함하는 기다란 피쳐 섹션을 포함한다. 자기 메모리 셀 구조체는 기다란 피쳐 섹션 위에 구분된 피쳐 섹션을 또한 포함한다. 구분된 피쳐 섹션은, 스위칭가능한 수직 자기 배향을 나타내는 자성 물질의 다른 영역을 포함한다. 다른 물질이 상기 자성 물질의 일 영역과 상기 자성 물질의 상기 다른 영역 사이에 배치된다.
본 출원의 일 측면에 따르면, 메모리 셀 형성 방법이 제공된다. 위 방법은, 프리커서 구조체를 x축에 대해서만 평행하게 패턴처리(patterning)하는 단계 - 상기 프리커서 구조체는 자성 물질을 포함하는 하측 섹션, 다른 자성 물질을 포함하는 상측 섹션, 및 상기 하측 섹션과 상기 상측 섹션 사이의 비자성 물질을 포함하며, 상기 패턴처리하는 단계는, 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 상기 하측 섹션으로부터 형성되고 하측 폭(또는 하측 피쳐 폭)을 갖는 하측 기다란 섹션(또는 하측 기다란 피쳐 섹션) 및 상기 상측 섹션으로부터 형성되고 상기 하측 폭보다 작은 상측 폭(또는 상측 피쳐 폭)을 갖는 상측 기다란 섹션(또는 상측 기다란 피쳐 섹션)을 포함하는 기다란 계단식 구조체(또는 기다란 계단식 피쳐 구조체)를 형성하는 단계를 포함함-; 및 상기 프리커서 구조체를 상기 x축에 대해서만 평행하게 패턴처리하는 단계 이후에, 상기 기다란 계단식 구조체를 상기 x축에 대하여 수직인 y축에 대해서만 평행하게 패턴처리하는 단계 -상기 패턴처리하는 단계는 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 상기 상측 섹션으로부터 형성되는 상측 구분된 섹션을 포함하는 적어도 부분적으로 구분된 계단식 구조체(또는 계단식 피쳐 구조체)를 형성하는 단계를 포함함- 를 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 프리커서 구조체의 상기 상측 섹션을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 상측 기다란 섹션을 형성하는 단계를 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 프리커서 구조체의 상기 하측 섹션과 상기 비자성 물질을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 기다란 섹션을 형성하는 단계를 더 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 비자성 물질을 통해 이온 밀링하지 않고, 상기 상측 기다란 섹션을 상기 y축에 대하여 평행하게 이온 밀링하는 단계를 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 비자성 물질 및 상기 하측 기다란 섹션을 상기 y축에 대하여 평행하게 이온 밀링하여, 상기 상측 구분된 섹션과 하측 구분된 섹션(또는 하측 구분된 피쳐 섹션)을 포함하는 구분된 계단식 구조체(또는 구분된 계단식 피쳐 구조체)를 형성하는 단계를 더 포함하고, 상기 상측 구분된 섹션은 상기 상측 폭을 갖고, 상기 하측 구분된 섹션은 상기 하측 폭을 가질 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 프리커서 구조체의 상기 상측 섹션, 상기 비자성 물질, 및 상기 하측 섹션을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 폭을 갖는 기다란 프리커서 구조체(또는 기다란 프리커서 피쳐)를 형성하는 단계와, 상기 기다란 프리커서 피쳐의 상측 부분을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 기다란 섹션 및 상기 상측 기다란 섹션을 포함하는 상기 기다란 계단식 구조체를 형성하는 단계를 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 기다란 계단식 구조체를 베이스 물질까지 이온 밀링하여 하측 길이(또는 하측 피쳐 길이)를 갖는 구분된 프리커서 구조체(또는 구분된 프리커서 피쳐)를 형성하는 단계와, 상기 구분된 프리커서 구조체의 상측 부분을 상기 비자성 물질까지 이온 밀링하여, 상측 구분된 섹션 및 하측 구분된 섹션을 포함하는 적어도 부분적으로 구분된 계단식 구조체(또는 계단식 피쳐 구조체)를 형성하는 단계 -상기 상측 구분된 피쳐 섹션은 상기 상측 폭 및 상측 길이(또는 상측 피쳐 길이)를 갖고, 상기 하측 구분된 섹션은 상기 하측 폭 및 하측 길이를 가짐 - 를 포함할 수 있다. 위 방법에 있어서, 상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 상측 섹션을 이온 밀링하여 상기 상측 폭을 갖는 상기 상측 기다란 섹션을 형성하는 단계와, 상기 상측 기다란 섹션 상에 스페이서를 형성하여 폭넓은 패턴(또는 폭넓은 피쳐 패턴)을 형성하는 단계와, 상기 비자성 물질 및 상기 하측 섹션에 상기 폭넓은 패턴을 전달(transfer)하여 상기 하측 기다란 섹션을 형성하는 단계를 포함하고, 상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 상측 기다란 섹션을 이온 밀링하여 상기 상측 구분된 섹션을 형성하는 단계와, 상기 상측 구분된 섹션 상에 다른 스페이서를 형성하여 다른 폭넓은 패턴(또는 다른 폭넓은 피쳐 패턴)을 형성하는 단계와, 상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하여 하측 구분된 섹션을 형성하는 단계를 포함할 수 있다. 위 방법에 있어서, 상기 상측 기다란 섹션을 이온 밀링하는 단계는, 상기 상측 기다란 섹션을 이온 밀링하여 상기 상측 구분된 섹션을 형성하는 단계를 포함하고, 상기 상측 구분된 섹션은 자기 메모리 셀의 자유 영역을 포함하며, 상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하는 단계는, 상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하여 상기 하측 구분된 섹션을 형성하는 단계를 포함하며, 상기 하측 구분된 섹션은 상기 자기 메모리 셀의 고정 영역을 포함할 수 있다. 위 방법에 있어서, 마스크 물질을 패턴처리하여 상기 x축에 대해서만 평행하게 기다란 마스크 부분(또는 기다란 마스크 피쳐)를 형성하는 단계를 더 포함할 수 있다. 위 방법에 있어서, 베이스 물질 상에 상기 프리커서 구조체를 형성하는 단계를 더 포함하고, 상기 프리커서 구조체를 x축에 대해서만 평행하게 패턴처리하는 단계는, 상기 프리커서 구조체의 상기 상측 섹션으로부터 상기 다른 자성 물질의 적어도 일부분을 선택적으로 제거하여, 상기 다른 자성 물질을 상기 베이스 물질 상의 자성 물질로부터 분리시키는 상기 비자성 물질 상에 지지되는 상기 다른 자성 물질의 나머지 부분을 포함하는 상기 상측 기다란 섹션을 형성하는 단계와, 상기 하측 섹션으로부터의 상기 자성 물질의 적어도 일부분과 상기 비자성 물질의 적어도 일부분을 선택적으로 제거하여, 상기 상측 기다란 섹션과 상기 베이스 물질 사이에 상기 하측 기다란 섹션을 형성하는 단계 - 상기 하측 기다란 섹션은 상기 비자성 물질의 나머지 부분과 상기 자성 물질의 나머지 부분을 포함함 -를 포함하며, 상기 기다란 계단식 구조체를 상기 x축에 대하여 수직인 y축에 대해서만 평행하게 패턴처리하는 단계는, 상기 상측 기다란 섹션으로부터 상기 다른 자성 물질의 적어도 하나의 다른 부분을 선택적으로 제거하여, 상기 다른 자성 물질의 다른 나머지 부분을 상기 베이스 물질 상의 상기 자성 물질의 나머지 부분으로부터 분리시키는 상기 비자성 물질의 나머지 부분 상에 지지되는 상기 다른 자성 물질의 다른 나머지 부분을 포함하는 상기 상측 구분된 섹션을 형성하는 단계와, 상기 하측 기다란 섹션으로부터 상기 자성 물질의 적어도 하나의 다른 부분과 상기 비자성 물질의 적어도 하나의 다른 부분을 선택적으로 제거하여, 상기 비자성 물질의 다른 나머지 부분과 상기 자성 물질의 다른 나머지 부분을 포함하는 하측 구분된 섹션(또는 하측 구분된 피쳐 섹션)을 형성하는 단계를 포함할 수 있다.
본 출원의 다른 측면에 따르면, 반도체 소자가 제공된다. 위 반도체 소자는 적어도 하나의 메모리 셀을 포함하며, 상기 적어도 하나의 메모리 셀은, 고정 수직 자기 배향을 나타내는 자성 물질의 일 영역을 포함하는 기다란 섹션(또는 기다란 피쳐 섹션)과, 상기 기다란 피쳐 위의 구분된 섹션(또는 구분된 피쳐 섹션) - 상기 구분된 섹션은 스위칭가능한 수직 자기 배향을 나타내는 자성 물질의 다른 영역을 포함하고, 상기 구분된 섹션은 상기 기다란 섹션에 의해 각기 형성되는 하측 폭 및 하측 길이보다 작은 상측 폭 및 상측 길이를 가짐 -과, 상기 자성 물질의 일 영역과 상기 자성 물질의 다른 영역 사이에 배치되는 비자성 물질을 포함할 수 있다. 위 반도체 소자에서 상기 적어도 하나의 메모리 셀은 일 어레이에 복수의 메모리 셀을 포함하고, 상기 어레이는 기다란 섹션(또는 기다란 피쳐 섹션)과, (복수의 구분된 섹션(또는 복수의 구분된 피쳐 섹션)을 포함하며, 상기 기다란 섹션은, 상기 고정 수직 자기 배향을 나타내는 자성 물질의 일 영역과, 상기 자성 물질의 일 영역과 상기 자성 물질의 다른 영역 사이의 상기 비자성 물질을 포함하고, 상기 복수의 구분된 섹션은 상기 스위칭가능한 수직 자기 배향을 나타내는 상기 자성 물질의 다른 영역을 포함하고, 상기 복수의 구분된 섹션은 상기 기다란 섹션 상에 배치될 수 있다. 위 반도체 소자에서 상기 복수의 구분된 섹션 중 적어도 하나의 구분된 섹션 상에 적어도 하나의 선택 소자 구조체를 더 포함할 수 있다. 위 반도체 소자에서 상기 기다란 섹션 하에서 상기 기다란 섹션과 정렬되는 하부 전도 물질과, 상기 복수의 구분된 섹션 상에 위치하고, 상기 기다란 섹션에 수직으로 정렬되는 상측 전도 물질을 더 포함할 수 있다. 위 반도체 소자에서 상기 기다란 섹션 하에 배치되는 구분된 전도 구조체(또는 구분된 전도 피쳐)를 더 포함할 수 있다. 위 반도체 소자에서 상기 기다란 섹션 하에 배치되는 기다란 전도 구조체(또는 기다란 전도 피쳐)를 더 포함할 수 있다.
본 출원은 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체를 제공하는 것을 그 일 효과로 한다.
도 1은 STT MRAM 셀의 어레이 제조의 기반이 되는 프리커서 구조체의 등각투상도다.
도 2 내지 도 10은 본 발명의 일 실시예에 따라, 프로세싱의 다양한 스테이지들 중 구분된 계단식 메모리 셀 소자 구조체의 어레이의 등각투상도로서, x방향으로 도 1의 프리커서 구조체의 상측 섹션을 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 마스크 패턴과, x 방향으로 프리커서 구조체의 하측 섹션을 패턴처리하기 위한 스페이서 에치와, y 방향으로 상측 섹션을 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 다른 마스크 패턴과, y 방향으로 하측 섹션을 패턴처리하기 위해 다른 스페이서 에치를 이용하여, 베이스 물질 위에 구분된 계단식 메모리 셀 소자 구조체의 어레이를 형성한다.
도 11은 도 9의 구분된 계단식 메모리 셀 소자 구조체들의 어레이의 등각투상도로서, 그 위에 상측 전도 물질의 기다란 피쳐들이 형성된다.
도 12A는 하부 전도 물질의 기다란 피쳐들을 포함하는, 섹션 12-12을 따라 취한, 도 11의 구조체의 단면도다.
도 12B는 기다란 피쳐 대신에 하부 전도 물질의 구분된 피쳐들을 포함하는, 섹션 12-12을 따라 취한, 도 11의 구조체의 단면도다.
도 13 내지 도 18은 본 발명의 일 실시예에 따라, 프로세싱의 다양한 스테이지들 중 구분된 계단식 메모리 셀 소자 구조체의 어레이의 등각투상도로서, x방향으로 베이스 물질에 도 1의 프리커서 구조체를 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 마스크 패턴과, x 방향으로 상측 섹션을 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 좁은 마스크 패턴과, y 방향으로 베이스 물질에 구조체를 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 다른 마스크 패턴과, y 방향으로 상측 섹션을 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 다른 좁은 마스크 패턴을 이용하여, 베이스 물질 위에 구분된 계단식 메모리 셀 소자 구조체의 어레이를 형성한다.
도 19 내지 도 23은 본 발명의 일 실시예에 따라, 프로세싱의 다양한 스테이지들 중 구분된 계단식 메모리 셀 소자 구조체의 어레이의 등각투상도로서, 이격된 기다란 마스크 피쳐들의 마스크 패턴을 이용하고, 이 마스크 패턴으로부터 구분된 마스크 피쳐들의 다른 마스크 패턴을 형성하며, 도 1의 프리커서 구조체의 상측 섹션을 패턴처리하기 위해 구분된 마스크 피쳐들의 다른 마스크 패턴을 이용하고, 프리커서 구조체의 하측 섹션을 패턴처리하기 위해 스페이서 에치를 이용하여, 베이스 물질 상에 구분된 계단식 메모리 셀 소자 구조체의 어레이를 형성한다.
도 24 내지 도 29는 본 발명의 일 실시예에 따라, 프로세싱의 다양한 스테이지들 중 기다란 하측 섹션 및 구분된 상측 섹션을 가진 계단식 메모리 셀 소자 구조체의 어레이의 등각투상도로서, x방향으로 도 1의 프리커서 구조체의 상측 섹션을 패턴처리하기 위해 이격된 기다란 마스크 피쳐들의 마스크 패턴과, y 방향으로 상측 섹션의 패턴처리를 위해 이격된 기다란 마스크 피쳐들의 다른 마스크 패턴과, y 방향으로 하측 섹션의 패턴처리를 위해 스페이서 에치를 이용하여, 베이스 물질 상에 기다란 하측 섹션 및 구분된 상측 섹션을 갖는 계단식 메모리 셀 소자 구조체의 어레이를 형성한다.
도 30은 도 28의 기다란 하측 섹션 및 구분된 상측 섹션을 갖는 계단식 메모리 셀 소자 구조체의 어레이의 등각투상도로서, 그 위에 상측 전도 물질의 기다란 피쳐들이 형성된다.
도 31은 섹션(31-31)을 따라 취한 도 30의 구조체의 단면도다.
도 32는 섹션(32-32)을 따라 취한 도 30의 구조체의 단면도다.
도 33은 도 9의 구분된 계단식 메모리 셀 소자 구조체들의 어레이의 등각투상도로서, 그 위에 상측 전도 물질의 기다란 피쳐 및 선택 소자들이 형성된다.
메모리 셀 형성 방법, 자기 메모리 셀 형성 방법, 및 관련 메모리 셀 구조체 및 자기 메모리 셀 구조체들의 어레이가 개시된다. 이 방법들은 자성 물질을 가진 하측 섹션, 다른 자성 물질을 가진 상측 섹션, 및 그 사이의 물질, 가령, 비자성 물질을 구비한, 프리커서 구조체로부터 계단식 피쳐 구조체를 형성하도록 패턴처리, 선택적 제거, 또는 다른 제거 작용들의 시퀀스를 포함한다. 상측 섹션은 일 축(가령, x-축)"에 평행하게 패턴처리되어, 상측 섹션에 기다란 피쳐를 형성한다. 비자성 물질 및 하측 섹션은 x-축에 평행하게 또한 패턴처리되어, 상측 섹션의 기다란 피쳐보다 넓은 폭을 가진 하측 섹션의 기다란 피쳐를 형성한다. 폭좁은 상측 기다란 피쳐 및 폭넓은 하측 기다란 피쳐 섹션들을 가진 이러한 계단식 기다란 피쳐는 추가로 패턴처리되어, 적어도 하나의 구분된 상측 섹션을 가진 계단식 구조체를 형성할 수 있다. 예를 들어, 폭좁은 상측 기다란 피쳐는 x-축에 수직이거나 대략 수직인 다른 축, 가령, "y-축"에 평행하게 패턴처리되어, 구분된 상측 피쳐를 형성할 수 있다. 따라서, 자기 메모리 셀의 어레이는, 자성 물질을 포함하는 기다란 피쳐가 다른 자성 물질을 포함하는 복수의 상측 구분된 피쳐를 지지하도록, 형성될 수 있다. 비자성 물질은, 다른 자성 물질을 포함하는 구분된 피쳐로부터, 자성 물질을 포함하는 기다란 피쳐를 분리시킨다. 따라서, 구분된 피쳐를 가진 다른 자성 물질은 STT MRAM 셀 코어 구조체의 자유 영역을 형성할 수 있고, 기다란 피쳐 내의 자성 물질은 STT MRAM 셀 코어 구조체의 고정 영역을 형성할 수 있다. 선택 소자는 구분된 피쳐 상에 형성될 수 있다. 다른 예로서, 폭좁은 상측 기다란 피쳐만이 y-축에 평행하게 패턴처리될 수 있은 것이 아니라, 폭넓은 하측 기다란 피쳐 섹션 역시, 가령, 상측 기다란 피쳐가 y-축에 평행하게 패턴처리되는 경우보다 긴 길이로, y-축에 평행하게 패턴처리될 수 있다. 따라서, 자기 메모리 셀의 어레이는, 각각의 셀 코어가 상측 구분된 피쳐 섹션보다 긴 길이 및 넓은 폭 중 적어도 하나를 가진 하측 구분된 피쳐 섹션을 포함하는 계단식 구조를 갖도록, 형성될 수 있다. 하측 구분된 피쳐 섹션은 자기 메모리 셀의 고정 영역을 포함할 수 있고, 상측 구분된 피쳐 섹션은 자기 메모리 셀의 자유 영역을 포함할 수 있다.
일련의 패턴처리 과정 중, 프리커서 구조체의 패턴처리가 이 과정에서 단 하나의 축에 평행하게 물질을 제거하는 프로세스를 포함할 수 있기 때문에, 개별 패턴처리 작용은 단순화될 수 있고, 이는 어레이의 일 셀 코어 구조체로부터 다음 셀 코어 구조체로 결과적으로 형성되는 구조체들의 균일성을 증가시킬 수 있다. 더욱이, 패턴처리 과정은 밀링 툴과 같은 공구를 이용하여 실현될 수 있고 - 이는 관련축에 평행하게 지향될 수 있음 - 변위되는 물질이 패턴처리 중 구조체의 측벽 상에 재증착될 가능성을 감소시킬 수 있다. 이는 다시, 일 셀 코어 구조체로부터 다음 셀 코어 구조체로 결과적인 구조체의 균일성을 개선시킬 수 있다.
여기서 사용되는 바와 같이, "기판"이라는 용어는 메모리 셀 내의 구성요소들과 같은 구성요소들이 놓이게 되는 베이스 물질 또는 구조물을 의미 및 포함한다. 기판은, 반도체 기판, 지지 구조체 상의 베이스 반도체 물질, 금속 전극, 또는 위에 하나 이상의 물질, 구조체, 또는 영역이 형성되는 반도체 기판일 수 있다. 기판은 기존의 실리콘 기판 또는 반도체 물질을 포함하는 기타 벌크 기판일 수 있다. 여기서 사용되는 바와 같이, "벌크 기판"이라는 용어는 실리콘 웨이퍼만이 아니라, 다른 것들 중에서도, 실리콘 온 인설레이터("SOI") 기판, 예를 들어, 실리콘 온 사파이어("SOS") 기판 또는 실리콘 온 글래스(“SOG”) 기판, 베이스 반도체 토대 상의 실리콘 에피택셜층, 또는 다른 반도체 또는 광전자 물질, 예를 들어, 실리콘 게르마늄(Si1-x,Gex, 이때 x 는, 예를 들어, 0.2 내지 0.8 사이의 몰분율), 게르마늄(Ge), 갈륨 아시나이드(GaAs), 갈륨 나이트라이드(GaN), 또는 인듐 포스파이드(InP)도 포함한다. 더욱이, 다음의 설명에서 "기판"을 참조할 때, 베이스 반도체 구조체 또는 토대에 물질, 영역, 또는 정션을 형성하기 위해 이전의 프로세스 스테이지들이 사용되었을 수 있다.
여기서 사용되는 바와 같이, “STT MRAM 셀"(cell)은, 자유 영역과 고정 영역 사이에 배치되는 비자성 영역이 전기 절연체(가령, 유전체)일 경우, 자기 터널 정션(“MTJ”)을 포함할 수 있는 자기 셀 구조체를 의미 및 포함한다. 대안으로서, STT MRAM 셀의 자기 셀 구조체는, 자유 영역과 고정 영역 사이에 배치되는 비자성 영역이 전기 전도성일 경우, 스핀 밸브를 포함할 수 있다.
여기서 사용되는 바와 같이, "계단식"이라는 용어는, 피쳐와 관련하여 사용될 때, 스페이서 또는 충전 물질과 관련없이, 하측 섹션에 소정의 폭 또는 길이를 형성하고 하측 섹션의 폭 또는 길이와는 다른 폭 또는 길이를 상측 섹션에 형성하는 피쳐를 의미 및 포함한다. 예를 들어, 계단식 피쳐는 하측 섹션에 넓은 폭 또는 긴 길이를, 그리고 상측 섹션에 좁은 폭 또는 짧은 길이를 형성할 수 있다.
여기서 사용되는 바와 같이, "셀 코어"라는 용어는 자유 영역과 고정 영역을 포함하는 메모리 셀 구조체를 의미 및 포함하고, 이를 통해, 메모리 셀의 작동 중, 전류가 흘러 자유 영역 내 평행 또는 역평행 자기 배향을 나타내게 된다.
여기서 사용되는 바와 같이, "수직"이라는 용어는 각자의 영역의 폭 및 길이에 수직인 방향을 의미 및 포함한다. "수직"은 STT MRAM 셀이 위치하는 기판의 주 표면에 수직인 방향을 또한 의미 및 포함한다.
여기서 사용되는 바와 같이, "수직"이라는 용어는 각자의 영역의 폭 및 길이에 수직인 방향을 의미 및 포함한다. "수평"은 STT MRAM 셀이 위치하는 기판의 주 표면에 수직인 방향을 또한 의미 및 포함한다.
여기서 사용되는 바와 같이, "자성 물질"은 강자성 물질 및 페리자성 물질을 의미 및 포함한다.
여기서 사용되는 바와 같이, "폭"이라는 용어는 피쳐를 지지하는 베이스 물질의 주 표면에 평행한 평면의 일 축을 따라, 피쳐의 일 측벽으로부터 피쳐의 다른 측벽까지의 치수를 의미한다. 이에 대응하여, "길이"는 상기 폭이 형성되는 축에 수직이거나 대략 수직인 다른 축을 따라, 피쳐의 일 단부 벽체로부터 피쳐의 다른 단부 벽체까지의 치수를 의미하며, 상기 다른 축 역시, 피쳐를 지지하는 베이스 물질의 주 표면에 평행한 평면에 있다. 특히, 피쳐의 "폭" 및 "길이"로 여기서 언급되는 치수들은, 그렇지 않을 경우, 발명의 의미 변경없이, 각각 "길이" 및 "폭"으로 언급될 수 있다.
여기서 사용되는 바와 같이, 물질, 영역, 또는 피쳐를 언급할 때, "이웃(하는)"은 식별된 조성물 또는 구조체의 다음번 가장 인접한 물질, 영역, 또는 피쳐를 의미 및 언급한다.
여기서 사용되는 바와 같이, "고정 영역"은 셀 코어의 일 자성 영역(가령, 자유 영역)의 자화 방향의 변화를 이끄는 전류가 고정 영역의 자화 방향의 변화를 이끌지 못한다는 점에서, STT MRAM 셀의 이용 및 작동 중 고정 자기 배향을 가지는, 그리고 자성 물질을 포함하는, STT MRAM 셀 내의 일 영역을 의미 및 포함한다.
여기서 사용되는 바와 같이, "자유 영역"은 자성 물질을 포함하는, 그리고, STT MRAM 셀의 이용 및 작동 중 스위칭가능한 자기 배향을 가지는, STT MRAM 셀 내의 일 영역을 의미 및 포함한다. 자기 배향은 자유 영역에 의해 나타나는 자기 배향과, 고정 영역에 의해 나타나는 자기 배향이 동일 방향을 향하는 "평행" 방향과, 자유 영역에 의해 나타나는 자기 배향과 고정 영역에 의해 나타나는 자기 배향이 서로 반대 방향을 향하는 "역평행" 방향 사이에서 스위칭될 수 있다.
여기서 사용되는 바와 같이, "아래", "밑", "하측", "저부", "위", "상측", "상부", "전방", "후방", "좌측", "우측", 등과 같은 공간적 상대적 용어들은 도면에서 도시되는 일 요소 또는 피쳐와 다른 요소 또는 피쳐와의 관계를 설명하기 위해 설명을 쉽게하기 위해 사용될 수 있다. 달리 명시하지 않을 경우, 이러한 공간적 상대적 용어들은 도면에 도시되는 배향에 추가하여 물질의 서로 다른 배향을 포괄한다. 예를 들어, 도면의 물질이 뒤집힐 경우, 다른 요소 또는 피쳐의 "아래" 또는 "밑" 또는 "하측" 또는 "저부"로 설명되는 요소들은 이제, 다른 요소 또는 피쳐의 "위" 또는 "상부"로 배향될 것이다. 따라서, "아래"라는 용어는, 사용되는 범주에 따라, 위 및 아래의 배향을 모두 포괄할 수 있고, 이는 당 업자에게 명백한 사항이다. 물질은 달리(가령, 90도 회전, 뒤집힘, 등) 배향될 수 있고, 여기서 사용되는 공간적 상대적 기술어들은 이에 맞게 해석될 수 있다.
여기서 사용되는 바와 같이, "폭좁은" "더 좁은", "폭넓은", "더 넓은", "짧은", "더 짧은", "긴", "더 긴", 등은 일 축을 따라 일 피쳐의 치수를 상기 축을 따라 다른 피쳐의 치수에 대하여 설명할 때 설명을 쉽게하고자 사용될 수 있다. 따라서, 일 피쳐는 "좁은" 폭을 갖는 것으로 설명될 수 있고, 다른 피쳐는 "넓은 폭"을 갖는 것으로 설명될 수 있으며, 위 두 피쳐의 폭이 기존 피쳐의 폭보다 좁을 수 있다. 따라서, "넓은" 또는 "긴"과 같은 치수의 표현은 큰 치수가 선호됨을 의미하는 것은 아니다.
여기서 사용되는 바와 같이, 다른 요소 "~ 상의" 또는 "~위의" 요소에 대한 표현은 다른 요소 바로 위에, 또는,인접하여, 또는 아래에, 또는 접촉하면서 있는 요소를 의미 및 포함한다. 이는 일 요소가 다른 요소의 간접적으로 위에, 또는, 인접하게, 또는 아래에, 또는 근처에 있고, 둘 사이에 또다른 요소가 있는 경우를 또한 포함한다. 이에 반해, 일 요소가 다른 요소 "바로 위에" 또는 "바로 인접하여" 로 언급될 때, 사이에 삽입되는 요소가 존재하지 않는다.
여기서 사용되는 바와 같이, "포함하다", "포함하는", "가지다" 및/또는 "갖는"의 용어는 거명되는 피쳐, 영역, 정수, 스테이지, 작동, 요소, 물질, 구성요소, 및/또는 그룹의 존재를 명시하지만, 하나 이상의 다른 피쳐, 영역, 정수, 스테이지, 작동, 요소, 물질, 구성요소, 및/또는 그룹의 존재 또는 추가를 배제하지 않는다.
여기서 사용되는 바와 같이, "및/또는"은 연관된 나열 아이템들 개개와, 그 중 하나 이상의 모든 조합들을 포함한다.
여기서 사용되는 바와 같이, 단수 형태인 "일", "하나의", 및 "상기"(the)는 달리 명확히 언급하지 않을 경우 복수 형태를 또한 포함한다.
여기서 제시되는 도해는 임의의 특정 구성요소, 구조체, 소자, 또는 시스템의 실제 뷰를 의미하는 것이 아니라, 본 발명의 실시예를 설명하기 위해 이용되는 이상화된 표현에 지나지 않는다.
실시예들은 개략적인 도해인 등각투상도 및 단면도를 참조하여 여기서 설명된다. 따라서, 예를 들어, 제조 기술 및/또는 허용공차의 결과로 도해의 형상으로부터의 변화가 예상된다. 따라서, 여기서 설명되는 실시예는 도시되는 바의 특정 형상이나 영역에 제한되지 않으며, 예를 들어, 제조로부터 나타나는 형상의 편차를 포함한다. 예를 들어, 박스 형상으로 도시 또는 설명되는 영역이 울퉁불퉁한 및/또는 비선형 피쳐를 가질 수 있다. 더욱이, 도시되는 날카로운 각들이 둥글 수 있다. 따라서, 도면에 도시되는 물질, 피쳐, 및 영역은 도식적인 속성을 가지며, 그 형상은 물질, 피쳐, 또는 영역의 정밀한 형상을 그리고자 함이 아니며, 본 발명의 범위를 제한하지 않는다.
다음의 설명은 개시되는 소자 및 방법의 실시예의 완전한 설명을 제공하기 위해, 물질 종류 및 공정 조건과 같은 구체적 세부사항들을 제공한다. 그러나, 당 업자는 이러한 소자 및 방법들의 실시예가 이러한 구체적 세부사항의 이용없이 실시될 수 있음을 이해할 것이다. 게다가, 이러한 소자 및 방법의 실시예들은 해당 산업 분야에서 사용되는 기존 반도체 제조 기술과 연계하여 실시될 수 있다.
여기서 설명되는 제조 프로세스는 반도체 소자 구조체의 공정을 위한 완전한 프로세스 흐름을 형성하지 않는다. 프로세스 흐름의 나머지는 당 업자에게 잘 알려져 있다. 따라서, 본 소자 및 방법의 실시예를 이해하는데 필요한 방법 및 반도체 소자 구조체만이 여기서 설명된다.
달리 명시하지 않을 경우, 여기서 설명되는 물질은, 스핀 코팅, 블랭킷 코팅, 화학적 기상 증착("CVD"), 원자층 증착("ALD"), 플라즈마 강화 ALD, 또는 물리적 기상 증착("PVD")을 포함하는, 그러나 이에 제한되지 않는, 임의의 적절한 기술에 의해 형성될 수 있다. 대안으로서, 물질이 동 위치에서(in situ) 성장할 수 있다. 형성될 구체적 물질에 따라, 물질의 증착 또는 성장 기술이 당 업자에 의해 선택될 수 있다.
달리 명시하지 않을 경우, 여기서 설명되는 물질의 제거는, 에칭, 이온 밀링, 연마 평탄화, 또는 기타 알려진 기술을 포함하는, 그러나 이에 제한되지 않는, 임의의 적절한 기술에 의해 실현될 수 있다.
이제 도면을 참조할 것이며, 전체적으로 유사 부호는 유사 구성요소를 나타낸다. 도면은 반드시 축적에 맞게 그려진 것이 아니다.
메모리 셀 형성 방법이 개시된다. 이 방법은 적어도 상측 구분된 피쳐 섹션과, 상측 구분된 피쳐 섹션보다 넓은 폭, 길이, 또는 둘 모두를 가진 하측 피쳐 섹션을 포함하는 계단식 구조체를 형성하도록 프리커서 구조체를 패턴처리하는 단계를 포함한다. 이 방법은 제 1 축, 가령, x축에 평행하게, 그리고 그 후, 제 1 축에 수직이거나 대략 수직인 제 2 축, 가령, y축에 평행하게 지향되는 패턴처리 작용을 이용한다. 따라서, 패턴처리 작용은 약 30나노미터 미만의 치수에서도 복수의 형성되는 이웃 셀 코어 구조체 사이에서 더 높은 균일성을 가능하게 한다.
도 1은 본 발명의 실시예에 따라 복수의 계단식 피쳐를 형성할 수 있는 프리커서 구조체(100)를 도시한다. 프리커서 구조체(100)는 위에 베이스 물질(104)를 가진 기판(102) 상에 지지될 수 있다. 하부 전도 물질(106)은 기판(102)에 의해 지지될 수 있고, 베이스 물질(104) 내에 또는 상에 배치될 수 있다. 하부 전도 물질(106)은, 예를 들어, 구리, 텅스텐, 티타늄, 또는 이들의 조합을, 제한없이, 포함할 수 있고, 베이스 물질(104)의 길이를 따라 정렬되는 기다란 피쳐에 형성될 수 있다. 다른 실시예에서, 가령, 형성될 메모리 셀 구조체가 아래의 트랜지스터 선택 소자와 연계하여 사용되어야 하는 실시예에서, 하부 전도 물질(106)은 베이스 물질(104) 내의 구분된 피쳐로 형성될 수 있다. 따라서, 도 1 내지 도 12A가 기다란 피쳐로 형성되는 하부 전도 물질(106)을 도시하지만, 그렇지 않을 경우, 하부 전도 물질(106)이 구분된 피쳐들의 패턴으로 형성될 수도 있다.
베이스 물질(104) 상에 그리고 하부 전도 물질(106) 상에, 프리커서 구조체(100)의 하측 섹션(108)이 형성될 수 있다. 하측 섹션(108)은 자성 물질(110)을 포함하며, 이는 형성될 자기 메모리 셀 코어 구조체의 고정 영역에 궁극적으로 포함될 수 있다. 자성 물질(110)은 STT MRAM 셀 코어 구조체의 하나 이상의 물질 또는 영역을 포함할 수 있다. 자성 물질(110)은 수직 자기 배향을 나타낼 수 있다.
하측 섹션(108)은 가령, 하측 중간 물질(112)을 포함하는, 기존 STT MRAM 셀 코어 구조체의 하측부의 다른 물질 또는 영역들을 또한 포함할 수 있다. 예를 들어, 제한없이, 이러한 하나의 하측 중간 물질(112)은 위에 놓인 구조체의 결정 구조를 제어하도록 구성되는 금속 시드 물질, 가령, 니켈 기반 물질을 포함할 수 있다.
비자성 물질(114)이 하측 섹션(108) 상에 형성된다. 비자성 물질(114)은 가령, 마그네슘 옥사이드(MgO)를 포함하는, 기존 STT MRAM 셀 코어 구조체의 비자성 물질을 포함할 수 있다. 비자성 물질(114)은 하나 이상의 이러한 비자성 물질, 또는, 영역, 또는 둘 모두를 포함할 수 있다.
비자성 물질(114)은 위에 놓인 상측 섹션(116)으로부터 하측 섹션(108)을 분리시킨다. 프리커서 구조체(100)의 상측 섹션(116)은 다른 자성 물질(118)을 포함하며, 이러한 자성 물질은 자성 물질(110)과 동일한 물질일 수도 있고 다른 자성 물질일 수도 있으며, 2개 이상의 물질, 또는, 영역, 또는 둘 모두를 포함할 수 있다. 다른 자성 물질(118)은 기존 STT MRAM 셀 코어 구조체의 임의의 자성 물질을 포함할 수 있다. 프리커서 구조체(100)의 다른 자성 물질(118)은 프리커서 구조체(100)로부터 형성될 자성 메모리 셀 코어 구조체의 자유 영역에 궁극적으로 포함될 수 있다. 다른 자성 물질(118)은 수직 자기 배향을 나타낼 수 있다.
상측 섹션(116)은 상측 중간 물질(120)을 또한 포함할 수 있다. 이러한 상측 중간 물질(120)은 형성될 셀 코어 구조체의 물질 내 요망 결정 구조를 보장하도록 구성되는 물질을 포함할 수 있다. 상측 중간 물질(120)은 다이폴 물질, 수행될 에칭 프로세스를 보조하도록 구성되는 금속 물질, 장벽 물질, 또는, 기존 STT MRAM 셀 코어 구조체의 기타 물질을, 대안으로 또는 추가적으로, 포함할 수 있다.
도 2에 도시되는 바와 같이, 프리커서 구조체(100)는, 여기서 "x축"으로 불리는, 제 1 축에 평행하게 패턴처리될 수 있다. 마스크(122)가 프리커서 구조체(100)의 상측 표면 상에, 가령, 상측 섹션(116)의 최상위 물질 상에, 형성될 수 있다. 마스크(122)는 폭 Wu를 갖는 기다란 피쳐들의 폭좁은 상측 기다란 피쳐 패턴을 형성할 수 있다. 마스크(122)의 폭좁은 상측 기다란 피쳐 패턴은, 예를 들어, 프리커서 구조체(100)의 상측 섹션(116)을 에칭, 가령, 건식 에칭함으로써, 프리커서 구조체(100)의 상측 섹션(116)에만 전달될 수 있다. 비자성 물질(114)은 에칭 정지물로 기능하여, 마스크(122)의 폭좁은 상측 기다란 피쳐 패턴이 상측 섹션(116)까지 전달될 수 있게 한다. 비자성 물질(114)이 마그네슘 옥사이드로 구성되는 실시예에서, 프리커서 구조체(100)의 상측 섹션(116)에 폭좁은 상측 기다란 피쳐 패턴을 전달하는데 사용되는 에칭 프로세스는, 예를 들어, 메탄올, 이산화탄소, 및 암모니아 중 하나 이상을 포함하는 화학물질을 이용한 에칭을 포함할 수 있다. 다른 실시예에서, 마스크(122)의 폭좁은 상측 기다란 피쳐 패턴은, 예를 들어, 이온 밀릴 프로세스를 이용하여, 그리고, x축에 대략 평행하게 이온 밀링 툴로부터 이온 빔을 지향시켜서, 프리커서 구조체(100)의 상측 섹션(116)에만 전달될 수 있다. 이러한 방식으로 이온 빔을 지향시킴으로써, 상측 섹션(116)으로부터 제거되는 물질이 구조체의 측벽 상에 재증착되는 것을 막을 수 있다. 따라서, 폭좁은 상측 기다란 피쳐 패턴의 전달은, 상측 기다란 피쳐(126)가 폭 Wu을 갖는 상측 기다란 피쳐 섹션을 포함하는 구조체(124)를 형성한다. 상측 기다란 피쳐(126)는 다른 자성 물질(118)의 나머지 부분과, 상측 섹션(116)의 다른 물질의 나머지 부분, 가령, 상측 중간 물질(120)의 나머지 부분을 포함한다.
마스크(122) 제거 후, 그리고 도 3에 도시되는 바와 같이, 또는 대안으로서, 마스크(122)가 여전히 위치할 때, 스페이서(128)가 상측 기다란 피쳐(126) 상에, 가령, 상측 기다란 피쳐(126) 각각의 측벽 상에, 형성될 수 있다. 스페이서(128)의 물질은 임의의 기존 스페이서 물질, 예를 들어, 제한없이, 실리콘 나이트라이드를 포함할 수 있다. 스페이서 물질의 물질은 상측 기다란 피쳐(126) 각각의 상측 표면 및 측벽 위에 등각으로 형성될 수 있다. 스페이서(128)의 물질은 그 후, 상측 기다란 피쳐(126)의 상측 표면으로부터 제거되어, 도 3에 도시되는 바와 같은 스페이서(128)를 형성할 수 있다. 위에 스페이서(128)를 가진 상측 기다란 피쳐(126)는, 폭 Wl을 가진 기다란 피쳐들의 폭넓은 상측 기다란 피쳐 패턴을 형성한다.
도 4에 도시되는 바와 같이, 폭넓은 하측 기다란 피쳐 패턴은 프리커서 구조체(100)의 비자성 물질(114) 및 하측 섹션(108)(도 1) 내로 전달되어, 계단식 기다란 피쳐(132)의 하측부의 자성 물질(110)이 계단식 기다란 피쳐(132)의 상측부의 자성 물질(118)의 폭 Wu보다 큰 폭 Wl을 가진다는 점에서, 계단식 기다란 피쳐(132)를 포함하는 구조체(130)를 형성할 수 있다. (따라서, 기다란 피쳐는 스페이서(128)와 관련없이 "계단식"이다. 예를 들어, 프리커서 구조체(100)의 비자성 물질(114) 및 하측 섹션(108)은 x축에 평행하게 에칭, 가령, 건식 에칭될 수 있다. 대안으로서 또는 추가적으로, 프리커서 구조체(100)의 비자성 물질(114) 및 하측 섹션(108)은 x축에 평행하게 지향되는 이온 빔을 가진 이온 밀링 툴을 이용하여 패턴처리되어, 구조체의 측벽 상에 제거된 물질이 재증착되는 것을 막거나 방지한다.
따라서, 폭넓은 하측 기다란 피쳐 패턴의 전달에 의해 형성되는 계단식 기다란 피쳐(132)는, 상측 기다란 피쳐(126)(도 2)의 하측 폭넓은 기다란 피쳐 섹션 및 상측 폭좁은 기다란 피쳐 섹션을 포함할 수 있다. 하측 기다란 피쳐 섹션은 Wl의 폭을 갖는 피쳐 폭을 갖고, (도 1의) 프리서커 구조체(100)에 포함된 임의의 하측 중간 물질(112)의 나머지 부분과, 자성 물질(110)의 나머지 부분을 포함한다. 다른 자성 물질(118)의 나머지 부분을 포함하는 폭좁은 상측 기다란 피쳐 섹션은, 하측 폭넓은 피쳐 섹션의 폭 Wl보다 작은 폭 Wu의 피쳐 폭을 가진다.
도 5를 참조하면, STT MRAM 셀 구조체의 임의의 기존 층간 유전 물질을 수 있는 충전 물질(134)이 비자성 물질(114) 및 하측 섹션(108)에 폭넓은 하측 기다란 피쳐 패턴을 전달 후 남아있는 공간을 충전할 수 있다. 충전된 구조체는 가령, CMP를 이용하여, 평탄화될 수 있고, 다른 마스크(136)가 상측 섹션(116)의 물질의 상측 표면 상에, 즉, 폭좁은 상측 기다란 피쳐 섹션 상에 형성될 수 있다. 마스크(136)는 길이 Lu를 갖는 기다란 피쳐의 다른 폭좁은 기다란 피쳐 패턴을 형성할 수 있다. 길이 Lu는 폭 Wu와 대략 동일할 수 있다(도 4). 일부 실시예에서, 마스크(136)는 도 2의 폭좁은 기다란 피쳐 패턴을 형성하는데 사용되는 것과 동일한 마스크(122)일 수 있고, 그러나, 기판(102) 또는 베이스 물질(104)의 주 표면의 평면에 평행한 평면에서 약 90도 회전한 것이다.
도 6에 도시되는 바와 같이, 마스크(136)의 다른 폭좁은 기다란 피쳐 패턴은 적어도 기다란 피쳐(132)(도 4)의 상측 기다란 피쳐 섹션에 전달되어, 상측 구분된 피쳐 섹션(140)을 포함하는 구조체(138)를 형성할 수 있다. 예를 들어, 다른 자성 물질(118)의 나머지 부분과, 중간 물질(120)(도 4)의 나머지 부분은, x축에 수직인 또는 대략 수직인 "y축"으로 여기서 불리는 제 2 축에 평행하게 패턴처리될 수 있다. 다른 폭좁은 기다란 피쳐 패턴을 전달하는데 사용되는 패턴처리 프로세스는 도 2의 폭좁은 기다란 피쳐 패턴의 전달 또는 도 3의 폭넓은 하측 기다란 피쳐 패턴의 전달에 사용되는 패턴처리 프로세스와 동일할 수도 있고, 다를 수도 있다. 따라서, 상측 구분된 피쳐 섹션(140)을 갖는 형성된 구조체(138)는 가령, 스페이서(128)의 벽체, 충전 물질(134)의 나머지 부분, 그리고 스페이서(128)의 다른 벽체에 의해 다른 자성 물질(118)의 이웃 구분된 피쳐로부터 이격되는 다른 자성 물질(118)의 다른 나머지 부분의 적어도 상측 구분된 피쳐들을 포함한다. 상측 구분된 피쳐는, 폭 Wu(도 4) 및 길이 Lu에 의해 형성되는 장방형, 가령, 정사각형, 둘레를 형성할 수 있다.
일부 실시예에서, 도 6의 구조체(138)는 계단식 메모리 셀 코어 구조체의 최종 요망 구조체를 제시하며, 다른 자성 물질(118)의 복수의 구분된 상측 피쳐가 자성 물질(110)을 포함하는 기다란 피쳐 위에서 지지된다. 다른 자성 물질(118)의 구분된 상측 피쳐는 STT MRAM 셀 코어 구조체의 자유 영역을 형성할 수 있고, 자성 물질(110)의 아래에 놓인 영역은 STT MRAM 셀 코어 구조체의 고정 영역을 형성할 수 있다. 상측 구분된 피쳐 섹션을 가진 이러한 계단식 셀 코어 구조체는 STT MRAM 셀 코어 구조체 상의 선택 소자와 함께 이용하도록 구성될 수 있다.
다른 실시예에서, 가령, STT MRAM 셀이 트랜지스터와 연계하여 사용되는 실시예에서, 완전히 구분된 계단식 구조체가 요망될 수 있다. 따라서, 도 7에 도시되는 바와 같이, 스페이서(128')는 구조체(138)(도 6)의 상측 구분된 피쳐 섹션(140)(도 6)의 측벽 상에 형성되어, 피쳐 길이 Lu보다 큰 피쳐 길이 Ll을 형성하는 다른 폭넓은 하측 기다란 피쳐 패턴을 형성할 수 있다. 피쳐 길이 Ll은 피쳐 폭 Wl과 대략 동일할 수 있다. 스페이서(128')는, (도 2의) 상측 기다란 피쳐(126) 상에 스페이서 물질(128)을 형성하는데 사용되는 것과 동일한 프로세스에 의해 형성될 수 있다.
도 8에 도시되는 바와 같이, 다른 폭넓은 하측 기다란 피쳐 패턴은 계단식 기다란 피쳐(132)(도4)의 하측 폭넓은 피쳐 섹션에 전달될 수 있고, 이러한 하측 폭넓은 피쳐 섹션은 비자성 물질(114)의 나머지 부분과, 하측 섹션(108)의 나머지 부분을 포함한다. 따라서, 다른 폭넓은 하측 기다란 피쳐 패턴의 전달은, 상측 기다란 피쳐 섹션을 포함하는, 그리고, 폭 Wu(도 4) 및 길이 Lu를 갖는 다른 자성 물질(118)(도 6)의 다른 나머지 부분을 포함하는, 그리고, 폭 Wl(도 4) 및 길이 Ll를 갖는 자성 물질(110)(도 6)의 다른 나머지 부분을 포함하는, 계단식 구분된 피쳐(144)의 구조체(142)를 형성한다.
도 9에 예시되는 바와 같이, 다른 폭넓은 하측 기다란 피쳐 패턴의 전달로부터 나타나는 나머지 공간은, 충전 물질(134)과 동일하거나 다를 수 있는, 충전 물질(146)로 충전될 수 있고, 충전 물질(134) 형성시와 동일한 또는 다른 프로세스를 이용하여 형성될 수 있다. 충전 물질(146)을 가진 구조체는 그후 추가적인 공정 이전에 평탄화될 수 있다.
도 10을 참조하면, 구분된 코어 구조체(148)의 어레이의 최종 구조체가 도시되며, 각각의 코어 구조체가 최종 STT MRAM 셀에 포함될 수 있다. 구분된 코어 구조체(148)의 어레이는 스페이서(128, 128') 및 충전 물질(134, 146)을 제거함으로써 형성될 수 있다. 스페이서(128, 128') 및 충전 물질(134, 146)은 여기서 세부적으로 설명되지 않는 기존 기술에 의해 단일 프로세스 작용 또는 복수 프로세스 작용에 의해 제거될 수 있다. 대안으로서, 스페이서(128, 128') 및 충전 물질(134, 146) 중 하나 이상이 제거되지 않을 수 있고, 대신에, 최종 STT MRAM 셀 어레이에 포함될 수 있다. 따라서, 도 10은 스페이서를 포함하거나 충전 물질을 포함하는 최종 구조체의 구분된 코어 구조체(148)를 예시하며, 이해를 돕기 위해 스페이서 및 충전 물질은 도시되지 않는다. 각각의 구분된 코어 구조체(148)는 프리커서 구조체(100)(도 1)로부터 비자성 물질(114)과, 자성 물질(110)을 포함하는, 하측 섹션(108)의 다른 나머지 부분을 포함하는 하측 구분된 섹션을 포함한다. 하측 섹션(108)은 STT MRAM 셀의 고정 영역(150)으로 기능할 수 있다. 고정 영역(150)은 수직 자기 배향 또는 고정 수평 자기 배향을 나타낼 수 있다. 각각의 구분된 코어 구조체(148)는 상측 구분된 섹션을 더 포함하며, 각각의 상측 구분된 섹션은 하측 구분된 섹션 상에서 지지된다. 상측 구분된 섹션은, STT MRAM 셀의 자유 영역(152)으로 기능할 수 있는 다른 자성 물질(118)을 포함하는, 상측 섹션(116)의 다른 나머지 부분을 포함한다. 자유 영역(152)은 스위칭가능한 수직 자기 배향 또는 스위칭가능한 수평 자기 배향을 나타낼 수 있다. 도 10에 도시되는 결과적 구조체의 형성에 사용되는 패턴처리 프로세스가 직선축에 평행하게 지향되는 프로세스들만을 포함하였기 때문에, 각각의 구분된 코어 구조체(148)는 베이스 물질(104)의 상측 표면과 평행한 평면에서 장방형, 가령, 정사각형, 단면을 형성할 수 있다. 더욱이, 직선 패턴처리 프로세스의 이용은 복잡한 설계의 패턴을 이용하는 기존 패턴처리 프로세스보다, 일 구분된 코어 구조체(148)로부터 다음 코어 구조체까지더 높은 균일성을 실현할 수 있다.
도 11 및 12A를 참조하면, 추가 공정을 따르는 도 9의 구조체가 도시된다. 예를 들어, 상측 전도 물질(154)은 구분된 코어 구조체(148)(도 10) 위에 형성될 수 있다. 상측 전도 물질(154)은 하부 전도 물질(106)에 포함된 전도 물질과 같을 수도 있고 다를 수도 있다. 상측 전도 물질(154)은 계단식 구분된 피쳐(144)(도 8)의 상측 구분된 피쳐 섹션의 상측 표면 위를 지나는 기다란 구분된 피쳐로 형성될 수 있다. 상측 전도 물질(154)은 가령, 하부 전도 물질(106)이 베이스 물질(104)의 상측 표면과 평행한 평면에서 기다란 피쳐로 형성되는 실시예에서, 하부 전도 물질(106)에 수직으로 정렬될 수 있다. 각각의 상측 전도 물질(154)은 길이 Ll과 대략 동일한 상측 전도 피쳐 길이를 형성하도록 패턴처리될 수 있다. 마찬가지로, 각각의 하부 전도 물질(106)은 폭 Wu와 대략 동일한 하측 전도 피쳐 폭을 형성하도록 형성될 수 있다.
도 1 내지 도 12A에 도시되는 실시예가 기다란 피쳐로 형성되는 하부 전도 물질(106)을 포함하지만, 다른 실시예에서, 하부 전도 물질(106)이 도 12B에 도시되는 바와 같이, 구분된 피쳐로 형성될 수도 있다. 하부 전도 물질(106)의 이러한 구분된 피쳐는 길이 Lu와 대략 동일한 하부 전도 물질 길이를 형성할 수 있고, 폭 Wu(도 11)와 대략 동일한 하부 전도 물질 폭을 형성할 수 있다. 이러한 실시예는 아래에 놓인 트랜지스터 선택 소자(도시되지 않음)과 함께 이용하도록 구성될 수 있다.
따라서, 메모리 셀 형성 방법이 개시된다. 이 방법은 베이스 상에 프리커서 구조체를 형성하는 단계를 포함한다. 프리커서 구조체는 하측 섹션, 상측 섹션, 하측 섹션과 상측 섹션 사이의 물질을 포함한다. 이 방법은 상측 피쳐 폭을 형성하는 상측 기다란 피쳐 섹션을 형성하도록 상측 섹션을 패턴처리하는 과정을 또한 포함한다. 상측 기다란 피쳐 섹션 상에 스페이서가 형성되어, 폭넓은 피쳐 패턴을 형성할 수 있다. 폭넓은 피쳐 패턴이 이 물질 및 하측 섹션에 전달되어 하측 기다란 피쳐 섹션을 형성할 수 있다. 상측 기다란 피쳐 섹션은 패턴처리되어, 상측 구분된 피쳐 섹션을 형성할 수 있다. 상측 구분된 피쳐 섹션 상에 다른 스페이서가 형성되어, 다른 폭넓은 피쳐 패턴을 형성할 수 있다. 다른 폭넓은 피쳐 패턴이 하측 기다란 피쳐 섹션에 전달되어 하측 구분된 피쳐 섹션을 형성할 수 있다.
도 13 내지 18을 참조하면, 하측 섹션의 넓은 폭 Wl이 x축에 평행하게 프리커서 구조체(100)를 통해 먼저 패턴처리되고 그 후 상측 섹션의 좁은 폭 Wu가 x축에 평행하게 패턴처리되도록, 메모리 셀의 계단식 피쳐 구조체를 형성하는 방법이 또한 개시된다. 그러나, 도 13에 예시되는 바와 같이, 하부 전도 물질(106)은 도 1에서와 같이 베이스 물질(104)의 길이를 따르기보다는, 베이스 물질(104)의 폭을 따라 정렬되는 기다란 피쳐로 형성될 수 있다. 구분된 피쳐 섹션들은, 그 후, 결과적인 하측 구분된 섹션의 폭넓은 길이 Ll을 형성하도록 y축에 평행하게 패턴처리함으로써, 그리고 그 후 결과적인 상측 구분된 섹션의 폭좁은 길이 Lu를 형성하도록 y축에 평행하게 패턴처리함으로써, 형성된다. 다시, 일 축에 평행하게 지향되는 패턴처리 작용을 이용함으로써, 제조 프로세스를 단순화시킬 수 있고, 형성되는 메모리 셀 코어 구조체의 어레이 간에 결과적인 구분된 계단식 메모리 셀 코어 구조체의 균일성을 개선시킬 수 있다.
도 13 내지 18에 예시되는 실시예에 따라 수행되는 패턴처리 작용은 도 1 내지 12B와 관련하여 앞서 설명한 기술과 동일 또는 다른 기술을 이용하여 수행될 수 있다. 따라서, 에칭, 가령, 건식 에칭 또는 이온-밀링을 이용할 수 있고, 물질, 가령, 스페이서 및 충전 물질이 유사하게 형성 및 평탄화될 수 있다.
도 13을 참조하면, 피쳐 폭 Wl을 갖는 폭넓은 하측 기다란 피쳐 패턴을 형성하는 마스크(222)가 프리커서 구조체(100)(도 1)의 상측 표면 상에 형성될 수 있다. 도 14에 예시되는 바와 같이, 폭넓은 하측 기다란 피쳐 패턴이 프리커서 구조체(100)(도 1)의 상측 섹션(116), 하측 섹션(108), 및 비자성 물질(114)을 포함한 프리커서 구조체(100)(도 1)를 통해, x축에 평행하게 전달되어, 폭 Wl을 갖는 기다란 프리커서 피쳐(226)를 포함한 구조체(224)를 형성할 수 있다.
도 15를 참조하면, 마스크(222)의 구조와는 별개의 마스크 구조일 수 있는, 또는, 마스크(222)로부터 도출될 수 있는, 마스크(228)가 하측 섹션(108), 비자성 물질(114), 및 상측 섹션(116)의 나머지 부분 위에 형성될 수 있다. 마스크(228)는 피쳐 폭 Wu을 가진 폭좁은 상측 기다란 피쳐 패턴을 형성한다. 폭좁은 상측 기다란 피쳐 패턴은 역시 x축에 평행하게 기다란 프리커서 피쳐(226)의 상측부에, 가령, 다른 자성 물질(118)의 나머지 부분을 포함하는 부분에, 전달되어, 폭 Wl을 갖는 하측 기다란 피쳐 섹션 및 폭 Wu를 갖는 상측 기다란 피쳐 섹션을 포함한, 계단식 기다란 피쳐(232)를 포함하는 구조체(230)를 형성할 수 있다. 폭좁은 상측 기다란 피쳐 패턴은 가령, 비자성 물질(114) 상의 스탑까지로 만들어진 에칭 화학 물질을 사용한 에칭 프로세스를 이용하여, 기다란 프리커서 피쳐(226)의 상측부에 전달될 수 있다. 마스크(228)는 요망 폭 Wu을 실현하도록 마스크(222)의 부분을 제거함으로써 마스크(222)로부터 도출될 수 있다.
충전 물질(234)은 도 16에 도시되는 바와 같이 구조체(230)의 공간 내에 형성될 수 있고 평탄화될 수 있으며, 다른 폭넓은 하측 기다란 피쳐 패턴을 형성하는 마스크(236)가 그 위에 형성된다. 상기 다른 폭넓은 하측 기다란 피쳐 패턴은 피쳐 길이 Ll을 형성하며, 이는 폭 Wl과 대략 동일할 수 있다.
도 17에 예시되는 바와 같이, 이러한 다른 폭넓은 하측 기다란 피쳐 패턴이 y축에 평행하게, 계단식 기다란 피쳐(232)를 통해, 전달되어 베이스 물질(104) 상에서 멈추면서, 계단식 구분된 피쳐(240)를 포함하는 구조체(238)를 형성하며, 이는 폭 Wl(도 15) 및 길이 Ll을 가진 하측부를 포함하고, 폭 Wu(도 15) 및 길이 Ll를 가진 상측 구분된 피쳐 섹션을 포함한다.
도 18에 예시되는 바와 같이, 마스크(236)(도 16)의 구조와는 별개의 마스크 구조일 수 있는, 또는, 마스크(236)(도 16)로부터 도출될 수 있는, 마스크(242)가 상측 섹션(116)의 나머지 부분 위에 형성될 수 있다. 마스크(242)는 길이 Ll보다 작은 피쳐 길이 Lu를 가진 다른 폭좁은 상측 기다란 피쳐 패턴을 형성한다. 이러한 다른 폭좁은 상측 기다란 피쳐 패턴은 계단식 구분된 피쳐(240)(도 17)의 상측부에 전달되어, 폭 Wl(도 15) 및 길이 Ll을 갖는 하측 섹션과, 폭 Wu(도 15) 및 길이 Lu를 갖는 상측 구분된 피쳐 섹션을 포함하는, 계단식 구분된 피쳐(246)를 포함하는 구조체(244)를 형성할 수 있다. 이러한 다른 폭좁은 상측 기다란 피쳐 패턴은 가령, 비자성 물질(114) 상에서 정지하도록 만들어진 에칭 화학 물질을 사용한 에칭 프로세스를 이용하여, 계단식 구분된 피쳐(240)(도 17)의 상측부에 전달될 수 있다. 마스크(242)는 요망 길이 Lu를 실현하기 위해 마스크(236)의 부분을 제거함으로써 마스크(236)로부터 도출될 수 있다.
따라서, 메모리 셀 형성 방법이 개시되며, 상기 방법은 일 축에 평행하게 기다란 마스크 피쳐를 형성하도록 마스크 물질을 패턴처리하는 단계를 포함한다. 기다란 마스크 피쳐는 상기 축에 수직으로 패턴처리되어, 상측 피쳐 폭 및 상측 피쳐 길이를 형성하는 구분된 마스크 패턴을 형성한다. 구분된 마스크 패턴은 상측 피쳐 폭 및 상측 피쳐 길이를 가진 상측 구분된 피쳐의 형성을 위해, 비자성 물질 상에 그리고 다른 자성 물질 상에 배치되는 자성 물질에 전달된다. 스페이서가 상측 기다란 피쳐의 측벽 상에 형성되어, 하측 피쳐 폭 및 하측 피쳐 길이를 형성하는 폭넓은 피쳐 패턴을 형성한다. 폭넓은 구분된 피쳐 패턴은 비자성 물질 및 다른 자성 물질에 전달되어 하측 피쳐 폭 및 하측 피쳐 길이를 가진 하측 구분된 피쳐를 형성한다. 상측 구분된 피쳐는 하측 구분된 피쳐 상에 배치된다.
도 19 내지 23을 참조하면, 또한 개시되는 방법에서는 마스크 물질이 먼저 x축에 평행하게 그리고 그 후 y축에 평행하게 패턴처리되며, 형성된 마스크 패턴이 그 후 프리커서 구조체, 가령, 프리커서 구조체(100)(도 1)의 상측 섹션(116)에 전달된다. 그러나, 도 1의 프리커서 구조체(100)(도 1)와 달리, 하부 전도 물질(106)이 베이스 물질(140)의 길이를 따르지 않고 폭을 따라 정렬되는 기다란 피쳐로 형성될 수 있다. 스페이서가 형성되어 폭넓은 구분된 피쳐 패턴을 형성한다. 그 후 폭넓은 구분된 피쳐 패턴은 프리커서 구조체(100)의 비자성 물질(114) 및 하측 섹션(108)에 전달되어, 계단식 구분된 피쳐 구조체의 어레이를 형성한다.
도 19 내지 23에서 예시되는 실시예에 따라 수행되는 패턴처리 작용은, 도 1 내지 12B 및 도 13 내지 18과 관련하여 앞서 설명한 기술과 동일한 또는 다른 기술을 이용하여 수행될 수 있다. 따라서, 에칭, 가령, 건식 에칭, 또는 이온 밀링을 이용할 수 있고, 물질, 가령, 스페이서 및 충전 물질이 마찬가지로 형성 및 평탄화될 수 있다.
도 19에 예시되는 바와 같이, 마스크(322)가 프리커서 구조체(100)(도 1) 상에 형성되고 x축에 평행하게 패턴처리되어, 피쳐 폭 Wu를 갖는 폭좁은 상측 기다란 피쳐 패턴을 형성할 수 있다. 마스크(322)는 그 후 도 20에 예시되는 바와 같이 y축에 평행하게 패턴처리되어, 피쳐 폭 Wu 및 피쳐 길이 Lu를 갖는 구분된 마스크 피쳐(324)의 폭좁은 상측 구분된 피쳐 패턴을 형성할 수 있다.
폭좁은 상측 구분된 피쳐 패턴은 도 21에 예시되는 바와 같이, 프리커서 구조체(100)(도 1)의 상측 섹션(116)에 전달되어, 상측 구분된 피쳐 섹션(328)을 포함하는 구조체(326)를 형성하게 된다. 따라서, 프리커서 구조체(100)(도 1)의 다른 자성 물질(118)이 비자성 물질(114)의 아직 형성되지 않은 영역 상에 폭 Wu 및 길이 Lu를 가진 구분된 영역에서 패턴처리된다.
도 22에 예시되는 바와 같이, 스페이서(128)(도 3) 또는 스페이서(128')(도 7)와 동일 물질 또는 다른 물질로부터 형성될 수 있는, 스페이서(330)는 상측 구분된 피쳐 섹션(328)(도 21)의 측벽 상에 등각으로 형성되어, 피쳐 폭 Wl 및 피쳐 길이 Ll을 갖는, 폭넓은 하측 구분된 피쳐 패턴을 형성하게 된다.
도 23에 예시되는 바와 같이, 폭넓은 하측 구분된 피쳐 패턴은 프리커서 구조체(100)(도 1)의 비자성 물질(114) 및 하측 섹션(108)에 전달되어, 계단식 구분된 피쳐(334)를 포함하는 구조체(332)를 형성할 수 있다. 일부 실시예에서, 스페이서(330)가 제거될 수 있다. 다른 실시예에서, 스페이서(330)는 제조 완료 이전에 제거되지 않는다.
따라서, 메모리 셀 형성 방법이 개시되며, 상기 방법은 x축에 평행하게 프리커서 구조체를 패턴처리하여 - 상기 프리커서 구조체는 하측 섹션, 상측 섹션, 그리고 하측 섹션과 상측 섹션 사이의 비자성 물질을 포함함 - 하측 피쳐 폭을 형성하는 하측 기다란 피쳐 섹션과, 하측 피쳐 폭보다 작은 상측 피쳐 폭을 형성하는 상측 기다란 피쳐 섹션을 포함하는 기다란 계단식 피쳐 구조체를 형성하는 단계를 포함할 수 있다. 이 방법은 x축에 대략 수직인 y축에 평행하게 기다란 계단식 피쳐 구조체를 패턴처리하여, 상측 구분된 피쳐 섹션을 포함하는 적어도 부분적으로 구분된 계단식 피쳐 구조체를 형성하는 단계를 또한 포함한다.
자기 메모리 셀 형성 방법이 또한 개시되며, 상기 방법은 프리커서 구조체의 상측 섹션으로부터 자성 물질의 적어도 일부분을 선택적으로 제거하여, 자성 물질을 베이스 물질 상의 다른 자성 물질로부터 분리시키는 비자성 물질 상에 지지되는 자성 물질의 나머지 부분을 포함하는 상측 기다란 피쳐 섹션을 형성하는 단계를 포함하며, 상기 상측 기다란 피쳐 섹션은 상측 피쳐 폭을 형성한다. 비자성 물질의 적어도 일부분과 상기 다른 자성 물질의 적어도 일부분이 선택적으로 제거되어, 상측 기다란 피쳐 섹션과 베이스 물질 사이에 하측 기다란 피쳐 섹션을 형성하고, 상기 하측 기다란 피쳐 섹션은 상기 비자성 물질의 나머지 부분과 상기 다른 자성 물질의 나머지 부분을 포함한다. 상측 기다란 피쳐 섹션으로부터 상기 자성 물질의 적어도 하나의 다른 부분이 선택적으로 제거되어, 상기 베이스 물질 상의 상기 다른 자성 물질의 나머지 부분으로부터 상기 비자성 물질의 나머지 부분 상에 지지되는 상기 자성 물질의 다른 나머지 부분을 포함하는 상측 구분된 피쳐 섹션을 형성하게 된다. 상기 비자성 물질의 적어도 하나의 다른 부분과, 상기 다른 자성 물질의 적어도 하나의 다른 부분이 상기 하측 기다란 피쳐 섹션으로부터 선택적으로 제거되어, 상기 비자성 물질의 다른 나머지 부분과, 상기 다른 자성 물질의 다른 나머지 부분을 포함하는 하측 구분된 피쳐 섹션을 형성하게 된다.
도 24 내지 29를 참조하면, 하측 기다란 피쳐 섹션 및 상측 구분된 피쳐 섹션을 포함하는 자기 메모리 셀을 포함하는 자기 메모리 셀의 계단식 피쳐 구조체 형성 방법이 개시된다. 도 2의 구조체(124)가 앞서 설명한 바와 같이 형성될 수 있어서, 마스크(122)(도 2)가 제거되고, 충전 물질(434)이 도 24에 예시되는 바와 같이 나머지 공간을 충전하는데 사용된다. 그러나, 도 24에 또한 예시되는 바와 같이, 하부 전도 물질(106)이 길이를 따라서가 아니라 베이스 물질(104)의 폭을 따라 정렬되는 기다란 피쳐로 형성될 수 있다. 다른 폭좁은 상측 기다란 피쳐 패턴을 형성하는 마스크(136)는 구조체(124)(도 2)의 상측 기다란 피쳐(126)(도 2)에 전달되는 다른 폭좁은 상측 기다란 피쳐 패턴과 구조체 위에 형성될 수 있다. 마스크(122)(도 2)는 충전된 구조체 위에 마스크(136) 형성 이전에 제거되어, 도 25에 예시되는 바와 같이, 상측 구분된 피쳐 섹션(440)을 포함하는 구조체(438)를 형성할 수 있다.
도 26에 예시되는 바와 같이, 스페이서(128')는 상측 구분된 피쳐 섹션(440)(도 25)의 측벽 상에 형성되어, 다른 폭넓은 하측 기다란 피쳐 섹션을 형성할 수 있고, 이는 도 27에 예시되는 바와 같이, 하측 섹션(108)과 비자성 물질(114)의 나머지 부분으로 전달될 수 있어서, 도 28 및 도 29에 예시되는 바와 같이, 충전 물질(434)의 나머지 부분을 갖는 상측 구분된 피쳐 섹션과 하측 기다란 피쳐 섹션을 포함하는 계단식 피쳐 구조체(444)를 포함하는 구조체(442)를 형성할 수 있다. 도 26 및 27이 상측 구분된 피쳐 섹션(440)(도 25) 위에 여전히 자리하는 마스크(136)(도 25)를 도시하지 않지만, 하측 섹션(108) 및 비자성 물질(114)의 나머지 부분에 다른 폭넓은 하측 기다란 피쳐 패턴이 전달되고 스페이서(128')가 형성되기 전에 마스크(136)(도 25)가 제거되지 않을 수 있다.
일부 실시예에서, 충전 물질(434) 및 스페이서(128, 128')의 나머지 부분들이 추가 공정 이전에 제거되지 않는다. 이러한 실시예에서, 충전 물질(146)은 도 28에 예시되는 바와 같이 후속 공정 이전에 구조체 내 공간을 충전할 수 있다. 다른 실시예에서, 스페이서(128, 128') 및 충전 물질(434)의 나머지 부분은 추가 공정 이전에 제거된다.
스페이서(128, 128') 및 충전 물질(434)의 나머지 부분들이 제거되면, 후속 공정 중, 또는 단지 편의상의 이유로, 도 29는 길이 Ll(도 27)의 기다란 피쳐 길이를 가진 기다란 피쳐와, 기다란 피쳐 상에 배치되는, 각각이 기다란 피쳐 길이 Lu 및 구분된 피쳐 폭 Wu를 가진, 복수의 구분된 피쳐를 구비한, 계단식 피쳐 구조체(450)를 포함하는 최종 구조체(448)를 도시한다. 따라서, 최종 구조체(448)의 기다란 피쳐는 자성 물질(110) 및 비자성 물질(114)를 포함하며, 둘 모두 길이 Ll을 가진다(도 27). 각각의 구분된 피쳐들은 다른 자성 물질(118)을 포함한다. 다른 자성 물질(118)의 구분된 영역들은 STT-MRAM 셀의 자유 영역(452)을 형성하고, 자성 물질(110)의 기다란 영역들은 STT-MRAM 셀 어레이의 고정 영역(454)을 형성한다.
따라서, 자기 메모리 셀 구조체들의 어레이가 개시되며, 상기 어레이는 기다란 피쳐 길이를 형성하는 적어도 하나의 기다란 피쳐를 포함한다. 상기 적어도 하나의 기다란 피쳐는 베이스 물질 상에 기다란 피쳐 길이를 가진 자성 물질을 포함한다. 적어도 하나의 기다란 피쳐는 자성 물질 상에 기다란 피쳐 길이를 갖는 비자성 물질을 또한 포함한다. 어레이는 복수의 구분된 피쳐를 또한 포함하며, 각각은 기다란 피쳐 길이보다 작은 구분된 피쳐 길이를 형성한다. 복수의 구분된 피쳐의 각각의 구분된 피쳐는 다른 자성 물질을 포함한다. 복수의 구분된 피쳐는 적어도 하나의 기다란 피쳐 상에 배치된다.
도 30 내지 32를 참조하면, 도 28에 예시되는 바와 같이 충전 물질(146), 스페이서(128, 128'), 및 충전 물질(434)의 나머지 부분을 가진, 계단식 피쳐 구조체(448)(도 29)의 추가 공정은, 도 11 및 12B와 관련하여 앞서 설명한 바와 상측 전도 물질(154)의 형성을 포함할 수 있다. 그러나, 상측 전도 물질(154)은 하부 전도 물질(106)의 기다란 피쳐에 수직으로 x축에 평행하게 정렬될 수 있다. 본 실시예의 상측 전도 물질(154)은 자성 물질(110)의 하측 기다란 영역에 수직으로 배치될 수 있다.
도 33을 참조하면, 일부 실시예에서, 방법은 도 28의 구조체와 같은, 계단식 피쳐 구조체 위에 선택 소자(550)의 형성을 또한 포함할 수 있다. 도 28 및 29의 구조체는 선택 소자(550)와 같은, 선택 소자와 연계하여 사용하기에 적합할 수 있다. 예를 들어, 선택 소자(550)는 오보닉 임계 스위치(OTS)를 포함할 수 있다. 선택 소자(550)의 물질은 프리커서 구조체(100)(도 1)와 같은 초기 프리커서 구조체의 일부분으로 형성될 수 있고, 그 내부의 물질은 프리커서 구조체(100)(도 1)의 상측 섹션(116)과 연계하여 패턴처리될 수 있다. 따라서, 결과적인 선택 소자(550)는 도 33에 예시되는 바와 같이, 상측 구분된 피쳐의 길이와 일치하는 피쳐 길이 Lu를 가질 수 있다. 충전 물질(552)이 이웃 선택 소자(550) 간의 공간을 충전할 수 있다.
고정 수직 자기 배향을 나타내는 자성 물질의 영역을 포함하는 기다란 피쳐 섹션을 포함하는 자기 메모리 셀 구조체가 또한 개시된다. 기다란 피쳐 섹션 위의 구분된 피쳐 섹션은, 스위칭가능한 수직 자기 배향을 나타내는 자성 물질의 다른 영역을 포함한다. 상기 자성 물질의 영역과, 자성 물질의 상기 다른 영역 사이에 다른 물질이 배치된다.
본 발명이 구현에 있어서 다양한 변형예 및 대안의 형태가 가능하지만, 구체적인 실시예가 도면에서 예를 들어 도시되었고 여기서 세부적으로 설명된 바 있다. 그러나, 본 발명은 개시되는 특정 형태로 제한되어서는 안된다. 대신에, 본 발명은 다음의 첨부 청구범위 및 그 법적 등가물에 의해 규정되는 바와 같이, 본 발명의 범위 내에 있는 모든 변형예, 조합, 등가물, 변화, 및 대안들을 포괄한다.

Claims (17)

  1. 메모리 셀 형성 방법에 있어서, 상기 방법은,
    프리커서 구조체를 x축에 대해서만 평행하게 패턴처리(patterning)하는 단계 -상기 프리커서 구조체는 자성 물질을 포함하는 하측 섹션, 다른 자성 물질을 포함하는 상측 섹션, 및 상기 하측 섹션과 상기 상측 섹션 사이의 비자성 물질을 포함하며, 상기 패턴처리하는 단계는, 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 상기 하측 섹션으로부터 형성되고 하측 폭을 갖는 하측 기다란 섹션 및 상기 상측 섹션으로부터 형성되고 상기 하측 폭보다 작은 상측 폭을 갖는 상측 기다란 섹션을 포함하는 기다란 계단식 구조체를 형성하는 단계를 포함함-; 및
    상기 프리커서 구조체를 상기 x축에 대해서만 평행하게 패턴처리하는 단계 이후에, 상기 기다란 계단식 구조체를 상기 x축에 대하여 수직인 y축에 대해서만 평행하게 패턴처리하는 단계 -상기 패턴처리하는 단계는 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 상기 상측 섹션으로부터 형성되는 상측 구분된 섹션을 포함하는 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계를 포함함-
    를 포함하는 메모리 셀 형성 방법.
  2. 제 1 항에 있어서,
    상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 프리커서 구조체의 상기 상측 섹션을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 상측 기다란 섹션을 형성하는 단계를 포함하는, 메모리 셀 형성 방법.
  3. 제 2 항에 있어서,
    상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는, 상기 프리커서 구조체의 상기 하측 섹션과 상기 비자성 물질을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 기다란 섹션을 형성하는 단계를 더 포함하는 메모리 셀 형성 방법.
  4. 제 3 항에 있어서,
    상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 비자성 물질을 통해 이온 밀링하지 않고, 상기 상측 기다란 섹션을 상기 y축에 대하여 평행하게 이온 밀링하는 단계를 포함하는 메모리 셀 형성 방법.
  5. 제 4 항에 있어서,
    상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는, 상기 비자성 물질 및 상기 하측 기다란 섹션을 상기 y축에 대하여 평행하게 이온 밀링하여, 상기 상측 구분된 섹션과 하측 구분된 섹션을 포함하는 구분된 계단식 구조체를 형성하는 단계를 더 포함하고, 상기 상측 구분된 섹션은 상기 상측 폭을 갖고, 상기 하측 구분된 섹션은 상기 하측 폭을 갖는 메모리 셀 형성 방법.
  6. 제 1 항에 있어서,
    상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는,
    상기 프리커서 구조체의 상기 상측 섹션, 상기 비자성 물질, 및 상기 하측 섹션을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 폭을 갖는 기다란 프리커서 구조체를 형성하는 단계와,
    상기 기다란 프리커서 구조체의 상측 부분을 상기 x축에 대하여 평행하게 이온 밀링하여 상기 하측 기다란 섹션 및 상기 상측 기다란 섹션을 포함하는 상기 기다란 계단식 구조체를 형성하는 단계
    를 포함하는, 메모리 셀 형성 방법.
  7. 제 6 항에 있어서,
    상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는,
    상기 기다란 계단식 구조체를 베이스 물질까지 이온 밀링하여 하측 길이를 갖는 구분된 프리커서 구조체를 형성하는 단계와,
    상기 구분된 프리커서 구조체의 상측 부분을 상기 비자성 물질까지 이온 밀링하여, 상측 구분된 섹션 및 하측 구분된 섹션을 포함하는 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계 -상기 상측 구분된 섹션은 상기 상측 폭 및 상측 길이를 갖고, 상기 하측 구분된 섹션은 상기 하측 폭 및 하측 길이를 가짐 -
    를 포함하는, 메모리 셀 형성 방법.
  8. 제 1 항에 있어서,
    상기 이온 빔을 상기 x축에 대하여 평행하게 지향시켜 기다란 계단식 구조체를 형성하는 단계는,
    상기 상측 섹션을 이온 밀링하여 상기 상측 폭을 갖는 상기 상측 기다란 섹션을 형성하는 단계와,
    상기 상측 기다란 섹션 상에 스페이서를 형성하여 폭넓은 패턴을 형성하는 단계와,
    상기 비자성 물질 및 상기 하측 섹션에 상기 폭넓은 패턴을 전달(transfer)하여 상기 하측 기다란 섹션을 형성하는 단계를 포함하고,
    상기 이온 빔을 상기 y축에 대하여 평행하게 지향시켜 적어도 부분적으로 구분된 계단식 구조체를 형성하는 단계는,
    상기 상측 기다란 섹션을 이온 밀링하여 상기 상측 구분된 섹션을 형성하는 단계와,
    상기 상측 구분된 섹션 상에 다른 스페이서를 형성하여 다른 폭넓은 패턴을 형성하는 단계와,
    상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하여 하측 구분된 섹션을 형성하는 단계를 포함하는, 메모리 셀 형성 방법.
  9. 제 8 항에 있어서,
    상기 상측 기다란 섹션을 이온 밀링하는 단계는, 상기 상측 기다란 섹션을 이온 밀링하여 상기 상측 구분된 섹션을 형성하는 단계를 포함하고, 상기 상측 구분된 섹션은 자기 메모리 셀의 자유 영역을 포함하며,
    상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하는 단계는, 상기 하측 기다란 섹션에 상기 다른 폭넓은 패턴을 전달하여 상기 하측 구분된 섹션을 형성하는 단계를 포함하며, 상기 하측 구분된 섹션은 상기 자기 메모리 셀의 고정 영역을 포함하는, 메모리 셀 형성 방법.
  10. 제 1 항에 있어서,
    마스크 물질을 패턴처리하여 상기 x축에 대해서만 평행하게 기다란 마스크 부분을 형성하는 단계를 더 포함하는, 메모리 셀 형성 방법.
  11. 제 1 항에 있어서,
    베이스 물질 상에 상기 프리커서 구조체를 형성하는 단계를 더 포함하고,
    상기 프리커서 구조체를 x축에 대해서만 평행하게 패턴처리하는 단계는,
    상기 프리커서 구조체의 상기 상측 섹션으로부터 상기 다른 자성 물질의 적어도 일부분을 선택적으로 제거하여, 상기 다른 자성 물질을 상기 베이스 물질 상의 자성 물질로부터 분리시키는 상기 비자성 물질 상에 지지되는 상기 다른 자성 물질의 나머지 부분을 포함하는 상기 상측 기다란 섹션을 형성하는 단계와,
    상기 하측 섹션으로부터의 상기 자성 물질의 적어도 일부분과 상기 비자성 물질의 적어도 일부분을 선택적으로 제거하여, 상기 상측 기다란 섹션과 상기 베이스 물질 사이에 상기 하측 기다란 섹션을 형성하는 단계 - 상기 하측 기다란 섹션은 상기 비자성 물질의 나머지 부분과 상기 자성 물질의 나머지 부분을 포함함 -를 포함하며,
    상기 기다란 계단식 구조체를 상기 x축에 대하여 수직인 y축에 대해서만 평행하게 패턴처리하는 단계는,
    상기 상측 기다란 섹션으로부터 상기 다른 자성 물질의 적어도 하나의 다른 부분을 선택적으로 제거하여, 상기 다른 자성 물질의 다른 나머지 부분을 상기 베이스 물질 상의 상기 자성 물질의 나머지 부분으로부터 분리시키는 상기 비자성 물질의 나머지 부분 상에 지지되는 상기 다른 자성 물질의 다른 나머지 부분을 포함하는 상기 상측 구분된 섹션을 형성하는 단계와,
    상기 하측 기다란 섹션으로부터 상기 자성 물질의 적어도 하나의 다른 부분과 상기 비자성 물질의 적어도 하나의 다른 부분을 선택적으로 제거하여, 상기 비자성 물질의 다른 나머지 부분과 상기 자성 물질의 다른 나머지 부분을 포함하는 하측 구분된 섹션을 형성하는 단계를 포함하는, 메모리 셀 형성 방법.
  12. 반도체 소자에 있어서,
    적어도 하나의 메모리 셀을 포함하며, 상기 적어도 하나의 메모리 셀은,
    고정 수직 자기 배향을 나타내는 자성 물질의 일 영역을 포함하는 기다란 섹션과,
    상기 기다란 섹션 위의 구분된 섹션 - 상기 구분된 섹션은 스위칭가능한 수직 자기 배향을 나타내는 자성 물질의 다른 영역을 포함하고, 상기 구분된 섹션은 상기 기다란 섹션에 의해 각기 형성되는 하측 폭 및 하측 길이보다 작은 상측 폭 및 상측 길이를 가짐 -과,
    상기 자성 물질의 일 영역과 상기 자성 물질의 다른 영역 사이에 배치되는 비자성 물질을 포함하는, 반도체 소자.
  13. 제 12 항에 있어서,
    상기 적어도 하나의 메모리 셀은 일 어레이에 복수의 메모리 셀을 포함하고, 상기 어레이는
    기다란 섹션과, 복수의 구분된 섹션을 포함하며,
    상기 기다란 섹션은,
    상기 고정 수직 자기 배향을 나타내는 자성 물질의 일 영역과,
    상기 자성 물질의 일 영역과 상기 자성 물질의 다른 영역 사이의 상기 비자성 물질을 포함하고,
    상기 복수의 구분된 섹션은 상기 스위칭가능한 수직 자기 배향을 나타내는 상기 자성 물질의 다른 영역을 포함하고, 상기 복수의 구분된 섹션은 상기 기다란 섹션 상에 배치되는, 반도체 소자.
  14. 제 13 항에 있어서,
    상기 복수의 구분된 섹션 중 적어도 하나의 구분된 섹션 상에 적어도 하나의 선택 소자 구조체를 더 포함하는, 반도체 소자.
  15. 제 13 항에 있어서,
    상기 기다란 섹션 하에서 상기 기다란 섹션과 정렬되는 하부 전도 물질과,
    상기 복수의 구분된 섹션 상에 위치하고, 상기 기다란 섹션에 수직으로 정렬되는 상측 전도 물질을 더 포함하는, 반도체 소자.
  16. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 기다란 섹션 하에 배치되는 구분된 전도 구조체를 더 포함하는, 반도체 소자.
  17. 제 12 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 기다란 섹션 하에 배치되는 기다란 전도 구조체를 더 포함하는, 반도체 소자.
KR1020177021614A 2012-09-13 2013-09-06 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 KR101872176B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/614,212 2012-09-13
US13/614,212 US9373775B2 (en) 2012-09-13 2012-09-13 Methods of forming magnetic memory cells
PCT/US2013/058632 WO2014042995A1 (en) 2012-09-13 2013-09-06 Methods of forming memory cells and arrays of magnetic memory cell structures, and related memory cells and memory cell structures

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157008477A Division KR20150052227A (ko) 2012-09-13 2013-09-06 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체

Publications (2)

Publication Number Publication Date
KR20170092715A true KR20170092715A (ko) 2017-08-11
KR101872176B1 KR101872176B1 (ko) 2018-06-27

Family

ID=50232409

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177021614A KR101872176B1 (ko) 2012-09-13 2013-09-06 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체
KR1020157008477A KR20150052227A (ko) 2012-09-13 2013-09-06 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157008477A KR20150052227A (ko) 2012-09-13 2013-09-06 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체

Country Status (7)

Country Link
US (2) US9373775B2 (ko)
EP (2) EP2896066B1 (ko)
JP (1) JP6086983B2 (ko)
KR (2) KR101872176B1 (ko)
CN (1) CN104718614B (ko)
TW (1) TWI542052B (ko)
WO (1) WO2014042995A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9779955B2 (en) * 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
KR102494102B1 (ko) * 2016-03-10 2023-02-01 삼성전자주식회사 자기 메모리 장치의 제조 방법
JP6297104B2 (ja) * 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
EP3996158A3 (en) * 2017-08-29 2022-08-17 Everspin Technologies, Inc. Method of etching magnetoresistive stack
JP6581634B2 (ja) * 2017-09-20 2019-09-25 株式会社東芝 磁気記憶装置
EP3506359A1 (en) * 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US11043632B2 (en) * 2019-09-17 2021-06-22 Headway Technologies, Inc. Ion beam etching process design to minimize sidewall re-deposition
KR20210039525A (ko) 2019-10-01 2021-04-12 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
CN112820821A (zh) * 2019-11-15 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
JP2022051040A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置及び磁気記憶装置の製造方法
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195251A (ja) * 1998-12-28 2000-07-14 Yamaha Corp 磁気抵抗ランダムアクセスメモリ
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
JP2002208682A (ja) * 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US6682943B2 (en) * 2001-04-27 2004-01-27 Micron Technology, Inc. Method for forming minimally spaced MRAM structures
JP2003197872A (ja) 2001-12-26 2003-07-11 Canon Inc 磁気抵抗効果膜を用いたメモリ
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP2006179701A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 磁気ランダムアクセスメモリ
JP4900647B2 (ja) 2005-10-05 2012-03-21 日本電気株式会社 磁気ランダムアクセスメモリ
JP5007509B2 (ja) * 2006-02-08 2012-08-22 ソニー株式会社 磁気記憶装置の製造方法
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
WO2008120482A1 (ja) * 2007-03-29 2008-10-09 Nec Corporation 磁気ランダムアクセスメモリ
US8599605B2 (en) 2007-05-28 2013-12-03 Nec Corporation Magnetic storage device
US8133745B2 (en) 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
US8394683B2 (en) * 2008-01-15 2013-03-12 Micron Technology, Inc. Methods of forming semiconductor constructions, and methods of forming NAND unit cells
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US20110076784A1 (en) 2009-09-29 2011-03-31 Grandis Inc. Fabrication of Magnetic Element Arrays
KR101598833B1 (ko) * 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP5767925B2 (ja) * 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
US8823117B2 (en) * 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195251A (ja) * 1998-12-28 2000-07-14 Yamaha Corp 磁気抵抗ランダムアクセスメモリ
JP2004071881A (ja) * 2002-08-07 2004-03-04 Toshiba Corp 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
KR101872176B1 (ko) 2018-06-27
CN104718614B (zh) 2017-11-10
US20140070342A1 (en) 2014-03-13
WO2014042995A1 (en) 2014-03-20
JP6086983B2 (ja) 2017-03-01
TWI542052B (zh) 2016-07-11
US10164168B2 (en) 2018-12-25
EP2896066B1 (en) 2020-04-08
EP2896066A4 (en) 2016-08-03
TW201424068A (zh) 2014-06-16
EP3693998A1 (en) 2020-08-12
EP2896066A1 (en) 2015-07-22
US20160308117A1 (en) 2016-10-20
EP3693998B1 (en) 2022-11-30
JP2015532013A (ja) 2015-11-05
CN104718614A (zh) 2015-06-17
KR20150052227A (ko) 2015-05-13
US9373775B2 (en) 2016-06-21

Similar Documents

Publication Publication Date Title
KR101872176B1 (ko) 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체
US9306156B2 (en) Methods of manufacturing a magnetoresistive random access memory device
CN108987427B (zh) 制造mram器件的方法及制造半导体芯片的方法
US11950514B2 (en) Confined cell structures and methods of forming confined cell structures
US9553257B1 (en) Linear MRAM device with a self-aligned bottom contact
US20210065760A1 (en) Integration of epitaxially grown channel selector with mram device
US10186551B1 (en) Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
US20230329005A1 (en) Memory device, semiconductor device, and method of fabricating semiconductor device
KR20220029288A (ko) 테이퍼링된 프로파일을 갖는 하드 마스크를 형성하기 위한 방법
US11895928B2 (en) Integration scheme for three terminal spin-orbit-torque (SOT) switching devices
TW202201824A (zh) 半導體裝置和其形成方法
US10868236B2 (en) Method for manufacturing reduced pitch magnetic random access memory pillar
US20180108706A1 (en) Spin-selective electron relay
KR102481302B1 (ko) 자기 메모리 장치의 제조 방법
US11545616B2 (en) Magnetic memory device and method for manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant