CN114245937A - 外延生长的沟道选择器与mram装置的集成 - Google Patents

外延生长的沟道选择器与mram装置的集成 Download PDF

Info

Publication number
CN114245937A
CN114245937A CN202080057601.XA CN202080057601A CN114245937A CN 114245937 A CN114245937 A CN 114245937A CN 202080057601 A CN202080057601 A CN 202080057601A CN 114245937 A CN114245937 A CN 114245937A
Authority
CN
China
Prior art keywords
layer
bottom electrode
semiconductor pillar
memory device
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080057601.XA
Other languages
English (en)
Inventor
D·比里
A·利瓦伊
A·J·沃克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Silicon Solution Cayman Inc
Original Assignee
Integrated Silicon Solution Cayman Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Silicon Solution Cayman Inc filed Critical Integrated Silicon Solution Cayman Inc
Publication of CN114245937A publication Critical patent/CN114245937A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2259—Cell access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开一种磁存储器阵列，其具有经由例如TaN的底部电极与存储器元件连接的外延生长的垂直半导体选择器。例如钨(W)或TaN的导电触点可包含于垂直半导体沟道与所述TaN底部电极之间。所述导电触点及所述TaN底部电极两者都可通过镶嵌工艺形成，其中将开口形成于氧化物层中且将金属沉积到所述开口中。接着，可执行化学机械抛光工艺以移除所述金属的在氧化物表面之上延伸出所述氧化物层中的所述开口的部分。

Description

外延生长的沟道选择器与MRAM装置的集成
技术领域
本发明涉及磁随机存取存储器(MRAM)，且更特定来说，涉及存储器元件与外延生长的半导体经由定位于其间的底部电极的电连接。
背景技术
磁随机存取存储器(MRAM)是使用例如磁阻隧穿结(MTJ)元件的磁阻单元存储数据的非易失性存储器技术。在它们最基本的水平下，此类MTJ元件包含通过可由例如MgO、AI2O3等的绝缘屏障材料构造而成的薄的非磁隧穿屏障层分离的第一及第二磁层。可称为参考层的第一磁层具有在垂直于所述层的平面的方向的方向上固定的磁化。第二磁层具有自由移动使得其可定向在两者都大体上垂直于自由磁层的平面的两个方向中的任一者上的磁化。因此，自由层的磁化可与参考层的磁化平行或与参考层的方向反平行(即，与参考层的方向相反)。
在垂直于层的平面的方向上通过MTJ元件的电阻随着磁参考层与磁自由层的磁化的相对定向而变化。当磁自由层的磁化定向在与磁参考层的磁化相同的方向上时，通过MTJ元件的电阻处于其最低电阻状态。相反，当磁自由层的磁化在与磁参考层的磁化相反的方向上时，跨MTJ元件的电阻处于其最高电阻状态。
MTJ元件在高与低电阻状态之间的切换是由电子自旋转移引起的。每一电子具有自旋定向。通常，流过导电材料的电子具有随机自旋定向而不具有净自旋定向。然而，当电子流过磁化层时，电子的自旋定向变得对准，使得存在流过磁层的电子的净对准定向，且此对准定向取决于它们行进通过的磁层的磁化的定向。当自由层及参考层的磁化的定向被定向在相同方向上时，自由层中电子的自旋通常在与参考层中的电子的自旋的定向相同的方向上。因为这些电子自旋通常是在相同方向上，因此电子可相对容易地穿过隧穿屏障层。然而，如果自由层及参考层的磁化的定向彼此相反，那么自由层中电子的自旋通常将与参考层中的电子的自旋相反。在此情况下，电子不会容易地穿过屏障层，从而导致通过MTJ堆叠的电阻较高。
因为MTJ元件可在低与高电阻状态之间切换，因此其可作为存储器元件用于存储数据。举例来说，低电阻状态可读取为“1”或一，而高电阻状态可读取为“0”或零。另外，因为磁自由层的磁定向保持于其经切换状态而任何电力都不会提供给元件，因此由MTJ元件提供的存储器存储是稳健且非易失性的。
为了将数据位写入到MTJ单元，磁自由层的磁定向从第一方向切换到与第一方向成180°的第二方向。此可例如通过在垂直于MTJ元件的层的平面的方向上通过MTJ元件施加电流来完成。在一个方向上施加的电流将把自由层的磁化切换成第一定向，而在第二方向上施加的电流将把自由层的磁化切换成第二相反定向。
一旦自由层的磁化已通过电流切换，MTJ元件的状态就可通过检测跨MTJ元件的电压来读取，借此确定MTJ元件是处于“1”位状态还是“0”位状态。有利的是，一旦切换电流被移除，自由层的磁状态就将保持于经切换定向中直到某其它时间施加电流以将MTJ元件切换成相反状态。因此，经记录数据位是非易失性的，因为其在没有供应任何电流的情况下也保持完好(自由层的磁定向不变)。
虽然上述存储器元件已依据垂直磁隧穿结元件来描述，但此是通过实例。其它类型的磁存储器元件同样也可用，例如但不限于纵向磁隧穿结元件。
发明内容
本发明提供一种磁存储器结构，其包含：选择器，其包括具有由栅极电介质包围的侧的外延半导体柱；及导电栅极线，其经定位使得所述栅极电介质分离所述外延半导体柱与所述导电栅极线。所述磁存储器结构还包含磁隧穿结结构及定位于所述磁隧穿结与所述外延半导体柱之间且电连接所述磁隧穿结与所述外延半导体柱的底部电极。
外延半导体柱提供有效的垂直晶体管结构，其通过极大地减小存储器单元之间的间隔极大地增加存储器密度。外延半导体提供电流通过晶体管选择器的有效传导，此有利地允许进一步减小半导体选择器晶体管的直径，借此允许甚至更大的存储器单元密度增加。
底部电极可经形成以接触垂直半导体沟道结构及磁隧穿结结构两者。替代地，由例如钨(W)或氮化钽(TaN)的材料形成的导电触点可定位于TaN底部电极与外延半导体柱之间。
底部电极可有利地经构造以具有大于磁隧穿结结构的宽度或直径的宽度或直径。此通过减小对多个图案化工艺的精确对准的要求来促进制造。
磁存储器装置可通过包含在半导体衬底之上形成栅极结构的工艺构造而成。栅极结构可包含定位于上与下电介质层之间的导电栅极层。开口可形成于栅极结构中，且栅极电介质可沉积到开口的侧壁中。栅极电介质可从开口的底部移除以暴露基底Si衬底。接着，Si衬底的此经暴露部分可例如用HCl处理以从经暴露Si衬底的表面移除任何氧化物。接着，Si柱可例如通过减压化学气相沉积外延生长到开口中。底部电极可形成于Si柱之上，且磁隧穿结元件可形成于底部电极之上。
与其它类型的选择器结构相比，外延生长的Si沟道极大地改进导电性。此在与磁存储器结构一起使用时尤其有益，因为这些存储器结构需要相对高电流以便实现磁存储器系统中磁隧穿结存储器元件的磁切换。外延生长的半导体结构可通过例如描述于由Imec
Figure BDA0003504770970000031
在2015年7月的标题为用于垂直NAND存储器应用的外延生长的Si及SiGe沟道的集成及电评估(Integration and Electrical Evaluation of Epitaxial Grown Siand SiGe Channels for Vertical NAND Memory Applications)的研究论文中的工艺构造而成。
在阅读连同其中相似参考元件符号在全文指示相似元件的图进行的实施例的以下详细描述后，将明白本发明的这些及其它特征及优点。
附图说明
为了更完全理解本发明的性质及优点以及优选使用模式，应参考连同附图阅读的以下详细描述。图不是按比例呈现的，除非以个别基础另外指定。
图1是可用于本发明的实施例中的磁存储器元件的部分的横截面图的示意性表示。
图2是可用于本发明的实施例中的包含磁阻单元的磁随机存取存储器(MRAM)的部分的横截面图的示意性表示。
图3到12是说明用于制造具有外延生长的晶体管的磁存储器阵列的方法的各个中间制造阶段中的晶片的示意性表示。
图13到26展示根据实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列的部分。
图27到28展示根据替代实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列的部分。
图29到33展示根据又一替代实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列的部分。
图34到36展示根据另一替代实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列的部分。
具体实施方式
以下描述包含目前预期用于实施本发明的最佳实施例。此描述是用于说明本发明的一般原理的目的，且不希望以任何方式限制本文中主张的发明概念。
参考图1，展示根据用于存储器阵列中的可能电阻存储器装置的一个实施例的磁存储器元件100。存储器元件100可用于垂直磁隧穿结(pMTJ)存储器元件中，如在本文中的各个实施例中所描述。存储器元件100可包含磁隧穿结(MTJ)102，其包含磁参考层104、磁自由层106及在膜厚度方向140上定位于参考层104与自由层106之间的薄的非磁电绝缘磁屏障层108。屏障层108可包含例如MgO、AI2O3等的氧化物或所属领域中已知的某其它合适材料。
参考层104具有在垂直于层的水平平面的方向上固定的磁化110，如由箭头所指示。水平平面在本文中描述的实施例中有时称为形成平面。参考层104可包含CoFeB30或COFeB40或所属领域中已知的某其它合适材料。
自由层106具有可在垂直于自由层106的水平平面的两个方向中的任一者上的磁化112，如由两个箭头所指示。自由层106可包含CoFeB20/W/CoFeB20或所属领域中已知的某其它合适材料。虽然自由层106的磁化112在静止状态中保持在垂直于自由层106的平面的两个方向中的任一者上，但其可选择性地在这两个方向之间切换，如在本文中更详细所描述。当自由层106的磁化112在与参考层104的磁化110相同的方向上时，跨MTJ 102的电阻处于低电阻状态。相反，当自由层106的磁化112与参考层104的磁化110相反时，跨MTJ 102的电阻处于高电阻状态。
参考层104可为可包含磁钉扎层116及在膜厚度方向140上定位于钉扎层116与参考层104之间的非磁反平行耦合层118的反平行磁钉扎结构114的部分。反平行耦合层118可包括所属领域中已知的任何合适材料，例如Ru或Ru/钴堆叠，且可经构造以具有引起钉扎层116及参考层104的铁磁反平行耦合的厚度。在一些方法中，钉扎层116可为通过反平行耦合层118耦合到参考层104的铁磁层，例如钼(Mo)或钴(Co)。
在一种方法中，钉扎层116可与反铁磁层120交换耦合，反铁磁层120可包含所属领域中已知的任何合适材料，例如IrMn。在一些方法中，ATM层可为一系列合成反铁磁(SAF)材料层，例如包含铂(Pt)的SAF种子层及包括交替钴(Co)/Pt的一组SAF层。
反铁磁层120与钉扎层116之间的交换耦合在第一方向上强烈地钉扎所述钉扎层116的磁化122。钉扎层116与参考层104之间的反平行耦合在与钉扎层116的磁化122的方向相反的第二方向上钉扎参考层104的磁化110。
根据一种方法，种子层124可在膜厚度方向140上定位于钉扎层116下方以启动沉积于其上方的层中的所期望结晶结构。在一种方法中，种子层124可包含Ta。在一些方法中，底层(未展示)可定位于种子层上方。在一种方法中，底层可包含Ru。
在另一方法中，覆盖层126可定位于自由层106上方以在制造期间保护基底层，例如在硬掩模蚀刻期间。在一些方法中，覆盖层126可包含Ta/Tu或所属领域中已知的某合适材料。
在一种方法中，下电极128及上电极130可分别接近存储器元件100的底部及顶部定位。下电极128及上电极130可由所属领域中已知类型的例如Ru、TaN、Au、Ag、Cu等的非磁导电材料构造且可提供与电路132的电连接。电路132可包含电流源，且可进一步包含用于读取跨存储器元件100的电阻的电路系统。
磁自由层106具有致使自由层106的磁化112在垂直于自由层106的平面的两个方向中的一者上保持稳定的磁各向异性。在写入模式中，自由层106的磁化112的定向可借助于通过存储器元件100从电路系统132施加电流在这两个方向之间切换。一个方向上的电流将致使存储器元件翻转成第一定向，且相反方向上的电流将致使磁化翻转到第二相反方向。举例来说，如果磁化112初始定向在图1中的向下方向上，那么在向下方向上通过元件100施加电流将致使电子在向上的相反方向上流过元件100。行进通过参考层的电子将由于参考层104的磁化110而变得自旋极化。这些自旋极化电子引起自由层106的磁化112上的自旋力矩，此致使磁化翻转方向。
另一方面，如果自由层106的磁化112初始在图1中的向下方向上，那么在向上方向上通过元件100施加电流将致使电子在向下相反方向上流过元件100。然而，因为自由层106的磁化112与参考层104的磁化110相反，因此具有相反自旋的电子将无法穿过屏障层108到参考层104。因此，具有相反自旋的电子将积累在自由层106与屏障层108之间的结处。自旋极化电子的积累引起自旋力矩，此致使自由层106的磁化112从向下方向翻转到向上方向。
为了帮助切换自由层106的磁化112，存储器元件100可包含定位于自由层106上方的自旋极化层134。自旋极化层134可通过交换耦合层136与自由层106分离。自旋极化层134具有磁各向异性，此致使其具有磁化138，其中主分量定向在平面内方向(例如垂直于自由层的磁化112及参考层104的磁化110)上。自旋极化层134的磁化138可在一种方法中是固定的，或可以旋进方式移动，如图1中所展示。自旋极化层134的磁化138引起自由层106上的自旋力矩，其帮助将其磁化112从垂直于自由层106的平面的其静止状态移开。此允许更容易以更少能量翻转的自由层106的磁化112响应于将写入电流施加到存储器元件100而用于翻转磁化112。
图1中描述的存储器元件100希望为本文中描述的各个实施例提供上下文。在各个方法中，本文中根据各个实施例描述的结构及方法可包括图1中描述及/或连同存储器元件100一起使用的存储器元件100的部分。另外，上文描述的垂直磁隧穿结(pMTJ)仅是可用于存储器阵列中的一种类型的存储器元件的一个实例。还可使用其它类型的存储器元件，例如但不限于平面内磁隧穿结、相变存储器元件、切换存储器等。
现在参考图2，展示根据一个实施例的包含磁阻单元202的磁随机存取存储器(MRAM)结构200的部分。MRAM结构200可如所属领域的技术人员理解那样操作及利用，其中任何特殊用例是根据本文中的实施例指定。图1中描述的存储器元件100可用作根据将数据存储于MRAM中的实施例的图2的磁阻单元202。在一个实施例中，MTJ元件可用作磁阻单元202，然而，其它类型的存储器元件可用作存储器元件202，例如但不限于平面内磁隧穿结、相变存储器、切换存储器等。
MRAM单元200还包含跨磁阻存储器元件202从电流源218供应电流的位线204。位线204可包含所属领域中已知的任何合适材料，例如TaN、W、TiN、Au、Ag、Cu、Al等。经由206的导电连接电连接磁阻存储器元件202与位线204。扩展层206可包含所属领域中已知的任何合适材料，例如Ru、Ta、TaN、W等。源极端子205耦合于磁阻存储器元件202与沟道层208之间，沟道层208进一步电接触n+层210。沟道层208可包含所属领域中已知的任何合适半导体材料，例如Si、SiGe、GaAs化合物等。n+层210可包含所属领域中已知的任何合适材料，例如磷掺杂硅、砷掺杂硅、包覆有TaN、W、TiN、Au、Ag、Cu等的掺杂硅，且经由源极线212电连接到电压源218，源极线212可包含所属领域中已知的任何合适材料，例如TaN、W、TiN、Au、Ag、Cu、Al等。跨沟道层208定位的是字线214，字线214可包含所属领域中已知的任何合适材料，例如TaN、W、TiN、Au、Ag、Cu、Al等。在n+层210的任一侧上是浅沟槽隔离(STI)层216，其提供n+层210与邻近n+层(未展示)之间的电绝缘。此外，尽管未明确展示，但电绝缘材料可定位于图2中展示的各个层周围，如所属领域的技术人员应理解。
图3到8展示目的是说明用于制造用于选择存储器阵列中的存储器元件的外延生长的晶体管的方法的各个中间制造阶段中的晶片。参考图3，提供衬底1002。衬底1002可为作为硅晶片的部分的例如Si的材料。多个n+掺杂区1004形成为衬底1002的表面。n+掺杂区1004可通过用例如As或P的掺杂材料局部掺杂衬底1002的所选择的区形成。隔离沟槽1006可经形成以电隔离一行n+掺杂区1004与其它行的n+掺杂区。隔离沟槽1006可由电绝缘材料形成。电介质层1008沉积于衬底1002的表面之上、n+掺杂区1004之上及隔离沟槽1006之上。电介质层1008可为例如SiOx或SiNx的材料。
继续参考图3，栅极材料层1010形成于电介质层之上。栅极材料1010可为例如多晶硅、W、TiNi、TaN、TiN及Ti的材料，且经形成以界定例如先前描述的字线。电介质材料1012沉积于栅极材料1010之上。电介质材料1012优选地是氧化物，例如氧化硅、氮化硅或金属氧化物(例如HfO2、AI2O3等)。耐化学机械抛光的材料层(CMP停止层)1014可任选地沉积于电介质层1012之上，但不是必需的。如果使用CMP停止层1014，那么其可为例如SiNx的氮化物。
接着，参考图4，掩模堆叠1102沉积于CMP停止层之上或电介质层之上。掩模1102可包含各个层，例如但不限于硬掩模层、抗反射层及经图案化光致抗蚀剂层。掩模1102经配置有将界定半导体结构的开口，如将看见。
接着，执行例如反应离子蚀刻或离子铣削的材料移除工艺以通过移除通过掩模结构1102中的开口暴露的基底层1014、1012、1010、1108的部分将掩模结构1102的图像转移到这些层上。在已充分执行材料移除工艺以停止于n掺杂区1004上之后，可移除掩模结构1102，从而留下例如图5中展示的结构的结构。
接着，参考图6，例如S1O2、HfO2、AI2O3或ZrO2的栅极电介质材料1302通过例如原子层沉积(ALD)或化学气相沉积(CVD)的保形沉积工艺沉积。接着，保护层1304沉积于栅极电介质层1302之上。保护层1304优选地是对栅极电介质具有所期望蚀刻选择性的材料使得其可通过蚀刻(例如反应离子蚀刻或湿蚀刻)移除，同时使基底栅极电介质材料1302基本上保持完好。举例来说，如果栅极电介质材料1302是S1O2或HfO2，那么保护层1304可为Si。保护层1304优选地通过例如原子层沉积(ALD)或化学气相沉积(CVD)的保形沉积工艺沉积。
接着，执行例如离子铣削或反应离子蚀刻RIE的各向异性材料移除工艺以从开口的底部优先移除栅极电介质层1302及保护层1304的水平安置的部分。充分执行此材料移除工艺以移除沟道开口的底部处的栅极电介质及保护层1302、1304以便暴露衬底1002的n+掺杂区1004。接着，执行例如反应离子蚀刻的材料移除工艺以从沟道侧壁选择性移除保护层1304，从而使栅极电介质保持完好且形成例如图7中展示的结构的结构。反应离子蚀刻优选地使用选择性移除保护层1304的材料的化学物质执行。
在已移除开口的底部处的栅极电介质层1302之后，可对剩余栅极电介质1302的表面执行表面清洁。在表面清洁之后，可例如通过暴露到氮使栅极电介质层1302的表面钝化。
接着，参考图8，外延硅1502生长以填充先前形成的开口。除了填充开口外，外延硅1502还可延伸出开口以形成图8中所展示的“蘑菇”形状，或替代地，Si的外延生长可在Si1502到达开口的顶部之前终止。接着，可执行化学机械抛光以移除额外硅，从而留下图9中所展示的结构。可执行高温退火以将离子从掺杂半导体衬底1002驱动到半导体柱1502的底部区中以在所述柱的底部处形成掺杂源极区。
可植入(掺杂)Si沟道结构1502的上部分。此可通过将掺杂半导体材料沉积于沟道的顶部上或通过例如将离子植入到半导体柱的上区中的工艺完成，此离子轰击在热退火之后。在此之后，多晶Si可例如通过化学机械抛光从表面移除。
接着，参考图10，一系列导电金属接触结构1702形成于外延Si结构1502及电介质层1014中的每一者之上。接触结构1702嵌入于例如SiO2的电介质层1704中，且在工艺中的此点，触点1702及周围氧化物1704可具有共面上表面。接触及氧化物结构1702及1704可通过一工艺形成，所述工艺包含：首先沉积电介质层1704，且接着，遮蔽及蚀刻电介质1704以在沟道结构1502之上形成开口，且接着，例如通过将例如Ta、TaN、W等的导电材料沉积到电介质层1704中的开口中来形成接触结构1702，且接着，执行化学机械抛光工艺以从晶片表面移除导电材料。
图11展示如从图10的线11-11所见的自顶向下图。在形成触点1702及周围氧化物1704之后，在一个可能实施例中，可执行任选蚀刻工艺以移除接触结构1702的部分以致使触点1702凹入于周围氧化物1704中。
根据一个实施例，在已执行蚀刻工艺之后，沉积底部电极层(优选地为TaN)1706，接着进行化学机械抛光(CMP)，从而留下图12中展示的结构，图12是从图11的线12-12截取的视图，其中底部电极1706形成于接触材料1702之上且与接触材料1702自对准。如图12中所展示，充分执行CMP工艺以暴露电触点1702。
图13到26展示根据实施例的目的是说明制造磁存储器结构的方法的各个中间制造阶段中的磁存储器结构的横截面图。参考图13，提供衬底2902。衬底2902可为其表面中形成有n掺杂区的例如硅衬底的半导体衬底，其可与一或多个存储器元件结构形成源极线连接。例如氧化物的第一电介质层2904形成于衬底2902之上。栅极层2906沉积于第一电介质层2904之上。栅极层2906是导电层，且可为多晶硅，其可为p掺杂或n掺杂的。导电栅极层2906可形成用于选择要写入或读取数据的一或多个存储器元件的字线的部分。还可为在氧化物上的第二电介质层2908沉积于导电栅极层2906之上。
可执行遮蔽及蚀刻工艺以在第一电介质层2904、导电栅极层2906及第二电介质层2908中形成开口。接着，薄栅极电介质层2910通过例如原子层沉积、化学气相沉积等的各向同性保形沉积技术沉积以覆盖开口的内部壁。接着，执行例如离子蚀刻的各向异性蚀刻以从层2904、2906、2908中的开口的底部移除栅极电介质层2910。优选地执行此各向异性蚀刻直到开口稍微延伸到衬底2902中。蚀刻到衬底2902中为半导体材料在其上的外延生长提供良好表面。栅极层可覆盖有非晶硅牺牲层(未展示，可用于在孔的底部的开口期间保护氧化物)，这需要提供与衬底2902的电接触。
为了为Si的外延生长提供良好表面，可处理衬底以便移除其原生氧化物，且如果使用剩余非晶Si牺牲层，那么其可经移除以允许仅仅从孔的底部外延生长。此处理可通过使用HCl蒸气在约900℃下完成。
现在参考图14，例如Si、SiGe或GaAs 3002的半导体材料外延生长于通过层2904、2906、2908及层2910中的开口暴露的衬底2902的表面上。半导体材料3002的外延生长可通过使用减压化学气相沉积系统完成。外延Si 3002从衬底2902向上生长。可执行高温退火工艺以将掺杂材料从衬底2902驱动到柱3002的底部部分中以在柱2902的底部中形成掺杂源极区。
任选地，半导体3002的外延生长可在到达开口的顶部之前终止，且掺杂多晶硅半导体3002a可沉积于开口的上部分处，或未掺杂多晶硅半导体材料3002a可被沉积，且可执行例如离子轰击的植入工艺以掺杂经沉积多晶硅半导体3002a以在柱3002的顶部处形成漏极区3002a。否则，半导体的外延生长可继续以形成整个半导体柱3002，且稍后植入上部分以形成上掺杂区。此掺杂上部分3002a为半导体柱3002提供漏极区。使用非外延沉积层可通过允许此漏极区通过更快更便宜的沉积方法沉积降低制造成本及时间，对选择器性能没有显著不利影响。尽管此上非外延层在图14中展示为3002a，但后面的图及本文中的描述没有展示柱3002的此单独层3002a。然而，应理解，此任选非外延层可包含于半导体柱3002的下文描述的所有实施例中。Si柱3002的上部分3002a可通过掺杂掺杂多晶硅3002a或通过在沉积或外延生长之后进行离子植入来掺杂(例如n+掺杂)以提供漏极区。热处理工艺可用于将n+离子从经掺杂沉积多晶硅驱动到直接在经沉积掺杂多晶硅下方的Si中。
在选择器晶体管结构中使用外延生长的半导体柱通过极大地减小存储器单元之间的所需间隔来极大地增加存储器阵列中的存储器密度。展示外延半导体柱3002提供与例如经退火多晶硅的其它半导体结构相比极大改进的导电性。此进一步减小选择器结构的必要直径，此在本文中所描述的应用中特别有用，其中需要相对大电流穿过选择器以驱动TMR磁存储器元件。另外，经改进导电性允许柱3002具有比另外可能的显著更小的直径。此在增加采用此外延垂直沟道的磁存储器阵列的密度时提供很大优势。可执行化学机械抛光工艺以移除延伸出开口的任何半导体材料3002a，从而留下图14中所展示的结构。化学机械抛光可终止于电介质层2908处。
接着，参考图15，沉积电介质层3102。电介质层3102优选地是例如S1O2的氧化物且至少沉积到所期望接触高度的厚度，如将看见。接着，参考图16，开口3202形成于图16中所展示的外延生长的半导体3002之上的位置处的电介质层3102中。开口3202可通过光刻图案化电介质层3102之上的掩模结构(未展示)形成，其中掩模在其中开口3202将形成的位置处具有开口。接着，可执行例如离子蚀刻或反应离子蚀刻的蚀刻工艺以移除由掩模中的开口暴露的区中的电介质层3102的部分。执行蚀刻直到沟道中的Si3002a被暴露。
接着，导电接触材料3302经沉积以填充开口3202且优选地充分沉积以延伸出开口3202，如图17中所展示。导电材料3302优选地是具有TiN衬层的钨(W)或氮化钽(TaN)，且可通过溅镀沉积、化学气相沉积、原子层沉积等来沉积。在导电接触材料3302沉积之后，可执行化学机械抛光工艺以移除延伸出开口3202的接触材料3302的部分，从而留下具有由电介质层3102包围的触点3302的结构，如图18中所展示。触点3302有利地经形成以便直接接触半导体柱3002的上表面。而且，如图18中所见，触点3302可大于基底半导体沟道3002，此通过减轻对准要求来促进光刻图案化。
现在参考图19，另一电介质层3502沉积于触点3302及电介质层3102之上。此电介质层3502优选地是例如S1O2或SiN的氧化物或氮化物。接着，执行遮蔽及蚀刻操作以移除触点3302之上的电介质层3502的所选择的部分。接着，导电底部电极材料3602沉积于电介质层3502之上及电介质层3502中的开口中，从而留下图20中所展示的结构。电介质层3502中的开口的大小比接触结构3102更大、更小或与接触结构3102相同，及磁隧穿结元件(MTJ)，其构造将在下文描述。底部电极材料3602优选地是Ta、TaN或TiN，其提供良好导电性，而且还为生长MTJ或另一存储器元件的磁堆叠提供良好表面。此有利地促成稍后形成的磁隧穿结的良好结晶结构。
接着，可执行化学机械抛光工艺(CMP)，从而留下图21中所展示的结构，其中单独底部电极结构3602形成于触点3302之上。TaN底部电极结构3602优选地由于化学机械抛光而很平滑以为磁隧穿结结构在其上形成提供良好表面。使底部电极3602大于触点3302及尚未形成的MTJ结构例如通过减小对用于界定底部电极的光刻的精确对准的要求来促进多个光刻工艺对准，其中先前光刻用于形成触点3302。类似地，底部电极3602的此较大大小减小对与尚未形成的MTJ的精确对准的要求。
现在参考图22，在图22中大体上标示为3802的一系列存储器元件层在底部电极3602及电介质层3502之上沉积全膜。一系列存储器元件层3802可包含构成例如图1的存储器元件100的磁隧穿结元件的各个层，或可包含各个其它层以形成不同类型的存储器元件结构，例如但不限于相变存储器元件(PCM)。TaN 3804硬掩模层可沉积于一系列存储器元件层3802之上。TaN层可用作用于存储器元件层3802的硬掩模且还可用作上电极，如将看见。掩模层3806可沉积于TaN 3804的层之上。掩模层3806可包含光致抗蚀剂层，且还可包含其它层、额外电介质层、底部抗反射层等。
现在参考图23，掩模层3806可经光刻图案化以形成界定掩模图案的存储器元件。接着，可执行反应离子蚀刻以将掩模图案3806的图像转移到基底TaN层3804上，从而留下例如图24中展示的结构。可移除光致抗蚀剂层，且接着，执行例如离子束蚀刻(IBE)的材料移除工艺以将掩模层3804、3806的图像转移到存储器元件层3802的基底系列上，借此形成图25中所展示的磁元件支柱3802。如可见，底部电极3602可宽于存储器元件支柱3802，这减小了用于界定存储器元件支柱3802的光刻的对准的关键性，且在触点与存储器元件3802之间提供电接触。在存储器元件支柱3802已如上文描述那样形成之后，电介质隔离层4202可经沉积以囊封磁支柱3802且填充支柱3802之间的间隙。此可在停止于TaN硬掩模3804的顶部上的化学机械抛光工艺之后。接着，可形成导电线4204，从而留下图26中所展示的结构。
在替代实施例中，底部电极材料3602可与存储器元件堆叠3802一起沉积，且底部电极3602可在存储器元件3802已界定之后界定。在那种情况下，可执行第一遮蔽及蚀刻工艺以界定存储器元件支柱3802。接着，例如氧化物或氮化物的保护层可经沉积以保护存储器元件结构3802的侧，且可执行第二蚀刻工艺以移除未被经界定存储器元件结构覆盖的底部电极材料的部分。或替代地，可执行第二遮蔽及蚀刻工艺以在界定存储器元件支柱3802之后界定底部电极3602。
应指出，虽然上文描述在包含外延半导体柱3002的垂直安置的选择器装置之上形成呈垂直磁隧穿结(pMTJ)形式的存储器元件，但此是通过实例。代替pMTJ装置或除了pMTJ装置外，还可使用其它开关式存储器装置，例如：具有平面内磁化的MTJ；切换MTJ、相变存储器元件(PCM)；ReRAM元件；及/或自旋轨道力矩(SOT)存储器元件。
图27到28说明根据另一实施例的用于制造磁存储器阵列的方法。从例如图15中展示的结构的结构开始，形成具有形成于半导体沟道3002之上的开口的例如氧化硅的电介质层4302。与之前一样，形成于氧化物层4302中的开口可通过遮蔽及蚀刻的组合形成，且优选地经形成以具有大于半导体沟道3002且还大于尚未形成的磁存储器元件的直径。接着，在底部电极4306之后形成导电接触材料4304的层，从而留下例如图28中展示的结构。接触材料4304可为具有TiN衬层或某其它合适导电材料的钨W。在接触材料4304沉积之后，可执行化学机械抛光，且凹部形成于所述接触材料中。接着，优选地为TaN的底部电极材料4306沉积于接触材料4304之上。底部电极层4306优选地是TaN，但可为某其它非磁导电材料。层4304、4306可通过例如溅镀沉积、原子层沉积、化学气相沉积等的工艺沉积。
在底部电极材料4306沉积之后，可执行第二化学机械抛光工艺，从而留下图28中所展示的平面表面。可称为镶嵌工艺的此方法通过在共同图案化工艺中形成接触及底部引线电极4304、4306来减少处理步骤数，且导致接触及底部电极结构具有与自对准侧壁相同的宽度。在触点4304及底部电极4306形成之后，例如MTJ元件或某其它开关式存储器元件的存储器元件可通过例如上文描述的工艺形成于底部电极4306之上。
图29到33展示根据另一实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列的部分。从上文参考图14所描述的平坦化沟道结构开始，沉积电介质材料4502的层，从而留下图29中所展示的结构。电介质层4502优选地是例如SiO2或SiN的氧化物或氮化物。接着，参考图30，掩模结构4602形成于电介质层4502之上。掩模结构4602可包含光致抗蚀剂材料且还可包含其它材料或层(未展示)，例如一或多个硬掩模层、底部抗反射涂层(BARC)、粘附层等。掩模4602经光刻图案化以形成定位于垂直半导体柱3002之上的开口4604。如图30中所展示，开口4604可经形成有大于半导体沟道结构的直径且还大于尚未形成的磁存储器元件的直径的直径。
接着，可执行例如反应离子蚀刻的蚀刻工艺以移除电介质层4502的通过掩模4602中的开口暴露的部分，从而留下图31中所展示的结构。可以暴露沟道3002中的Si的方式执行蚀刻工艺。举例来说，如果电介质材料4502是SiN，那么蚀刻工艺可为使用氟化学执行的反应离子蚀刻。执行蚀刻直到基底垂直半导体沟道3002被暴露。
接着，沉积导电底部电极材料4802且执行化学机械抛光工艺以移除延伸于表面之上的导电材料的部分，从而留下图32中所展示的结构。包含光致抗蚀剂部分的掩模4602(图31)在沉积导电底部电极材料4802之前移除。底部电极材料可为各种导电材料，且优选地是TaN，其可通过溅镀沉积、化学气相沉积、原子层沉积等来沉积。化学机械抛光(CMP)之后的底部电极材料4802的沉积提供镶嵌工艺，其产生由电介质材料4502包围的底部电极结构4802，如图32中所展示。如可见，电极4802有利地直接形成于Si柱3002上且接触Si柱3002，此优化到存储器元件的电传导，且还消除形成单独接触结构原本需要的额外处理步骤。
在形成上文所描述的底部电极结构4802之后，磁存储器元件阵列可形成于底部电极结构之上且接触底部电极结构。用于形成存储器元件结构的工艺可相同或类似于上文例如参考图22到26描述的工艺。参考图33，磁隧穿结元件3802或其它开关式存储器元件形成于底部电极结构4802中的每一者之上。优选地是TaN且还可用作用于界定磁隧穿结层3802的硬掩模层的顶部电极3804形成于磁隧穿结元件中的每一者之上且还用作顶部电极。电介质隔离层4202可经形成以包围且囊封磁隧穿结元件3802中的每一者且经形成以便填充MTJ元件之间的间隙。可用作“位线”的导电线4902可形成于顶部电极3804中的一或多者之上且与所述一或多者连接。
图34到36展示根据又一实施例的目的是说明用于制造磁存储器阵列的方法的各个中间制造阶段中的磁存储器阵列。从先前参考图15所描述的平坦化垂直沟道选择器结构开始，可执行选择性蚀刻工艺以选择性移除半导体柱3002的上部分，借此在半导体柱3002的顶部中形成凹部，如图34中所展示。蚀刻工艺可为使用经选取以依快于例如氧化物层2910、2908的周围材料的速率优先移除半导体材料3002的化学物质的反应离子蚀刻工艺或湿蚀刻。举例来说，如果半导体柱3002是Si，那么可在含有Cl2的大气中执行反应离子蚀刻。执行蚀刻工艺直到形成于半导体柱3002的上部分中的凹部达到至少与所期望底部电极结构的厚度一样深的深度。应相应地调整半导体柱3002的原始高度以便补偿半导体柱3002的顶部部分的移除。
在半导体沟道材料中形成凹部之后，沉积导电底部电极材料5102且执行化学机械抛光工艺，从而留下图35中所展示的结构，其中底部电极结构5102直接形成于垂直半导体沟道材料之上且接触垂直半导体沟道材料。在此实施例中，底部电极5102与垂直半导体柱3002自对准。底部电极材料5102优选地是TaN，且可通过溅镀沉积、原子层沉积、化学气相沉积等来沉积。
在底部电极5102已如上文描述那样形成之后，磁存储器元件3802的阵列可通过例如先前描述的工艺的工艺直接形成于底部电极5102之上。如图36中所展示，此可包含在底部电极5102中的每一者之上形成磁隧穿结元件阵列或其它开关式存储器元件3802。还可用作用于界定磁隧穿结元件3802的硬掩模的TaN上电极3804可形成于磁隧穿结元件之上。磁隧穿结元件3802及TaN上电极3804可由电介质隔离层4202包围，电介质隔离层4202可为氧化物、氮化物或这些或其它材料的组合。接着，可执行化学机械抛光工艺以使结构平坦化且暴露上电极3804。导电引线(其可为位线)可形成于上电极中的一或多者之上且与所述一或多者电连接。磁隧穿结或其它存储器元件可具有等于底部电极5102的直径或宽度且可大于或小于硅沟道结构3002的直径或宽度。
虽然上文已经描述各个实施例，但应理解，其仅通过实例而非通过限制来呈现。所属领域的技术人员还可明白落于本发明的范围内的其它实施例。因此，本发明的广度及范围不应受上述示范性实施例限制，而是应仅根据所附权利要求书及其等效物来界定。

Claims (20)

1.一种存储器装置，其包括：
选择器，其包括具有由栅极电介质包围的侧的外延半导体柱；
导电栅极线，其经定位使得所述栅极电介质分离所述外延半导体柱与所述导电栅极线；
存储器元件；及
导电底部电极，其定位于所述存储器元件与所述外延半导体柱之间且电连接所述存储器元件与所述外延半导体柱。
2.根据权利要求1所述的存储器装置，其中所述底部电极具有大于所述存储器元件的宽度的宽度。
3.根据权利要求1所述的存储器装置，其中所述底部电极具有接触所述存储器元件的平滑表面。
4.根据权利要求1所述的存储器装置，其中所述底部电极接触所述存储器元件及所述外延半导体柱的端两者。
5.根据权利要求1所述的存储器装置，其进一步包括定位于所述底部电极与所述外延半导体柱之间的导电触点。
6.根据权利要求5所述的存储器装置，其中所述导电触点包括W及TaN中的一或多者。
7.根据权利要求1所述的存储器装置，其中所述底部电极具有与所述外延半导体柱自对准的宽度，且其中所述栅极电介质层延伸以包围所述底部电极的侧。
8.根据权利要求1所述的存储器装置，其中所述存储器元件是垂直磁隧穿结元件。
9.根据权利要求1所述的存储器装置，其中所述外延半导体柱包括Si、SiGe、GaAs及GaA化合物中的一或多者。
10.根据权利要求1所述的存储器装置，其中所述外延半导体柱包括Si。
11.根据权利要求1所述的存储器装置，其中存储器元件是隧穿结元件或相变元件。
12.根据权利要求1所述的存储器元件，其中所述底部电极包括TaN。
13.一种用于制造磁存储器装置的方法，所述方法包括：
在半导体衬底之上形成栅极结构，所述栅极结构包含定位于上与下电介质层之间的导电栅极线；
在所述栅极结构中形成开口；
将栅极电介质层沉积到所述栅极结构中的所述开口中；
从所述开口的底部移除栅极电介质以暴露所述基底半导体衬底；
处理所述经暴露半导体衬底以移除氧化物；
在所述开口中外延生长半导体柱；
形成导电底部电极；及
在所述底部电极之上形成磁隧穿结元件。
14.根据权利要求13所述的方法，其进一步包括在外延生长所述半导体柱之后且在形成所述下电极之前，在所述半导体柱之上且与所述半导体柱接触地形成导电触点。
15.根据权利要求14所述的方法，其中所述导电触点结构包括TaN及W中的一或多者。
16.根据权利要求13所述的方法，其中所述TaN底部电极经形成以具有大于所述磁隧穿结元件的宽度的宽度。
17.根据权利要求13所述的方法，其中所述半导体柱的所述外延生长包含执行减压化学气相沉积。
18.根据权利要求13所述的方法，其进一步包括在形成所述底部电极之后且在形成所述磁隧穿结元件之前，执行化学机械抛光以在所述TaN上形成平滑表面。
19.根据权利要求13所述的方法，其中所述半导体柱的所述外延生长在到达所述开口的顶部之前终止，且所述方法进一步包括在所述外延生长的半导体柱上沉积多晶半导体及掺杂所述多晶Si以形成漏极区。
20.根据权利要求13所述的方法，其进一步包括：
在外延生长所述半导体之后执行退火工艺以致使离子从所述半导体衬底扩散到所述外延生长的半导体柱中以在所述半导体柱中形成源极区；
在所述外延生长的半导体柱的顶部处形成掺杂半导体漏极区。
CN202080057601.XA 2019-08-29 2020-08-27 外延生长的沟道选择器与mram装置的集成 Pending CN114245937A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/555,150 2019-08-29
US16/555,150 US10937479B1 (en) 2019-08-29 2019-08-29 Integration of epitaxially grown channel selector with MRAM device
PCT/US2020/048282 WO2021041735A1 (en) 2019-08-29 2020-08-27 Integration of epitaxially grown channel selector with mram device

Publications (1)

Publication Number Publication Date
CN114245937A true CN114245937A (zh) 2022-03-25

Family

ID=74679993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080057601.XA Pending CN114245937A (zh) 2019-08-29 2020-08-27 外延生长的沟道选择器与mram装置的集成

Country Status (3)

Country Link
US (1) US10937479B1 (zh)
CN (1) CN114245937A (zh)
WO (1) WO2021041735A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005031B2 (en) * 2018-09-05 2021-05-11 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
US20220165943A1 (en) * 2020-11-20 2022-05-26 Korea University Research And Business Foundation Spin-orbit torque (sot)-based magnetic tunnel junction and method of fabricating the same
US11342382B1 (en) 2020-12-11 2022-05-24 Micron Technology, Inc. Capacitive pillar architecture for a memory array
US11751492B2 (en) 2021-09-24 2023-09-05 International Business Machines Corporation Embedded memory pillar

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059837A1 (en) * 2008-09-09 2010-03-11 Hynix Semiconductor Inc. Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same
US20130001706A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Method and Structure for Low Resistive Source and Drain Regions in a Replacement Metal Gate Process Flow
US20160268500A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Resistance change memory
US20190206941A1 (en) * 2017-12-28 2019-07-04 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US20190206934A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Three dimensional perpendicular magnetic junction with thin-film transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8105867B2 (en) 2008-11-18 2012-01-31 Sandisk 3D Llc Self-aligned three-dimensional non-volatile memory fabrication
KR101527192B1 (ko) 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
TWI415247B (zh) 2010-12-15 2013-11-11 Powerchip Technology Corp 具有垂直通道電晶體的動態隨機存取記憶胞及陣列
WO2013095342A1 (en) * 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
KR101994449B1 (ko) 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
US10468293B2 (en) * 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US20200127052A1 (en) * 2017-12-28 2020-04-23 Spin Memory, Inc. Memory cell using selective epitaxial vertical channel mos selector transistor
US11430943B2 (en) * 2018-06-28 2022-08-30 Intel Corporation Magnetic tunnel junction (MTJ) devices with a synthetic antiferromagnet (SAF) structure including a magnetic skyrmion
US10763273B2 (en) * 2018-08-23 2020-09-01 Macronix International Co., Ltd. Vertical GAA flash memory including two-transistor memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100059837A1 (en) * 2008-09-09 2010-03-11 Hynix Semiconductor Inc. Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same
US20130001706A1 (en) * 2011-06-28 2013-01-03 International Business Machines Corporation Method and Structure for Low Resistive Source and Drain Regions in a Replacement Metal Gate Process Flow
US20160268500A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Resistance change memory
US20190206941A1 (en) * 2017-12-28 2019-07-04 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US20190206934A1 (en) * 2017-12-29 2019-07-04 Spin Memory, Inc. Three dimensional perpendicular magnetic junction with thin-film transistor

Also Published As

Publication number Publication date
US10937479B1 (en) 2021-03-02
US20210065760A1 (en) 2021-03-04
WO2021041735A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
US10770561B2 (en) Methods of fabricating dual threshold voltage devices
US10937479B1 (en) Integration of epitaxially grown channel selector with MRAM device
CN110892531A (zh) 带有局部存储器选择晶体管的后面存储器元件
US10770510B2 (en) Dual threshold voltage devices having a first transistor and a second transistor
US11335850B2 (en) Magnetoresistive random-access memory device including magnetic tunnel junctions
US12069964B2 (en) Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10957370B1 (en) Integration of epitaxially grown channel selector with two terminal resistive switching memory element
US20220223787A1 (en) High density spin orbit torque magnetic random access memory
US10186551B1 (en) Buried tap for a vertical transistor used with a perpendicular magnetic tunnel junction (PMTJ)
US10192984B1 (en) Dual threshold voltage devices with stacked gates
US10192788B1 (en) Methods of fabricating dual threshold voltage devices with stacked gates
US10644233B2 (en) Combined CMP and RIE contact scheme for MRAM applications
US10192787B1 (en) Methods of fabricating contacts for cylindrical devices
KR102672584B1 (ko) 반전된 넓은 베이스 이중 자기 터널 접합 디바이스
US10347822B1 (en) Fabrication methods of forming cylindrical vertical SI etched channel 3D switching devices
US10916582B2 (en) Vertically-strained silicon device for use with a perpendicular magnetic tunnel junction (PMTJ)
US10930703B2 (en) High density MRAM integration
US12058873B2 (en) Memory device including a semiconducting metal oxide fin transistor and methods of forming the same
CN112103387B (zh) 自旋转移矩磁阻随机存取存储器装置及其制造方法
US10347311B1 (en) Cylindrical vertical SI etched channel 3D switching devices
CN116998238A (zh) 具有不同构造的相同层次mram堆叠
TW202320324A (zh) 積體電路結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination