CN104716257A

CN104716257A - 一种半导体器件的制造方法

Info

Publication number: CN104716257A
Application number: CN201310681645.1A
Authority: CN
Inventors: 葛洪涛; 李海艇; 杨玲; 包小燕
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2013-12-12
Filing date: 2013-12-12
Publication date: 2015-06-17

Abstract

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。本发明的半导体器件的制造方法，由于MRAM的数字线的侧壁和底部被具有磁通集中作用的覆盖层所包覆，可以提高正在通过的电流的磁效率，有效地降低写入电流。并且，该半导体器件的制造方法把形成覆盖层的工艺合并入标准的CMOS工艺之中，在改善MRAM的写入效率的同时，具有工艺简单、成本低等优点。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在半导体技术领域中，磁电阻式随机存取存储器（MRAM，Magnetoresistive Random Access Memory）是一种非挥发性的存储器，所谓“非挥发性”是指关掉电源后，仍可以保持记忆完整。在性能方面，MRAM拥有静态随机存储器（SRAM）的高速读取写入能力，以及动态随机存储器（DRAM)）的高集成度，而且基本上可以无限次地重复写入，是一种“全功能”的固态存储器。因而，其应用前景非常可观，有望主导下一代存储器市场。MRAM不仅可以作为单独的存储器，还可以作为其它电路嵌入至相同的集成电路。

虽然MRAM具有上述优点，然而，在MRAM中，产生用于编程磁隧道结（Magnetic Tunneling Junction，MTJ）的磁场需要高的电流，这成为了对MRAM实际应用的限制。

目前，一种通过采用磁性材料制作的覆盖层（cladding layer）包覆数字线（word line）以提高正在通过的电流（passing current）的磁效率的方法被发明，用来有效地降低写入电流。这一方法采用钴（cobalt）作为覆盖层的材料，并且把形成覆盖层的工艺合并入标准的CMOS工艺之中。然而，这一方法采用金属置换的方法形成覆盖层，整个工艺过程比较复杂，成本也比较高。

因此，为了解决上述问题，本发明提出一种新的半导体器件的制造方法。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，用于制造MRAM器件，可以把形成覆盖层的工艺合并入标准的CMOS工艺之中以改善MRAM器件的写入效率，具有工艺简单、成本低等优点。

本发明提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供包括金属层和位于其上的第一层间介电层的前端器件，所述前端器件包括逻辑电路区和MRAM单元电路区，在所述第一层间介电层位于所述逻辑电路区的部分中形成通孔；

步骤S102：在所述通孔内形成金属插塞；

步骤S103：在所述第一层间介电层上形成第二层间介电层，在所述第二层间介电层位于所述逻辑电路区的部分和位于所述MRAM单元电路区的部分中分别形成用于容置互连线的第一沟槽和用于容置数字线的第二沟槽；

步骤S104：形成覆盖所述第二沟槽的内壁的具有磁通集中作用的覆盖层；

步骤S105：形成位于所述第一沟槽内的互连线和位于所述第二沟槽内的数字线，其中，所述数字线的侧壁和底部被所述覆盖层所包覆。

可选地，所述覆盖层的材料为钴。

可选地，所述覆盖层还覆盖所述第一沟槽的内壁。

其中，在所述步骤S101中，所述前端器件通过标准CMOS工艺制得。

可选地，在所述步骤S101中，在所述第一层间介电层位于所述逻辑电路区的部分中形成通孔的方法包括：

步骤S1011：在所述第一层间介电层上形成带有开口的第一光刻胶层，其中所述开口位于所述逻辑电路区；

步骤S1012：以所述第一光刻胶层为掩膜对所述第一层间介电层进行干法刻蚀，形成通孔。

可选地，所述步骤S102包括：

步骤S1021：形成覆盖所述通孔的侧壁和底壁的阻挡层和位于所述阻挡层之上的种子层；

步骤S1022：在所述通孔中填充铜材料以形成铜材料层；

步骤S1023：通过化学机械抛光去除所述铜材料层以及所述阻挡层和所述种子层高于所述第一层间介电层的部分，形成所述金属插塞。

可选地，所述步骤S103包括：

步骤S1031：在所述第二层间介电层上形成第二光刻胶层，其中所述第二光刻胶层位于所述逻辑电路区的部分以及位于所述MRAM单元电路区的部分均具有开口；

步骤S1032：以所述第二光刻胶层为掩膜对所述第二层间介电层进行刻蚀，形成所述第一沟槽和所述第二沟槽。

可选地，在所述步骤S104中，形成所述覆盖层的方法包括物理气相沉积法。

可选地，所述步骤S105包括：

步骤S1051：形成覆盖所述第一沟槽内部以及所述第二沟槽内壁的阻挡层和位于所述阻挡层之上的种子层；

步骤S1052：在所述沟槽内填充铜材料以形成铜材料层；

步骤S1053：通过化学机械抛光去除所述铜材料层以及所述阻挡层和所述种子层高于所述第二层间介电层的部分，形成所述互连线以及所述数字线。

可选地，所述互连线位于所述金属插塞的上方并与所述金属插塞相连接。

本发明的半导体器件的制造方法，由于MRAM的数字线的侧壁和底部被具有磁通集中作用的覆盖层所包覆，可以提高正在通过的电流的磁效率，有效地降低写入电流。并且，该半导体器件的制造方法把形成覆盖层的工艺合并入标准的CMOS工艺之中，在改善MRAM的写入效率的同时，具有工艺简单、成本低等优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1至图13为本发明的半导体器件的制造方法的部分相关步骤形成的图形的示意性剖视图；

图14为本发明的半导体器件的制造方法的一种示意性流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

下面，参照图1至图13以及图14来描述本发明实施例提出的半导体器件的制造方法。其中，图1至图13为本发明实施例的半导体器件的制造方法的部分相关步骤形成的图形的示意性剖视图；图14为本发明实施例的半导体器件的制造方法的一种示意性流程图。

本发明实施例的半导体器件的制造方法，包括如下步骤：

步骤A1：提供包括金属层101和位于其上的第一层间介电层102的前端器件，其中，所述前端器件包括逻辑电路区和MRAM单元电路区，如图1所示。在所述第一层间介电层102中形成位于所述逻辑电路区的部分通孔（Via）103，如图3所示。

示例性地，前端器件采用标准CMOS工艺制得，除包括金属层101和第一层间介电层102外，还可以包括晶体管等组件（图1未示出）。示例性地，金属层101为第三层金属层（M3），其材料为铜；第一层间介电层102包括自下而上的NDC、TEOS（正硅酸乙酯）、BD和TEOS（正硅酸乙酯）。

其中，在所述第一层间介电层102中形成通孔（Via）103的方法，可以包括：

步骤A101：在第一层间介电层102上形成带有开口的光刻胶层200（记作第一光刻胶层），其中所述开口位于所述逻辑电路区，如图2所示。

其中，开口对应要形成的通孔103。形成光刻胶层200的方法可以包括：涂胶、曝光、显影等步骤。

步骤A102：以光刻胶层200为掩膜对第一层间介电层102进行刻蚀，形成通孔（Via）103。形成的图形，如图3所示。

其中，所采用的刻蚀方法为干法刻蚀。

步骤A2：在通孔（Via）103内形成金属插塞（plug）104，如图6所示。

其中，金属插塞104一般与其下方的金属层102相连。当然，金属插塞104也可以与磁隧道结或其他组件相连，此处并不进行限定。

示例性地，形成金属插塞（plug）104的方法包括如下步骤：

步骤A201：形成覆盖通孔103的侧壁和底壁的阻挡层（barrierlayer）1041和位于阻挡层1041之上的种子层（seed layer）1042，如图4所示。

其中，形成阻挡层（barrier layer）1041和种子层（seed layer）1042的方法可以为PVD（物理气相沉积法）或其他合适的方法。

步骤A202：在通孔103中填充铜（Cu）材料以形成铜材料层1043，如图5所示。

其中，填充铜（Cu）材料的方法，可以为ECP（电化学电镀法）或其他合适的方法。

步骤A203：通过CMP（化学机械抛光法）去除铜材料层1043以及阻挡层1041、种子层1042高于第一层间介电层102的部分，形成金属插塞104。形成的图形，如图6所示。

其中，在CMP的过程中，还可以去除一定厚度的第一层间介电层102。

步骤A3：在第一层间介电层102上形成第二层间介电层105，如图7所示。在第二层间介电层105位于所述逻辑电路区的部分和位于所述MRAM单元电路区的部分中分别形成用于容置互连线的第一沟槽（trench）1061和用于容置MRAM的数字线（word line）的第二沟槽1062，如图9所示。示例性地，用于容置互连线的第一沟槽位于通孔103的上方，也即位于金属插塞104的上方，如图9所示。

其中，第二层间介电层105的材料，可以与第一层间介电层102的材料相同。形成第二层间介电层105的方法，可以为CVD或其他合适的方法。

示例性地，在第二层间介电层105中形成沟槽106的方法，可以包括：

步骤A301：在第二层间介电层105上形成带有开口的光刻胶层300（记作第二光刻胶层），其中所述第二光刻胶层300位于所述逻辑电路区的部分以及位于所述MRAM单元电路区的部分均具有开口，如图8所示。

其中，开口对应要形成的沟槽106。形成光刻胶层300的方法可以包括：涂胶、曝光、显影等步骤。

步骤A302：以光刻胶层300为掩膜对第二层间介电层105进行刻蚀，形成第一沟槽1061和第二沟槽1062。形成的图形，如图9所示。

其中，所采用的刻蚀方法为干法刻蚀。第一沟槽1061和第二沟槽1062的个数，可以为多个，示例性地，图9示出了一个第一沟槽1061和一个第二沟槽1062。

步骤A4：形成覆盖第一沟槽1061以及第二沟槽1062的侧壁和底壁的具有磁通集中作用的覆盖层（cladding layer）107，如图10所示。

其中，覆盖层（cladding layer）107用于包覆后续形成的互连线和数字线。

其中，覆盖层（cladding layer）107也可以仅包覆数字线，即，形成的覆盖层107仅覆盖第二沟槽1062。

示例性地，覆盖层（cladding layer）107的材料可以为钴（Cobalt）或其他合适具有磁通集中作用的导电材料。形成覆盖层（claddinglayer）107的方法，可以为物理气相沉积法（PVD）或其他合适的方法。

显然，形成覆盖层107的步骤，集成在了标准的CMOS工艺之中。这一方案有助于简化工艺，降低成本。

步骤A5：在第一沟槽1061内形成互连线10801，并在第二沟槽1062内形成MRAM的数字线10802，如图13所示。

其中，数字线10802的侧面和底部被覆盖层（cladding layer）107所包覆，如图13所示。当然，互连线10801侧面和底部也可也以被覆盖层107所包覆。

其中，互连线10801用于连接逻辑电路，数字线则用于连接MRAM的磁隧道结MTJ（图中未示出）。示例性地，互连线10801位于通孔103的上方，也即位于金属插塞104的上方与金属插塞104相连，如图13所示。

示例性地，形成互连线10801和数字线10802的方法包括如下步骤：

步骤A501：形成覆盖第一沟槽1061和第二沟槽1062内壁（包括侧壁和底壁）的阻挡层（barrier layer）1081和位于阻挡层1081之上的种子层（seed layer）1082，如图11所示。

显然，在第一沟槽1061和第二沟槽1062内存在覆盖层107的情况下，阻挡层（barrier layer）1081位于覆盖层107之上，如图11所示。

其中，形成阻挡层（barrier layer）1081和种子层（seed layer）1082的方法可以为PVD（物理气相沉积法）或其他合适的方法。

步骤A502：同时在第一沟槽1061和第二沟槽1062内填充铜（Cu）材料以形成铜材料层1083，如图12所示。

步骤A503：通过CMP（化学机械抛光法）去除铜材料层1083以及阻挡层1081、种子层1082高于第二层间介电层105的部分，形成互连线10801和数字线10802。形成的图形，如图13所示。

其中，在CMP的过程中，还可以去除一定厚度的第二层间介电层105。

在本实施例中，覆盖层107可以同时存在于逻辑电路和MRAM单元电路之中，在逻辑电路区中，覆盖层107与互连线10801一起作为导电层；在MRAM单元电路区，覆盖层107作为数字线的磁通集中层。也就是说，覆盖数字线的侧壁和底部的覆盖层107作为数字线的磁通集中层，覆盖互连线的覆盖层107作为导电层，其中，磁通集中层主要起磁通增强作用，而导电层则可以起到导电增强作用。当然，覆盖层107也可以仅存在于MRAM单元电路之中，即，仅包覆数字线作为数字线的磁通集中层。

由于数字线的侧壁和底面被具有磁通集中作用的覆盖层107所包覆，因此，可以提高正在通过的电流（passing current）的磁效率，有效地降低写入电流。并且，本实施例的半导体器件的制造方法，把形成覆盖层107的工艺合并入标准的CMOS工艺之中，通过PVD等方法即可形成覆盖层107，相对于现有技术中的通过金属置换的方法，不仅可以改善MRAM器件的写入效率，而且具有工艺简单、成本低等优点。

至此，完成了本实施例的半导体器件的制造方法的关键步骤的介绍。后续可以根据现有技术中的各种方法，完成整个半导体器件的制造，此处不再赘述。

本实施例的半导体器件的制造方法，由于MRAM的数字线的侧壁和底面被具有磁通集中作用的覆盖层所包覆，因此，可以提高正在通过的电流的磁效率，有效地降低写入电流。并且，本实施例的半导体器件的制造方法，把形成覆盖层的工艺合并入标准的CMOS工艺之中，在改善MRAM的写入效率的同时，具有工艺简单、成本低等优点。

图14示出了本发明实施例提出的一种半导体器件的制造方法的一种示意性流程图，用于简要示出该方法的典型流程。具体包括：

步骤S102：在所述通孔内形成金属插塞；

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，其特征在于，所述方法包括：

步骤S102：在所述通孔内形成金属插塞；

2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述覆盖层的材料为钴。

3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，所述覆盖层还覆盖所述第一沟槽的内壁。

4.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，所述前端器件通过标准CMOS工艺制得。

5.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S101中，在所述第一层间介电层位于所述逻辑电路区的部分中形成通孔的方法包括：

6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S102包括：

步骤S1022：在所述通孔中填充铜材料以形成铜材料层；

7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S103包括：

8.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述步骤S104中，形成所述覆盖层的方法包括物理气相沉积法。

9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述步骤S105包括：

步骤S1051：形成覆盖所述第一沟槽内壁以及所述第二沟槽内壁的阻挡层和位于所述阻挡层之上的种子层；

步骤S1052：在所述第一沟槽与所述第二沟槽内填充铜材料以形成铜材料层；

10.如权利要求1至9任一项所述的半导体器件的制造方法，其特征在于，所述互连线位于所述金属插塞的上方并与所述金属插塞相连接。