CN101252116B - 互连结构及制造该互连结构的方法 - Google Patents
互连结构及制造该互连结构的方法 Download PDFInfo
- Publication number
- CN101252116B CN101252116B CN2008100078161A CN200810007816A CN101252116B CN 101252116 B CN101252116 B CN 101252116B CN 2008100078161 A CN2008100078161 A CN 2008100078161A CN 200810007816 A CN200810007816 A CN 200810007816A CN 101252116 B CN101252116 B CN 101252116B
- Authority
- CN
- China
- Prior art keywords
- contact
- insulating barrier
- conductor wire
- row
- interconnection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种互连结构及其制造方法,该互连结构包括均匀隔开的触点的两个交错触点行。每个触点行沿着第一方向延伸。该互连结构进一步包括沿着与第一方向相交的第二方向延伸的导电线。该互连结构进一步包括中间触点,其中每个中间触点与一个触点和一根导电线接触。
Description
背景技术
诸如易失性或非易失性存储器阵列的存储器阵列的存储单元使用互连结构将阵列的存储单元连接至支持电路(例如,读出放大器、解码器和字线(wordline))。未来技术旨在使得最小特征尺寸(minimum feature size)变得更小以增加存储密度和降低存储器产品的成本。当将存储器阵列按比例减小至更小的最小特征尺寸时,互连结构也必须按比例减小。由于例如光刻法的可行性、触点边的斜度或填充材料的抵抗力,按比例减小诸如位线和位线触点的互连结构(包括最小特征尺寸)是至关重要的和有挑战性的。
发明内容
在本文中描述了互连结构,该互连结构可以例如用于存储单元阵列,如易失性或非易失性存储单元阵列。在本文中也描述了存储装置、包括存储装置的存储卡(card,插件)以及配置为连接至存储插件的电子装置。此外,在本文中描述了制造互连结构的方法。
互连结构包括均匀隔开的触点开口的两个交错行,其中每个触点行沿着第一方向延伸。互连结构进一步包括沿着与第一方向相交的第二方向延伸的导电线以及中间触点,其中每个中间触点与一个触点和一根导电线接触。
附图被包括进来以提供本发明实施例的进一步的理解并被结合进来构成本说明书的一部分。附图图解说明了本发明的实施例并且与说明书一起用来解释本发明的原理。其它实施例和许多预期的优点将被容易理解,因为参照下列详细描述它们变得更好理解。附图的元件不必相对彼此成比例。相似的附图标记表示相应的类似部件。
附图说明
图1A至图3B示出了在制造互连结构的示例性实施例中的一部分衬底的平面图和横截面视图。
图4A和图4B示出了在制造互连结构的另一实施例中的一部分衬底的平面图。
图5A至图8C示出了在制造互连结构的另外的实施例中的一部分衬底的横截面视图。
图9A至图11示出了在制造互连结构的另一实施例中的一部分衬底的平面图和横截面视图。
图12至图13B示出了在根据另外实施例的制造互连结构的过程中的一部分衬底的横截面视图。
图14示出了图解说明用于制造互连结构的方法的实施例的流程图;以及
图15示出了图解说明制造互连结构的方法的另外实施例的流程图。
具体实施方式
在下列详细的描述中针对附图进行介绍,该描述构成本说明书的一部分并且在描述过程中通过示例的方式示出了具体实施例。在这点上,对于所描述的附图的方位使用了如“顶部”、“底部”、“前”、“后”、“前向的”、“尾部的”等方向术语。由于实施例的部件可以定位在许多不同的方位,所以为了图解说明而使用了方向术语并且完全没有加以限制的目的。应当理解可以利用另外的实施例并且可以进行结构或逻辑上的变化。因此,不在限制意义上理解下列详细描述。
根据一种实施例,互连结构包括均匀隔开的触点开口的两个交错行,即,第一行和第二行,其中每个触点行在第一方向上延伸。互连结构进一步包括沿着与第一方向相交的第二方向延伸的导电线以及中间触点,其中每个中间触点与一个触点和一根导电线接触。互连结构进一步包括邻接导电线底部和中间触点侧壁的绝缘层。
导电线、中间触点以及触点可以构成将存储单元连接至支持电路的位线和位线触点。然而,导电线、中间触点以及触点也可以用于将集成电路的任何类型的功能区连接至集成电路的另外的功能区。导电线、中间触点以及触点可以由任何导电材料形成,如金属、贵金属、金属合金或掺杂半导体。虽然可以使用普通材料以获得导电线、中间触点以及触点,但是这些部件的材料组成也可以彼此完全或部分不同。示例性材料包括:W、TiN、WN、TaN、Cu、Ta、Al、金属硅化物、掺杂硅或其任何组合。导电线、中间触点以及触点可以由例如衬套(liner)围绕。与导电线底部和中间触点侧壁直接接触的绝缘层可以由适于使得导电区彼此电绝缘的任何材料形成。示例性材料包括氧化物和氮化物,例如氧化硅和氮化硅。例如,第二方向可以垂直于第一方向。
根据一种另外的实施例,两个交错行的触点彼此错位二分之一个触点间距。根据一种示例性实施例,一行的触点相等地间隔最小特征尺寸的四倍,其中两个交错行的触点彼此错位最小特征尺寸的两倍。
另外的实施例提供了一种互连结构,其中,沿着第一方向的中间触点的尺寸小于沿着第一方向的触点的最大尺寸。由于触点通过中间触点被连接至导电线,所以可以使得沿第一方向的触点的顶部尺寸大于导电线底部。因此,可以放松对于触点顶部的临界尺寸的要求。
根据另外的实施例,中间触点形成为相应触点沿第一方向变短的修整部分。因为修整部分可以通过蚀刻工艺制造,所以当触点在下面被衬套围绕的情况下,中间触点的沿第一方向的侧壁并没有被这样的衬套所覆盖。
另外的实施例涉及互连结构,其中,中间触点是沿着第二方向延伸的中间触点线,并且是线性阵列的至少部分。由于光刻法在实现包括具有最小特征尺寸部件的互连结构时的可行性,线性阵列提供了益处。
根据互连结构的另外实施例,与两个交错行中的一行的相应触点接触的每条中间触点线并不在与两个交错行中的另一行的相交区中存在。通过省去相交区中的中间触点线,可以防止可能由加工偏差引起的与两个交错触点行中的另一行的触点发生不希望有的短路。
线性阵列可以进一步包括中间触点线和另外的线。在线性阵列的制造过程中另外的线可以被适当地定位以获得对于光刻法的可行性有利的线性阵列。
一种另外的实施例涉及互连结构,该互连结构包括均匀隔开的触点的两个交错触点行,即,第一触点行和第二触点行,其中每个触点行沿着第一方向延伸。互连结构进一步包括沿着与第一方向相交的第二方向延伸的导电线以及中间触点,其中每个中间触点是邻接一根导电线的相应触点的修整的上部分。
互连结构可以进一步包括邻接导电线底部和中间触点区侧壁的绝缘层。绝缘层可以例如是单层。
根据另外的实施例,互连结构包括均匀隔开的触点的两个交错触点行,即,第一触点行和第二触点行,其中每个触点行沿着第一方向延伸。互连结构进一步包括沿着与第一方向相交的第二方向延伸的导电线以及中间触点,其中每个中间触点是沿着第二方向延伸的中间触点线,而其中每个中间触点线与一个触点和一根导电线接触。
互连结构可以进一步包括邻接导电线底部和中间触点线侧壁的绝缘层。
一种另外的实施例涉及互连结构,其中中间触点线是线性阵列的至少部分。
根据互连结构的一种另外的实施例,与两个交错行中的一行的相应触点接触的每个中间触点线并不在与两个交错行中的另一行的相交区中存在。
一种另外的实施例涉及一种互连结构,其中沿着第一方向的中间触点线的尺寸小于沿着第一方向的触点的最大尺寸。
根据一种另外的实施例,非易失性半导体存储装置包括非易失性存储单元的存储单元阵列以及如上述实施例中的任一种限定的互连结构,其中导电线限定位线,而触点和相应中间触点限定位线触点。非易失性存储单元可以例如是浮置栅极NAND阵列的存储单元。互连结构可以例如也被包括在:NROM(氮化的只读存储器)、DRAM(动态随机存取存储器)、电荷俘获NAND存储器、SONOS(硅-氧化物-氮化物-氧化物-硅(硅氧化氮氧化硅,Silicon-Oxide-Nitride-Oxide-Silicon))存储器、SANOS(硅-Al2O3-氮化物-氧化物-硅(Silicon-Al2O3-Nitride-Oxide-Silicon))存储器、TANOS(氧化物-SiN-Al2O3-TaN(Oxide-SiN-Al2O3-TaN))存储器之内。
一种另外的实施例涉及一种包括如上限定的非易失性半导体存储装置的电存储插件。
一种另外的实施例涉及一种电子装置,该电子装置包括电插件接口、连接至电插件接口的插件槽以及如上限定的电存储插件,其中电存储插件被配置为连接至插件槽和从插件槽移开。电子装置可以例如是便携式电话、个人计算机(PC)、个人数字助理(PDA)、数码照相机、数字摄像机或便携式MP3唱机。
一种另外的实施例涉及一种形成互连结构的方法,该方法包括:设置衬底;在衬底上设置第一绝缘层;在第一绝缘层中蚀刻均匀隔开的触点开口的两个交错行即第一行和第二行,其中每行沿着第一方向延伸;用导电材料填充触点开口以设置触点;在第一绝缘层和触点上设置第二绝缘层;在第二绝缘层中蚀刻中间触点开口;通过用导电材料填充中间触点开口来设置中间触点;以及在第二绝缘层和中间触点上设置导电线,其中导电线沿着与第一方向相交的第二方向延伸。
衬底可以是如硅衬底的半导体衬底,其例如可以被预处理以在其中制造半导体存储装置。上述方法特征可以被包括在半导体存储器工艺中。因此,上述方法特征可以同时用于制造互连结构外面的另外的部件。
应当注意,通常对于通过蚀刻而图案化材料层来说,可以使用光刻法,其中提供适当的光刻胶材料。光刻胶材料使用合适的光掩模被光刻图案化。在随后的工艺步骤中可以使用图案化的光刻胶层作为掩模。例如,如常见的,由适当的材料如氮化硅、多晶硅或碳制成的硬掩模层或层可以设置在材料层上来进行图案化。硬掩模层例如使用蚀刻工艺被光刻图案化。采用图案化的硬掩模层作为蚀刻掩模,图案化材料层。通过使用图案化的光刻胶材料作为蚀刻掩模也可以进行通过蚀刻而图案化材料层。
根据一种另外的实施例,沿着第一方向的每个中间触点开口的尺寸小于沿着第一方向的每个触点的最大尺寸。
一种另外的实施例包括形成互连结构的方法,其中,当用导电材料填充中间触点开口时,在第二绝缘层上另外施加导电材料。然后蚀刻第二绝缘层上的导电材料以设置导电线。因此,通过普通的工艺步骤施加用于中间触点和导电线的导电材料。
根据一种另外的实施例,设置导电线的特征包括在第二绝缘层和中间触点上设置导电层并且蚀刻导电层以设置导电线。该实施例利用各步骤来提供中间触点和导电线的材料。
一种另外的实施例包括形成互连结构的方法,其中设置中间触点和导电线的特征包括蚀刻第二绝缘层以设置导电线沟道以及填充中间触点开口和导电线沟道以设置中间触点和导电线。这里,中间触点和导电线在双镶嵌工艺(dual damascene process)中形成。
根据形成互连结构的方法的一种另外的实施例,设置导电线的特征包括在第二绝缘层和中间触点上设置第三绝缘层;蚀刻第三绝缘层以设置导电线开口以及用导电材料填充导电线开口以设置导电线。该实施例涉及一种对于导电线的镶嵌工艺,其中该工艺并入形成互连结构的方法中。
一种另外的实施例涉及一种形成互连结构的方法,该方法包括设置衬底;在衬底上设置第一绝缘层;在第一绝缘层中蚀刻均匀隔开的触点开口的两个交错行,其中每行沿着第一方向延伸;用导电材料填充触点开口以设置触点;在第一绝缘层和触点上设置掩模结构,其中掩模结构部分地覆盖触点;蚀刻触点的未覆盖部分,从而在限定中间触点的上部触点区中产生空隙并沿着第一方向修整触点的尺寸,其中下部触点区保持不变;用绝缘材料填充空隙以及在第一绝缘层和中间触点上设置导电线,其中导电线沿着与第一方向相交的第二方向延伸。
根据形成互连结构的方法的又一种实施例,当用第二绝缘层填充空隙时,还在第一绝缘层和中间触点上施加第二绝缘层。设置导电线的特征包括蚀刻第二绝缘层以设置导电线开口以及用导电材料填充导电线开口以设置导电线。该实施例涉及与制造导电线相关的一种镶嵌工艺。
一种另外的实施例包括形成互连结构的方法,其中设置导电线的特征包括在第一绝缘层、第二绝缘层和中间触点上设置导电层以及蚀刻导电层以设置导电线。
结合附图描述装置和方法的示例性实施例。
图1A至图3B图解说明了在根据本发明实施例制造互连结构的过程中的一部分衬底的平面图和横截面视图。参照图1A,示出了第一绝缘层1的平面图,其中在第一绝缘层1中形成沿着第一方向y延伸的均匀隔开的触点2的两个交错触点行。第一绝缘结构可以形成在半导体衬底上。
图1B图解说明了一部分衬底的沿图1A相交线A-A′的示意性横截面视图。设置如硅衬底的半导体衬底4。如图1B所示,衬底4可以包括使邻近的有源区6彼此绝缘的STI(浅沟道绝缘)区5。有源区6形成在衬底4的表面区中。在有源区6中,例如可以形成存储单元晶体管(未示出)。然而,如对本领域技术人员显而易见的是,可以使用任何衬底结构。例如衬底4可以已经具有形成在其上的层堆(layer stack)。换一种说法是,在形成互连结构之前,衬底可以以任何方式被预处理直到处理阶段。
待形成的互连结构例如可以用作非易失性存储装置的位线和位线触点。在衬底4的表面上施加第一绝缘层1,接着在绝缘层1中蚀刻触点开口直到有源区6。然后用导电材料填充触点开口以设置触点2。举例来说,可以通过钨CVD(钨化学汽相沉积)填充触点开口,接着通过CMP(化学机械抛光)以除去施加在绝缘层1表面上的钨材料。如从图1B可以获悉,第一方向y中的触点2的间距等于半导体衬底4中的有源区6的间距的两倍。还没有被图示的触点行的触点2接触的沿着第一方向y的每隔一个的有源区6将被两个交错触点行中的另一行的另外的触点2(未示出)接触。
参照图2A,在第一绝缘层1上施加第二绝缘层7,其中在第二绝缘层7中设置沿着第二方向x延伸的中间触点线8。每个中间触点线8与两个交错触点行的一个触点2接触。为了增加图解说明效果,触点2虽然被第二绝缘层7覆盖,但在图2A的示意性平面图中是可见的。为了进一步的图解说明目的,应当注意,同样为了图解说明目的下列平面图可示出被覆盖的元件并提供对各实施例的更深的理解。中间触点线8的沿第一方向y的尺寸小于触点2沿第一方向y的最大尺寸。中间触点线8的沿第一方向y的尺寸以及间距同样可以与后面工艺步骤中待形成的导电线相匹配。中间触点线8与同样沿着第二方向x延伸的另外的线9一起形成线性阵列,该线性阵列在光刻法的可行性方面(例如对于待形成的导电线的叠加控制方面)是有利的。图2A的线性阵列中的每条线包括一个中间触点线8和一个另外的线9,其中与两个交错行中的一行的相应触点接触的每个中间触点线8并不在与两个交错触点行中的另一行的相交区10中存在。换句话说,线性阵列的每条线在相应相交区10中被破坏以防止两个交错触点行的触点之间的短路,这种短路可能由在具有最小特征尺寸的中间触点线和导电线的光刻过程中的不足的叠加控制所引起。
虽然已经参照均匀隔开的触点的两个触点行(即第一触点行和第二触点行)的配置的具体实施例详细地描述了本发明,但本领域普通技术人员应当理解,在不背离所附权利要求及其等同物的精神和范围的情况下本发明进一步涉及多个第一触点行和第二触点行。
参照图2B,在第一绝缘层1上施加第二绝缘层7,接着蚀刻用于中间触点线8和另外的线9(另外的线9不可见)的开口,然后用导电材料填充该开口以设置中间触点线8和另外的线9(另外的线9不可见)。
接着,参照图3A,在第二绝缘层7、中间触点线8以及另外的线9上施加第三绝缘层11,其中沿着第二方向x延伸的导电线12形成在第三绝缘层11中。
在图3B中示出了沿图3A的相交线A-A′的横截面视图。在第二绝缘层7、中间触点线8以及另外的线9上形成第三绝缘层11之后,在第三绝缘层11中蚀刻导电线开口,接着用导电材料填充开口以设置导电线12。每个中间触点线8连接一个触点2和一个导电线12。如从图3B的横截面视图可以获悉,中间触点线8沿相交线A-A′的触点行的间距等于导电线12的间距的两倍。由于设置两个交错触点行即第一触点行和第二触点行,所以每个导电线12被连接至两个触点行中的任一行的触点。
参照图4A和图4B,示出了根据本发明另外的实施例的线性阵列。图4A的线性阵列仅仅包括沿着第二方向x延伸的中间触点线8,其中每个中间触点线并不在相应的相交区10中存在。
参照图4B,线性阵列的每条线又包括在相应的相交区10中被中断的中间触点线8和另外的触点线9。同样如在图4A的布局(layout)中的情况,选择图4B中的两个触点行之间的距离大于图2A布局中的两个触点行之间的距离。如对本领域技术人员显而易见的是,可以与光刻法可行性相关地适当选择涉及相交区10中每条线的中断的许多布局。
接着,考虑到中间触点线8和导电线12的形成,图5A至图8C将提供关于另外的具体实施方式的更多的细节。
参照图5A,如对于图2B的横截面视图所已描述的,在第二绝缘层7中形成中间触点线8。随后,在第二绝缘层7和中间触点线8的顶表面上施加导电材料13。
对于图5B的横截面视图,蚀刻导电材料13以设置导电线12。在蚀刻导电材料13之后,可以在导电线12之间设置第三绝缘层11,从而获得图3B的结构。
参照图6A-6C,将更加详细地描述陈述中间触点线8和导电线13的形成的另外实施例。从蚀刻第二绝缘层7以设置中间触点线开口的工艺期(process stadium)开始,导电材料130被填充入中间触点线开口中并且同样覆盖第二绝缘层7的表面。
现在转向图6B的横截面视图,蚀刻导电材料130以设置导电线12。
参照图6C,在邻近的导电线12之间设置第三绝缘层11。因此,导电材料130为中间触点线8和导电线12所共有。
参照图7,将更详细地描述涉及导电线12的形成的一种另外的实施例。如对于图2B的横截面视图所描述的,在第二绝缘层7中设置中间触点线8之后,在第二绝缘层7和中间触点线8上施加第三绝缘层11。接着,蚀刻第三绝缘层11以在其中设置导电线开口。其后,用导电材料填充导电线开口以获得图3B的横截面视图所示的布局。当用导电材料填充导电线开口时,也可以在第三绝缘层11上施加导电材料,接着通过化学机械抛光从第三绝缘层11的表面除去剩余的导电材料。由此通过镶嵌工艺设置导电线12。
现在转向图8A至图8C,更详细地说明涉及中间触点线8和导电线12的形成的一种另外的实施例。在第一绝缘层1中形成触点2之后,在第一绝缘层1和触点2的表面上施加第二绝缘层70。本发明实施例的第二绝缘层70比图7的绝缘层7更厚。它可以包括等于在后面的工艺步骤中待形成的中间触点线8和导电线12的垂直延伸的厚度。首先,蚀刻第二绝缘层70以设置中间触点线开口。
其后,如图8B的横截面视图中所图解说明的,在第二绝缘层70中实施进一步的蚀刻以在其中设置导电线沟道14。
参照图8C,用导电材料131填充导电线沟道和中间触点线开口以设置中间触点线8和导电线12。由此实施双镶嵌工艺。应当注意,后面将使用与导电线沟道14在同一水平上的中间触点线开口的上半部分作为导电线12的部分。
参照图9A至图11,将描述形成互连结构的一种另外的实施例。从图9A的平面图开始,在第一绝缘层1中设置触点2的两个交错行。
在图9B中示出了沿着相交线A-A′的横截面视图。此外,衬底4包括形成在其表面区中的有源区6,其中有源区6通过STI区5而彼此绝缘。如上述已指出的,可以使用包括待连接至互连结构的表面部分的任何预处理过的衬底4。
接着,参照图10,在其上部触点区中沿着第一方向y修整触点2以限定中间触点81,其中下部触点区保持不变。通过在第一绝缘层1和触点2上设置适当的掩模结构可以进行触点2的修整,其中掩模结构部分地覆盖触点2(未示出)。在触点2修整之后,空隙15保留在第一绝缘层1中。
参照图11,在中间触点81和绝缘层1上设置导电线12,其中邻近的导电线12通过第二绝缘层70而彼此绝缘。第二绝缘层也填充空隙15。
图12至图13B示出了涉及导电线12形成的另外的实施例。
参照图12,第二绝缘层70形成在空隙15中,并且同样施加到第一绝缘层1的表面上。接着,在第二绝缘层70中蚀刻导电线开口,接着用导电材料填充导电线开口以设置导电线12。图11中示出了所产生的结构的横截面视图。在该实施例中,导电线是通过镶嵌工艺形成的。
参照图13A和图13B的横截面视图,更详细地说明了一种另外的实施例。如图13A所示,在修整触点2之后,将第二绝缘层71填充到空隙15中。填充空隙15可以通过步骤而完成:首先将绝缘材料沉积到空隙15中以及沉积到第一绝缘层1上,接着通过化学机械抛光以从第一绝缘层1的表面除去绝缘材料,从而在空隙15中留下第二绝缘层71。其后,在第一绝缘层1、第二绝缘层71以及中间触点81上施加导电材料131。
参照图13B,蚀刻导电材料131以设置导电线12,接着在邻近的导电线12之间施加第三绝缘层11。形成导电线12的方法步骤类似于图5A和图5B所示的实施例。
在下文中,将参照图14和图15所图解说明的流程图简要地说明形成互连结构的方法的实施例。如图14所示,为了制造互连结构,首先,设置衬底(S10)。例如,衬底可以是包括半导体衬底和沉积在半导体衬底表面上的一层或多层的分层衬底。接着,在衬底上设置第一绝缘层(S11)。例如,第一绝缘层可以包括绝缘材料,如氮化硅和氧化硅。其后,实施蚀刻步骤以便限定均匀隔开的触点开口的两个交错行,其中每行沿着第一方向延伸(S12)。例如,该蚀刻步骤可以是的递减(tapered)的蚀刻步骤。其后,用导电材料填充触点开口以设置触点(S13)。其后,在第一绝缘层和触点上设置第二绝缘层(S14)。第二绝缘层可以由与第一绝缘层的材料不同的材料制成或者它可以由相同的材料制成。然后,在第二绝缘层中蚀刻中间触点开口(S15)。其后,通过用导电材料填充中间触点开口而限定中间触点(S16)。其后,在第二绝缘层和中间触点上设置导电线,其中导电线沿着与第一方向相交的第二方向延伸(S17)。
现在转向图15,将简要地说明形成互连结构的方法的一种另外的实施例。关于图14中流程图的元件的材料的实例,例如用于衬底或绝缘层的材料同样适用于下文中提到的对应的或类似的元件。如图15所示,首先,设置衬底(S20)。接着,在衬底上设置第一绝缘层(S21)。其后,在第一绝缘层中蚀刻均匀隔开的触点开口的两个交错行,其中每行沿着第一方向延伸(S22)。其后,用导电材料填充触点开口以设置触点(S23)。随后,在第一绝缘层和触点上设置掩模结构,其中掩模结构部分地覆盖触点(S24)。其后,蚀刻触点的未覆盖部分,从而在限定中间触点的上部触点区中产生空隙并沿着第一方向修整触点,其中下部触点区保持不变(S25)。其后,用第二绝缘层填充空隙(S26)。随后,在第一绝缘层和中间触点上设置导电线,其中导电线沿着与第一方向相交的第二方向延伸(S27)。
虽然已经参照其具体实施例详细地描述了本发明,但本领域普通技术人员应当显而易见的是,在不背离其精神和范围的情况下可以在其中进行各种变化和更改。因此,本发明目的在于包括该发明的更改和变化只要它们在所附权利要求及其等同物的范围之内。
Claims (25)
1.一种互连结构,包括:
隔开的触点的第一触点行,所述隔开的触点的第一触点行沿着第一方向延伸;
隔开的触点的第二触点行,所述隔开的触点的第二触点行沿着所述第一方向延伸,所述第二触点行的触点相对于所述第一触点行的触点沿着所述第一方向交错;
多根导电线,所述多根导电线沿着与所述第一方向相交的第二方向延伸;以及
多个中间触点,每个中间触点与相应的一个所述触点和相应的一根所述导电线接触,进一步包括绝缘层,所述绝缘层邻接所述导电线的底部和所述中间触点的侧壁。
2.根据权利要求1所述的互连结构,其中,所述第一触点行和所述第二触点行的所述触点相对彼此错位二分之一个触点间距。
3.根据权利要求1所述的互连结构,其中,所述中间触点的沿所述第一方向的尺寸小于所述触点的沿所述第一方向的最大尺寸。
4.根据权利要求1所述的互连结构,其中,每个中间触点是相应触点沿所述第一方向变短的修整部分。
5.根据权利要求1所述的互连结构,其中,所述中间触点是沿所述第二方向在线性阵列中延伸的中间触点线。
6.根据权利要求5所述的互连结构,其中,与所述第一触点行和所述第二触点行中的一行的相应触点接触的每条中间触点线并不在与所述第一触点行和所述第二触点行中的另一行的相交区上存在。
7.根据权利要求6所述的互连结构,其中,所述线性阵列包括:
中间触点线;以及
另外的线。
8.根据权利要求1所述的互连结构,其中,每个触点行的触点间距是最小特征尺寸的两倍。
9.根据权利要求1所述的互连结构,其中,每个触点行的触点间距是最小特征尺寸的四倍。
10.根据权利要求5所述的互连结构,其中,所述中间触点线被包括在线性阵列中。
11.根据权利要求1所述的互连结构,其中,与所述两个交错触点行中的一行的相应触点接触的每条中间触点线并不在与所述两个交错触点行中的另一行的相交区中存在。
12.根据权利要求5所述的互连结构,其中,所述中间触点线的沿所述第一方向的尺寸小于所述触点的沿所述第一方向的最大尺寸。
13.一种电子器件,包括:
电插件接口;
插件槽,所述插件槽连接至所述电插件接口;以及
电存储插件,所述电存储插件包括根据权利要求9所述的互连结构;
其中,所述电存储插件被配置为连接至所述插件槽和从所述插件槽移除。
14.一种非易失性半导体存储器件,包括:
非易失性存储单元的存储单元阵列;以及
根据权利要求1所述的互连结构;
其中,所述导电线包括位线,而所述触点和相应的中间触点包括位线触点。
15.一种电存储插件,所述电存储插件包括权利要求14所述的非易失性半导体存储器件。
16.一种互连结构,包括:
隔开的触点的第一触点行,所述隔开的触点的第一触点行沿着第一方向延伸;
隔开的触点的第二触点行,所述隔开的触点的第二触点行沿着所述第一方向延伸,所述第二触点行的触点相对于所述第一触点行的触点沿着所述第一方向交错;
多根导电线,所述多根导电线沿着与所述第一方向相交的第二方向延伸;以及
多个中间触点,每个中间触点包括邻接相应的一根所述导电线的相应触点的修整的上部,进一步包括:
绝缘层,所述绝缘层邻接所述导电线的底部和所述中间触点的侧壁。
17.一种形成互连结构的方法,包括:
设置衬底;
在所述衬底上设置第一绝缘层;
在所述第一绝缘层中蚀刻隔开的触点的第一触点行和第二触点行,使得所述第一触点行和所述第二触点行的所述触点沿着第一方向延伸,并且使得所述第二触点行的触点相对于所述第一触点行的触点沿着所述第一方向交错;
用导电材料填充触点开口以在所述触点开口中形成触点;
在所述第一绝缘层和所述触点上设置第二绝缘层;
在所述第二绝缘层中蚀刻中间触点开口;
用导电材料填充所述中间触点开口以在所述中间触点开口中形成中间触点;以及
在所述第二绝缘层和所述中间触点上设置导电线,其中,所述导电线沿着与所述第一方向相交的第二方向延伸。
18.根据权利要求17所述的方法,其中,每个所述中间触点开口的沿所述第一方向的尺寸小于每个所述触点的沿所述第一方向的最大尺寸。
19.根据权利要求17所述的方法,其中:
在用所述导电材料填充所述中间触点开口的过程中,在所述第二绝缘层上进一步涂敷所述导电材料;以及
蚀刻所述第二绝缘层上的所述导电材料以形成所述导电线。
20.根据权利要求17所述的方法,其中,设置所述导电线的步骤包括:
在所述第二绝缘层和所述中间触点上设置导电层;以及蚀刻所述导电层以形成所述导电线。
21.根据权利要求17所述的方法,其中,设置所述中间触点和所述导电线的步骤进一步包括:
蚀刻所述第二绝缘层以形成导电线沟道;以及
用导电材料填充所述中间触点开口和所述导电线沟道以形成所述中间触点和所述导电线。
22.根据权利要求17所述的方法,其中,设置所述导电线的步骤进一步包括:
在所述第二绝缘层和所述中间触点上设置第三绝缘层;
蚀刻所述第三绝缘层以形成所述导电线开口;以及
用导电材料填充所述导电线开口以形成所述导电线。
23.一种形成互连结构的方法,包括:
设置衬底;
在所述衬底上设置第一绝缘层;
在所述第一绝缘层中蚀刻均匀隔开的触点的第一触点行和第二触点行,使得所述第一触点行和所述第二触点行的所述触点沿着第一方向延伸,并且使得所述第二触点行的触点相对于所述第一触点行的触点交错;
用导电材料填充触点开口,从而设置触点;
在所述第一绝缘层和所述触点上设置掩模结构,其中,所述掩模结构部分地覆盖所述触点;
蚀刻所述触点的未被所述掩模覆盖的部分以产生空隙,并在所述触点的上部触点区中沿着所述第一方向修整所述触点以形成中间触点,而所述触点的下部触点区保持不变;
用第二绝缘层填充所述空隙;以及
在所述第一绝缘层和所述中间触点上设置导电线,其中,所述导电线沿着与所述第一方向相交的第二方向延伸。
24.根据权利要求23所述的方法,其中:
在用所述第二绝缘层填充所述空隙的过程中,在所述第一绝缘层和所述中间触点上进一步涂敷所述第二绝缘层;
设置所述导电线的步骤包括:蚀刻所述第二绝缘层以形成所述导电线开口,以及用导电材料填充所述导电线开口以形成所述导电线。
25.根据权利要求23所述的方法,其中,设置所述导电线的步骤进一步包括:
在所述第一绝缘层、所述第二绝缘层、以及所述中间触点上设置导电层;以及
蚀刻所述导电层以形成所述导电线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/676,622 | 2007-02-20 | ||
US11/676,622 US7462038B2 (en) | 2007-02-20 | 2007-02-20 | Interconnection structure and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101252116A CN101252116A (zh) | 2008-08-27 |
CN101252116B true CN101252116B (zh) | 2010-09-29 |
Family
ID=39687983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100078161A Active CN101252116B (zh) | 2007-02-20 | 2008-02-19 | 互连结构及制造该互连结构的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7462038B2 (zh) |
CN (1) | CN101252116B (zh) |
DE (1) | DE102007011163B4 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8877648B2 (en) * | 2009-03-26 | 2014-11-04 | Semprius, Inc. | Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby |
US8325529B2 (en) * | 2009-08-03 | 2012-12-04 | Sandisk Technologies Inc. | Bit-line connections for non-volatile storage |
US8619456B2 (en) * | 2009-11-12 | 2013-12-31 | Micron Technology | Memory arrays and associated methods of manufacturing |
US8711603B2 (en) | 2012-05-11 | 2014-04-29 | Micron Technology, Inc. | Permutational memory cells |
US10312192B2 (en) * | 2016-06-02 | 2019-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit having staggered conductive features |
CN108400128B (zh) * | 2017-02-07 | 2020-10-16 | 旺宏电子股份有限公司 | 互连结构及其制造方法 |
US10361158B2 (en) | 2017-08-29 | 2019-07-23 | Micron Technology, Inc. | Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch |
CN108933142B (zh) * | 2018-07-11 | 2019-10-29 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0741410A2 (en) * | 1995-05-01 | 1996-11-06 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6756244B2 (en) * | 2002-01-29 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Interconnect structure |
CN1698201A (zh) * | 2002-05-08 | 2005-11-16 | 因芬尼昂技术股份公司 | 集成互连装置 |
CN1913128A (zh) * | 2005-08-06 | 2007-02-14 | 三星电子株式会社 | 双金属镶嵌金属布线图案的形成方法和形成的布线图案 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69219165T2 (de) * | 1991-01-11 | 1997-08-07 | Texas Instruments Inc | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung |
DE69619541T2 (de) | 1995-11-13 | 2002-08-29 | Micron Technology Inc | Schutzstruktur mit versetzten kontakten zum schutz vor elektrostatischer entladung |
JPH09330934A (ja) * | 1996-06-12 | 1997-12-22 | Toshiba Corp | 半導体装置及びその製造方法 |
US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
JPH11307689A (ja) * | 1998-02-17 | 1999-11-05 | Seiko Epson Corp | 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器 |
JP2002523881A (ja) * | 1998-08-17 | 2002-07-30 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 回路担体における電気的構成部材の接続のための接続装置並びにその製造法 |
US6063648A (en) * | 1998-10-29 | 2000-05-16 | Tessera, Inc. | Lead formation usings grids |
US6255126B1 (en) * | 1998-12-02 | 2001-07-03 | Formfactor, Inc. | Lithographic contact elements |
US6672875B1 (en) * | 1998-12-02 | 2004-01-06 | Formfactor, Inc. | Spring interconnect structures |
US20070245553A1 (en) * | 1999-05-27 | 2007-10-25 | Chong Fu C | Fine pitch microfabricated spring contact structure & method |
KR100399862B1 (ko) | 1999-06-15 | 2003-09-29 | 아사히 가세이 마이크로시스템 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
JP3622665B2 (ja) * | 1999-12-10 | 2005-02-23 | セイコーエプソン株式会社 | 接続構造、電気光学装置および電子機器 |
US6957963B2 (en) * | 2000-01-20 | 2005-10-25 | Gryphics, Inc. | Compliant interconnect assembly |
US6676438B2 (en) * | 2000-02-14 | 2004-01-13 | Advantest Corp. | Contact structure and production method thereof and probe contact assembly using same |
US6290510B1 (en) * | 2000-07-27 | 2001-09-18 | Xerox Corporation | Spring structure with self-aligned release material |
AU8511601A (en) * | 2000-08-21 | 2002-03-04 | Cleveland Clinic Foundation | Microneedle array module and method of fabricating the same |
US20020108778A1 (en) * | 2000-12-07 | 2002-08-15 | Intel Corporation | Apparatus for shielding transmission line effects on a printed circuit board |
US6770965B2 (en) * | 2000-12-28 | 2004-08-03 | Ngk Spark Plug Co., Ltd. | Wiring substrate using embedding resin |
US6811406B2 (en) * | 2001-04-12 | 2004-11-02 | Formfactor, Inc. | Microelectronic spring with additional protruding member |
TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
US6774486B2 (en) * | 2001-10-10 | 2004-08-10 | Micron Technology, Inc. | Circuit boards containing vias and methods for producing same |
JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
US7419895B2 (en) * | 2003-10-23 | 2008-09-02 | Micron Technology, Inc. | NAND memory arrays |
US7097462B2 (en) * | 2004-06-29 | 2006-08-29 | Intel Corporation | Patch substrate for external connection |
SG120200A1 (en) * | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
WO2006035528A1 (ja) * | 2004-09-29 | 2006-04-06 | Murata Manufacturing Co., Ltd. | スタックモジュール及びその製造方法 |
JP2006222386A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | プリント配線板、プリント回路基板、電子機器 |
US7227247B2 (en) * | 2005-02-16 | 2007-06-05 | Intel Corporation | IC package with signal land pads |
JP4725346B2 (ja) * | 2006-02-08 | 2011-07-13 | ソニー株式会社 | 半導体装置 |
-
2007
- 2007-02-20 US US11/676,622 patent/US7462038B2/en active Active
- 2007-03-07 DE DE102007011163A patent/DE102007011163B4/de not_active Expired - Fee Related
-
2008
- 2008-02-19 CN CN2008100078161A patent/CN101252116B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0741410A2 (en) * | 1995-05-01 | 1996-11-06 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6756244B2 (en) * | 2002-01-29 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Interconnect structure |
CN1698201A (zh) * | 2002-05-08 | 2005-11-16 | 因芬尼昂技术股份公司 | 集成互连装置 |
CN1913128A (zh) * | 2005-08-06 | 2007-02-14 | 三星电子株式会社 | 双金属镶嵌金属布线图案的形成方法和形成的布线图案 |
Also Published As
Publication number | Publication date |
---|---|
DE102007011163B4 (de) | 2013-02-07 |
US7462038B2 (en) | 2008-12-09 |
US20080200046A1 (en) | 2008-08-21 |
DE102007011163A1 (de) | 2008-09-18 |
CN101252116A (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101252116B (zh) | 互连结构及制造该互连结构的方法 | |
US10872899B2 (en) | Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same | |
US10903237B1 (en) | Three-dimensional memory device including stepped connection plates and methods of forming the same | |
US10861873B2 (en) | Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same | |
KR101350584B1 (ko) | 다중 레벨 아키텍처를 갖는 플래시 메모리 | |
KR101138577B1 (ko) | 반도체 구조, 커패시터 형성 방법, 및 dram 어레이 형성 방법 | |
CN103582944B (zh) | 导电结构、包含导电结构的系统及装置,及相关方法 | |
US7595262B2 (en) | Manufacturing method for an integrated semiconductor structure | |
TWI565113B (zh) | 半導體結構及形成導電觸點之方法 | |
US7923371B2 (en) | Method of manufacturing semiconductor device having contact plugs | |
KR100747142B1 (ko) | 에칭 단계 수가 감소된 이중 다마신 구조체에 mram오프셋 셀을 제조하는 방법 | |
JP5751552B2 (ja) | 積層した接続レベルを有する集積回路装置用マスク数の低減法 | |
JP5252350B2 (ja) | 半導体デバイスにおいて付加的金属ルーティングを形成するためのシステムおよび方法 | |
TWI765439B (zh) | 導電互連件及用於形成導電互連件之方法 | |
JP2008109042A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006261421A (ja) | 半導体装置 | |
US20120161222A1 (en) | Method for filling a physical isolation trench and integrating a vertical channel array with a periphery circuit | |
US20090321805A1 (en) | Insulator material over buried conductive line | |
CN101996930B (zh) | 制造接触接合垫的方法及半导体器件 | |
JP2023521874A (ja) | アレイ領域および非アレイ領域にピラーを含む電子デバイス、ならびに関連するシステムおよび方法 | |
US8987907B2 (en) | Semiconductor device | |
WO2020226704A1 (en) | Three-dimensional memory device including signal and power connection lines extending through dielectric regions and methods of making the same | |
JP2007141955A (ja) | 半導体記憶装置及びその製造方法 | |
US20080296778A1 (en) | Interconnection Structure and Integrated Circuit | |
JP2008016546A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20160125 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |