CN103582944B - 导电结构、包含导电结构的系统及装置，及相关方法 - Google Patents

导电结构、包含导电结构的系统及装置，及相关方法 Download PDF

Info

Publication number
CN103582944B
CN103582944B CN201280026880.9A CN201280026880A CN103582944B CN 103582944 B CN103582944 B CN 103582944B CN 201280026880 A CN201280026880 A CN 201280026880A CN 103582944 B CN103582944 B CN 103582944B
Authority
CN
China
Prior art keywords
contact
conduction
conduction step
conductive structure
insulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280026880.9A
Other languages
English (en)
Other versions
CN103582944A (zh
Inventor
迈克尔·A·史密斯
艾瑞克·H·福瑞曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201610935237.8A priority Critical patent/CN106847789B/zh
Publication of CN103582944A publication Critical patent/CN103582944A/zh
Application granted granted Critical
Publication of CN103582944B publication Critical patent/CN103582944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

导电结构包含多个导电台阶及至少部分地延伸穿过所述多个导电台阶的触点，所述触点与所述多个导电台阶中的至少一者连通且与所述导电台阶中的至少另一者绝缘。装置可包含此些导电结构。系统可包含半导体装置及阶梯状导电结构，所述阶梯状导电结构具有延伸穿过所述阶梯状导电结构的台阶的多个触点。形成导电结构的方法包含在穿过导电结构的至少一个导电台阶形成的接触孔中形成触点。在阶梯状导电结构中形成电连接的方法包含在穿过所述阶梯状导电结构的每一台阶形成的接触孔中形成触点。

Description

导电结构、包含导电结构的系统及装置，及相关方法
优先权主张
本申请案主张针对“导电结构、包含导电结构的系统及装置，及相关方法(CONDUCTIVE STRUCTURES，SYSTEMS AND DEVICES INCLUDING CONDUCTIVESTRUCTURES AND RELATED METHODS)”于2011年6月2日提出申请的第13/151,945号美国专利申请案的申请日期的权益。
技术领域
本发明的实施例涉及具有延伸穿过导电结构的至少一部分的触点的导电结构、包含此些导电结构的装置、包含此些装置的系统、形成此些导电结构的方法及形成阶梯状导电结构的电连接的方法。
背景技术
存储器装置通常作为内部半导体集成电路而提供于计算机或其它电子装置中。存在许多不同类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、同步动态随机存取存储器(SDRAM)、动态随机存取存储器(DRAM)及非易失性存储器。随着电子系统的性能及复杂度增加，对存储器系统中的额外存储器的要求也增加。半导体工业中的趋势是朝向可用于在单个芯片上制作高密度电路的较小存储器装置。晶体管装置及电路的小型化可通过减小所有装置特征的大小使得所得装置占据晶片的较小表面积来实现。
为降低制作此些高密度存储器阵列的成本，必须使部件计数保持在最小值。此意指能够实现单个芯片上的较高存储器密度而不是堆叠单独存储器芯片。然而，随着存储器装置的大小减小同时增加存储器阵列中的存储器单元的数目，操作每一存储器装置所需的连接的数目也增加。
举例来说，在非易失性(例如，NAND快闪存储器)中，一种用以增加存储器密度的方式是通过使用还称作三维(3-D)阵列的垂直存储器阵列。举例来说，颁予Kito等人的第2007/0252201号美国专利申请公开案中揭示此些垂直存储器阵列。常规垂直存储器阵列需要导电板与存取线(例如，字线)之间的电连接，使得可针对写入或读取功能唯一地选择所述阵列中的存储器单元。一种类型的垂直存储器阵列包含延伸穿过分层导电板(还称作字线板或控制栅极板)中的孔的半导体柱，在所述柱与所述导电板的每一结处具有电介质材料。因此，可沿每一柱形成多个晶体管。此结构使得较大数目个晶体管能够通过在裸片上向上(垂直地)构建阵列而位于单位裸片面积上。然而，在此装置中，每一存储器单元必须包含多个导电连接(例如，字线、位线、选择栅极等)以便读取、写入及擦除每一个别存储器单元或多个存储器单元。在具有存储器单元的高密度的此存储器阵列中，可能难以按有效及高效方式给每一存储器单元提供所述连接。
发明内容
附图说明
图1是根据本发明的实施例的包含导电结构及半导体装置的电子系统的实施例的示意性框图；
图2是根据本发明的实施例的导电结构的一部分的简化横截面侧视图；
图3到11是工件的一部分的横截面侧视图且图解说明本发明的可用于形成如图2中所展示的导电结构的导电结构的方法的实施例；
图12到14是工件的一部分的横截面侧视图且图解说明本发明的可用于形成如图2中所展示的导电结构的导电结构的方法的另一实施例；且
图15及16是工件的一部分的横截面侧视图且图解说明本发明的可用于形成如图2中所展示的导电结构的导电结构的方法的又一实施例。
具体实施方式
如本文中所使用，例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“下伏”、“上覆”等任何关系术语是出于清楚及方便理解本发明及图式的目的而使用且不暗示或取决于任何具体偏好、定向或次序。
如本文中所使用，术语“远端的”及“近端的”描述导电结构的元件相对于所述导电结构形成于其上的衬底的位置。举例来说，术语“远端的”是指距所述衬底相对较远的位置，且术语“近端的”是指相对较接近于所述衬底的位置。
如本文中所使用，术语“横向”及“纵向”描述导电结构的元件相对于所述导电结构形成于其上的衬底及相对于在图中如何绘示所述导电结构的方向。举例来说，术语“横向”是指垂直于从所述导电结构的近端到远端终结的轴的方向(例如，跨越(即，侧对侧)所述各图延伸的方向)。术语“纵向”是指平行于从所述导电结构的近端到远端终结的轴延伸的方向(例如，沿所述各图上下延伸的方向)。
下文说明提供例如材料类型及处理条件的具体细节以便提供对本发明的实施例的透彻说明。然而，所属领域的技术人员将理解，本发明的实施例可在不采用这些具体细节的情况下实践。实际上，本发明的实施例可连同业内所采用的常规半导体制作技术一起实践。另外，下文提供的说明可不形成用于制造半导体装置的完整工艺流程。下文所描述的结构不形成完整半导体装置。下文仅详细描述理解本发明的实施例所需的那些工艺动作及结构。可通过常规制作技术来执行用以形成完整导电结构及半导体装置的额外动作。
在下文详细说明中，参考形成其一部分且其中以图解说明方式展示其中可实践本发明的具体实施例的附图。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。然而，可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。本文中所呈现的图解说明并非打算为任一特定系统、装置、结构或存储器单元的实际视图，而仅是经采用以描述本发明的实施例的理想化表示。本文中所呈现的图式未必按比例绘制。另外，图式之间共同的元件可保持相同数字标号。
图1是例如(举例来说)包含一个或一个以上导电结构100及一个或一个以上半导体装置102(例如，多个存储器单元、CMOS装置等)的非易失性存储器装置(例如，例如三维NAND存储器装置的垂直存储器装置)的电子系统的示意性框图。举例来说，所述电子系统可包含直接或间接连接到一个或一个以上半导体装置102且与其连通(例如，与其电连通、与其直接接触或间接接触)的一个或一个以上导电结构100。应注意，虽然本文中所描述的导电结构可具体提及与NAND装置一起使用，但本发明并不限于此且可应用于其它半导体及存储器装置。
图1中所展示的电子系统可包括(举例来说)计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器等。所述电子系统进一步可包含至少一个电子信号处理器装置(通常称作“微处理器”)。所述电子系统可任选地进一步包含用于由用户将信息输入到所述电子系统中的一个或一个以上输入装置(例如(举例来说)鼠标或其它定位装置、键盘、触摸板、按钮或控制面板)及用于将信息(例如，视频或音频输出)输出到用户的一个或一个以上输出装置(例如(举例来说)监视器、显示器、打印机、扬声器等)。
图2是可连同可在衬底104上包含导电材料(例如，互连件103)的半导体装置102(图1)一起使用的导电结构100的简化图解。互连件103可由例如(举例来说)金属(例如，W、Ni、氮化钽(TaN)、Pt、氮化钨(WN)、Au、氮化钛(TiN)或氮化钛铝(TiAlN))、多晶硅、其它导电材料或其组合的材料形成。在一些实施例中，衬底104可包含包含半导体型材料(包含(举例来说)硅、锗、砷化镓、磷化铟及其它III-V或II-VI型半导体材料)的任一结构。举例来说，衬底104可不仅包含常规衬底而且还包含其它块状半导体衬底，例如(以实例方式而非限制方式)绝缘体上硅(SOI)型衬底、蓝宝石上硅(SOS)型衬底及由另一材料支撑的硅外延层。此外，当在下文说明中提及“衬底”时，可能已利用先前工艺步骤而在所述衬底的表面中或上方至少部分地形成电路或装置的元件或组件。在一些实施例中，衬底104可包含可在其上方(例如，在其上)形成导电结构100的任一结构，包含(举例来说)电子系统或半导体装置102(图1)的其它部分。
导电结构100的一个或一个以上部分可形成为包含多个台阶106(例如，台阶107、108、109、110)的所谓的“阶梯状”结构，每台阶107、108、109、110至少由导电材料112(例如，多晶硅)形成。举例来说，导电材料112可在互连件103及衬底104上方形成阶梯状结构。每一导电台阶107、108、109、110可通过绝缘材料114(例如，例如电介质材料的电绝缘材料)与一个或一个以上邻近台阶106绝缘(例如，与一个或一个以上邻近台阶106电绝缘、分离或隔离)。在一些实施例中，一个或一个以上台阶106可由一个以上导电材料112形成，其中导电台阶106中的每一者借助一种或一种以上绝缘材料114至少部分地彼此绝缘。最接近于互连件103及衬底104的台阶(例如，台阶110)的导电材料112可通过绝缘材料115与互连103分离。也可在台阶106中的每一者的远端部分上安置绝缘材料117。以实例方式而非限制方式，本文中所论述的绝缘材料(例如，绝缘材料114、115、117)可包含任何适合的至少部分地电绝缘的材料，例如氧化物材料(例如，SiO2、Al2O3等)、氮化物材料(例如，Si3N4、AlN等)或氧化物材料与氮化物材料的组合(例如(举例来说)氮氧化物材料、再氧化氮氧化物材料或所谓的“氧化物-氮化物-氧化物”(ONO)结构)。在一些实施例中，绝缘材料114、115、117可各自包括类似材料、不同材料或其组合。
在一些实施例中，台阶106中的每一者的导电材料112可形成用于将电信号供应到例如(举例来说)多个存储器单元的半导体装置102(图1)的导电板(例如，字线板)。
所述阶梯状结构的台阶106中的每一者可包含接触部分105以促进形成与个别台阶106中的每一者的一个或一个以上连接(例如，电连接)，如下文进一步详细论述。在一些实施例中，每一台阶106可包含从一个或一个以上邻近台阶106横向偏移的接触部分105。举例来说，台阶108包含横向延伸超出邻近台阶(例如，台阶107)的接触部分105(例如，导电材料112的横向端部分)。换句话说，台阶108不横向延伸与台阶107相同的距离。
仍参考图2，例如(举例来说)接触孔116(例如，通孔)的开口可于台阶106的接触部分105处延伸穿过台阶106中的每一者以使得能够个别地接触台阶106中的每一者以便给台阶106中的每一者提供连接。举例来说，台阶106中的每一者可包含形成于延伸穿过其的接触孔116中的触点118。触点118可延伸穿过台阶106中的每一者的导电材料112。触点118可由例如(举例来说)金属(例如，W、Ni、氮化钽(TaN)、Pt、氮化钨(WN)、Au、氮化钛(TiN)或氮化钛铝(TiAlN))、多晶硅或其它导电材料的导电材料形成。在一些实施例中，触点118可包含形成于其中的一种或一种以上导电材料。举例来说，如下文较详细论述，触点118可包含由不同材料形成的外部分(例如，例如由金属氮化物形成的导电衬里的衬里132(图7))以促进触点118的内部分(例如，由纯钨形成)与台阶106中的每一者的导电材料112之间的电接触。在一些实施例中，接触孔116的远端部分128可经形成以具有相对大于接触孔116的近端部分130的宽度的横向宽度(例如，直径)。这些实施例可使得触点118能够接触台阶106的导电材料112的横向侧表面(例如，沿接触孔116延伸的表面)及台阶106的导电材料112的远端表面两者(且与其连通)。
触点118可使得台阶106中的相应一者能够与互连件103连通(例如，导电互连件与例如字线驱动器的CMOS装置连通)。接触孔116及形成于其中的触点118可延伸穿过第一台阶107及下伏(例如，沿朝向衬底104延伸的方向定位于下方)的每一台阶108、109、110。换句话说，接触孔116及形成于其中的触点118可沿从导电结构100的远端部分延伸到导电结构100的近端部分的方向延伸穿过一个或一个以上台阶106。举例来说，接触孔116及形成于其中的触点118可延伸穿过台阶107及台阶107形成于其上的每一台阶(例如，台阶108、109、110)。
接触孔116及触点118可经定位使得每一接触孔116及触点118延伸穿过形成阶梯状结构的台阶106的相异远端部分(例如，接触部分105)。举例来说，形成于接触孔116中的触点119可经定位使得触点119延伸穿过台阶107的远端部分(例如，台阶107的导电材料112)。触点120可经定位以延伸穿过台阶108的远端部分(例如，台阶108的导电材料112)而不延伸穿过台阶107的远端部分。换句话说，每一触点118可经定位使得触点(例如，触点119)延伸穿过经定位比邻近台阶(例如，台阶108)的导电材料112距互连件103远(即，距互连件103较大距离)的台阶(例如，台阶107)的导电材料112。
如图2中进一步展示，一个或一个以上台阶106可与延伸穿过导电台阶106的触点118至少部分地绝缘，而一个或一个以上其它导电台阶106可与触点118相连。举例来说，下伏于台阶107下的每一台阶108、109及110可通过包括沿形成接触孔116的导电结构的一部分延伸的绝缘材料的衬里122而隔离为不与接触孔116中的触点118电连通，而台阶107与触点118接触。换句话说，衬里122形成于触点118与台阶108、109及110的导电材料112之间，使得台阶108、109及110的导电材料112与触点118绝缘。然而，衬里122经形成使得触点118的至少一部分与台阶107的导电材料112连通(例如，接触以使得电信号能够在触点118与台阶107的导电材料112之间传递)。每一触点118可与台阶106中的相应至少一者电连通。举例来说，触点119可与导电台阶107电连通，触点120可与导电台阶108电连通，等等。在一些实施例中，衬里122可由例如上文所列出的那些绝缘材料的绝缘材料形成。
在一些实施例中且如图2中所展示，导电结构100可具有使得触点118(例如，触点119、120、121)能够形成为列的阶梯状结构。触点118中的一者或一者以上可延伸穿过不同数目个台阶106且与台阶106中的选定(例如，特定)一者连通。举例来说，触点118可各自与触点118延伸穿过的台阶106的最远端(例如，距互连件103最远的台阶106)接触。如图2中所展示，触点119可形成穿过导电结构100的阶梯状结构的第一列且可与台阶107连通而通过衬里122与台阶108、109及110隔离。类似地，触点120可形成穿过导电结构100的阶梯状结构的第二列且可与台阶108连通而通过衬里122与台阶109及110隔离，以此类推。此图案或类似图案可以类似方式继续直到触点121与台阶106的最近端(例如，台阶110)连通为止。应注意，虽然出于描述本发明的实施例的目的，图2的实施例图解说明四个台阶106，但导电结构100可经形成具有包含任何数目种导电材料及绝缘材料的任何数目个台阶。应进一步注意，虽然图2的实施例图解说明台阶106中的每一者具有由绝缘材料114分离的一种导电材料112，但在其它实施例中，台阶106可包含一种或一种以上导电材料(例如，各自由绝缘材料分离的一种或一种以上导电材料)。也应注意，虽然图2的实施例图解说明形成于绝缘材料114上方(例如，上)的导电材料112，但在其它实施例中，可颠倒导电材料112及绝缘材料114的次序。此外，在又其它实施例中，延伸穿过所述台阶的触点可与每一台阶中或总体导电结构中的任何数目种导电材料连通或与其隔离。
在一些实施例中，衬里122可经形成以实现导电材料112的横向表面(例如，侧表面)及所述导电材料的远端表面上的台阶106的导电材料112与触点118之间的接口。可利用此配置以增强台阶106的导电材料112与触点118之间的连接。
仍参考图2，衬里122可经形成以隔离导电台阶106中的一者或一者以上，同时实现与剩余导电台阶106中的一者或一者以上的连通，同时还实现与形成于触点118的近端处的互连件103的连通。在一些实施例中，导电结构100的元件(例如，接触孔116、触点118、衬里122等)可经形成以实现经由触点118的远端与其它半导体元件的连通。
应注意，为方便及清晰起见，本发明的实施例在图式中展示为具有大致定位于相同横截面平面中的接触孔及触点。预期，所述接触孔及触点可形成于相同横截面平面、相异横截面平面或其组合中。
下文描述用于形成根据本发明的实施例的导电结构(例如图2中所展示的导电结构)的各种方法。为促进说明，在一些例子中，参考所述导电结构的一部分来描述所述方法(例如，图解说明一个接触孔及安置于其中的触点延伸穿过形成(举例来说)阶梯状结构的一部分的导电材料的一部分)。然而，实际上，多个接触孔及触点可大致同时形成于一个或一个以上导电结构中。
在下文所论述的实施例中的每一者中，形成所述导电结构的材料可通过(举例来说)生长、扩散、沉积或以其它方式提供于其上来形成。所述各种材料可使用(举例来说)集成电路制作技术中已知的沉积技术(例如，化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、溅镀、热蒸镀或电镀)、氧化工艺(例如，热氧化、ISSG氧化)及图案化技术(例如，遮蔽及蚀刻)来形成。所述绝缘材料可通过化学气相沉积、通过分解原硅酸四乙酯或通过集成电路制作技术中已知的任何其它工艺来形成。
另外，可使用(举例来说)磨蚀或抛光工艺(例如，化学机械平面化(CMP)工艺、化学抛光工艺、机械平面化工艺)、蚀刻工艺、剥离工艺或其组合来移除所述材料或其部分。蚀刻工艺可包含(举例来说)例如使用掩模及各向异性蚀刻工艺(例如，例如使用等离子的反应离子蚀刻工艺)来移除材料的部分或使用掩模及各向同性工艺(例如，化学蚀刻工艺)来移除材料的部分的湿法蚀刻或干法蚀刻。应注意，用于产生所述反应离子的气体的特定组成、化学蚀刻剂的特定组成及蚀刻工艺的操作参数可基于掩模、将蚀刻的材料及周围材料的组成来选择。
参考图3到12来描述可用于形成(举例来说)图2中所展示的导电结构100的方法的实施例。参考图3，可通过以下方式使导电结构100(图2)形成(举例来说)为阶梯状结构：形成由绝缘材料114至少部分地分离的包含导电材料112的多个台阶106(例如，台阶107、108、109、110)；移除导电材料112及绝缘材料114的一部分以形成台阶106；在台阶106上方形成绝缘材料(例如，绝缘材料117)；及使所述结构平面化，例如经由磨蚀工艺。举例来说，针对包含阶梯状结构的设备及形成阶梯状结构的方法(APPARATUSES INCLUDING STAIR-STEP STRUCTURES AND METHODS OFFORMING THE SAME)(代理人档案号码2269-10469US(2010-0786.00/US))与本案同一日提出申请的第_______号美国专利申请案中描述形成阶梯状结构的此些方法。
可在工件(例如，阶梯状结构)中形成(例如，经由例如各向异性蚀刻的蚀刻工艺)延伸穿过绝缘材料(例如，绝缘材料114、115、117)且穿过一个或一个以上导电台阶106的一个或一个以上接触孔116。接触孔116可大致延伸到互连件103。如图3中所展示，接触孔116可经定位使得每一接触孔116延伸穿过每一台阶106的远端部分(例如，接触部分105(图2))。换句话说，接触孔116从导电结构100的远端部分(例如，绝缘材料117的表面)延伸到导电结构100的近端部分(例如，互连件103)。每一接触孔116经定位以首先沿从导电结构100的远端部分到近端部分的方向延伸穿过相异台阶106。举例来说，第一接触孔116(例如，接触孔124)首先沿从导电结构100的远端部分到近端部分的方向延伸穿过台阶107。第二接触孔116(例如，接触孔126)首先沿从导电结构100的远端部分到近端部分的方向延伸穿过台阶108，以此类推。
如图4中所展示，接触孔116的远端部分128可经形成以具有大于接触孔116的近端部分130的宽度的宽度(例如，直径)。举例来说，绝缘材料114、117可经蚀刻以形成从台阶106中的每一者的最远端导电材料112延伸到绝缘材料117的远端的接触孔116的较宽远端部分128。接触孔116的较宽远端部分128可通过蚀刻(例如，包含对绝缘材料114、117具有选择性的蚀刻剂的等距蚀刻)来形成。换句话说，所述蚀刻剂的化学性质可经配置以按与其它材料的移除速率相比较快的速率移除绝缘材料114、117。
图5到11图解说明图3及4中所展示的工件的一部分的单个接触孔116及触点118。应注意，如上文所论述，可与图5中所展示的接触孔116大致同时或在单独工艺中以类似方式处理一个或一个以上接触孔。如图5中所展示，在一些实施例中，绝缘材料114、115、117的蚀刻(例如，等距蚀刻)还可在于台阶106之间延伸的绝缘材料114中及在绝缘材料115、117中形成凹部。如果存在，那么所述凹部可增加接触孔116的宽度的部分。在其它实施例中，在绝缘材料114、115、117中形成接触孔116可不大致在于导电台阶106之间延伸的绝缘材料114中或在绝缘材料115、117中形成例如图12到16中所展示的接触孔的凹部。
如图5中进一步所展示，衬里122可形成于接触孔116中。当形成时，衬里122可至少大致覆盖暴露于接触孔116中的台阶106中的每一者的导电材料112。衬里122可形成(例如，保形沉积)于接触孔116中使得接触孔116的一部分保持未经填充。
如图6中所展示，衬里122的一部分可经移除以暴露导电台阶106中的一者或一者以上。衬里122的另一部分可经移除以暴露互连件103。可使用例如(举例来说)一个或一个以上各向异性蚀刻工艺的一个或一个以上蚀刻工艺来移除衬里122的部分。换句话说，对形成衬里122的绝缘材料具有选择性的蚀刻剂可在与垂直表面(例如，沿纵向方向延伸的表面)相比较快地移除水平表面(沿横向方向延伸的衬里122的表面)的各向异性蚀刻工艺中施加到所述工件。相同蚀刻工艺或不同蚀刻工艺还可移除上覆于台阶106的最远端(例如，台阶107)上的衬里122的垂直部分。如图6中所展示，此工艺可暴露台阶106的最远端(例如，台阶107)的导电材料112的横向及纵向表面，而台阶108、109及110的导电材料112可保持大致由衬里122覆盖。应注意，选定用于衬里122的材料及绝缘材料114、115、117(例如，氧化物、氮化物或其组合)可在已移除衬里122的部分之后影响衬里122的结构。举例来说，如果衬里122及绝缘材料117由相同材料(例如，氧化物)形成，那么衬里122的远端部分可不以图6中所展示的方式凹入。尽管如此，可利用任何适合材料及移除工艺来至少部分地暴露一个或一个以上选定导电台阶106的一部分以便在触点118与一个或一个以上选定导电台阶106之间建立连接。
如图7中所展示，可在接触孔116中形成导电衬里132以实现一个或一个以上选定导电台阶106、互连件103及形成于接触孔116中的触点118(图8)之间的连通。举例来说，导电衬里132(或用于制备导电衬里132的工件的工艺)可用以清洁导电材料112及互连件103的表面以便实现导电材料112、互连件103及触点118(图8)之间的连通。在一些实施例中，导电衬里132可包括导电材料且可与导电材料112及互连件103连通。在此实施例中，触点118(图8)可经由导电衬里132与导电材料112及互连件103连通。
图8图解说明根据本发明的实施例在接触孔116中形成导电材料。可保形沉积所述导电材料。如图8所展示，在一些实施例中，所述导电材料可大致填充接触孔116，从而形成触点118。在其中保形沉积导电材料的一些实施例中，接触孔116的远端部分128可经定大小以具有使得触点118的导电材料能够夹紧于接触孔116的近端部分130内的宽度(例如，直径)。换句话说，接触孔116的远端部分128可经定大小以具有使得能够在接触孔116的近端部分130处借助触点118的导电材料来实质封闭接触孔116的宽度。举例来说，接触孔116的远端部分128可经定大小以具有足以使得触点118能够夹紧于接触孔116的近端部分130中而不是接触孔116的远端部分128中的宽度。应注意，使得所述材料能够夹紧于其中的接触孔116的远端部分128的宽度将至少部分地基于用于填充接触孔116的材料及用于沉积所述材料的技术而变化。所述导电材料还可延伸于绝缘材料117上方。形成触点118的导电材料可经沉积使得触点118与导电台阶106中的一者或一者以上及互连件103连通。如上文所论述，在一些实施例中，沉积于图8中所展示的动作中的导电材料及衬里132(图7)两者可形成触点118。
图9图解说明根据本发明的另一实施例在接触孔116中形成导电材料。所述导电材料还可延伸于绝缘材料117上方。如图9中所展示，在一些实施例中，接触孔116的远端部分128可经定大小以具有使得沉积于接触孔116中以形成触点118的导电材料能够夹紧于接触孔116的远端部分128内的宽度(例如，直径)。换句话说，接触孔116的远端部分128可经定大小以具有使得能够在接触孔116的远端部分128处借助触点118的导电材料来实质封闭接触孔116的宽度。举例来说，接触孔116的远端部分128可经定大小以具有足以使得触点118能够夹紧于接触孔116的远端部分128中的宽度而不是触点118的导电材料将至少部分地不夹紧于接触孔116的远端部分128中的宽度(参见，例如，图8)。应注意，使得所述材料能够夹紧于其中的接触孔116的远端部分128的宽度将至少部分地基于用于填充接触孔116的材料及用于沉积所述材料的技术而变化。
图10及11图解说明根据本发明的实施例例如(举例来说)通过如图10中所展示的蚀刻及通过如图11中所展示的磨蚀工艺来部分地移除所述工件的材料(例如，上覆于绝缘材料117上的触点118的导电材料及接触孔116中的导电材料的部分)。参考图10，在一些实施例中，可使用例如(举例来说)各向同性干法蚀刻的蚀刻工艺来移除触点118的材料。触点118的材料可经移除使得触点118的一部分与一个或一个以上导电台阶106连通。所述蚀刻工艺可移除上覆于绝缘材料117上的触点118的材料及远端部分128内的材料的一部分。举例来说，如图10中所展示，触点118的材料可经蚀刻使得触点118不延伸超过绝缘材料117的远端。在一些实施例中，触点118的材料可至少部分地与接触孔116的远端部分128一起凹入。
参考图11，在一些实施例中，可使用例如(举例来说)抛光工艺(例如，化学机械平面化(CMP)工艺)的磨蚀工艺来移除触点118的材料。触点118的材料可经移除使得触点118的一部分与一个或一个以上导电台阶106连通。举例来说，如图11中所展示，触点118的材料可经蚀刻使得触点118不延伸超过绝缘材料117的远端。在一些实施例中，触点118的材料可大致与接触孔116的远端部分128共平面(例如，大致与绝缘材料117的远端在共平面)。应注意，上文参考图10及11所描述的实施例还可包含移除所述工件的其它材料的至少一部分，例如(举例来说)绝缘材料117的一部分。
参考图12到14来描述可用于形成(举例来说)图2中所展示的导电结构100的方法的另一实施例。参考图12，可在所述工件中形成延伸穿过绝缘材料(例如，绝缘材料114、115、117)且穿过一个或一个以上导电台阶106的类似于参考图3所展示及所描述的接触孔116的一个或一个以上接触孔116。接触孔116可大致延伸到互连件103。
如图12中所展示，接触孔116可通过在所述工件的远端(例如，绝缘材料117的远端)上形成掩模134(例如，硬掩模(非晶碳或透明碳)、光致抗蚀剂等)并经由所述工件蚀刻(例如，各向异性蚀刻)掩模134的图案而形成。举例来说，掩模134中的一个或一个以上开口(例如，孔口136)可界定接触孔116中的每一者的第一宽度(例如，接触孔116的近端部分130的宽度)。
如图13中所展示，可移除(例如，修整)掩模134的一部分以增加掩模134的孔口136的宽度。如图14中所展示，可使用包含相对较宽孔口136′的掩模134来蚀刻所述工件的另一部分。举例来说，绝缘材料117可经蚀刻(例如，各向异性蚀刻)以形成接触孔116的远端部分128。如上文所论述，接触孔116的远端部分128可经形成以具有大于接触孔116的近端部分130的宽度的宽度(例如，直径)。接触孔116的相对较宽远端部分128可从所述工件的远端(例如，绝缘材料117的远端)延伸到绝缘台阶106的远端表面(例如，台阶106的最远端的导电材料112)。
可通过经由例如(举例来说)上文参考图5到11所描述的那些工艺的工艺在所述接触孔中形成衬里及触点来使所述工件形成为导电结构(例如，如图2中所展示的导电结构100)。在一些实施例中，还可从所述工件移除掩模134。举例来说，可经由例如上文参考图11及12所描述的那些蚀刻或磨蚀工艺的蚀刻或磨蚀工艺来(例如，与移除触点118的材料同时)移除掩模134。
参考图15及16来描述可用于形成(举例来说)图2中所展示的导电结构100的方法的又一实施例。返回参考图12，可在所述工件中形成延伸穿过绝缘材料(例如，绝缘材料114、115、117)且穿过一个或一个以上导电台阶106的类似于参考图3所展示及所描述的接触孔116的一个或一个以上接触孔116。接触孔116可大致延伸到互连件103。可在所述工件的远端(例如，绝缘材料117的远端)处形成掩模134(例如，硬掩模、光致抗蚀剂等)。
如图15中所展示，掩模134中的一个或一个以上孔口136可界定接触孔116中的每一者的第一宽度(例如，接触孔116的远端部分128的宽度)。可使用通过掩模134形成的孔口136来蚀刻(例如，各向异性蚀刻)绝缘材料117以形成接触孔118的一部分(例如，接触孔118的远端部分128)。接触孔116的远端部分128可从所述工件的远端(例如，绝缘材料117的远端)延伸到导电台阶106(例如，台阶106的最远端的导电材料112)。
如图16中所展示，可至少部分地在接触孔116的远端部分132内，于掩模134及绝缘材料117的垂直侧壁上形成间隔件138。间隔件138可减小(例如，缩窄)孔口136′的第一宽度。间隔件138可由可相对于导电材料112及绝缘材料114选择性地蚀刻的材料形成。间隔件138可用于界定接触孔116中的每一者的宽度(例如，接触孔116的近端部分130的宽度)。可使用经由相对较窄孔口136′的蚀刻工艺(例如，对导电材料112及绝缘材料114、115具有选择性的各向异性蚀刻)来使接触孔116的剩余部分(例如，接触孔116的近端部分130)形成为具有小于接触孔116的远端部分128的宽度的宽度。
可(例如，经由蚀刻工艺、磨蚀工艺或其组合)移除形成于绝缘材料117的远端上之间隔件138及掩模134。
可通过经由例如(举例来说)上文参考图5到11所描述的那些工艺的工艺在所述接触孔中沉积衬里及触点来使所述工件形成为导电结构(例如，如图2中所展示的导电结构100)。
本发明的实施例可特别适用于形成实现利用至少部分地延伸穿过导电结构的触点与一个或一个以上半导体装置(例如，例如字线驱动器、存储器单元等的CMOS装置)的连通的导电结构(例如，阶梯状结构)。此些配置可实现与其中触点从所述阶梯状导电结构向上延伸且延伸于所述阶梯状导电结构上方的常规导电结构相比经由所述导电结构的相对较直接的连接路线。此外，具有延伸穿过所述导电结构的触点的此配置可因实现到定位于所述导电结构下方的导电元件的相对简化及缩短的连接路线而减少对在所述阶梯状导电结构上方形成紧密间距布线的需要。
结论
在一实施例中，一种导电结构包含沿所述导电结构横向延伸的多个导电台阶，其中所述多个导电台阶中的每一导电台阶通过绝缘材料而与所述多个导电台阶中的邻近导电台阶至少部分地分离。所述导电结构进一步包含至少部分地延伸穿过所述多个导电台阶中的至少两个导电台阶的触点，其中所述触点与所述导电台阶中的至少一者连通且与所述导电台阶中的至少另一者绝缘。
在另一实施例中，一种装置包含多个存储器单元及导电结构。所述导电结构包含多个导电台阶，其中所述多个导电台阶中的每一导电台阶与所述多个存储器单元中的相应至少一个存储器单元电连通。所述导电结构进一步包含各自延伸穿过所述多个导电台阶中的至少一个导电台阶的多个触点，所述多个触点中的每一触点与所述多个导电台阶中的相应至少一者电连通且借助至少部分地位于所述触点与所述另一导电台阶之间的绝缘材料与所述多个导电台阶中的另一导电台阶绝缘。
在另一实施例中，一种系统包含半导体装置及与所述半导体装置电连通的导电结构。所述导电结构包含阶梯状结构，所述阶梯状结构包括各自具有从邻近台阶的横向端部分横向偏移的横向端部分的多个台阶。每一台阶包括至少部分地将所述多个台阶中的相应台阶与所述多个台阶中的邻近台阶分离的导电材料及绝缘材料。所述导电结构进一步包含多个触点，所述多个触点中的每一触点延伸穿过所述多个台阶中的至少一个台阶且与所述多个台阶中的至少一个相应台阶连通。
在另一实施例中，一种形成导电结构的方法包含：穿过多种导电材料中的至少一者形成多个开口，每一导电材料由多种绝缘材料中的相应绝缘材料至少部分地分离；在所述多个开口中的每一开口中形成衬里；在所述多个开口中的每一开口中暴露所述多种导电材料中的相应至少一种导电材料的一部分；及在所述多个开口中的每一开口中形成与所述多种导电材料中的所述相应至少一种导电材料的所述暴露部分连通的相应触点。
在另一实施例中，一种形成阶梯状导电结构的电连接的方法包含：在互连件上方形成各自具有从邻近台阶的横向端部分横向偏移的横向端部分的多个台阶；穿过所述多个台阶中的每一台阶形成穿过所述多个台阶延伸到所述互连件的开口；及在所述开口中形成与所述多个台阶中的至少一者及所述互连件电连通的触点。
下文描述另一非限制性实例实施例。
实施例1：一种导电结构，其包括：多个导电台阶，其沿所述导电结构横向延伸，所述多个导电台阶中的每一导电台阶通过绝缘材料而与所述多个导电台阶中的邻近导电台阶至少部分地分离；及触点，其至少部分地延伸穿过所述多个导电台阶中的至少两个导电台阶，其中所述触点与所述导电台阶中的至少一者连通且与所述导电台阶中的至少另一者绝缘。
实施例2：根据实施例1所述的导电结构，其中所述触点包括多个触点中的一者，所述多个触点中的每一触点延伸穿过所述多个导电台阶中的至少一个导电台阶。
实施例3：根据实施例2所述的导电结构，其中所述多个触点中的每一触点与所述导电台阶中的至少相应一者连通且与剩余导电台阶绝缘。
实施例4：根据实施例3所述的导电结构，其中所述多个触点中的每一触点与所述多个导电台阶中的不同导电台阶连通。
实施例5：根据实施例2到4中任一实施例所述的导电结构，其中所述多个导电台阶中的每一导电台阶包括从所述多个导电台阶中的邻近导电台阶的接触部分横向偏移的接触部分。
实施例6：根据实施例2到5中任一实施例所述的导电结构，其中所述多个触点中的每一触点包括具有第一宽度的近端部分及具有大于所述第一宽度的第二宽度的远端部分。
实施例7：根据实施例6所述的导电结构，其中所述多个导电台阶中的每一导电台阶的远端表面形成与所述触点中的相应一者连通的所述导电台阶的表面。
实施例8：根据实施例2到7中任一实施例所述的导电结构，其进一步包括互连件，所述多个触点中的每一触点与所述互连件连通。
实施例9：根据实施例8所述的导电结构，其中所述导电结构上覆于所述互连件上。
实施例10：根据实施例8所述的导电结构，其中所述多个触点中的每一触点与所述触点延伸穿过的所述多个导电台阶中距所述互连件最远定位的相应一者连通。
实施例11：根据实施例1到10中任一实施例所述的导电结构，其中所述触点借助形成于所述触点与所述多个导电台阶中的所述至少另一导电台阶之间的绝缘材料而与所述多个导电台阶中的所述至少另一导电台阶隔离。
实施例12：一种装置，其包括：多个存储器单元；及导电结构，其包括：多个导电台阶，所述多个导电台阶中的每一导电台阶与所述多个存储器单元中的相应至少一个存储器单元电连通；及多个触点，每一触点延伸穿过所述多个导电台阶中的至少一个导电台阶，所述多个触点中的每一触点与所述多个导电台阶中的相应至少一者电连通且借助至少部分地位于所述触点与所述另一导电台阶之间的绝缘材料而与所述多个导电台阶中的另一导电台阶绝缘。
实施例13：根据实施例12所述的装置，其中所述多个导电台阶包括多个字线板。
实施例14：根据实施例13所述的装置，其中所述多个字线板中的每一字线板包括从所述多个字线板中的邻近字线板的接触部分横向偏移的接触部分，且其中所述多个触点中的每一触点与所述多个字线板中的相应一者连通且与所述多个字线板中的其它字线板隔离。
实施例15：根据实施例14所述的装置，其进一步包括互连件，所述导电结构至少部分地上覆于所述互连件上且其中所述多个触点中的每一触点从所述多个字线板中的其相应字线板穿过所述导电结构延伸到所述互连件。
实施例16：一种系统，其包括：半导体装置；及导电结构，其与所述半导体装置电连通，所述导电结构包括：阶梯状结构，其包括：多个台阶，每一台阶具有从邻近台阶的横向端部分横向偏移的横向端部分，每一台阶包括至少部分地将所述多个台阶中的相应台阶与所述多个台阶中的邻近台阶分离的导电材料及绝缘材料；及多个触点，所述多个触点中的每一触点延伸穿过所述多个台阶中的至少一个台阶且与所述多个台阶中的至少一个相应台阶连通。
实施例17：根据实施例16所述的系统，其中所述多个触点中的每一触点安置于至少部分地延伸穿过所述导电结构的多个开口中的相应开口中，且进一步包括安置于所述多个开口中的至少一个开口中的衬里，所述多个触点中的至少一个触点至少部分地安置于所述衬里内，且其中所述衬里至少部分地将所述至少一个触点与所述多个台阶中的至少一个台阶隔离。
实施例18：根据实施例17所述的系统，其进一步包括安置于所述多个开口中的至少一个开口中的导电衬里，所述导电衬里安置于所述多个台阶中的至少一个台阶与安置于所述多个开口中的所述至少一个开口中的所述多个触点中的至少一个触点之间，且其中所述多个触点中的所述至少一个触点至少部分地安置于所述绝缘衬里内且至少部分地安置于所述导电衬里内。
实施例19：一种形成导电结构的方法，所述方法包括：穿过多种导电材料中的至少一者形成多个开口，每一导电材料由多种绝缘材料中的相应绝缘材料至少部分地分离；在所述多个开口中的每一开口中形成衬里；在所述多个开口中的每一开口中暴露所述多种导电材料中的相应至少一种导电材料的一部分；及在所述多个开口中的每一开口中形成与所述多种导电材料中的所述相应至少一种导电材料的所述暴露部分连通的相应触点。
实施例20：根据实施例19所述的方法，其中形成多个开口包括形成其中所述开口中的每一者具有宽度大于所述相应开口的另一部分的宽度的相应部分的多个开口。
实施例21：根据实施例19或20所述的方法，其中在所述多个开口中的每一开口中暴露所述多种导电材料中的相应至少一种导电材料的一部分包括移除所述衬里的一部分以暴露所述多种导电材料中的所述相应至少一种导电材料的横向侧表面及远端表面。
实施例22：根据实施例19到21中任一实施例所述的方法，其进一步包括在所述多个开口中的每一开口中形成所述相应触点之前在所述多个开口中的每一开口中形成导电衬里。
实施例23：根据实施例19到22中任一实施例所述的方法，其中穿过多种导电材料中的至少一者形成多个开口包括：形成多个接触孔以穿过所述多种导电材料中的所述至少一种导电材料及所述多种绝缘材料中的至少一种绝缘材料延伸到下伏于所述多种导电材料及所述多种绝缘材料下的互连件。
实施例24：根据实施例19到23中任一实施例所述的方法，其中穿过多种导电材料中的至少一种导电材料形成多个开口包括：在所述多种导电材料及所述多种绝缘材料上方形成包含多个孔口的掩模；及经由所述多个孔口移除所述多种导电材料及所述多种绝缘材料的一部分以形成多个接触孔。
实施例25：根据实施例24所述的方法，其中形成多个接触孔包括：在所述多个孔口处移除所述掩模的一部分以增加形成于所述掩模中的所述多个孔口的尺寸以在所述掩模中形成多个经扩大孔口；及经由所述多个经扩大孔口移除所述多种绝缘材料中的至少一种绝缘材料。
实施例26：根据实施例19到25中任一实施例所述的方法，其中穿过多种导电材料中的至少一种导电材料形成多个开口包括：在所述多种导电材料及所述多种绝缘材料上方形成包含多个孔口的掩模；经由所述多个孔口移除所述多个绝缘材料中的至少一种绝缘材料以形成所述多个开口的经扩大远端部分；形成至少部分地位于所述多个开口中的每一者的所述经扩大远端部分内的材料以在所述掩模中形成具有小于所述多个孔口的宽度的宽度的多个经缩窄孔口；及经由形成于所述掩模中的所述多个经缩窄孔口移除所述多种导电材料及所述多种绝缘材料。
实施例27：根据实施例19到26中任一实施例所述的方法，其进一步包括形成所述多种导电材料以各自具有相同材料组成。
实施例28：根据实施例19到27中任一实施例所述的方法，其进一步包括形成所述多种绝缘材料以各自具有相同材料组成。
实施例29：一种形成阶梯状导电结构的电连接的方法，所述方法包括：在互连件上方形成各自具有从邻近台阶的横向端部分横向偏移的横向端部分的多个台阶；穿过所述多个台阶中的每一台阶形成穿过所述多个台阶延伸到所述互连件的开口；及在所述开口中形成与所述多个台阶中的至少一者及所述互连件电连通的触点。
实施例30：根据实施例29所述的方法，其中穿过所述多个台阶中的每一台阶形成开口包括形成接触孔以延伸穿过各自由绝缘材料分离的多种导电材料，且进一步包括在所述接触孔中形成绝缘材料以使所述触点与所述接触孔延伸穿过的所述多种导电材料中的至少一者绝缘。
虽然易于对本发明做出各种修改及替代形式，但已在图式中以实例方式展示且已在本文中详细描述具体实施例。然而，本发明并非打算限于所揭示的特定形式。而是，本发明将涵盖归属于由所附权利要求书及其合法等效形式界定的本发明的范围内的所有修改、组合、等效及替代形式。

Claims (19)

1.一种导电结构，其包括：
多个导电台阶，其沿所述导电结构横向延伸，所述多个导电台阶中的每一导电台阶通过绝缘材料与所述多个导电台阶中的邻近导电台阶至少部分地分离，其中所述多个导电台阶中的每一导电台阶包括从所述多个导电台阶中的邻近台阶的横向端部分横向偏移的横向端部分；
触点，其至少部分地延伸穿过所述多个导电台阶中的至少两个导电台阶，其中所述触点延伸穿过所述至少两个导电台阶中的一个导电台阶的所述横向端部分，且其中所述触点与所述一个导电台阶的所述横向端部分连通且与下伏于所述一个导电台阶的所述至少两个导电台阶中的至少另一个导电台阶绝缘；以及
互连件，其与所述触点连通，其中所述导电结构覆在所述互连件上面，且其中所述触点至少部分穿过所述至少两个导电台阶延伸至所述互连件。
2.根据权利要求1所述的导电结构，其中所述触点包括多个触点中的第一触点，所述多个触点中的每一触点延伸穿过所述多个导电台阶中的至少一个导电台阶，且其中所述多个触点中的每一触点与所述互连件连通。
3.根据权利要求2所述的导电结构，其中所述多个触点中的每一触点与所述导电台阶中的至少相应一者连通且与剩余导电台阶绝缘。
4.根据权利要求3所述的导电结构，其中所述多个触点中的每一触点与所述多个导电台阶中的不同导电台阶连通。
5.根据权利要求1所述的导电结构，其中所述触点借助形成于所述触点与所述多个导电台阶中的所述至少另一个导电台阶之间的绝缘材料而与所述多个导电台阶中的所述至少另一个导电台阶隔离。
6.根据权利要求2所述的导电结构，其中所述多个触点中的每一触点包括具有第一宽度的近端部分及具有大于所述第一宽度的第二宽度的远端部分。
7.根据权利要求6所述的导电结构，其中所述多个导电台阶中的每一导电台阶的远端表面形成与所述触点中的相应一者连通的所述导电台阶的表面。
8.一种导电结构，其包括：
多个导电台阶，其沿所述导电结构横向延伸，所述多个导电台阶中的每一导电台阶通过绝缘材料与所述多个导电台阶中的邻近导电台阶至少部分地分离；
多个触点，所述多个触点中的至少一个触点至少部分地延伸穿过所述多个导电台阶中的至少两个导电台阶，其中所述至少一个触点与所述多个导电台阶中的至少一者连通且与所述多个导电台阶中的至少另一个导电台阶绝缘；及
互连件，其与所述至少一个触点连通，其中所述导电结构覆在所述互连件上面，且其中所述至少一个触点至少部分穿过所述至少两个导电台阶延伸至所述互连件，其中所述多个触点中的每一触点与所述互连件连通。
9.根据权利要求8所述的导电结构，其中所述多个触点中的每一触点与所述触点延伸穿过的所述多个导电台阶中距所述互连件最远定位的相应一者连通。
10.根据权利要求9所述的导电结构，其中所述至少一个触点借助形成于所述至少一个触点与所述多个导电台阶中的所述至少另一导电台阶之间的绝缘材料而与所述多个导电台阶中的所述至少另一导电台阶隔离。
11.一种装置，其包括：
多个存储器单元；及
根据权利要求1到10中任一权利要求所述的导电结构。
12.一种系统，其包括：
半导体装置；及
与所述半导体装置电连通的根据权利要求1到10中任一权利要求所述的导电结构。
13.一种形成导电结构的方法，所述方法包括：
穿过多种导电材料中的至少一者形成多个开口，每一导电材料由多种绝缘材料中的相应绝缘材料至少部分地分离；
将所述多个开口中的每一者延伸至下伏于所述多种导电材料和所述多种绝缘材料的互连件；
在所述多个开口中的每一开口中形成衬里；
在所述多个开口中的每一开口中暴露所述多种导电材料中的相应至少一种导电材料的一部分；及
在所述多个开口中的每一开口中形成与所述多种导电材料中的所述相应至少一种导电材料的所述暴露部分连通且与所述互连件连通的相应触点。
14.根据权利要求13所述的方法，其中形成多个开口包括形成其中所述开口中的每一者具有宽度大于所述相应开口的另一部分的宽度的相应部分的多个开口。
15.根据权利要求13所述的方法，其中在所述多个开口中的每一开口中暴露所述多种导电材料中的相应至少一种导电材料的一部分包括：移除所述衬里的一部分以暴露所述多种导电材料中的所述相应至少一种导电材料的横向侧表面及远端表面。
16.根据权利要求13所述的方法，其进一步包括在所述多个开口中的每一开口中形成所述相应触点之前在所述多个开口中的每一开口中形成导电衬里。
17.根据权利要求13所述的方法，其中穿过多种导电材料中的至少一种导电材料形成多个开口包括：
在所述多种导电材料及所述多种绝缘材料上方形成包含多个孔口的掩模；及
经由所述多个孔口移除所述多种导电材料及所述多种绝缘材料的一部分以形成多个接触孔。
18.根据权利要求17所述的方法，其中形成多个接触孔包括：
在所述多个孔口处移除所述掩模的一部分以增加形成于所述掩模中的所述多个孔口的尺寸以在所述掩模中形成多个经扩大孔口；及
经由所述多个经扩大孔口移除所述多种绝缘材料中的至少一种绝缘材料。
19.根据权利要求13所述的方法，其中穿过多种导电材料中的至少一种导电材料形成多个开口包括：
在所述多种导电材料及所述多种绝缘材料上方形成包含多个孔口的掩模；
经由所述多个孔口移除所述多种绝缘材料中的至少一种绝缘材料以形成所述多个开口的经扩大远端部分；
形成至少部分地位于所述多个开口中的每一者的所述经扩大远端部分内的材料以在所述掩模中形成具有小于所述多个孔口的宽度的宽度的多个经缩窄孔口；及
经由形成于所述掩模中的所述多个经缩窄孔口移除所述多种导电材料及所述多种绝缘材料。
CN201280026880.9A 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法 Active CN103582944B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610935237.8A CN106847789B (zh) 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/151,945 US8765598B2 (en) 2011-06-02 2011-06-02 Conductive structures, systems and devices including conductive structures and related methods
US13/151,945 2011-06-02
PCT/US2012/039042 WO2012166451A2 (en) 2011-06-02 2012-05-23 Conductive structures, systems and devices including conductive structures and related methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610935237.8A Division CN106847789B (zh) 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法

Publications (2)

Publication Number Publication Date
CN103582944A CN103582944A (zh) 2014-02-12
CN103582944B true CN103582944B (zh) 2016-11-23

Family

ID=47260189

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610935237.8A Active CN106847789B (zh) 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法
CN201280026880.9A Active CN103582944B (zh) 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610935237.8A Active CN106847789B (zh) 2011-06-02 2012-05-23 导电结构、包含导电结构的系统及装置，及相关方法

Country Status (5)

Country Link
US (5) US8765598B2 (zh)
KR (1) KR101533521B1 (zh)
CN (2) CN106847789B (zh)
TW (1) TWI492333B (zh)
WO (1) WO2012166451A2 (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US9214435B2 (en) * 2012-05-21 2015-12-15 Globalfoundries Inc. Via structure for three-dimensional circuit integration
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR20150073251A (ko) * 2013-12-20 2015-07-01 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9601348B2 (en) * 2014-03-13 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
KR20160013756A (ko) 2014-07-28 2016-02-05 에스케이하이닉스 주식회사 연결구조물, 반도체 장치 및 그 제조 방법
US9679946B2 (en) * 2014-08-25 2017-06-13 HGST, Inc. 3-D planes memory device
US9570392B2 (en) * 2015-04-30 2017-02-14 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
TWI571907B (zh) * 2015-06-18 2017-02-21 旺宏電子股份有限公司 開口結構及其製造方法以及內連線結構
KR102378820B1 (ko) 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
US10541204B2 (en) * 2015-10-20 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and method of forming the same
US9941209B2 (en) * 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR102613511B1 (ko) 2016-06-09 2023-12-13 삼성전자주식회사 수직형 메모리 소자를 구비한 집적회로 소자 및 그 제조 방법
US10283520B2 (en) 2016-07-12 2019-05-07 Micron Technology, Inc. Elevationally-extending string of memory cells individually comprising a programmable charge storage transistor and method of forming an elevationally-extending string of memory cells individually comprising a programmable charge storage transistor
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
KR102679478B1 (ko) * 2016-12-09 2024-07-01 삼성전자주식회사 반도체 메모리 장치
KR20230047499A (ko) 2016-12-29 2023-04-07 인텔 코포레이션 하이퍼칩
US10707121B2 (en) 2016-12-31 2020-07-07 Intel Corporatino Solid state memory device, and manufacturing method thereof
US20180197874A1 (en) * 2017-01-11 2018-07-12 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10192929B2 (en) * 2017-03-24 2019-01-29 Sandisk Technologies Llc Three-dimensional memory devices having through-stack contact via structures and method of making thereof
KR20180110797A (ko) * 2017-03-30 2018-10-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US10141330B1 (en) 2017-05-26 2018-11-27 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures, semiconductor devices, and electronic systems
US10373904B2 (en) * 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
US11177271B2 (en) * 2017-09-14 2021-11-16 Micron Technology, Inc. Device, a method used in forming a circuit structure, a method used in forming an array of elevationally-extending transistors and a circuit structure adjacent thereto
CN107994024B (zh) * 2017-11-23 2020-05-12 长江存储科技有限责任公司 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
US10971393B2 (en) 2017-12-27 2021-04-06 Intel Corporation Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
US11557536B2 (en) 2017-12-27 2023-01-17 Intel Corporation Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
US11205586B2 (en) 2017-12-27 2021-12-21 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
CN111133599A (zh) * 2017-12-27 2020-05-08 英特尔公司 多层金属-绝缘体-金属（mim）结构
US10269625B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Methods of forming semiconductor structures having stair step structures
US10903230B2 (en) 2018-02-15 2021-01-26 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US10971507B2 (en) * 2018-02-15 2021-04-06 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10727248B2 (en) * 2018-02-15 2020-07-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10304852B1 (en) * 2018-02-15 2019-05-28 Sandisk Technologies Llc Three-dimensional memory device containing through-memory-level contact via structures
US10490569B2 (en) 2018-03-08 2019-11-26 Sandisk Technologies Llc Three-dimensional memory device and method of making the same using concurrent formation of memory openings and contact openings
JP2019161094A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体メモリ
JP2019161080A (ja) 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102624625B1 (ko) 2018-04-20 2024-01-12 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10381362B1 (en) * 2018-05-15 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device including inverted memory stack structures and methods of making the same
KR102612195B1 (ko) 2018-06-11 2023-12-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102452827B1 (ko) 2018-09-13 2022-10-12 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
CN109716521A (zh) 2018-12-12 2019-05-03 长江存储科技有限责任公司 用于三维存储器件的接触结构
EP3667712A1 (en) * 2018-12-12 2020-06-17 IMEC vzw Improved routing contacts for 3d memory
KR102661853B1 (ko) 2018-12-14 2024-04-30 삼성전자주식회사 3차원 반도체 메모리 소자
WO2020150983A1 (en) 2019-01-25 2020-07-30 Yangtze Memory Technologies Co., Ltd. Methods for forming hole structure in semiconductor device
CN111564424A (zh) 2019-01-30 2020-08-21 长江存储科技有限责任公司 使用混合键合的结构和器件及其形成方法
EP3847698A4 (en) 2019-01-30 2023-07-12 Yangtze Memory Technologies Co., Ltd. HYBRID BONDING USING DUMMY BOND CONTACTS
CN113544850B (zh) 2019-03-19 2024-09-20 铠侠股份有限公司 半导体存储装置
CN110112133A (zh) * 2019-03-29 2019-08-09 长江存储科技有限责任公司 三维存储器件及其制备方法
KR20200128315A (ko) 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자
KR20200132136A (ko) 2019-05-15 2020-11-25 삼성전자주식회사 3차원 반도체 메모리 장치
US11251200B2 (en) * 2019-05-23 2022-02-15 Tokyo Electron Limited Coaxial contacts for 3D logic and memory
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
US11495540B2 (en) 2019-10-22 2022-11-08 Tokyo Electron Limited Semiconductor apparatus having stacked devices and method of manufacture thereof
US11049768B2 (en) 2019-10-29 2021-06-29 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, and electronic systems
KR20210079087A (ko) * 2019-12-19 2021-06-29 삼성전자주식회사 수직형 메모리 장치
KR102670304B1 (ko) * 2020-01-17 2024-05-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 이중 데크 3차원 nand 메모리 및 그 형성 방법
US11374000B2 (en) 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
JP2021150413A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
US11839166B2 (en) * 2020-04-06 2023-12-05 Globalfoundries Singapore Pte. Ltd. RRAM devices and methods of forming RRAM devices
US11152284B1 (en) * 2020-05-07 2021-10-19 Sandisk Technologies Llc Three-dimensional memory device with a dielectric isolation spacer and methods of forming the same
CN111540752B (zh) * 2020-05-14 2021-05-18 长江存储科技有限责任公司 3d nand存储器及其形成方法
KR20210145417A (ko) * 2020-05-25 2021-12-02 에스케이하이닉스 주식회사 3차원 메모리 장치 및 그 제조방법
KR20210150175A (ko) 2020-06-03 2021-12-10 삼성전자주식회사 수직형 메모리 장치
US11437318B2 (en) 2020-06-12 2022-09-06 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
KR20220067652A (ko) 2020-11-17 2022-05-25 삼성전자주식회사 3차원 반도체 메모리 장치
KR20220076804A (ko) * 2020-12-01 2022-06-08 삼성전자주식회사 반도체 장치 및 이를 포함하는 데이터 저장 시스템
KR20220114818A (ko) 2021-02-09 2022-08-17 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11735624B2 (en) 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-lateral recessed MIM structure
JP2022145020A (ja) 2021-03-19 2022-10-03 キオクシア株式会社 メモリシステム
US20230073372A1 (en) * 2021-09-03 2023-03-09 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
WO2023220968A1 (zh) * 2022-05-18 2023-11-23 华为技术有限公司 一种芯片及其制备方法、电子设备
WO2024036141A1 (en) * 2022-08-08 2024-02-15 Applied Materials, Inc. Wordline sidewall contacts in 3d nand structures
KR20240073676A (ko) * 2022-11-18 2024-05-27 삼성전자주식회사 반도체 장치 및 이의 제조 방법, 및 반도체 장치를 포함하는 전자 시스템
CN118175848A (zh) * 2022-12-09 2024-06-11 长江存储科技有限责任公司 半导体器件、制备方法及存储系统
US20240213145A1 (en) * 2022-12-21 2024-06-27 Sandisk Technologies Llc Three-dimensional memory device containing integrated contact-and-support assemblies and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW479294B (en) * 2000-07-20 2002-03-11 Vanguard Int Semiconduct Corp Manufacturing method of shallow trench isolation structure
CN1418374A (zh) * 2000-03-15 2003-05-14 薄膜电子有限公司 叠层中的垂直电互连

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065754B2 (ja) 1983-03-31 1994-01-19 富士通株式会社 半導体装置
KR0165398B1 (ko) 1995-05-26 1998-12-15 윤종용 버티칼 트랜지스터의 제조방법
DE10228768A1 (de) 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7253467B2 (en) 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US6933224B2 (en) * 2003-03-28 2005-08-23 Micron Technology, Inc. Method of fabricating integrated circuitry
KR100657910B1 (ko) 2004-11-10 2006-12-14 삼성전자주식회사 멀티비트 플래시 메모리 소자, 그 동작 방법, 및 그 제조방법
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100850508B1 (ko) 2006-08-04 2008-08-05 삼성전자주식회사 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치
US7875985B2 (en) 2006-12-22 2011-01-25 Qimonda Ag Memory device
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
JP2009016400A (ja) * 2007-06-29 2009-01-22 Toshiba Corp 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法
JP2009200443A (ja) 2008-02-25 2009-09-03 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2010098067A (ja) 2008-10-15 2010-04-30 Toshiba Corp 半導体装置
US8541831B2 (en) 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
KR101562969B1 (ko) * 2009-03-03 2015-10-26 삼성전자주식회사 반도체 장치
US8178396B2 (en) 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
KR101660944B1 (ko) 2009-07-22 2016-09-28 삼성전자 주식회사 수직형의 비휘발성 메모리 소자 및 그 제조 방법
JP2011035237A (ja) * 2009-08-04 2011-02-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2011060958A (ja) 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法
US8383512B2 (en) * 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
KR101602451B1 (ko) * 2010-01-22 2016-03-16 삼성전자주식회사 콘택 플러그를 갖는 반도체소자의 형성방법 및 관련된 소자
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8530350B2 (en) 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
US9478561B2 (en) * 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
US9818753B2 (en) * 2015-10-20 2017-11-14 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing the same
US9768233B1 (en) * 2016-03-01 2017-09-19 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418374A (zh) * 2000-03-15 2003-05-14 薄膜电子有限公司 叠层中的垂直电互连
TW479294B (en) * 2000-07-20 2002-03-11 Vanguard Int Semiconduct Corp Manufacturing method of shallow trench isolation structure

Also Published As

Publication number Publication date
US8765598B2 (en) 2014-07-01
TW201304063A (zh) 2013-01-16
KR20140000719A (ko) 2014-01-03
US20120306090A1 (en) 2012-12-06
TWI492333B (zh) 2015-07-11
CN106847789B (zh) 2019-10-18
WO2012166451A2 (en) 2012-12-06
US20170110402A1 (en) 2017-04-20
WO2012166451A3 (en) 2013-02-28
US10290575B2 (en) 2019-05-14
US10930585B2 (en) 2021-02-23
US9536823B2 (en) 2017-01-03
US20140300006A1 (en) 2014-10-09
US9911692B2 (en) 2018-03-06
KR101533521B1 (ko) 2015-07-02
CN103582944A (zh) 2014-02-12
US20190267323A1 (en) 2019-08-29
US20180174960A1 (en) 2018-06-21
CN106847789A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN103582944B (zh) 导电结构、包含导电结构的系统及装置，及相关方法
TWI741261B (zh) 導電結構、包括導電結構之系統及裝置以及相關方法
CN110168729B (zh) 字线结构与三维存储器件
JP7345568B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI725633B (zh) 三維記憶裝置以及用於形成三維記憶裝置的方法
JP7447152B2 (ja) 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法
CN109524386B (zh) 集成电路(ic)及其形成方法
JP7394878B2 (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
CN113809093A (zh) 三维记忆体装置制造的方法
TW201508964A (zh) 半導體結構及形成導電觸點之方法
JP7352660B2 (ja) 半導体デバイス
WO2019237248A1 (en) Memory device and forming method thereof
JP2022019655A (ja) ３次元メモリデバイス及び方法
JP2022528871A (ja) ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法
TWI834125B (zh) 記憶體裝置以及其形成方法
CN114944400A (zh) 具有漏极选择栅极切口的三维存储器器件及其形成和操作方法
US20150325585A1 (en) Method for forming three-dimensional memory and product thereof
JP2023521874A (ja) アレイ領域および非アレイ領域にピラーを含む電子デバイス、ならびに関連するシステムおよび方法
EP4283681A1 (en) Semiconductor memory device and method of manufacture
KR20180082709A (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant