CN107994024B - 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法 - Google Patents

包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法 Download PDF

Info

Publication number
CN107994024B
CN107994024B CN201711182647.0A CN201711182647A CN107994024B CN 107994024 B CN107994024 B CN 107994024B CN 201711182647 A CN201711182647 A CN 201711182647A CN 107994024 B CN107994024 B CN 107994024B
Authority
CN
China
Prior art keywords
silicon nitride
wire hole
silicon
rich
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711182647.0A
Other languages
English (en)
Other versions
CN107994024A (zh
Inventor
郭帅
吴俊�
王家友
朱峰
李春龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711182647.0A priority Critical patent/CN107994024B/zh
Publication of CN107994024A publication Critical patent/CN107994024A/zh
Application granted granted Critical
Publication of CN107994024B publication Critical patent/CN107994024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了一种3D NAND导线孔的制备方法，该导线孔形成在串选择区，且该导线孔中填充了钨金属以实现导线连接，在预清洁步骤之前在该导线孔中沉积一富硅氮化硅层以作为隔离介质层。上述制备方法中，利用富硅氮化硅层沉积工艺代替了传统的氮化硅沉积，从而减轻了由于NH3的分解或反应所导致的导线孔中隔离介质层上下不均匀的问题，由此避免了由于隔离介质层分布不均所导致的刻蚀问题，提高了工艺的稳定性和可靠性。

Description

包括富硅氮化硅隔离介质层的3D NAND导线孔的制备方法
技术领域
本申请涉及三维(3D)存储器技术领域，更为具体的说，涉及一种包括富硅氮化硅隔离介质层的3D NAND导线孔的制备方法。
背景技术
随着闪存的快速发展，3D闪存结构得到了迅速发展，而NAND型闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，3DNAND闪存更是在电子产品中得到了广泛的应用。
在3DNAND结构中，在目前工艺中，在SS(串选择)区中通过多次刻蚀形成多个导线孔，并经过化学气相沉积(CVD)方法在所述导线孔内填充金属钨，从而实现导线连接，图1(a)和1(b)分别是SS区中导线孔和钨导线的示意图，其中示出了SS区在3D NAND中所处的位置。如图1(a)所示在SS区中通过多次刻蚀形成多个导线孔101；然后如图1(b)所示向上述导线孔101中填充CVD钨金属，从而形成了钨导电插塞结构108。
现有技术中，在没有侧壁隔离层的导线孔中形成金属钨插塞时，采用如下工艺流程：首先在SS区通过多次刻蚀形成多个导线孔开口；在每次刻蚀步骤之后均通过预清洁工艺对导线孔开口进行清洁处理；最后在导线孔中填充钨沉积层从而形成金属钨插塞。在上述工艺中，在每次刻蚀之后均会进行酸洗从而进行预清洁处理，在该步骤中由于没有隔离介质层进行保护因此酸洗会腐蚀导线孔从而导致导线孔尺寸变大，并会使得侧壁的二氧化硅和底部的金属钨导线产生损伤，图2(a)就示出了导线孔在没有隔离介质层保护的情况下，经由酸洗而产生的导线孔尺寸变大问题，图2(b)则示出了酸洗对导线孔的侧壁产生的损伤，图2(c)示出了在具有上述问题的导线孔的底部所产生的钨损伤问题。因此为了避免上述问题，在现有技术中通常在预清洁之前会在导线孔中生长一氮化硅保护层，由此便使得制备所得到的导线孔中具有氮化硅侧壁隔离层。现有技术中针对具有上述氮化硅侧壁隔离层的导线孔，采用图3(a)-3(d)所示的如下工艺流程形成金属钨插塞：首先如图3(a)所示在SS区通过多次刻蚀形成多个导线孔开口201；然后如图3(b)所示在每次刻蚀步骤之后均在此次刻蚀所得到的导线孔开口201中制备一SiN层202，然后通过预清洁工艺对导线孔开口及其上述SiN层进行清洁处理；接着如图3(c)所示刻蚀去除导线孔底部的SiN层，从而形成了位于导线孔侧壁的氮化硅侧壁203；最后如图3(d)所示在导线孔中填充钨沉积层从而形成金属钨插塞结构208。
上述氮化硅层能够在酸洗中保护导线孔侧壁的硅和底层的钨金属，并能防止因酸洗腐蚀而导致的导线孔扩大，但按照传统工艺生长氮化硅时一般采用NH3气体，而由于重金属对NH3分解有催化作用，并且可能存在重金属W与NH3之间的反应，因此会使得所形成的SiN层的台阶覆盖性较差，并会对导线电阻产生影响。这会造成导线孔中上下部氮化硅层存在厚度不均匀的问题，具体如图4(a)-4(c)所示，图4(a)-4(c)分别为导线孔上部、中部和底部的SiN层测绘图，如图可见，导线孔愈往下所形成SiN层厚度愈厚，而该SiN层在导线孔底部的厚度接近顶部厚度的两倍。SiN层的上述厚度分布给后续的导线孔底部SiN刻蚀带来一定的影响，从而使得该SiN层刻蚀需要更多的能量或者时间，并且由于SiN硬度较大，在步骤3(c)中打开底部已经沉积的SiN所需要的刻蚀能量较大，从而会导致使得过量刻蚀出现的概率增大，以致于导致底部的金属W损伤，从而给工艺的稳定性和可靠性带来一定的困难。根据图5所示的底部刻蚀之后能谱仪(EDS)测绘图可见，现有技术所制备的SiN层在底部刻蚀之后会具有明显的氮残留。而图6则示出了过量刻蚀后的导线孔，如图6虚线框中所示出的导线孔，由于过量刻蚀因而会导致导线连接存在错误从而影响器件的电性能。
发明内容
为了解决上述问题，本发明提供了一种包括富硅氮化硅隔离介质层的3D NAND导线孔，通过采用富硅氮化硅工艺代替上述传统氮化硅生长工艺，即能够有效地保护沟槽，又不会带来负面的影响。
本发明的目的是通过以下技术方案实现的：
提供了一种3D NAND导线孔的制备方法，包括如下步骤：
S1：在串选择区形成导线孔；
S2：在该导线孔中实施一富硅氮化硅沉积工艺以沉积一富硅氮化硅层来作为隔离介质层；
S3：对所述导线孔实施预清洁处理；
S4：去除导线孔底部的富硅氮化硅层；
S5：向导线孔中填充钨金属以实现导线连接。
进一步地，该方法中所述富硅氮化硅沉积工艺具体包括：利用NH3和SiH2Cl2混合气体或者利用NH3和SiH4混合气体制备所述富硅氮化硅层，其中所述NH3的流量为30-100sccm，而所述SiH2Cl2或SiH4的流量为100-700sccm。
进一步地，在该方法中所述富硅氮化硅层的沉积温度为600-800℃。
进一步地，在该方法中上述预清洁步骤包括酸洗处理。
此外还提供了一种3D NAND导线孔，该导线孔中的隔离介质层为一富硅氮化硅层，所述导线孔利用前述的方法制备。
本发明的优点在于：利用富硅氮化硅工艺代替了传统的氮化硅沉积工艺，从而在3D NAND导线孔中利用该富硅氮化硅工艺沉积的富硅氮化硅层作为隔离介质层，从而能够使得NH3的分解或反应所导致的导线孔中隔离介质层上下不均匀的问题能够得以解决，由此避免了由于隔离介质层分布不均所导致的问题，提高了工艺的稳定性和可靠性。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1(a)和1(b)分别是SS区中导线孔和钨导线的示意图；
附图2(a)-2(c)是没有隔离介质层保护的导线孔在经由酸洗之后分别产生的导线孔尺寸扩大、侧壁损伤和底部钨金属损伤问题；
附图3(a)-3(d)是在具有氮化硅侧壁的导线孔中制备金属钨导线的各工艺步骤的结构示图；
附图4(a)-4(c)分别为采用现有工艺制备氮化硅层之后在导线孔上部、中部和底部的SiN层测绘图；
附图5是针对图3(a)-3(d)所示的氮化硅层进行底部刻蚀之后的能谱仪测绘图；
附图6是采用了图3(a)-3(d)所示的氮化硅层的3D NAND导线孔中存在的过量刻蚀缺陷图示；
附图7(a)-7(e)是根据本发明实施方式在具有富硅氮化硅侧壁的导线孔中制备金属钨导线的各工艺步骤的结构示图；
附图8是根据本实施方式制备富硅氮化硅层的设备图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本发明中SS区金属钨插塞的工艺流程与前述的图3(a)-3(d)所示的现有技术工艺流程类似，不同的是利用富硅氮化硅层代替前述的氮化硅层，具体工艺流程如图7(a)-7(e)所示包括如下步骤：首先如图7(a)所示在SS区通过刻蚀形成多个导线孔开口301；然后如图7(b)所示在刻蚀形成上述导线孔开口301中制备一富硅氮化硅层302；然后如图7(c)所示实施预清洁处理，该预清洁处理采用酸洗工艺，前述的富硅氮化硅层302在该酸洗步骤中，能够有效地起到保护作用，从而避免导线孔扩大，并能防止对硅侧壁和底层钨金属造成损伤；接着如图7(d)所示刻蚀去除导线孔底部的富硅氮化硅层，从而形成了位于导线孔侧壁的富硅氮化硅侧壁303；最后如图7(e)所示在导线孔中填充钨沉积层从而形成金属钨插塞结构308。
在上述的工艺流程中，采用了富硅氮化硅层作为保护层，利用本发明的实施方式，提供了一种硅元素含量较高的氮化硅、即富硅氮化硅，以作为SS区导线孔中金属钨插塞的隔离介质层。
具体来说，如图8所示，在东电(TEL)公司提供的化学气相沉积(CVD)设备中制备该富硅氮化硅层。其中利用NH3和SiH2Cl2混合气体或者利用NH3和SiH4混合气体制备该富硅氮化硅层。其中NH3过两个注入口注入到反应腔，通过调整气体之间的流量比来控制该富硅氮化硅层中的硅含量。沉积温度在600至800℃之间，通过上述两个注入口注入到腔室中的NH3流量为30至100sccm，而所述SiH2Cl2或SiH4的流量为100至700sccm。如图8所示，在一具体实施例中采用如下工艺参数：NH3注入口1的流量为29.9sccm，NH3注入口2的流量为18.3sccm，SiH2Cl2的流量为650sccm，而反应腔内的温度可以为例如706℃、713.5℃、730℃、746℃或747.5℃。可以看出，在该工艺中，NH3的流量大大低于SiH2Cl2或SiH4的流量，因此能够最大可能的降低NH3分解或者NH3与钨之间的反应，那么由于NH3的分解或反应所导致的导线孔中隔离介质层上下不均匀的问题能够得以解决，由此避免了由于隔离介质层分布不均所导致的问题，提高了工艺的稳定性和可靠性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种3D NAND导线孔的制备方法，包括如下步骤：
S1：在串选择区形成导线孔；
S2：在该导线孔中实施一富硅氮化硅沉积工艺以沉积一富硅氮化硅层；
S3：对所述导线孔实施预清洁处理；
S4：去除导线孔底部的所述富硅氮化硅层；
S5：向导线孔中填充钨金属以实现导线连接。
2.根据权利要求1所述的制备方法，其特征在于，所述富硅氮化硅沉积工艺具体包括：利用NH3和SiH2Cl2混合气体或者利用NH3和SiH4混合气体制备所述富硅氮化硅层，其中所述NH3的流量为30-100sccm，而所述SiH2Cl2或SiH4的流量为100-700sccm。
3.根据权利要求1或2所述的制备方法，其特征在于，所述富硅氮化硅层的沉积温度为600-800℃。
4.根据权利要求1或2所述的制备方法，进一步地，上述预清洁步骤包括酸洗处理。
5.一种3D NAND导线孔，其特征在于该导线孔中的隔离介质层为一富硅氮化硅层，所述导线孔利用权利要求1-4任一所述的方法制备。
CN201711182647.0A 2017-11-23 2017-11-23 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法 Active CN107994024B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711182647.0A CN107994024B (zh) 2017-11-23 2017-11-23 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711182647.0A CN107994024B (zh) 2017-11-23 2017-11-23 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法

Publications (2)

Publication Number Publication Date
CN107994024A CN107994024A (zh) 2018-05-04
CN107994024B true CN107994024B (zh) 2020-05-12

Family

ID=62032816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711182647.0A Active CN107994024B (zh) 2017-11-23 2017-11-23 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法

Country Status (1)

Country Link
CN (1) CN107994024B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263065A (zh) * 2010-05-24 2011-11-30 三星电子株式会社 非易失性存储器件及制造方法与包括其的存储模块和系统
CN103582944A (zh) * 2011-06-02 2014-02-12 美光科技公司 导电结构、包含导电结构的系统及装置，及相关方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570460B2 (en) * 2014-07-29 2017-02-14 Sandisk Technologies Llc Spacer passivation for high-aspect ratio opening film removal and cleaning

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263065A (zh) * 2010-05-24 2011-11-30 三星电子株式会社 非易失性存储器件及制造方法与包括其的存储模块和系统
CN103582944A (zh) * 2011-06-02 2014-02-12 美光科技公司 导电结构、包含导电结构的系统及装置，及相关方法

Also Published As

Publication number Publication date
CN107994024A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
US8293642B2 (en) Method of manufacturing semiconductor devices
KR100705936B1 (ko) 반도체 소자의 비트라인 형성방법
CN100452301C (zh) 半导体器件及其制造方法
US9093266B2 (en) Forming high aspect ratio isolation structures
US20220278214A1 (en) Semiconductor devices with liners and related methods
JP2018157035A (ja) 半導体装置、およびその製造方法
CN110047835A (zh) 形成个别地包括可编程电荷存储晶体管的竖向延伸的存储器单元串的阵列的方法
US10998195B2 (en) Metal and metal-derived films
US8932935B2 (en) Forming three dimensional isolation structures
KR100519170B1 (ko) 반도체 소자의 패시베이션막 형성방법 및 반도체 소자의패시베이션막 구조
CN107994024B (zh) 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
US7393744B2 (en) Method of manufacturing dielectric film of flash memory device
KR100528069B1 (ko) 반도체 소자 및 그 제조 방법
CN101593723B (zh) 通孔形成方法
US20120074485A1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
CN109309123B (zh) 半导体元件及其制作方法
KR100869343B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20090170315A1 (en) Method for Forming Tungsten Plug
CN112103296B (zh) 半导体结构的制造方法
CN105789134B (zh) 一种半导体存储器件及其制备方法、电子装置
US20230402387A1 (en) Three-dimensional memory device including composite backside metal fill structures and methods for forming the same
US20230403850A1 (en) Three-dimensional memory device including composite backside metal fill structures and methods for forming the same
KR20090103197A (ko) 반도체 소자의 층간절연막 형성방법
US20090001583A1 (en) Method of manufacturing semiconductor device
WO2023239442A1 (en) Three-dimensional memory device including composite backside metal fill structures and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant