CN102263065A - 非易失性存储器件及制造方法与包括其的存储模块和系统 - Google Patents

非易失性存储器件及制造方法与包括其的存储模块和系统 Download PDF

Info

Publication number
CN102263065A
CN102263065A CN2011101450350A CN201110145035A CN102263065A CN 102263065 A CN102263065 A CN 102263065A CN 2011101450350 A CN2011101450350 A CN 2011101450350A CN 201110145035 A CN201110145035 A CN 201110145035A CN 102263065 A CN102263065 A CN 102263065A
Authority
CN
China
Prior art keywords
insulating barrier
layer
channel layer
insulating
semiconductor channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101450350A
Other languages
English (en)
Other versions
CN102263065B (zh
Inventor
李宰求
朴泳雨
俞炳瓘
李东植
朴尚容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100080886A external-priority patent/KR101773044B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102263065A publication Critical patent/CN102263065A/zh
Application granted granted Critical
Publication of CN102263065B publication Critical patent/CN102263065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开非易失性存储器件及制造方法与包括其的存储模块和系统。一种非易失性存储器件包括：衬底；从衬底突出的沟道层；围绕沟道层的栅极导电层；被布置在沟道层和栅极导电层之间的栅极绝缘层；以及第一绝缘层，其与沟道层隔开，并且被布置在栅极导电层的顶部和底部上。栅极绝缘层在栅极导电层和第一绝缘层之间延伸。

Description

非易失性存储器件及制造方法与包括其的存储模块和系统
相关申请的交叉引用
本申请要求于2010年5月24日提交的韩国专利申请No.10-2010-0048188以及于2010年8月20日提交的韩国专利申请No.10-2010-0080886的优先权，其全部内容通过引用并入这里。
技术领域
本发明涉及非易失性存储器件以及制造非易失性存储器件的方法，并且更具体地，涉及垂直型非易失性存储器件，其中，改进了沟道层中的条纹现象；还涉及制造该垂直型非易失性存储器件的方法，以及包括该垂直型非易失性存储器件的存储模块和系统。
背景技术
在制造非易失性存储器件的同时，研究了通过垂直地堆叠包括在每个单元芯片中的单元(cell)晶体管来改进集成度的方法。具体地，闪存器件可以通过垂直地堆叠单元晶体管而被高度地集成。
发明内容
本发明提供了一种非易失性存储器件，其中，改进了沟道层中的条纹现象；还提供了制造该非易失性存储器件的方法。
根据本发明的一方面，提供了一种非易失性存储器件，包括：衬底，沟道层，该沟道层从衬底突出；栅极导电层，该栅极导电层围绕沟道层；栅极绝缘层，该栅极绝缘层被布置在沟道层和栅极导电层之间；以及第一绝缘层，该第一绝缘层与沟道层隔开，并且被布置在栅极导电层的顶部和底部，其中栅极绝缘层可以在栅极导电层和第一绝缘层之间延伸。
非易失性存储器件可以进一步包括第二绝缘层，该第二绝缘层直接接触沟道层的顶部。这里，第二绝缘层可以被布置在第一绝缘层和沟道层之间。
在垂直于衬底的方向上，第一绝缘层的厚度可以厚于第二绝缘层的厚度。
第二绝缘层可以围绕沟道层。
非易失性存储器件可以进一步包括：分隔绝缘层，该分隔绝缘层从衬底突出；以及支撑绝缘层，该支撑绝缘层从衬底突出，并且被布置在沟道层和分隔绝缘层之间。
栅极绝缘层可以进一步形成在第一绝缘层和沟道层之间。
非易失性存储器键可以进一步包括被布置在第一绝缘层和沟道层之间的空气间隙。
栅极绝缘层可以包括顺序地堆叠在沟道层的侧壁上的隧道绝缘层、电荷存储层、以及阻挡绝缘层。
沟道层可以是柱型沟道层。替代地，沟道层可以具有通心粉形状(以下称为通心粉型沟道层)，并且非易失性存储器件可以进一步包括填充到通心粉型沟道层的内部的绝缘层。
沟道层可以包括朝向衬底变细的下沟道层，以及朝向下沟道层变细的上沟道层。下和上沟道层可以是连续连接的单个的主体。
根据本发明的另一方面，提供了一种非易失性存储器件，包括衬底；沟道层，该沟道层从衬底突出；栅极导电层，该栅极导电层围绕沟道层；栅极绝缘层，该栅极绝缘层被布置在沟道层和栅极导电层之间；第一绝缘层，该第一绝缘层与沟道层隔开，并且被布置在栅极导电层的顶部和底部；分隔绝缘层，该分隔绝缘层从衬底突出，并且连接到第一绝缘层；以及支撑绝缘层，该支撑绝缘层从衬底突出并且被布置在沟道层和分隔绝缘层之间。
栅极绝缘层可以在栅极导电层和第一绝缘层之间延伸。
非易失性存储器件可以进一步包括栅极分隔绝缘层，该栅极分隔绝缘层形成在栅极绝缘层和沟道层之间，其中，栅极分隔绝缘层可以在栅极导电层和第一绝缘层之间延伸。
分隔绝缘层可以被布置在沟道层和支撑绝缘层之间。
当作为平面视图观察时，沟道层可以被布置为之字形图案。这里，当作为平面视图观察时，支撑绝缘层可以被布置为反向之字形图案，并且被布置在沟道层和分隔绝缘层之间的空间中。
根据本发明的另一方面，提供了一种存储模块，包括非易失性存储器件，其中非易失性存储器件包括：衬底；沟道层，该沟道层从衬底突出；栅极导电层，该栅极导电层围绕沟道层；栅极绝缘层，该栅极绝缘层被布置在沟道层和栅极导电层之间；以及第一绝缘层，该第一绝缘层与沟道层隔开并且被布置在栅极导电层的顶部和底部上，其中，栅极绝缘层可以在栅极导电层和第一绝缘层之间延伸。
根据本发明的另一方面，提供了一种将数据发送到系统的外部或者从系统的外部接收数据的系统，该系统包括：非易失性存储器件、被构造为存储数据的存储器组件、被构造为输入或者输出数据的输入/输出装置、以及被构造为控制存储器组件和输入/输出装置的控制器。非易失性存储器件包括：衬底；沟道层，该沟道层从衬底突出；栅极绝缘层，该栅极绝缘层被布置在沟道层和栅极导电层之间；以及第一绝缘层，该第一绝缘层与沟道层隔开，并且被布置在栅极导电层的顶部和底部上，其中，栅极绝缘层可以在栅极导电层和第一绝缘层之间延伸。
该系统可以是个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、存储卡、导航仪、便携式多媒体播放器(PMP)、固态硬盘(SSD)、或者家用电器。
根据本发明的另一方面，提供了一种制造非易失性存储器件的方法，该方法包括：在衬底上交替地堆叠多个牺牲绝缘层和多个第一绝缘层；通过蚀刻多个牺牲绝缘层和多个第一绝缘层来形成多个沟道孔(channel hole)；在多个沟道孔的每个侧壁上形成牺牲间隔物；形成接触牺牲间隔物的沟道层；通过蚀刻多个牺牲绝缘层和多个第一绝缘层来形成多个字线凹陷；蚀刻多个牺牲绝缘层和牺牲间隔物，从而暴露沟道层的侧壁；在沟道层的侧壁上形成栅极绝缘层；以及在栅极绝缘层上形成栅极导电层。
在形成沟道层和形成字线凹陷之间，该方法可以进一步包括：通过蚀刻多个牺牲绝缘层和多个第一绝缘层来形成虚拟孔(dummyhole)；以及形成填充虚拟孔的支撑绝缘层。
在形成沟道层之后，该方法可以进一步包括：在沟道层上形成第二绝缘层。
形成第二绝缘层可以包括：蚀刻牺牲间隔物的顶部的一部分，从而暴露沟道层的顶侧壁；以及形成接触沟道层的顶部以及沟道层的顶侧壁的第二绝缘层。
根据本发明的另一方面，提供了一种非易失性存储器件，包括：衬底；堆叠在衬底上的下栅极导电层；堆叠在下栅极导电层上的上栅极导电层；穿过下和上栅极导电层的沟道层；被布置在下和上栅极导电层与沟道层之间的栅极绝缘层；以及形成在下栅极导电层和上栅极导电层之间的掩模层。
掩模层可以包括硅(Si)或者硅锗(SiGe)。
非易失性存储器件可以进一步包括直接位于衬底之上的停止层。该停止层可以包括氧化铝(Al2O3)、氮化钽(TaN)或者碳化硅(SiC)。
沟道层可以包括朝着衬底变细的下沟道层，和朝着下沟道层变细的上沟道层。下和上沟道层可以是连续地连接的单独的主体。
根据本发明的另一方面，提供了一种制造非易失性存储器件的方法，该方法包括：在衬底上交替地堆叠多个下牺牲绝缘层以及多个下绝缘层；通过蚀刻多个下牺牲绝缘层和多个下绝缘层来形成至少一个下沟道孔；封闭下沟道孔；在下沟道层上交替地堆叠多个上牺牲绝缘层和多个上绝缘层；通过蚀刻多个上牺牲绝缘层和多个上绝缘层来形成至少一个上沟道孔；打开上沟道孔；以及同时形成分别填充下沟道孔和上沟道孔的下沟道层和上沟道层。
封闭下沟道可以包括形成填充下沟道孔的封闭的绝缘层。
在形成封闭的绝缘层之前，封闭下沟道孔可以进一步包括：在下沟道孔的侧壁上形成牺牲间隔物。这里，打开下沟道孔可以包括通过蚀刻填充在下沟道孔中的下绝缘层来暴露衬底。
封闭下沟道孔可以包括经由形成在下沟道孔的顶侧壁上的掩模层的选择性生长工艺来封闭下沟道孔。
通过封闭下沟道孔，可以在掩模层和衬底之间形成空气间隙。
掩模层可以包括Si或者SiGe，并且下沟道孔可以经由掩模层的选择性外延生长工艺来封闭。
封闭下沟道孔可以进一步包括氧化掩模层。
下沟道孔的打开可以包括通过蚀刻掩模层来暴露衬底。
非易失性存储器件可以进一步包括被直接布置在衬底上的停止层，其中，停止层可以在选择性的外延生长期间阻止衬底生长。
附图说明
结合附图，根据以下详细的描述将更清楚地理解本发明的示例性实施例，其中：
图1是示意性地示出根据本发明的示例性实施例的非易失性存储器件的平面图；
图2是沿着图1的线A-A’截取的截面图；
图3是沿着图1的线B-B’截取的截面图；
图4是示意性地示出根据本发明的示例性实施例的非易失性存储器件的截面图；
图5至图14B是用于描述根据本发明的示例性实施例的制造非易失性存储器件的方法的截面图；
图15至图22是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的截面图；
图23至图29是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的截面图；
图30至图47是用于描述根据本发明的示例性实施例的制造非易失性存储器件的方法的透视图；
图48至图61是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的透视图；
图62至图73是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的透视图；
图74是根据本发明的示例性实施例的非易失性存储器件的存储器单元阵列的等效电路图；
图75是根据本发明的示例性实施例的非易失性存储器件的截面图；
图76是根据本发明的示例性实施例的包括非易失性存储器件的存储卡的示意图；以及
图77是根据本发明的示例性实施例的包括非易失性存储器件的系统的示意图。
具体实施方式
对用于示出本发明的示例性实施例的附图进行说明，以获得对于示例性实施例、其优点以及通过实施示例性实施例实现的目标的充分理解。
在下文中，将参考附图来详细地描述示例性实施例。附图中相同的附图标记标识相同的元件，并且元件的形状可以改变。
这里使用的术语仅用于描述特定的实施例，并且不意在限制本发明。如这里所使用的，除非另有说明，否则单数形式“一”意在也包括复数形式。将进一步理解的是，术语“包括”当在本申请中使用时表示描述的特征、整体(integer)、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组的存在或者添加。如这里使用的，术语“和/或”包括相关的列出的项目中的一个或多个的任何以及所有的组合。
应当理解的是，虽然这里可以使用术语第一、第二、第三等等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个元件、组件、区域、层或部分与另一区域、层或部分。因此，以下讨论的第一元件、组件、区域、层或部分在不偏离本发明的教导的情况下能够被称为第二元件、组件、区域、层或部分。
在这里参考作为本发明的理想化实施例(以及中间结构)的示意性图示的截面视图来描述本发明的实施例。这样，能够预计例如由于制造技术和/或公差导致的示出的形状的变化。因此，本发明的实施例不应被理解为限于这里示出的区域的特定形状，而是包括例如由于制造导致的形状的偏差。
图1是示意性地示出根据本发明的示例性实施例的非易失性存储器件的平面图，图2是沿着图1的线A-A’截取的截面图，并且图3是沿着图1的线B-B’截取的截面图。
参考图1至图3，非易失性存储器件可以包括衬底50、沟道层110、支撑绝缘层120、栅极导电层130、栅极绝缘层140、空气间隙150、分隔绝缘层200、第一绝缘层160、第二绝缘层170、以及位线导电层180。
参考图1，沟道层110可以被布置为之字形图案。这样的沟道层110可以被布置为围绕支撑绝缘层120。详细地，沟道层110和支撑绝缘层120可以被布置在分隔绝缘层200之间，并且分隔绝缘层200之间的沟道层110可以被布置为之字形形状。支撑绝缘层120可以被布置在沟道层110和分隔绝缘层200之间的空间中。换言之，支撑绝缘层120中的每一个可以被布置为由分隔绝缘层200和沟道层110围绕，并且因此，分隔绝缘层200之间的支撑绝缘层120可以被布置为反向之字形图案。
参考图2和图3，衬底50可以包括半导体材料，诸如IV族半导体、III-V族化合物半导体、或者II-VI族氧化物半导体。例如，IV族半导体可以包括硅、锗、或者硅锗。衬底50可以包括体晶圆、外延层、绝缘体上硅(SOI)层、和/或绝缘体上半导体(SEOI)层。
沟道层110可以从衬底50垂直于衬底50而突出。例如，沟道层110可以是具有多或单晶结构的外延层。而且，沟道层110可以包括硅材料或者硅锗材料。在图1至图3中，沟道层110是柱型沟道层，但是沟道层110的类型不限于此。换言之，沟道层110可以是通心粉型沟道层，并且同时，非易失性存储器件可以进一步包括填充通心粉型沟道层的柱状绝缘层(未示出)。将在下面参考图75描述通心粉型沟道层的结构。
栅极导电层130可以堆叠在沟道层110的侧面上。详细地，第一绝缘层160和栅极导电层130可以交替地堆叠在沟道层110的侧面上，同时围绕沟道层110。栅极导电层130可以包括从由多晶硅、铝(Al)、钌(Ru)、氮化钽(TaN)、氮化钛(TiN)、钨(W)、氮化钨(WN)、氮化铪(HfN)、以及硅化钨(WSi)组成的组中选择的至少一种材料。
第一绝缘层160与沟道层110隔开，并且可以被布置在栅极导电层130的顶部和底部。详细地，第一绝缘层160可以被布置在栅极导电层130之间，和栅极导电层130上。第一绝缘层160中的最上面的第一绝缘层的厚度可以厚于剩余的第一绝缘层的厚度。此外，第一绝缘层160中的最下面的第一绝缘层的厚度可以厚于剩余的第一绝缘层的厚度。
第二绝缘层170可以直接接触沟道层110的顶部。详细地，第二绝缘层170可以直接地布置在第一绝缘层160和沟道层110之间的区域中。例如，第二绝缘层170可以被布置在第一绝缘层160中的最上面的第一绝缘层和沟道层110之间。而且，第二绝缘层170可以布置在栅极绝缘层140和位线导电层180之间。第一绝缘层160和第二绝缘层170可以基本上具有相同的蚀刻选择性。第一绝缘层160的厚度可以厚于第二绝缘层170的厚度。详细地，在垂直于衬底50的方向上，第二绝缘层170的厚度可以薄于第一绝缘层160的厚度。当在如图1中所示的平面视图中查看第二绝缘层170时，可以看到第二绝缘层170具有围绕沟道层110的环结构。
栅极绝缘层140可以被布置在栅极导电层130和沟道层110之间。详细地，栅极绝缘层140中的每一个可以围绕栅极导电层130。因此，栅极绝缘层140中的每一个可以被布置在栅极导电层130和第一绝缘层160之间，以及栅极导电层130和沟道层110之间。而且，栅极绝缘层140可以围绕沟道层110的侧面。
栅极绝缘层140可以包括顺序地堆叠在沟道层110的侧面上的隧道绝缘层142、电荷存储层144、以及阻挡绝缘层146。隧道绝缘层142、电荷存储层144、和阻挡绝缘层146可以形成存储介质。
隧道绝缘层142、电荷存储层144、和阻挡绝缘层146中的每一个可以包括从由氧化硅(SiO2)层、氮氧化硅(SiON)层、氮化硅(Si3N4)层、氧化铝(Al2O3)层、氮化铝(AlN)层、氧化铪(HfO2)层、硅氧化铪(HfSiO)层、硅氮氧化铪(HfSiON)层、氮氧化铪(HfON)层、铝氧化铪(HfAlO)层、氧化锆(ZrO2)层、氧化钽(Ta2O3)层、钽氧化铪(HfTaxOy)层、氧化镧(LaO)层、铝氧化镧(LaAlO)层、铪氧化镧(LaHfO)层、以及铝氧化铪(HfAlO)层组成的组中选择的至少一种材料。例如，隧道绝缘层142可以包括氧化硅层，电荷存储层144可以包括氮化硅层，并且阻挡绝缘层146可以包括金属氧化物层。
在垂直于衬底50的方向上，空气间隙150可以被布置在栅极导电层130之间，或者栅极导电层130中的最上面的栅极导电层与第二绝缘层170之间。可以通过在制造非易失性存储器件的同时，沉积具有较差的阶梯覆盖的栅极绝缘层140来形成空气间隙150。在平行于衬底50的方向上，空气间隙150可以被布置在第一绝缘层160和沟道层110之间。而且，栅极绝缘层140可以形成在空气间隙150和沟道层110之间和/或在空气间隙150和第一绝缘层160之间。
分隔绝缘层200可以被布置在沟道层110之间，并且可以在垂直于衬底50的方向上突出。分隔绝缘层200可以连接到第一绝缘层160。位线导电层180可以形成在沟道层110上，或者可以在平行于衬底50的方向上延伸。位线导电层180可以接触第一绝缘层160、第二绝缘层170、以及分隔绝缘层200。
支撑绝缘层120可以被布置在沟道层110和分隔绝缘层200之间，并且可以在垂直于衬底50的方向上突出。支撑绝缘层120可以连接到第一绝缘层160。详细地，只有第一绝缘层160可以被布置在支撑绝缘层120和分隔绝缘层200之间。位线导电层180可以接触第一绝缘层160、第二绝缘层170、分隔绝缘层200、和支撑绝缘层120。支撑绝缘层120和第一绝缘层160可以基本上具有相同的蚀刻选择性。
图4是示意性地示出根据本发明的示例性实施例的非易失性存储器件的截面图。根据本实施例的非易失性存储器件是图2的非易失性存储器件的部分修改。将不重复其相同的描述。
参考图4，栅极绝缘层140可以在垂直于衬底50的方向上在第二绝缘层170和衬底50之间延伸。因此，栅极绝缘层140不仅形成在栅极导电层130和沟道层110之间，而且还形成在第一绝缘层160和沟道层110之间。详细地，栅极绝缘层140可以具有围绕沟道层110的环结构。
非易失性存储器件可以进一步包括围绕栅极导电层130的栅极分隔绝缘层145。栅极分隔绝缘层145可以形成在栅极导电层130和沟道层110之间。而且，栅极分隔绝缘层145可以在栅极导电层130和第一绝缘层160之间延伸。
栅极分隔绝缘层145可以包括氧化铝(Al2O3)或者氮化钛(TiN)。选择性地，存储介质可以通过栅极绝缘层140和栅极分隔绝缘层145来形成。另外，当形成栅极分隔绝缘层145时，空气间隙150可以形成在第一绝缘层160和栅极绝缘层140之间。
图5至图14B是用于描述根据本发明的示例性实施例的制造非易失性存储器件的方法的截面图。该方法用于制造图2的非易失性存储器件，并且因此，将不重复相同的描述。
参考图5，多个牺牲绝缘层125和多个第一绝缘层160交替地堆叠在衬底50上。例如，牺牲绝缘层125可以包括氮化硅，并且这时，第一绝缘层160可以包括氧化硅或者硅锗，以相对于牺牲绝缘层125具有蚀刻选择性。替代地，牺牲绝缘层125可以包括硅锗，并且这时，第一绝缘层160可以包括氧化硅或者氮化硅。然而，牺牲绝缘层125和第一绝缘层160中包括的材料不限于此，并且牺牲绝缘层125可以包括具有与第一绝缘层160不同的蚀刻选择性的材料。
尽管在图5中未示出，但是牺牲绝缘层125中的最上面的牺牲绝缘层和最下面的牺牲绝缘层的厚度可以厚于牺牲绝缘层125中的剩余的牺牲绝缘层的厚度。如将在下面参考图74所描述的，最上面和最下面的牺牲绝缘层的厚度分别确定图74的串选择晶体管SST的厚度和图74的地选择晶体管GST的厚度。因此，最上面和最下面的牺牲绝缘层可以厚于其他牺牲绝缘层，从而将足够的电流提供到图74的存储器单元串11。
然后，通过蚀刻牺牲绝缘层125和第一绝缘层160来形成多个沟道孔105。详细地，可以通过使用诸如反应离子蚀刻工艺的各向异性蚀刻工艺来蚀刻牺牲绝缘层125和第一绝缘层160。过度地执行各向异性蚀刻工艺可能引起过蚀刻，并且结果，衬底50的一部分可能被蚀刻。沟道孔150可以具有柱形状，其具有30nm到350nm范围内的直径X1。尽管在图5中未示出，但是沟道孔105可以朝着衬底50变细。
参考图6，牺牲间隔物127形成在沟道孔105的每个侧壁上。牺牲间隔物127围绕沟道孔105的侧壁，并且可以由具有与牺牲绝缘层125相同的蚀刻选择性的材料形成。而且，牺牲间隔物127可以具有5nm到50nm范围内的厚度X2。
牺牲间隔物127可以由与牺牲绝缘层125相同的材料形成。例如，牺牲间隔物127和牺牲绝缘层125可以包括氮化硅、氧化硅、碳化硅、或者硅锗。
参考图7，形成接触牺牲间隔物127的沟道层110。沟道层110可以具有柱形状，其具有20nm到150nm范围内的直径X3，或者逐渐变细的锥形状。详细地，例如，当沟道孔105逐渐变细时，沟道孔105可以具有锥形状，其具有30nm到350nm的直径X1。这里，牺牲间隔物127可以具有5nm到50nm的厚度X2，并且因此沟道层110可以具有锥形状，其具有20nm到150nm范围内的直径X3。
沟道层110可以形成在具有单层结构的牺牲间隔物127中。因此，可以防止在从双层结构形成沟道层的传统工艺期间可能发生的条纹现象。
在图7中，沟道层110是柱型沟道层，但是如上所述，沟道层110可以是通心粉型沟道层。当沟道层110是通心粉型沟道层时，形成接触牺牲间隔物127的沟道层110，并且然后可以额外地形成填充沟道层110内部的柱状绝缘层(未示出)。
参考图8，通过将牺牲间隔物127的顶部的一部分蚀刻到第一深度来暴露最上面的第一绝缘层160的侧壁和沟道层110的侧壁。该第一深度可以在垂直于衬底50的方向上小于最上面的第一绝缘层160的深度。
参考图9，第二绝缘层170形成在牺牲间隔物127上。详细地，以第二绝缘层170接触最上面的第一绝缘层160的侧壁和沟道层110的侧壁的方式形成第二绝缘层170。第二绝缘层170防止沟道在蚀刻牺牲绝缘层125和牺牲间隔物127的回拉(pull back)工艺期间下落或者上升。因此，第二绝缘层170可以由相对于牺牲绝缘层125和牺牲间隔物127具有蚀刻选择性的材料形成。
参考图10，为了执行蚀刻牺牲绝缘层125和牺牲间隔物127的回拉工艺，通过蚀刻第二绝缘层170、牺牲绝缘层125、和第一绝缘层160来形成多个字线凹陷205。这里，字线凹陷205中的每一个被布置在沟道层110之间。
参考图11A和11B，通过蚀刻牺牲绝缘层125和牺牲间隔物127来暴露第一绝缘层160和沟道层110，并且栅极绝缘层140形成在暴露的第一绝缘层160和暴露的沟道层110上。
例如，第一和第二绝缘层160和170可以是氧化硅层，并且牺牲绝缘层125和牺牲间隔物127可以是相对于第一和第二绝缘层160和170具有蚀刻选择性的氮化硅层。这里，可以通过经由磷化带工艺来移除由氮化硅形成的牺牲间隔物127和牺牲绝缘层125，从而暴露第一绝缘层160、第二绝缘层170、和沟道层110。
然后，栅极绝缘层140形成在暴露的第一绝缘层160和暴露的沟道层110上。如上所述，栅极绝缘层140可以包括隧道绝缘层142、电荷存储层144、以及阻挡绝缘层146。如图11A中所示的，当沉积具有差的阶梯覆盖的栅极绝缘层140时，空气间隙150可以形成在多个栅极导电层130之间，或者栅极导电层130的最上面的栅极导电层和第二绝缘层170之间。替代地，如图11B中所示，当沉积具有好的阶梯覆盖的栅极绝缘层140时，可以不形成空气间隙150。在此，只有栅极绝缘层140沉积在栅极导电层130之间。
可以基于栅极绝缘层140的厚度和牺牲间隔物127的厚度来确定是否形成空气间隙。这里，栅极绝缘层140的厚度是指沉积在第一绝缘层160的顶部和底部上的栅极绝缘层140的厚度。而且，牺牲间隔物127的厚度可以定义为沉积在牺牲绝缘层125和第一绝缘层160的侧壁上的牺牲间隔物127的厚度。
当牺牲间隔物127的厚度大约为栅极绝缘层140的厚度的一半或者一半以下时，空气间隙150可以形成在栅极绝缘层140之间。替代地，当牺牲间隔物127的厚度是栅极绝缘层140的厚度的两倍或者更多时，空气间隙150不会形成在栅极绝缘层140之间。换言之，空气间隙150的形成条件不仅基于栅极绝缘层140的诸如阶梯覆盖的沉积条件，而且基于牺牲间隔物127和栅极绝缘层140的厚度。
参考图12，栅极导电层130形成在栅极绝缘层140上。形成在第一绝缘层160之间的栅极导电层130中的每一个执行字线的功能。参考图13，可以通过执行带工艺来移除栅极导电层130之间的相互电连接，并且可以形成填充字线凹陷205的分隔绝缘层200。
参考图14A和14B，通过执行化学机械抛光(CMP)工艺来移除分隔绝缘层200的顶部的一部分，并且暴露沟道层110。然后位线导电层180形成在第一绝缘层160、第二绝缘层170、和分隔绝缘层200上。图14A示出包括空气间隙150的非易失性存储器件，并且图14B示出了其中只有栅极绝缘层140被布置在栅极导电层130之间而没有空气间隙150的非易失性存储器件。
图15至图22是用于描述根据本发明的另一个示例性实施例的制造非易失性存储器件的方法的截面图。该方法用于制造图3的非易失性存储器件。而且，该方法可以包括图5至图14B中所示的工艺。将不重复重复的描述。
参考图15，如参考图5至图7在上面所描述的，多个牺牲绝缘层125和多个第一绝缘层160交替地堆叠在衬底50上，形成多个沟道孔105，并且形成填充沟道孔105的沟道层110和牺牲间隔物127。
参考图16，通过蚀刻牺牲绝缘层125和第一绝缘层160来形成虚拟孔(未示出)，并且形成填充虚拟孔的支撑绝缘层120。支撑绝缘层120可以由具有不同于牺牲绝缘层125和牺牲间隔物127的蚀刻选择性的材料形成。
参考图17，如参考图8和图9在上面描述的，蚀刻牺牲间隔物127的顶部的一部分，使得暴露最上面的第一绝缘层160的侧壁和沟道层110的侧壁，并且形成接触最上面的第一绝缘层160的侧壁和沟道层110的侧壁的第二绝缘层170。
参考图18，通过蚀刻第二绝缘层170、牺牲绝缘层125、和第一绝缘层160，来形成字线凹陷205，以便于执行用于蚀刻牺牲绝缘层125和牺牲间隔物127的回拉工艺。在此，字线凹陷205被布置在沟道层110和支撑绝缘层120之间。
参考图19，通过蚀刻牺牲绝缘层125和牺牲间隔物127来执行回拉工艺。如上所述，支撑绝缘层120防止第一绝缘层160在蚀刻牺牲绝缘层125之后下沉。
参考图20，如参考图11A在上面所描述的，栅极绝缘层140形成在暴露的第一绝缘层160和暴露的沟道层110上。这里，如上所述，通过沉积具有差的阶梯覆盖的栅极绝缘层140，可以在多个栅极导电层130之间，或者在最上面的栅极导电层130和第二绝缘层170之间形成空气间隙150。尽管在图20中未示出，但是通过沉积具有好的阶梯覆盖的栅极绝缘层140可以如图11B中所示地不形成空气间隙150。
参考图21和图22，如参考图12至14A在上面所描述的，栅极导电层130形成在栅极绝缘层140上，并且形成填充字线凹陷205的分隔绝缘层200。然后，通过移除第二绝缘层170和分隔绝缘层200的顶部的部分来暴露沟道层110，并且然后字线导电层180形成在第一绝缘层160、第二绝缘层170、沟道层110、支撑绝缘层120、和分隔绝缘层200上。尽管在图21和图22中未示出，但是通过沉积具有好的阶梯覆盖的栅极绝缘层140可以如图14B中所示地不形成空气间隙150。
图23至图29是用于描述根据本发明的另一个示例性实施例的制造非易失性存储器件的方法的截面图。该方法用于制造图4的非易失性存储器件。通过部分地修改图5至14B的方法来获得该方法。将不重复重复的描述。
参考图23，多个牺牲绝缘层125和多个第一绝缘层160交替地堆叠在衬底50上，并且形成多个沟道孔105。然后形成分别填充沟道孔105的牺牲间隔物127和栅极绝缘层140。详细地，首先形成填充沟道孔105的牺牲间隔物127，并且然后形成接触牺牲间隔物127的栅极绝缘层140。接下来，形成填充栅极绝缘层140的沟道层110。
参考图24，蚀刻栅极绝缘层140和牺牲间隔物127的顶部的部分，从而暴露最上面的第一绝缘层160的侧壁和沟道层110的侧壁，并且形成接触最上面的第一绝缘层160的侧壁和沟道层110的侧壁的第二绝缘层170。
参考图25，通过蚀刻第二绝缘层170、牺牲绝缘层125、和第一绝缘层160，从而形成字线凹陷205，以便于执行用于蚀刻牺牲绝缘层125和牺牲间隔物127的回拉工艺。
参考图26，通过蚀刻牺牲绝缘层125和牺牲间隔物127来执行回拉工艺。尽管在图26中未示出，但是图3的支撑绝缘层120可以形成在字线凹陷205和沟道层110之间，以支撑第一绝缘层160或者防止第一绝缘层160下沉。
参考图27，栅极分隔绝缘层145形成在暴露的第一绝缘层160和暴露的沟道层110上，并且栅极导电层130形成在栅极分隔绝缘层145上。这里，通过沉积具有差的阶梯覆盖的栅极分隔绝缘层145，可以在栅极分隔绝缘层145之间，或者在最上面的栅极分隔绝缘层145和第二绝缘层170之间形成空气间隙150。替代地，尽管在图27中未示出，但是通过沉积具有好的阶梯覆盖的栅极分隔绝缘层145可以不形成空气间隙150。
参考图28和29，形成填充字线凹陷205的分隔绝缘层200，通过移除第二绝缘层170和分隔绝缘层200的顶部的部分来暴露沟道层110，并且字线导电层180形成在第一绝缘层160、第二绝缘层170、和分隔绝缘层200上。
图30至图47是用于描述根据本发明的示例性实施例的制造非易失性存储器件的方法的透视图。通过部分地修改图5至图14B的方法可以获得该方法。将不重复重复的描述。
参考图30，形成用于形成下沟道层(未示出)的下模堆叠190a。下模堆叠190a可以包括下牺牲绝缘层125a和下绝缘层160a。下牺牲绝缘层125a和下绝缘层160a可以交替并且重复地彼此堆叠。下牺牲绝缘层125a和下绝缘层160a的材料的蚀刻选择性与上述的相同。
参考图31，形成穿过下模堆叠190a的下沟道孔105a。下沟道孔105a可以被二维地布置，以暴露衬底50。下沟道孔105a可以朝着衬底50变细。换言之，下沟道孔105a的顶部可以宽于下沟道孔105a的底部。
在图31中，下沟道孔105a具有方形柱形状，但是如图1中所示，下沟道孔105a可以具有圆柱或者锥形状。而且，在图31中，下沟道孔105a被对角地布置，但是下沟道孔105a的布置不限于此，并且下沟道孔105a可以被布置为之字形图案，如图1中所示。
为了形成下沟道孔105a，可以形成限定下模堆叠190a上的下沟道孔105a的位置的掩模图案(未示出)，并且通过使用掩模图案作为蚀刻掩模来蚀刻下模堆叠190a。
参考图32，形成围绕下沟道孔105a的侧壁的下牺牲间隔物127a。如上所述，下牺牲间隔物127a可以由与下牺牲绝缘层125a相同的材料形成，并且可以包括氧化硅、氮化硅、碳化硅、硅或者硅锗。
为了形成下牺牲间隔物127a，用于形成下牺牲间隔物127a的材料可以沉积在下牺牲绝缘层125a上，并且然后可以对材料进行回蚀工艺。在此，牺牲间隔物127a可以仅形成在下牺牲绝缘层125a的侧壁和下绝缘层160a的侧壁上，并且因此可以暴露衬底50的上表面。
参考图33，形成填充下沟道孔105a的封闭绝缘层129。封闭绝缘层129可以由相对于下牺牲间隔物127a具有蚀刻选择性的材料形成。替代地，封闭绝缘层129可以选择性地由与下绝缘层160a相同的材料形成，并且可以包括氧化硅、氮化硅、或者硅锗。
例如，为了形成包括氧化硅的封闭绝缘层129，可以执行氧化硅的沉积工艺。然后可以以暴露下模堆叠190a的顶表面的方式，对氧化硅执行CMP或者回蚀工艺。
参考图34，形成用于形成上沟道层(未示出)的上模堆叠190b。上模堆叠190b可以包括上牺牲绝缘层125b和上绝缘层160b。上牺牲绝缘层125b和上绝缘层160b可以交替并且重复地彼此堆叠。如上所述，用于形成上牺牲绝缘层125b和上绝缘层160b的材料可以相对于彼此具有蚀刻选择性。
缓冲层195可以形成在上模堆叠190b上。缓冲层195可以具有大约50nm至大约100nm的厚度。缓冲层195可以由相对于上绝缘层160b具有蚀刻选择性的材料形成。替代地，缓冲层195可以由与上牺牲绝缘层125b相同的材料形成。
缓冲层195可以防止上模堆叠190b在蚀刻封闭绝缘层129时被损坏。例如，当封闭绝缘层129由诸如氧化硅的与上绝缘层160b相同的材料形成时，上模堆叠190b的上绝缘层160b可以在蚀刻封闭绝缘层129时被蚀刻。然而，当相对于上绝缘层160b具有蚀刻选择性的缓冲层195形成在上绝缘层160b上时，防止了上绝缘层160b由于将缓冲层195在蚀刻封闭绝缘层129时操作作为蚀刻掩模而被损坏。
参考图35，形成穿过上模堆叠190b的上沟道孔105b。上沟道孔105b可以被二维地布置，以暴露封闭绝缘层129。上沟道孔105b可以被布置为与下沟道孔105a重叠。上沟道孔105b可以朝着下沟道孔105a变细。
为了形成上沟道孔105b，可以形成限定上模堆叠190b的上沟道孔105b的位置的掩模图案(未示出)，并且然后通过使用掩模图案作为蚀刻掩模而可以蚀刻缓冲层195和上模堆叠190b。
参考图36，形成围绕上沟道孔105b的侧壁的上牺牲间隔物127b。如上所述，上牺牲间隔物127b可以由与上牺牲绝缘层125b相同的材料形成，并且可以包括氧化硅、氮化硅、碳化硅、硅、或者硅锗。与下牺牲间隔物127a相同，上牺牲间隔物127b可以仅形成在上牺牲绝缘层125b的侧壁和上绝缘层160b的侧壁上，从而暴露封闭绝缘层129的上表面。
参考图37，通过移除封闭绝缘层129来暴露衬底50的顶表面。换言之，打开下沟道孔105a。当打开下沟道孔105a时，上牺牲间隔物127b和下牺牲间隔物127a防止下牺牲绝缘层125a和上牺牲绝缘层125b以及下绝缘层160a和上绝缘层160b被损坏。因此，即使当移除封闭绝缘层129时，下牺牲间隔物127a也由于下牺牲间隔物127a相对于封闭绝缘层129具有蚀刻选择性而得以保留。
参考图38，形成填充下沟道孔105a和上沟道孔105b的沟道层110。详细地，可以同时地形成分别填充下沟道孔105a和上沟道孔105b的下沟道层110a和上沟道层110b。因此，下沟道层110a和上沟道层110b可以形成为连续连接的单一主体。
为了形成沟道层110，下沟道孔105a和上沟道孔105b可以由包括硅的半导体材料形成。因此，沟道层110可以包括具有单或多晶结构的硅外延层。接下来可以执行CMP或者回蚀工艺，直到暴露缓冲层195的顶表面以将沟道层110彼此分隔。
参考图39A，通过蚀刻缓冲层195、上模堆叠190b、以及下模堆叠190a来形成虚拟孔，并且形成填充虚拟孔的支撑绝缘层120。支撑绝缘层120可以由具有与牺牲绝缘层125和牺牲间隔物127不同的蚀刻选择性的材料形成。支撑绝缘层120中的每一个可以被布置在沟道层110之间。而且，当在平面视图中看时，支撑绝缘层120可以布置为之字形图案。
如上所述，支撑绝缘层120可以防止下绝缘层160a和上绝缘层160b在用于蚀刻牺牲绝缘层125的回拉工艺期间下沉。因此，支撑绝缘层120具有方形柱形状，但是支撑绝缘层120的形状不限于此。
例如，如图38B中所示，支撑绝缘层120可以具有L形柱形状。交替地，如图39C中所示，支撑绝缘层120可以具有L形柱彼此连接的形状。详细地，支撑绝缘层120可以具有防止下绝缘层160a和上绝缘层160b下沉的预定形状。
参考图40，通过移除缓冲层195来暴露上模堆叠190b的顶表面。可以执行CMP或者磷化带工艺来移除缓冲层195。如上所述，缓冲层195和上牺牲间隔物127b可以由同一材料形成，诸如氮化硅，并且同时，可以在磷化带工艺期间移除上牺牲间隔物127b的一部分。详细地，如图8中所示，可以在磷化带工艺期间移除接触缓冲层195的上牺牲间隔物127b的顶部的一部分。这里，在磷化带工艺期间不仅可以暴露沟道层110的顶表面，而且可以暴露沟道层110的顶侧壁。
参考图41，第二绝缘层170形成在上模堆叠190b上。第二绝缘层170可以由相对于牺牲绝缘层125和牺牲间隔物127具有蚀刻选择性的材料形成。第二绝缘层170防止沟道在回拉工艺期间下降或者升高，并且因此，第二绝缘层170可以接触沟道层110的上表面。此外，如图9中所示，第二绝缘层170可以接触上绝缘层160b的侧壁和沟道层110的侧壁。
参考图42，为了执行用于蚀刻牺牲绝缘层125和牺牲间隔物127的回拉工艺，通过蚀刻第二绝缘层170、上模堆叠190b、和下模堆叠190a来形成字线凹陷205。这里，字线凹陷205可以布置在沟道层110和支撑绝缘层120之间。
参考图43，通过蚀刻牺牲绝缘层125和牺牲间隔物127来暴露第一绝缘层160和沟道层110。当牺牲绝缘层125和牺牲间隔物127由氮化硅形成时，可以通过磷化带工艺来移除牺牲绝缘层125和牺牲间隔物127。替代地，当牺牲绝缘层125和牺牲间隔物127由硅锗形成时，可以通过使用通过混合氨、过氧化氢、和水获得的标准清洗-1(SC-1)来移除牺牲绝缘层125和牺牲间隔物127。
参考图44，栅极绝缘层140和栅极导电层130形成在暴露的第一绝缘层160和暴露的沟道层110上。如上所述，栅极绝缘层140可以包括图2的隧道绝缘层142、电荷存储层144、和阻挡绝缘层146。而且，如上所述，可以根据栅极绝缘层140的阶梯覆盖，在栅极绝缘层140和沟道层110之间形成(参考图11A)或者不形成(参考图11B)空气间隙。
然后通过将杂质通过字线凹陷205注入到衬底50中来在衬底50的顶表面上形成杂质区55。杂质区55可以沿着字线凹陷205的延伸方向形成。杂质区55可以电连接到图74的公共源线CSL。杂质区55可以具有与衬底50相同或者相反的导电性。当杂质区55具有与衬底50相反的导电性时，杂质区55和衬底50可以形成P-N结。
参考图45和46，形成填充字线凹陷205的分隔绝缘层200，并且然后执行CMP工艺，以移除分隔绝缘层200和第二绝缘层170。
参考图47，在第一绝缘层160、沟道层110和分隔绝缘层200上形成位线导电层180。位线导电层180可以在垂直于分隔绝缘层200的延伸方向的方向上延伸。
图48至图61是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的透视图。通过部分地修改图30至图47的方法可以获得该方法。将不重复重复的描述。
参考图48，停止层210、下模堆叠190a、和掩模层220顺序地形成在衬底50上。如上所述，下模堆叠190a可以包括下牺牲绝缘层125a和下绝缘层160a，其中下牺牲绝缘层125a和下绝缘层160a相对于彼此具有蚀刻选择性。为了改进选择性生长工艺的均匀性，盖层230可以选择性地形成在掩模层220上。
参考图49，形成穿过盖层230、掩模层220、和下模堆叠190a的下沟道孔105a。下沟道孔105a可以被二维地布置为暴露停止层210。停止层210可以在用于形成下沟道孔105a的蚀刻工艺期间操作作为蚀刻停止层。因此，停止层210可以由相对于下牺牲绝缘层125a和下绝缘层160a具有蚀刻选择性的材料形成。
例如，下牺牲绝缘层125a可以由氮化硅形成，并且下绝缘层160a可以由氧化硅形成。这里，停止层210可以包括相对于氮化硅和氧化硅具有蚀刻选择性的诸如氧化铝(Al2O3)、氮化钽(TaN)或者碳化硅(SiC)的材料。
参考图50，为了封闭下沟道孔105a，对掩模层220执行选择性生长工艺。详细地，选择性地生长掩模层220以利用掩模层220封闭下沟道孔105a。因此，空气间隙155可以形成在掩模层220和衬底50之间。
掩模层220可以包括具有单或多晶结构的硅(Si)或者硅锗(SiGe)。这里，通过对掩模层220执行选择性外延生长工艺，可以封闭下沟道孔105a。停止层210可以防止包括半导体材料的衬底50在生长掩模层220时生长。因此，停止层210可以不仅操作作为蚀刻停止层，而且可以在用于封闭下沟道孔105a的选择性生长工艺期间操作作为生长停止层。
在图50中，盖层230形成在掩模层220上，并且因此在选择性生长工艺期间仅生长掩模层220的侧壁。然而，即使在盖层230没有形成在掩模层220上时，也可以执行选择性生长工艺。这时，可以在掩模层220的顶表面和侧壁上执行选择性生长工艺，以封闭下沟道孔105a。
为了利用掩模层220封闭下沟道孔105a，可以通过加热掩模层220对掩模层220选择性地执行热扩展工艺。换言之，当加热掩模层220时，掩模层220的暴露的侧壁得以扩展，从而封闭下沟道孔105a。此外，可以同时执行热扩展工艺和选择性生长工艺，以利用掩模层220快速地封闭下沟道孔105a。
参考图51，通过移除盖层230来暴露掩模层220。例如，盖层230可以包括氧化硅，可以经由氧化硅的湿法或者干法蚀刻工艺来移除。然后，可以对暴露的掩模层220选择性地执行氧化工艺。例如，当掩模层220包括硅时，可以对掩模层220执行湿法或干法氧化工艺，并且因此，掩模层220可以包括氧化硅。
参考图52，上模堆叠190b形成在掩模层220上。如上所述，上模堆叠190b可以包括上牺牲绝缘层125b和上绝缘层160b，其中，上牺牲绝缘层125b和上绝缘层160b相对于彼此具有蚀刻选择性。
参考图53，形成穿过上模堆叠190b的上沟道孔105b。上沟道孔105b被二维地布置以暴露掩模层220。上沟道层105b可以被布置为与下沟道孔105a重叠。
参考图54，通过移除掩模层220暴露停止层210的顶表面。换言之，再次打开下沟道孔105a。即使在移除掩模层220时，停止层210也由于停止层210相对于掩模层220具有蚀刻选择性而得以保留。因此，停止层210防止衬底50在打开下沟道孔105a时被损坏。
参考图55和56，通过移除停止层210来暴露衬底50的顶表面，并且形成填充下沟道孔105a和上沟道孔105b的沟道层110。如上所述，可以同时地形成分别填充下沟道孔105a和上沟道孔105b的下沟道层110a和上沟道层110b，并且因此下沟道层110a和上沟道层110b可以形成为连续地连接的单一主体。
参考图57，为了执行用于蚀刻下牺牲绝缘层125a和上牺牲绝缘层125b的回拉工艺，通过蚀刻上模堆叠190b、掩模层220、和下模堆叠190a来形成字线凹陷205。选择性地，可以进一步蚀刻停止层210。
参考图58和59，通过蚀刻下牺牲绝缘层125a和上牺牲绝缘层125b来暴露沟道层110的侧壁，并且栅极绝缘层140和栅极导电层130形成在沟道层110的暴露的侧壁上。
参考图60和61，形成填充字线凹陷205的分隔绝缘层200，并且位线导电层180形成在第一绝缘层160、沟道层110、和分隔绝缘层200上。如上所述，位线导电层180可以在垂直于分隔绝缘层200的延伸方向的方向上延伸。
图62至图73是用于描述根据本发明的另一示例性实施例的制造非易失性存储器件的方法的透视图。通过部分地修改图48至图61的方法可以获得该方法。将不重复重复的描述。
参考图62，停止层210、下模堆叠190a、掩模层220、和盖层230顺序地形成在衬底50上。下模堆叠190a可以包括下栅极导电层130a和下绝缘层160a。下栅极导电层130a可以是具有单或多晶结构的外延层。而且，下栅极导电层130a可以包括硅(Si)或者硅锗(SiGe)。掩模层220可以包括具有单或多晶结构的Si或者SiGe。此外，掩模层220可以由与下栅极导电层130a相同的材料形成。
参考图63，形成穿过盖层230、掩模层220、以及下模堆叠190a的下沟道孔105a。如上所述，下沟道孔105a可以被二维地布置，以暴露停止层210。
参考图64，形成围绕下沟道孔105a的侧壁的下牺牲间隔物127a。下牺牲间隔物127a可以直接地接触下栅极导电层130a。详细地，下牺牲间隔物127a防止下栅极导电层130a在对掩模层220执行选择性生长工艺时生长。
为了形成下牺牲间隔物127a，沉积相对于下绝缘层160a和下栅极导电层130a具有蚀刻选择性的材料，并且可以对材料进行回蚀工艺。这里，下牺牲间隔物127a可以仅形成在下栅极导电层130a的侧壁和下绝缘层160a的侧壁上，并且因此可以暴露掩模层220的侧壁。
参考图65，为了封闭下沟道孔105a，对掩模层220执行选择性生长工艺。如上所述，经由掩模层220的选择性生长工艺来封闭下沟道孔105a，并且因此空气间隙155可以形成在掩模层220和衬底50之间。
参考图66，通过移除盖层230来暴露掩模层220。如上所述，可以对暴露的掩模层220选择性地执行氧化工艺。
参考图67，在掩模层220上形成包括上栅极导电层130b和上绝缘层160b的上模堆叠190b。然后，参考图68，形成穿过上模堆叠190b的上沟道孔105b。上沟道孔105b可以被二维地布置，以暴露掩模层220。上沟道孔105b可以被布置为与下沟道孔105a重叠。
参考图69，通过移除掩模层220来暴露停止层210的顶表面。换言之，再次打开下沟道孔105a。即使掩模层220被移除，停止层210和下牺牲间隔物127a也由于停止层210和下牺牲间隔物127a相对于掩模层220具有蚀刻选择性而得以保留。
参考图70和图71，移除下牺牲间隔物127a以暴露下栅极导电层130a的侧壁和下绝缘层160a的侧壁，并且然后移除停止层210以暴露衬底50的顶表面。
参考图72，沿着沟道孔105的侧壁沉积栅极绝缘层140。如上所述，栅极绝缘层140可以包括顺序地堆叠的图2的隧道绝缘层142、电荷存储层144、以及阻挡绝缘层146。
参考图73，形成填充下沟道孔105a和上沟道孔105b的沟道层110。如上所述，可以同时形成分别填充下沟道孔105a和上沟道孔105b的下沟道层110a和上沟道层110b，并且因此下沟道层110a和上沟道层110b可以形成为连续地连接的单一主体。
掩模层220可以由诸如多晶硅的导电材料形成。如果没有对掩模层220执行参考图65描述的氧化工艺，则掩模层220可以操作作为栅极导电层。因此，掩模层220可以封闭下沟道孔105a，以形成上模堆叠190b，并且同时，其可以在形成栅极绝缘层140和沟道层110之后，操作作为存储器单元。
图74是根据本发明的示例性实施例的非易失性存储器件的存储器单元阵列10的等效电路图。
参考图74，存储器单元阵列10可以包括多个存储器单元串11。多个存储器单元串11中的每一个可以具有垂直于衬底(未示出)的主表面的延伸方向延伸的垂直结构。存储器单元串11可以形成存储器单元块13。
存储器单元串11可以包括多个存储器单元MC1至MCn、串选择晶体管SST、和地选择晶体管GST。地选择晶体管GST、存储器单元MC1至MCn、以及串选择晶体管SST可以垂直于衬底的主表面的延伸方向串行地布置。在此，存储器单元MC1至MCn可以存储数据。多个字线WL1至WLn可以分别连接到存储器单元MC1至MCn，以控制存储器单元MC1至MCn。可以根据非易失性存储器件的容量适当地确定存储器单元MC1至MCn的数目。
多个位线BL1至BLm可以分别连接到存储器单元块13的第一至第m列上的存储器单元串11的侧面，例如，连接到串选择晶体管SST的漏极。而且，公共源线CSL可以分别连接到存储器单元串11的另一侧，例如，连接到地选择晶体管GST的源极。
字线WL1至WLn可以公共地连接到存储器单元串11中的每一个的存储器单元MC1至MCn中的被布置在同一层上的存储器单元的每个栅极。根据字线WL1至WLn的操作，可以将数据写入到存储器单元MC1至MCn，从存储器单元MC1至MCn读取数据，或者从存储器单元MC1至MCn擦除数据。
在存储器单元串11中，串选择晶体管SST可以被布置在位线BL1至BLm与存储器单元MC1至MCn之间。在存储器单元块13中，每个串选择晶体管SST可以经由连接到串选择晶体管SST的栅极的串选择线SSL，控制位线BL1至BLm与存储器单元MC1至MCn之间的数据传输。
地选择晶体管GST可以被布置在存储器单元MC1至MCn和公共源线CSL之间。在存储器单元块13中，每个地选择晶体管GST可以经由连接到地选择晶体管GST的地选择线GSL来控制存储器单元MC1至MCn和公共源线CSL之间的数据传输。
图75是根据本发明的示例性实施例的非易失性存储器件的截面图。在图2和图75中，相同的附图标记表示相同的元件，并且因此将不重复对重复的元件的描述。
参考图75，如参考图1所描述的，沟道层110’可以具有通心粉形状。这里，非易失性存储器件可以进一步包括填充沟道层110’内部的柱状绝缘层111。沟道层110’包括下沟道层110’a和上沟道层110’b，并且具体地，下沟道层110’a可以包括底部A、侧壁部分B、和环型盖部分C。如上所述，下沟道层110’a和上沟道层110’b可以是连续地连接的单一主体。
当图5至图14B的方法用于制造非易失性存储器件时，最上面的栅极导电层130a和最下面的栅极导电层130c可以厚于其他栅极导电层130b。最上面的栅极导电层130a执行图74的串选择晶体管SST的功能。而且，最下面的栅极导电层130c执行图74的地选择晶体管GST的功能。
栅极导电层130的一端可以具有狗骨形状。详细地，在平行于衬底50的方向上延伸的栅极导电层130可以具有部分地在垂直于衬底50的方向上延伸的端部，并且因此，栅极导电层130的端部可以具有狗骨或者三角瓶形状。
如上所述，空气间隙150可以形成在栅极导电层130之间，并且因此可以改进栅极之间的耦合。空气间隙150还具有根据栅极导电层130的端部的形状的轮廓。换言之，当栅极导电层130的端部具有狗骨形状时，空气间隙150可以具有对应于狗骨形状的倒圆(rounded)的轮廓。
在平行于衬底50的方向上，空气间隙150的厚度的值可以是图6的牺牲间隔物127的厚度的值与通过将栅极绝缘层140的厚度加倍而获得的值之间的差。因此，如参考图11A和11B所描述的，可以基于牺牲间隔物127的厚度是大于还是小于栅极绝缘层140的厚度的约两倍来确定空气间隙150的形成。
同时，在垂直于衬底50的方向上，空气间隙150的大小可以与第一绝缘层160的厚度成比例，并且可以随着栅极绝缘层140的厚度的增加而减小。具体地，在垂直于衬底50的方向上，空气间隙150的最上面的空气间隙150a的大小可以随着第二绝缘层170的厚度的增加而减小。
而且，在垂直于衬底50的方向上，最下面的空气间隙150c的大小可以与根据用于形成图5的沟道孔105的各向异性蚀刻工艺的过蚀刻程度成比例。换言之，最下面的空气间隙150c的大小可以随着衬底50和沟道层110的重叠程度的增加而增加。
图76是根据本发明的示例性实施例的包括非易失性存储器件的存储卡1000的示意图。
参考图76，控制器1010和存储模块1020可以被布置为交换电信号。例如，当控制器1010发送命令时，存储模块1020可以发送数据。存储模块1020可以包括根据上述示例性实施例中的任何一个的具有垂直结构的非易失性存储器件。根据上述示例性实施例的非易失性存储器件中的每一个可以根据本领域技术人员所公知的对应的逻辑门设计，而被布置为“NAND”和“NOR”架构存储器阵列(未示出)。被布置为多列和行的存储器阵列可以包括至少一个存储器阵列组(未示出)。存储模块1020可以包括这样的存储器阵列或者存储器阵列组。为了驱动存储器阵列组，存储器卡1000可以进一步包括公知的列解码器(未示出)、行解码器(未示出)、输入/输出缓冲器(未示出)、和/或控制寄存器(未示出)。存储卡1000可以用于各种卡中的任何一种，诸如记忆棒卡、智能多媒体(SM)卡、安全数字(SD)卡、迷你SD卡、以及多媒体卡(MMC)。
图77是根据本发明的示例性实施例的包括非易失性存储器件的系统1100的示意图。
参考图77，系统1100包括控制器1110、输入/输出装置1120、存储器组件1130、以及接口1140。系统1100可以是移动系统或者用于发送或者接收信息的系统。移动系统可以是个人数字助理(PDA)、便携式计算机、上网本、无线电话、移动电话、数字音乐播放器、或者存储卡。控制器1110可以执行程序并且控制系统1100。详细地，控制器1110可以被构造为控制输入/输出装置1120、存储器组件1130、和接口1140。控制器1110可以是微处理器、数字信号处理器、微控制器、或者与其类似的装置。输入/输出装置1120可以用于输入或者输出系统1100的数据。系统1100可以连接到诸如个人计算机或者网络的外部装置，以通过使用输入/输出装置与外部装置交换数据。输入/输出装置1120可以是键区、键盘、或者显示器。存储器组件1130可以存储用于操作控制器1110的数据和/或代码，和/或由控制器1110处理的数据。存储器组件1130可以包括根据上述示例性实施例中的任何一个的非易失性存储器件。接口1140可以是系统1100和外部装置之间的数据传输路径。控制器1110、输入/输出装置1120、存储器组件1130、以及接口1140可以通过总线1150彼此通信。例如，系统1100可以在移动电话、MP3播放器、导航装置、便携式多媒体播放器(PMP)、固态硬盘(SSD)或者家用电器中使用。
虽然已经参考示例性实施例特别地示出并且描述了本发明，但是将理解的是，在不偏离所附权利要求的精神和范围的情况下能够对其进行形式和细节上的各种改变。

Claims (20)

1.一种制造非易失性存储器件的方法，所述方法包括：
形成沟道孔，所述沟道孔穿过多个牺牲绝缘层和多个第一绝缘层的堆叠结构，所述堆叠结构被布置在衬底上；
在所述沟道孔的侧壁上形成牺牲间隔物；
在所述牺牲间隔物上形成半导体沟道层；
蚀刻所述堆叠结构中的所述多个牺牲绝缘层和所述牺牲间隔物，从而暴露所述半导体沟道层的侧壁；
在所述半导体沟道层的暴露的侧壁上形成栅极导电层。
2.根据权利要求1所述的方法，其中，通过直接在所述半导体沟道层的暴露的侧壁上形成栅极绝缘层来进行所述的形成栅极导电层。
3.根据权利要求2所述的方法，其中，所述栅极绝缘层在所述栅极导电层和所述多个第一绝缘层之间延伸。
4.根据权利要求1所述的方法，进一步包括：在所述形成牺牲间隔物和所述形成半导体沟道层之间，在所述牺牲间隔物上形成栅极绝缘层。
5.根据权利要求4所述的方法，进一步包括：在所述蚀刻多个牺牲绝缘层和所述牺牲间隔物与所述形成栅极导电层之间，在所述半导体沟道层上形成栅极分隔绝缘层。
6.根据权利要求5所述的方法，其中，所述栅极分隔绝缘层在所述栅极导电层和所述多个第一绝缘层之间延伸。
7.根据权利要求1所述的方法，其中，所述栅极导电层的一端具有狗骨形状。
8.根据权利要求1所述的方法，其中，在所述多个第一绝缘层和所述半导体沟道层之间形成空气间隙。
9.根据权利要求1所述的方法，其中，所述多个第一绝缘层与所述半导体沟道层隔开。
10.根据权利要求1所述的方法，进一步包括：在所述形成半导体沟道层与所述蚀刻多个牺牲绝缘层和所述牺牲间隔物之间，在所述半导体沟道层上形成第二绝缘层。
11.根据权利要求1所述的方法，其中，所述形成沟道孔和所述形成牺牲间隔物包括：
在所述衬底上交替地堆叠多个下牺牲绝缘层和多个下绝缘层；
通过蚀刻所述多个下牺牲绝缘层和所述多个下绝缘层来形成下沟道孔；
在所述下沟道孔的侧壁上形成下牺牲间隔物；
形成填充所述下沟道孔的封闭绝缘层；
在所述封闭绝缘层上交替地堆叠多个上牺牲绝缘层和多个上绝缘层；
通过蚀刻所述多个上牺牲绝缘层和所述多个上绝缘层来形成上沟道孔；以及
在所述上沟道孔的侧壁上形成上牺牲间隔物。
12.一种制造非易失性存储器件的方法，所述方法包括：
在衬底上交替地堆叠多个牺牲绝缘层和多个第一绝缘层；
通过选择性地蚀刻所述多个牺牲绝缘层和所述多个第一绝缘层来形成沟道孔；
在所述沟道孔的侧壁上形成牺牲间隔物；
形成接触所述牺牲间隔物的半导体沟道层；
通过蚀刻所述多个牺牲绝缘层和所述多个第一绝缘层来形成字线凹陷；
蚀刻所述多个牺牲绝缘层和所述牺牲间隔物，从而暴露所述半导体沟道层的侧壁；
在所述沟道层的侧壁上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极导电层；以及
形成填充所述字线凹陷的分隔绝缘层。
13.根据权利要求12所述的方法，在所述形成半导体沟道层和所述形成字线凹陷之间，进一步包括：
通过蚀刻所述多个牺牲绝缘层和所述多个第一绝缘层来形成虚拟孔；以及
形成填充所述虚拟孔的支撑绝缘层。
14.根据权利要求12所述的方法，其中，所述半导体沟道层被布置为之字形图案。
15.根据权利要求14所述的方法，其中，所述支撑绝缘层被布置为反向之字形图案，并且被布置在所述半导体沟道层和所述分隔绝缘层之间的空间中。
16.根据权利要求12所述的方法，在所述形成沟道层之后，进一步包括：在所述半导体沟道层上形成第二绝缘层。
17.根据权利要求16所述的方法，其中，所述形成第二绝缘层包括：
蚀刻所述多个牺牲间隔物的顶部的一部分，从而暴露所述半导体沟道层的顶侧壁；以及
形成接触所述半导体沟道层的顶表面和所述半导体沟道层的顶侧壁的所述第二绝缘层。
18.一种非易失性存储器件，包括：
衬底；
从所述衬底突出的半导体沟道层；
栅极导电层，所述栅极导电层围绕所述半导体沟道层，并且其一端具有狗骨形状；
栅极绝缘层，所述栅极绝缘层被布置在所述半导体沟道层和所述栅极导电层之间；以及
第一绝缘层，所述第一绝缘层与所述半导体沟道层隔开，并且被布置在所述栅极导电层的顶部和底部上。
19.根据权利要求18所述的非易失性存储器件，其中，所述栅极绝缘层在所述栅极导电层和所述第一绝缘层之间延伸。
20.根据权利要求18所述的非易失性存储器件，进一步包括栅极分隔绝缘层，所述栅极分隔绝缘层形成在所述栅极绝缘层和所述半导体沟道层之间，其中，所述栅极分隔绝缘层在所述栅极导电层和所述第一绝缘层之间延伸。
CN201110145035.0A 2010-05-24 2011-05-24 非易失性存储器件及制造方法与包括其的存储模块和系统 Active CN102263065B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0048188 2010-05-24
KR20100048188 2010-05-24
KR10-2010-0080886 2010-08-20
KR1020100080886A KR101773044B1 (ko) 2010-05-24 2010-08-20 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템

Publications (2)

Publication Number Publication Date
CN102263065A true CN102263065A (zh) 2011-11-30
CN102263065B CN102263065B (zh) 2015-06-17

Family

ID=44972827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110145035.0A Active CN102263065B (zh) 2010-05-24 2011-05-24 非易失性存储器件及制造方法与包括其的存储模块和系统

Country Status (2)

Country Link
US (3) US8455940B2 (zh)
CN (1) CN102263065B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057813A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 三维半导体器件
CN107994024A (zh) * 2017-11-23 2018-05-04 长江存储科技有限责任公司 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
CN108511358A (zh) * 2018-03-29 2018-09-07 长江存储科技有限责任公司 3d nand检测结构及其形成方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109216365A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件
CN109256384A (zh) * 2018-10-26 2019-01-22 长江存储科技有限责任公司 一种通孔结构及其制备方法、三维存储器
CN109564934A (zh) * 2016-04-25 2019-04-02 应用材料公司 水平环绕式栅极元件纳米线气隙间隔的形成
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110634881A (zh) * 2018-06-22 2019-12-31 三星电子株式会社 垂直半导体装置
CN111557049A (zh) * 2020-03-31 2020-08-18 长江存储科技有限责任公司 三维存储设备及其形成方法
CN112071845A (zh) * 2019-06-10 2020-12-11 爱思开海力士有限公司 存储器装置以及制造该存储器装置的方法
CN112530975A (zh) * 2020-12-07 2021-03-19 长江存储科技有限责任公司 三维存储器及其制备方法
CN113540109A (zh) * 2020-04-20 2021-10-22 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN113690247A (zh) * 2020-05-19 2021-11-23 爱思开海力士有限公司 包含铁电层的三维结构的半导体器件
TWI827180B (zh) * 2022-03-17 2023-12-21 日商鎧俠股份有限公司 半導體記憶裝置

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR101761366B1 (ko) * 2010-06-22 2017-07-25 삼성전자주식회사 3차원 반도체 장치의 형성 방법
KR101807254B1 (ko) * 2011-04-29 2018-01-11 삼성전자주식회사 반도체 기억 소자의 형성 방법
JP5593283B2 (ja) * 2011-08-04 2014-09-17 株式会社東芝 半導体記憶装置及びその製造方法
KR102031182B1 (ko) * 2011-11-29 2019-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US10504596B2 (en) 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
KR102002802B1 (ko) 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치
US8815655B2 (en) * 2012-12-26 2014-08-26 Macronix International Co., Ltd. Method for manufacturing semiconductor device
KR102037847B1 (ko) 2013-01-02 2019-10-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8946023B2 (en) * 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
US9449982B2 (en) 2013-03-12 2016-09-20 Sandisk Technologies Llc Method of making a vertical NAND device using a sacrificial layer with air gap and sequential etching of multilayer stacks
US9515080B2 (en) 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
JP2014187246A (ja) 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
KR20140117212A (ko) * 2013-03-26 2014-10-07 에스케이하이닉스 주식회사 반도체 장치
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
US8987089B1 (en) 2013-09-17 2015-03-24 Sandisk Technologies Inc. Methods of fabricating a three-dimensional non-volatile memory device
KR102237700B1 (ko) * 2013-11-27 2021-04-08 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
JP5826441B1 (ja) * 2014-04-17 2015-12-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体メモリ装置及びその製造方法
KR102269422B1 (ko) 2014-05-30 2021-06-28 삼성전자주식회사 반도체 장치
JP5889486B1 (ja) * 2014-06-10 2016-03-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体メモリ装置及びその製造方法
KR102323571B1 (ko) * 2014-07-01 2021-11-09 삼성전자주식회사 반도체 장치 및 그 제조방법
KR20160013765A (ko) * 2014-07-28 2016-02-05 삼성전자주식회사 반도체 장치
KR102188501B1 (ko) * 2014-09-02 2020-12-09 삼성전자주식회사 반도체 장치
US9716103B2 (en) * 2014-09-09 2017-07-25 Kabushiki Kaisha Toshiba Stacked type semiconductor memory device
US9917096B2 (en) * 2014-09-10 2018-03-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
CN105405849A (zh) * 2014-09-12 2016-03-16 旺宏电子股份有限公司 半导体元件
US20160086968A1 (en) * 2014-09-18 2016-03-24 Macronix International Co., Ltd. Semiconductor device
KR102248419B1 (ko) 2014-09-29 2021-05-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102285788B1 (ko) 2014-09-29 2021-08-04 삼성전자 주식회사 메모리 소자의 제조 방법
KR102300728B1 (ko) * 2014-10-14 2021-09-14 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP2016082107A (ja) * 2014-10-17 2016-05-16 株式会社東芝 記憶装置及びその製造方法
US9391086B1 (en) * 2015-02-23 2016-07-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing nonvolatile semiconductor memory device
US9553105B2 (en) * 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
US9799671B2 (en) 2015-04-07 2017-10-24 Sandisk Technologies Llc Three-dimensional integration schemes for reducing fluorine-induced electrical shorts
US9627403B2 (en) 2015-04-30 2017-04-18 Sandisk Technologies Llc Multilevel memory stack structure employing support pillar structures
KR20170011394A (ko) 2015-07-22 2017-02-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10109641B2 (en) 2015-08-10 2018-10-23 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
US9853043B2 (en) * 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US10304850B2 (en) 2015-09-08 2019-05-28 Toshiba Memory Corporation Semiconductor memory device
KR102413766B1 (ko) * 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
KR102472561B1 (ko) 2015-10-01 2022-12-01 삼성전자주식회사 반도체 메모리 소자
US9570463B1 (en) 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
US9935123B2 (en) * 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
US9679912B1 (en) 2015-12-03 2017-06-13 Kabushiki Kaisha Toshiba Semiconductor device
KR102546651B1 (ko) 2015-12-17 2023-06-23 삼성전자주식회사 3차원 반도체 소자
US9728551B1 (en) 2016-02-04 2017-08-08 Sandisk Technologies Llc Multi-tier replacement memory stack structure integration scheme
US9728552B1 (en) * 2016-02-09 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor memory device having voids between word lines and a source line
US9991280B2 (en) * 2016-02-17 2018-06-05 Sandisk Technologies Llc Multi-tier three-dimensional memory devices containing annular dielectric spacers within memory openings and methods of making the same
US9673217B1 (en) 2016-02-25 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US9893080B2 (en) * 2016-03-04 2018-02-13 Toshiba Memory Corporation Semiconductor device having a diverse shaped columnar portion
US9917099B2 (en) 2016-03-09 2018-03-13 Toshiba Memory Corporation Semiconductor device having vertical channel between stacked electrode layers and insulating layers
US10242994B2 (en) 2016-03-16 2019-03-26 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9768192B1 (en) 2016-03-16 2017-09-19 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9780034B1 (en) 2016-03-16 2017-10-03 Sandisk Technologies Llc Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9786681B1 (en) * 2016-04-01 2017-10-10 Sandisk Technologies Llc Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
US9728547B1 (en) * 2016-05-19 2017-08-08 Sandisk Technologies Llc Three-dimensional memory device with aluminum-containing etch stop layer for backside contact structure and method of making thereof
KR102592325B1 (ko) * 2016-07-14 2023-10-20 삼성전자주식회사 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법
KR20180012640A (ko) 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
CN115942749A (zh) 2016-09-21 2023-04-07 铠侠股份有限公司 半导体装置
US9881929B1 (en) 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10056399B2 (en) 2016-12-22 2018-08-21 Sandisk Technologies Llc Three-dimensional memory devices containing inter-tier dummy memory cells and methods of making the same
US10038008B1 (en) 2017-01-30 2018-07-31 Micron Technology, Inc. Integrated structures and NAND memory arrays
KR20180096878A (ko) 2017-02-21 2018-08-30 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
US10923492B2 (en) 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
US20180331117A1 (en) 2017-05-12 2018-11-15 Sandisk Technologies Llc Multilevel memory stack structure with tapered inter-tier joint region and methods of making thereof
TWI627711B (zh) * 2017-06-07 2018-06-21 Powerchip Technology Corporation 垂直式記憶體及其製作方法
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10453855B2 (en) * 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
KR102414294B1 (ko) * 2017-09-08 2022-06-28 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US10361216B2 (en) * 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors
KR102549967B1 (ko) 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102467291B1 (ko) 2017-12-22 2022-11-14 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US11961564B2 (en) 2017-12-22 2024-04-16 Samsung Electronics Co., Ltd. Nonvolatile memory device with intermediate switching transistors and programming method
US10903221B2 (en) 2017-12-27 2021-01-26 Micron Technology, Inc. Memory cells and memory arrays
US10283493B1 (en) 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof
US10510738B2 (en) 2018-01-17 2019-12-17 Sandisk Technologies Llc Three-dimensional memory device having support-die-assisted source power distribution and method of making thereof
US10600802B2 (en) 2018-03-07 2020-03-24 Sandisk Technologies Llc Multi-tier memory device with rounded top part of joint structure and methods of making the same
JP2019161012A (ja) * 2018-03-13 2019-09-19 東芝メモリ株式会社 記憶装置
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
CN109196643B (zh) * 2018-06-12 2019-11-05 长江存储科技有限责任公司 存储器件及其形成方法
US10658377B2 (en) 2018-06-27 2020-05-19 Sandisk Technologies Llc Three-dimensional memory device with reduced etch damage to memory films and methods of making the same
KR102519012B1 (ko) 2018-07-09 2023-04-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020031151A (ja) 2018-08-23 2020-02-27 キオクシア株式会社 半導体記憶装置およびその製造方法
KR20210054019A (ko) 2018-10-09 2021-05-12 마이크론 테크놀로지, 인크 수직 트랜지스터를 포함하는 디바이스 및 전자 시스템 및 관련 방법
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10937798B2 (en) 2018-11-02 2021-03-02 Micron Technology, Inc. Memory array and a method used in forming a memory array
CN109411480B (zh) * 2018-11-07 2020-04-21 长江存储科技有限责任公司 一种三维存储器及其制作方法
US10748922B2 (en) 2018-11-28 2020-08-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
EP3711091A4 (en) 2018-12-17 2021-11-24 SanDisk Technologies LLC THREE-DIMENSIONAL STORAGE DEVICE WITH TENSIONED VERTICAL SEMICONDUCTOR CHANNELS AND PROCESS FOR THEIR PRODUCTION
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same
US11380699B2 (en) * 2019-02-28 2022-07-05 Micron Technology, Inc. Memory array and methods used in forming a memory array
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP2020150227A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
JP7086883B2 (ja) 2019-03-22 2022-06-20 キオクシア株式会社 半導体記憶装置
KR20200145919A (ko) 2019-06-20 2020-12-31 삼성전자주식회사 반도체 장치
CN110299366B (zh) * 2019-06-27 2020-05-19 长江存储科技有限责任公司 三维存储器及其形成方法
US11024644B2 (en) 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11177278B2 (en) * 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11171153B2 (en) * 2019-11-12 2021-11-09 Micron Technology, Inc. Integrated assemblies having improved charge migration
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP2021118234A (ja) * 2020-01-23 2021-08-10 キオクシア株式会社 半導体記憶装置
JP2021150463A (ja) 2020-03-18 2021-09-27 キオクシア株式会社 半導体装置
US20210343736A1 (en) * 2020-04-29 2021-11-04 Micron Technology, Inc. Electronic structures comprising multiple, adjoining high-k dielectric materials and related electronic devices, systems, and methods
US11296103B2 (en) * 2020-04-30 2022-04-05 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11476274B2 (en) 2020-07-14 2022-10-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11552090B2 (en) 2020-08-28 2023-01-10 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11792983B2 (en) * 2020-08-28 2023-10-17 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11450693B2 (en) * 2020-09-29 2022-09-20 Micron Technology, Inc. Single crystal horizontal access device for vertical three-dimensional (3D) memory and method of forming 3D memory
US11908747B2 (en) * 2020-10-30 2024-02-20 Tokyo Electron Limited Method for designing three dimensional metal lines for enhanced device performance
US11972954B2 (en) 2020-12-29 2024-04-30 Sandisk Technologies Llc Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20220208785A1 (en) * 2020-12-29 2022-06-30 Sandisk Technologies Llc Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
US20230037066A1 (en) * 2021-07-30 2023-02-02 Micron Technology, Inc. Integrated Assemblies and Methods of Forming Integrated Assemblies
WO2023146574A1 (en) * 2022-01-28 2023-08-03 Sandisk Technologies Llc Three-dimensional memory device including hammerhead-shaped word lines and methods of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法
US20090242966A1 (en) * 2008-02-29 2009-10-01 Sumsung Electronics Co., Ltd. Vertical-type semiconductor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
KR100594326B1 (ko) * 2005-03-22 2006-06-30 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법
JP5376789B2 (ja) 2007-10-03 2013-12-25 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP5148242B2 (ja) * 2007-10-29 2013-02-20 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法
US7892900B2 (en) * 2008-04-07 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing sacrificial spacers
KR20100001547A (ko) 2008-06-27 2010-01-06 삼성전자주식회사 수직형 비휘발성 메모리 소자 및 이의 제조 방법
JP5430890B2 (ja) 2008-07-25 2014-03-05 株式会社東芝 半導体記憶装置
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
US8541831B2 (en) * 2008-12-03 2013-09-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for fabricating the same
US8258034B2 (en) * 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法
US20090242966A1 (en) * 2008-02-29 2009-10-01 Sumsung Electronics Co., Ltd. Vertical-type semiconductor devices

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057813A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 三维半导体器件
US10861864B2 (en) 2015-04-01 2020-12-08 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
CN109564934A (zh) * 2016-04-25 2019-04-02 应用材料公司 水平环绕式栅极元件纳米线气隙间隔的形成
CN109564934B (zh) * 2016-04-25 2023-02-21 应用材料公司 水平环绕式栅极元件纳米线气隙间隔的形成
US11848369B2 (en) 2016-04-25 2023-12-19 Applied Materials, Inc. Horizontal gate-all-around device nanowire air gap spacer formation
US11282936B2 (en) 2016-04-25 2022-03-22 Applied Materials, Inc. Horizontal gate all around device nanowire air gap spacer formation
CN109216365A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件
CN109216365B (zh) * 2017-07-06 2023-10-17 三星电子株式会社 半导体器件
CN107994024B (zh) * 2017-11-23 2020-05-12 长江存储科技有限责任公司 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
CN107994024A (zh) * 2017-11-23 2018-05-04 长江存储科技有限责任公司 包括富硅氮化硅隔离介质层的3d nand导线孔的制备方法
CN108511358A (zh) * 2018-03-29 2018-09-07 长江存储科技有限责任公司 3d nand检测结构及其形成方法
CN110634881A (zh) * 2018-06-22 2019-12-31 三星电子株式会社 垂直半导体装置
CN109037226B (zh) * 2018-09-19 2024-05-10 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109037226A (zh) * 2018-09-19 2018-12-18 长江存储科技有限责任公司 3d存储器件及其制造方法
CN109256384A (zh) * 2018-10-26 2019-01-22 长江存储科技有限责任公司 一种通孔结构及其制备方法、三维存储器
CN109817635A (zh) * 2019-02-14 2019-05-28 长江存储科技有限责任公司 3d nand存储器的形成方法
CN109817635B (zh) * 2019-02-14 2021-04-13 长江存储科技有限责任公司 3d nand存储器的形成方法
CN112071845A (zh) * 2019-06-10 2020-12-11 爱思开海力士有限公司 存储器装置以及制造该存储器装置的方法
US11729979B2 (en) 2019-06-10 2023-08-15 SK Hynix Inc. Memory device and method for fabricating the memory device
CN112071845B (zh) * 2019-06-10 2024-02-13 爱思开海力士有限公司 存储器装置以及制造该存储器装置的方法
CN111557049A (zh) * 2020-03-31 2020-08-18 长江存储科技有限责任公司 三维存储设备及其形成方法
CN113540109A (zh) * 2020-04-20 2021-10-22 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN113690247A (zh) * 2020-05-19 2021-11-23 爱思开海力士有限公司 包含铁电层的三维结构的半导体器件
CN112530975B (zh) * 2020-12-07 2022-05-20 长江存储科技有限责任公司 三维存储器及其制备方法
CN112530975A (zh) * 2020-12-07 2021-03-19 长江存储科技有限责任公司 三维存储器及其制备方法
TWI827180B (zh) * 2022-03-17 2023-12-21 日商鎧俠股份有限公司 半導體記憶裝置

Also Published As

Publication number Publication date
US8455940B2 (en) 2013-06-04
US8877626B2 (en) 2014-11-04
US20150060993A1 (en) 2015-03-05
US20130252391A1 (en) 2013-09-26
CN102263065B (zh) 2015-06-17
US20110287612A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
CN102263065B (zh) 非易失性存储器件及制造方法与包括其的存储模块和系统
CN110970443B (zh) 半导体器件
CN109103200B (zh) 半导体器件
US11251192B2 (en) Semiconductor devices and manufacturing methods of the same
KR101773044B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템
KR101660432B1 (ko) 수직 구조의 반도체 메모리 소자
KR101736982B1 (ko) 수직 구조의 비휘발성 메모리 소자
KR102565716B1 (ko) 메모리 장치
KR101916222B1 (ko) 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR102101841B1 (ko) 수직형 비휘발성 메모리 소자
KR101652873B1 (ko) 3차원 반도체 장치 및 그 동작 방법
CN110098188A (zh) 半导体装置
KR102282139B1 (ko) 반도체 장치
CN110364535A (zh) 半导体装置
CN109300899A (zh) 三维半导体存储器装置
KR102460070B1 (ko) 수직형 메모리 장치
CN106449648A (zh) 具有虚设通道区的垂直存储装置
US20230180478A1 (en) Semiconductor devices
KR20120068392A (ko) 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법
KR102600999B1 (ko) 수직형 메모리 장치
KR20110003764A (ko) 메탈 소스 라인을 갖는 수직 구조의 비휘발성 메모리 소자의 제조방법
JP2015228484A (ja) ３ｄ独立二重ゲートフラッシュメモリ
CN106663682A (zh) 制造半导体装置的方法
KR102450571B1 (ko) 반도체 장치
CN101621078A (zh) 具有多层隧道绝缘体的存储器单元晶体管及存储器器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant