CN112071845B - 存储器装置以及制造该存储器装置的方法 - Google Patents

存储器装置以及制造该存储器装置的方法 Download PDF

Info

Publication number
CN112071845B
CN112071845B CN201911355131.0A CN201911355131A CN112071845B CN 112071845 B CN112071845 B CN 112071845B CN 201911355131 A CN201911355131 A CN 201911355131A CN 112071845 B CN112071845 B CN 112071845B
Authority
CN
China
Prior art keywords
layer
porous
vertical channel
layers
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911355131.0A
Other languages
English (en)
Other versions
CN112071845A (zh
Inventor
宾真昈
权日荣
权兑烘
卞惠炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112071845A publication Critical patent/CN112071845A/zh
Application granted granted Critical
Publication of CN112071845B publication Critical patent/CN112071845B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

存储器装置以及制造该存储器装置的方法。公开了一种存储器装置及其制造方法，该方法可包括：在基板上方形成介电层和牺牲层交替地层叠的交替层叠物，各个牺牲层是多孔材料和非多孔材料的组合；形成穿透交替层叠物的垂直沟道孔；通过氧化工艺将位于垂直沟道孔的侧壁上的牺牲层的暴露表面转换为阻挡层；在垂直沟道孔中形成接触阻挡层的垂直沟道结构；以及利用导电层替换牺牲层的未转换部分，其中，各个导电层包括接触各个阻挡层的圆状边缘。

Description

存储器装置以及制造该存储器装置的方法
技术领域
实施方式的示例总体上涉及制造半导体装置的方法，更具体地，涉及一种存储器装置以及制造该存储器装置的方法。
背景技术
半导体装置可包括能够存储数据的存储器装置。存储器装置可包括存储器单元。存储器单元可三维布置。
需要各种技术开发以改进存储器单元的操作特性。
发明内容
根据实施方式，一种制造存储器装置的方法可包括以下步骤：在基板上方形成介电层和牺牲层交替地层叠的交替层叠物，各个牺牲层是多孔材料和非多孔材料的组合；形成穿透交替层叠物的垂直开口；通过氧化工艺将位于垂直开口的侧壁上的牺牲层的暴露表面转换为阻挡层；在垂直开口中形成接触阻挡层的垂直沟道结构；以及利用导电层替换牺牲层的未转换部分，其中，各个导电层包括接触各个阻挡层的圆状边缘。
根据实施方式，一种制造存储器装置的方法可包括以下步骤：在基板上方形成介电层和牺牲层交替地层叠的交替层叠物，各个牺牲层是多孔材料和非多孔材料的组合；形成穿透交替层叠物的垂直开口；使位于垂直开口的侧壁上的牺牲层的垂直暴露表面凹陷为圆形暴露表面；形成覆盖牺牲层的圆形暴露表面的阻挡层；在垂直开口中形成接触阻挡层的垂直沟道结构；以及利用导电层替换牺牲层，其中，各个导电层包括接触各个阻挡层的圆状边缘。
根据实施方式，一种存储器装置可包括：位于基板上方的导电层和介电层的交替层叠物；垂直沟道结构，其穿透交替层叠物；覆盖阻挡层，其围绕垂直沟道结构的外壁；以及突出阻挡层，其从覆盖阻挡层延伸并接触导电层的边缘，其中，各个导电层包括接触突出阻挡层的圆状边缘。
附图说明
图1A是示出根据实施方式的垂直存储器装置的图。
图1B是示出沿着图1A所示的A-A’线截取的垂直存储器装置的横截面图。
图1C是示出图1B所示的标号100’的放大图。
图2A至图2H是用于描述图1A至图1C所示的垂直存储器装置的制造方法的示例的图。
图3A和图3B是用于描述图1A至图1C所示的垂直存储器装置的制造方法的另一示例的图。
图4是示出根据实施方式的垂直存储器装置的图。
图5A至图5G是用于描述图4所示的垂直存储器装置的制造方法的示例的图。
图6A和图6B是用于描述图4所示的垂直存储器装置的制造方法的另一示例的图。
具体实施方式
将参照作为本申请的理想示意图的横截面图、平面图和框图来描述本文所描述的各种示例和实施方式。因此，例示形状可根据制造技术和/或公差而修改。因此，实施方式不限于所示的具体形式，而且包括根据制造工艺产生的形状的改变。图中所示的区域具有示意性属性，并且图中所示的区域的形状旨在示出元件的区域的特定类型，而非旨在限制范围。
图1A是示出根据实施方式的垂直存储器装置100V的图。图1B是示出沿着图1A所示的A-A’线截取的垂直存储器装置100V的横截面图。
参照图1A和图1B，垂直存储器装置100V可包括垂直NAND。垂直存储器装置100V可包括三维(3D)NAND。垂直存储器装置100V可包括基板101和交替层叠物MC。交替层叠物MC可形成在基板101上。垂直存储器装置100V还可包括穿透交替层叠物MC的多个垂直沟道结构107。
交替层叠物MC可具有多个栅极结构112和多个介电层103交替地层叠的结构。栅极结构112和介电层103可在垂直于基板101的表面的第一方向(图1B的标号“D1”)上交替地层叠。垂直沟道结构107可穿透交替层叠物MC。
垂直沟道结构107可在基板101上垂直地延伸。垂直沟道结构107可形成在穿透交替层叠物MC的垂直沟道孔105中。各个垂直沟道结构107可包括存储器层叠物和沟道层13。存储器层叠物可具有围绕沟道层13的形状。存储器层叠物可包括电荷存储层11和隧道介电层12。隧道介电层12可具有围绕沟道层13的外壁的形状。电荷存储层11可具有围绕隧道介电层12的外壁的形状。垂直沟道结构107还可包括芯介电层14和导电焊盘15。芯介电层14可形成在沟道层13中，并且导电焊盘15可形成在芯介电层14上。沟道层13可包括半导体材料。例如，沟道层13可包括多晶半导体材料、非晶半导体材料和单晶半导体材料中的任一种。沟道层13可包括硅(Si)、锗(Ge)、硅锗(SiGe)、III/V族化合物或II/VI族化合物。沟道层13可包括多晶硅。隧道介电层12可包括氧化硅，并且电荷存储层11可包括氮化硅。沟道层13的内部空间可由芯介电层14完全填充。芯介电层14可包括氧化硅或氮化硅。导电焊盘15可形成在芯介电层14上。沟道层13的内部空间可由芯介电层14和导电焊盘15填充。导电焊盘15可包括掺杂有杂质的多晶硅。导电焊盘15可电联接到沟道层13。
阻挡层106可具有围绕垂直沟道结构107的外壁(例如，电荷存储层11的外壁)的形状。垂直沟道结构107可在形成在各个垂直沟道孔105中的同时接触阻挡层106。
各个栅极结构112可具有围绕垂直沟道结构107的侧壁的形状。栅极结构112可位于多个介电层103之间。栅极结构112可在平行于基板101的表面的第二方向(图1B的标号“D2”)上延伸。衬里阻挡层111可形成在栅极结构112和阻挡层106之间。衬里阻挡层111可适形地形成。衬里阻挡层111可以是与阻挡层106不同的材料。衬里阻挡层111可包括氧化铝。衬里阻挡层111可具有围绕阻挡层106和垂直沟道结构107的形状。
栅极结构112可包括基于金属的材料。栅极结构112可包括屏障层和低电阻金属层的层叠物(例如，氮化钛和钨的层叠物)。
邻近交替层叠物MC可通过隔离凹陷109彼此分离。隔离凹陷109可具有沟槽形状。隔离凹陷109可被称为“狭缝”。邻近栅极结构112可通过隔离凹陷109以块为单位分离。一个块可包括一个栅极结构112和多个垂直沟道结构107。在一个块中，多个垂直沟道结构107可共享一个栅极结构112。从俯视图看，多个垂直沟道结构107可规则地排列。尽管在本实施方式中为了描述方便示出三个垂直沟道结构107被包括在一个块中，但垂直沟道结构107的阵列可按照各种方式设定。
图1C是示出图1B所示的标号100’的放大图。
参照图1C，阻挡层106可包括覆盖阻挡层106V和突出阻挡层106L。突出阻挡层106L可从覆盖阻挡层106V延伸。
突出阻挡层106L可包括界面部分106I以及界面部分106I之间的中间部分106M。界面部分106I可接触介电层103。界面部分106I可具有尖头形状。突出阻挡层106L可包括氮氧化硅。覆盖阻挡层106V可包括氧化硅。
突出阻挡层106L可非适形地形成，并且覆盖阻挡层106V可适形地形成。栅极结构112的边缘轮廓可通过突出阻挡层106L修改。栅极结构112的边缘轮廓可具有圆状轮廓。
衬里阻挡层111可位于突出阻挡层106L和栅极结构112的圆状边缘之间。
栅极结构112的圆状边缘可具有由突出阻挡层106L覆盖的正轮廓112P。突出阻挡层106L的表面可具有圆状轮廓，并且突出阻挡层106L的圆形表面可与栅极结构112的圆状边缘相邻。突出阻挡层106L的圆形表面可具有负轮廓106N。
图2A至图2H是用于描述图1A至图1C所示的垂直存储器装置100V的制造方法的示例的图。
如图2A所示，可在基板101上形成层叠结构102。基板101可以是适合于半导体处理的材料。基板101可包括半导体基板。基板101可由包含硅的材料形成。基板101可包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其组合或其多层。基板101可包括诸如锗的另一半导体材料。基板101可包括III/V族半导体基板，例如，诸如砷化镓(GaAs)的化合物半导体基板。基板101可包括绝缘体上硅(SOI)基板。
层叠结构102可包括介电层103和牺牲层104的交替层叠物。例如，交替层叠物可具有介电层103和牺牲层104交替地层叠的结构。介电层103和牺牲层104中的每一个可由多个层形成。尽管在实施方式中为了描述方便描述了四个介电层103和三个牺牲层104交替地层叠，但介电层103和牺牲层104的层叠数量可按照各种方式设定。介电层103和牺牲层104可在垂直于基板101的表面的方向上重复地层叠。
介电层103可包括对牺牲层104具有蚀刻选择性的材料。介电层103可包括氧化硅，牺牲层104可包括氮化硅。
牺牲层104可包括多孔材料和非多孔材料的组合。例如，牺牲层104可具有包括第一多孔层104L、非多孔层104M和第二多孔层104U的多层结构。第一多孔层104L和第二多孔层104U可以是相同的材料。非多孔层104M可以是与第一多孔层104L和第二多孔层104U不同的材料。非多孔层104M可具有大于第一多孔层104L和第二多孔层104U的厚度。第一多孔层104L和第二多孔层104U可包括多孔材料，并且非多孔层104M可包括非多孔材料。
第一多孔层104L和第二多孔层104U可包括具有高于非多孔层104M的氧化速率的材料。
第一多孔层104L、第二多孔层104U和非多孔层104M可以是基于氮化物的材料。第一多孔层104L和第二多孔层104U可以是多孔氮化物，并且非多孔层104M可以是非多孔氮化物。在实施方式中，第一多孔层104L和第二多孔层104U可以是多孔氮化硅，非多孔层104M可以是非多孔氮化硅。第一多孔层104L和第二多孔层104U中的每一个可直接接触介电层103，并且非多孔层104M可能不接触介电层103。
如图2B所示，可在层叠结构102中形成垂直沟道孔105。从俯视图看，垂直沟道孔105可具有孔形状。可蚀刻层叠结构102的一部分以形成垂直沟道孔105。垂直沟道孔105可暴露基板101的表面的一部分。
可各向异性地依次蚀刻介电层103和牺牲层104以形成垂直沟道孔105。垂直沟道孔105可形成在垂直于基板101的表面的方向上。
尽管未示出，从平面图看，垂直沟道孔105可形成为多个，并且具有孔阵列结构。当形成垂直沟道孔105时，基板101的表面可能被过蚀刻。
垂直沟道孔105的侧壁可由多个介电层103和多个牺牲层104提供。垂直沟道孔105的侧壁的一部分可由第一多孔层104L、第二多孔层104U和非多孔层104M提供。换言之，第一多孔层104L、第二多孔层104U和非多孔层104M的部分可通过垂直沟道孔105暴露。
如图2C所示，可形成阻挡层106。可执行氧化工艺以形成阻挡层106。垂直沟道孔105的侧壁可通过氧化工艺被转换为阻挡层106。位于垂直沟道孔105的侧壁上的牺牲层104的暴露表面可通过氧化工艺氧化。氧化工艺可包括热氧化工艺、自由基氧化工艺、等离子体氧化工艺或原位水汽生成(ISSG)氧化工艺。在形成阻挡层106之后，未转换的残余牺牲层可保留在介电层103之间，如标号104R所指示。
阻挡层106可包括覆盖阻挡层106V和突出阻挡层106L。覆盖阻挡层106V可通过将介电层103的暴露表面氧化而形成。突出阻挡层106L可通过将第一多孔层104L、第二多孔层104U和非多孔层104M的暴露表面横向氧化来形成。覆盖阻挡层106V可具有均匀的厚度。突出阻挡层106L可具有不均匀的厚度。
阻挡层106可覆盖垂直沟道孔105的侧壁。突出阻挡层106L可从覆盖阻挡层106V水平延伸。
突出阻挡层106L可包括界面部分106I以及界面部分106I之间的中间部分106M。界面部分106I可通过第一多孔层104L和第二多孔层104U的边缘氧化来形成。中间部分106M可通过非多孔层104M的边缘氧化来形成。界面部分106I可接触介电层103。
在氧化工艺期间，第一多孔层104L和第二多孔层104U可比非多孔层104M更快氧化。因此，在非多孔层104M的暴露表面氧化的同时，第一多孔层104L和第二多孔层104U的暴露表面可快速地氧化。当第一多孔层104L、非多孔层104M和第二多孔层104U包括氮化硅时，突出阻挡层106L可包括氮氧化硅。覆盖阻挡层106V可包括氧化硅。
如上所述，突出阻挡层106L可通过氧化工艺形成，并且非适形地形成。牺牲层104的边缘轮廓可通过突出阻挡层106L修改。牺牲层104的边缘轮廓可具有圆状轮廓。
当形成突出阻挡层106L时，残余牺牲层104R的边缘可具有圆状轮廓。残余牺牲层104R的边缘可具有由突出阻挡层106L覆盖的正轮廓。突出阻挡层106L的表面可具有圆状轮廓，并且突出阻挡层106L的圆形表面可接触残余牺牲层104R的边缘。
如图2D所示，可形成垂直沟道结构107。垂直沟道结构107可从基板101的表面垂直延伸。垂直沟道结构107可填充垂直沟道孔105。垂直沟道结构107可包括存储器层叠物和沟道层。垂直沟道结构107可对应于图1B的垂直沟道结构107。阻挡层106可具有围绕垂直沟道结构107的外壁的形状。
返回参照图1B，垂直沟道结构107可包括存储器层叠物和沟道层13。存储器层叠物可包括电荷存储层11和隧道介电层12。隧道介电层12可具有围绕沟道层13的外壁的形状。电荷存储层11可具有围绕隧道介电层12的外壁的形状。阻挡层106可具有围绕电荷存储层11的外壁的形状。垂直沟道结构107还可包括芯介电层14和导电焊盘15。芯介电层14可形成在沟道层13中，并且导电焊盘15可形成在芯介电层14上。沟道层13可包括半导体材料。例如，沟道层13可包括多晶半导体材料、非晶半导体材料和单晶半导体材料中的任一种。沟道层13可包括硅(Si)、锗(Ge)、硅锗(SiGe)、III/V族化合物或II/VI族化合物。沟道层13可包括多晶硅。隧道介电层12可包括氧化硅，并且电荷存储层11可包括氮化硅。沟道层13的内部空间可由芯介电层14完全填充。芯介电层14可包括氧化硅或氮化硅。导电焊盘15可形成在芯介电层14上。沟道层13的内部空间可由芯介电层14和导电焊盘15填充。导电焊盘15可包括掺杂有杂质的多晶硅。导电焊盘15可电联接到沟道层13。
如图2E所示，可形成隔离凹陷109。可使用硬掩模层108蚀刻层叠结构102的另一部分以便形成隔离凹陷109。隔离凹陷109可从基板101的表面垂直延伸。从俯视图看，隔离凹陷109可具有线形状。隔离凹陷109可被称为“狭缝”或“沟槽”。
如图2F所示，可形成水平凹陷110。可去除残余牺牲层104R以形成水平凹陷110。可通过湿法蚀刻工艺去除残余牺牲层104R。由于残余牺牲层104R包括氮化硅，所以可使用磷酸执行湿法蚀刻工艺。当残余牺牲层104R被去除时，水平凹陷110可形成在邻近介电层103之间。水平凹陷110可具有围绕垂直沟道结构107和突出阻挡层106L的侧壁的形状。水平凹陷110的一端可暴露突出阻挡层106L的圆形表面。
水平凹陷110可在平行于基板101的表面的方向上延伸。水平凹陷110可具有1:5或更高的高度H与深度W的高纵横比。水平凹陷110可具有平行于基板101的表面的高纵横比。
水平凹陷110的内边缘轮廓可具有圆状轮廓。圆状轮廓可由突出阻挡层106L的表面提供。
如图2G所示，可在水平凹陷110中依次形成衬里层111’和初步导电层112’。例如，可沿着水平凹陷110的轮廓适形地形成衬里层111’，随后，可在衬里层111’上形成初步导电层112’。初步导电层112’可完全填充水平凹陷110。
衬里层111’可包括阻挡材料。衬里层111’可包括氧化铝。衬里层111’可以是与阻挡层106不同的材料。衬里层111’可通过原子层沉积(ALD)形成。
初步导电层112’可间隙填充水平凹陷110。初步导电层112’可包括半导体材料、金属材料或其组合。初步导电层112’可包括硅、金属、金属氮化物、金属硅化物或其组合。初步导电层112’可通过化学气相沉积(CVD)或ALD形成。初步导电层112’可包括钨层。为了沉积钨层，钨和含氟气体可用作钨源气体，并且含氢气体可用作反应气体。钨源气体可包括六氟化钨(WF6)。反应气体可包括H2。在沉积钨层期间，除了钨源气体和反应气体之外可添加氩气(Ar)。在一些实施方式中，可通过层叠氮化钛和钨来形成初步导电层112’。
当如上所述形成初步导电层112’时，水平凹陷110可由衬里层111’和初步导电层112’完全间隙填充。初步导电层112’可以是氮化钛和钨(TiN/W)的层叠物。
在一些实施方式中，衬里层111’可被省略，因此，水平凹陷110可由初步导电层112’完全间隙填充。在实施方式中，水平凹陷110可由初步导电层112’完全间隙填充，因此，导电层包括接触各个阻挡层的圆状边缘。例如，阻挡层106的圆形表面与初步导电层112’的圆状边缘接触。
如图2H所示，可选择性地分离衬里层111’和初步导电层112’。可去除衬里层111’和初步导电层112’以暴露硬掩模层108的顶表面。通过选择性地去除衬里层111’和初步导电层112’的工艺，可在水平凹陷110中形成衬里阻挡层111和栅极结构112。衬里阻挡层111和栅极结构112中的每一个可具有围绕突出阻挡层106L的侧壁的形状。可对衬里层111’和初步导电层112’执行回蚀工艺以允许衬里阻挡层111和栅极结构112保留在水平凹陷110中。
栅极结构112可在水平凹陷110中没有孔洞的情况下形成，因此在水平凹陷110中没有由于烟尘引起的缺陷的情况下形成。
栅极结构112的与突出阻挡层106L相邻的边缘可具有圆状轮廓。圆状轮廓可由突出阻挡层106L的圆形表面提供。
突出阻挡层106L的圆形表面可具有覆盖栅极结构112的圆状边缘的负轮廓。栅极结构112的圆状边缘可具有延伸到突出阻挡层106L的圆形表面的正轮廓。
图3A和图3B是用于描述图1A至图1C所示的垂直存储器装置100V的制造方法的另一示例的图。图3A和图3B所示的方法可与图2A至图2H所示类似。以下，将省略重复配置的描述。
如图2A所示，可在基板101上形成层叠结构102。层叠结构102可包括介电层103和牺牲层104的交替层叠物。例如，交替层叠物可具有介电层103和牺牲层104交替地层叠的结构。介电层103和牺牲层104中的每一个可由多个层形成。
牺牲层104可包括多孔材料和非多孔材料的组合。例如，牺牲层104可以是包括第一多孔层104L、非多孔层104M和第二多孔层104U的多层结构。第一多孔层104L和第二多孔层104U可以是相同的材料。非多孔层104M可以是与第一多孔层104L和第二多孔层104U不同的材料。非多孔层104M可具有大于第一多孔层104L和第二多孔层104U的厚度。第一多孔层104L和第二多孔层104U可包括多孔材料，非多孔层104M可包括非多孔材料。
第一多孔层104L和第二多孔层104U可包括具有高于非多孔层104M的湿法蚀刻速率的材料。
第一多孔层104L、第二多孔层104U和非多孔层104M可以是基于氮化物的材料。第一多孔层104L和第二多孔层104U可以是多孔氮化物，并且非多孔层104M可以是非多孔氮化物。第一多孔层104L和第二多孔层104U中的每一个可直接接触介电层103，非多孔层104M可能不接触介电层103。
如图2B所示，可在层叠结构102中形成垂直沟道孔105。垂直沟道孔105的侧壁可由介电层103和牺牲层104提供。垂直沟道孔105的侧壁的一部分可由第一多孔层104L、第二多孔层104U和非多孔层104M提供。换言之，第一多孔层104L、第二多孔层104U和非多孔层104M的部分可通过垂直沟道孔105暴露。
随后，如图3A所示，可使位于垂直沟道孔105的侧壁上的牺牲层104的垂直暴露表面凹陷为圆状暴露表面104S。因此，牺牲层104可具有圆状暴露表面104S。例如，在实施方式中，牺牲层104可具有圆形暴露表面104S。
牺牲层104可通过湿法蚀刻工艺暴露以形成圆状暴露表面104S。可通过湿法蚀刻工艺蚀刻位于垂直沟道孔105的侧壁上的牺牲层104的暴露表面。
可水平地蚀刻第一多孔层104L、非多孔层104M和第二多孔层104U的暴露表面以形成圆状暴露表面104S。在湿法蚀刻工艺期间，第一多孔层104L和第二多孔层104U可比非多孔层104M更快速地蚀刻。因此，在蚀刻非多孔层104M的暴露表面的同时，可快速地蚀刻第一多孔层104L和第二多孔层104U的暴露表面。
如上所述，可通过湿法蚀刻工艺形成圆状暴露表面104S，并且残余牺牲层104R的边缘轮廓可通过圆状暴露表面104S修改。残余牺牲层104R的边缘轮廓可具有圆状轮廓。
如图3B所示，可形成阻挡层106。可执行氧化物沉积工艺以形成阻挡层106。在一些实施方式中，可执行氧化工艺以形成阻挡层106。垂直沟道孔105的侧壁可通过氧化工艺或氧化物沉积工艺由阻挡层106覆盖。
阻挡层106可覆盖垂直沟道孔105的侧壁。阻挡层106可包括覆盖阻挡层106V和突出阻挡层106L。突出阻挡层106L可从覆盖阻挡层106V水平延伸。突出阻挡层106L和覆盖阻挡层106V可包括氧化硅。突出阻挡层106L可包括界面部分106I以及界面部分106I之间的中间部分106M。界面部分106I可接触第一多孔层104L和第二多孔层104U的边缘，并且中间部分106M可接触非多孔层104M的边缘。界面部分106I也可接触介电层103。
如上所述，可通过湿法蚀刻工艺和突出阻挡层106L修改残余牺牲层104R的边缘轮廓。残余牺牲层104R的边缘轮廓可具有圆状轮廓。
残余牺牲层104R的边缘可具有圆状轮廓。残余牺牲层104R的边缘可具有由突出阻挡层106L覆盖的正轮廓。突出阻挡层106L的表面可具有圆状轮廓，并且突出阻挡层106L的圆形表面可接触残余牺牲层104R的边缘。
随后，可执行图2E至图2H所示的一系列工艺。
图4是示出根据实施方式的垂直存储器装置200的图。
参照图4，垂直存储器装置200可包括基板101、形成在基板101上的垂直沟道结构107以及围绕垂直沟道结构107的交替层叠物。交替层叠物可具有多个栅极结构112和多个介电层103交替地层叠的结构。栅极结构112和介电层103可沿着垂直于基板101的表面的第一方向D1交替地层叠。垂直沟道结构107可穿透交替层叠物。
垂直沟道结构107可在基板101上在第一方向D1上垂直延伸。垂直沟道结构107可形成在穿透交替层叠物的垂直沟道孔(标号省略，参考图1A的标号“105”)中。阻挡层126和衬里阻挡层111可形成为围绕垂直沟道结构107的外壁。各个栅极结构112可设置在多个介电层103之间。栅极结构112可在平行于基板101的表面的第二方向D2上延伸。垂直沟道结构107可与图1A的垂直沟道结构107基本上相同。
如图4所示，阻挡层126可包括覆盖阻挡层126V和突出阻挡层126L。突出阻挡层126L可从覆盖阻挡层126V水平延伸。突出阻挡层126L可具有正轮廓126P。换言之，突出阻挡层126L可具有在栅极结构112的边缘方向上突出的表面。突出阻挡层126L可包括界面部分126I以及界面部分126I之间的中间部分126M。界面部分126I可接触介电层103。
突出阻挡层126L可包括氮氧化硅。覆盖阻挡层106V可包括氧化硅。
如上所述，突出阻挡层126L可非适形地形成。栅极结构112的边缘轮廓可通过突出阻挡层126L修改。栅极结构112的边缘轮廓可具有圆状轮廓。
栅极结构112的圆状边缘可具有由突出阻挡层126L覆盖的负轮廓112N。突出阻挡层126L的表面可具有圆状轮廓，并且突出阻挡层126L的圆形表面可接触栅极结构112的圆状边缘。
图5A至图5G是用于描述图4所示的垂直存储器装置200的制造方法的示例的图。
如图5A所示，可在基板101上形成层叠结构102。基板101可以是适合于半导体处理的材料。基板101可包括半导体基板。基板101可由含硅材料形成。基板101可包括硅、单晶硅、多晶硅、非晶硅、硅锗、单晶硅锗、多晶硅锗、碳掺杂硅、其组合或其多层。基板101可包括诸如锗的另一半导体材料。基板101可包括III/V族半导体基板，例如诸如砷化镓(GaAs)的化合物半导体基板。基板101可包括绝缘体上硅(SOI)基板。
层叠结构102可包括介电层103和牺牲层124的交替层叠物。例如，交替层叠物可具有介电层103和牺牲层124交替地层叠的结构。介电层103和牺牲层124中的每一个可由多个层形成。
牺牲层124可包括多孔材料和非多孔材料的组合。例如，牺牲层124可具有包括第一非多孔层124L、多孔层124M和第二非多孔层124U的多层结构。第一非多孔层124L和第二非多孔层124U可以是相同的材料。多孔层124M可以是与第一非多孔层124L和第二非多孔层124U不同的材料。多孔层124M可具有大于第一非多孔层124L和第二非多孔层124U的厚度。第一非多孔层124L和第二非多孔层124U可包括非多孔材料，多孔层124M可包括多孔材料。
第一非多孔层124L和第二非多孔层124U可包括具有低于多孔层124M的氧化速率的材料。
第一非多孔层124L和第二非多孔层124U以及多孔层124M可以是基于氮化物的材料。第一非多孔层124L和第二非多孔层124U可以是非多孔氮化物，多孔层124M可以是多孔氮化物。在实施方式中，第一非多孔层124L和第二非多孔层124U可以是非多孔氮化硅，多孔层124M可以是多孔氮化硅。第一非多孔层124L和第二非多孔层124U中的每一个可直接接触介电层103，多孔层124M可能不接触介电层103。
如图5B所示，可在层叠结构102中形成垂直沟道孔105。
垂直沟道孔105的侧壁可由介电层103和牺牲层124提供。垂直沟道孔105的侧壁的一部分可由第一非多孔层124L和第二非多孔层124U以及多孔层124M提供。换言之，第一非多孔层124L和第二非多孔层124U以及多孔层124M的部分可通过垂直沟道孔105暴露。
如图5C所示，可形成阻挡层126。可执行氧化工艺以形成阻挡层126。垂直沟道孔105的侧壁可通过氧化工艺转换为阻挡层126。位于垂直沟道孔105的侧壁上的牺牲层124的暴露表面可通过氧化工艺氧化。
阻挡层126可包括覆盖阻挡层126V和突出阻挡层126L。覆盖阻挡层126V可通过将介电层103的暴露表面氧化来形成。突出阻挡层126L可通过将第一非多孔层124L和第二非多孔层124U以及多孔层124M的暴露表面横向氧化来形成。覆盖阻挡层126V可具有均匀的厚度。突出阻挡层126L可具有不均匀的厚度。
阻挡层126可覆盖垂直沟道孔105的侧壁。突出阻挡层126L可从覆盖阻挡层126V水平延伸。
突出阻挡层126L可包括界面部分126I以及界面部分126I之间的中间部分126M。
界面部分126I可通过第一非多孔层124L和第二非多孔层124U的边缘氧化来形成。中间部分126M可通过多孔层124M的边缘氧化来形成。界面部分106I可接触介电层103。
在氧化工艺期间，第一非多孔层124L和第二非多孔层124U可比多孔层124M缓慢氧化。因此，在多孔层124M的暴露表面氧化的同时，第一非多孔层124L和第二非多孔层124U的暴露表面可缓慢氧化。当第一非多孔层124L、多孔层124M和第二非多孔层124U包括氮化硅时，突出阻挡层126L可包括氮氧化硅。覆盖阻挡层126V可包括氧化硅。
如上所述，突出阻挡层126L可通过氧化工艺形成，并且非适形地形成。牺牲层124的边缘轮廓可通过突出阻挡层126L修改。牺牲层124的边缘轮廓可具有圆状轮廓。
当形成突出阻挡层126L时，残余牺牲层124R的边缘可具有圆状轮廓。残余牺牲层124R的边缘可具有由突出阻挡层126L覆盖的正轮廓。突出阻挡层126L的表面可具有圆状轮廓，并且突出阻挡层126L的圆形表面可接触残余牺牲层124R的边缘。
如图5D所示，可形成垂直沟道结构107。垂直沟道结构107可从基板101的表面垂直延伸。垂直沟道结构107可填充垂直沟道孔105。阻挡层126可具有围绕垂直沟道结构107的外壁的形状。
如图5E所示，可形成隔离凹陷109。可使用硬掩模层108蚀刻层叠结构102的另一部分以便形成隔离凹陷109。隔离凹陷109可从基板101的表面垂直延伸。从俯视图看，隔离凹陷109可具有线形状。隔离凹陷109可被称为“狭缝”或“沟槽”。
如图5F所示，可形成水平凹陷110。可去除残余牺牲层124R以形成水平凹陷110。因此，水平凹陷110可形成在邻近介电层103之间。水平凹陷110可具有围绕垂直沟道结构107和突出阻挡层126L的侧壁的形状。水平凹陷110的一端可暴露突出阻挡层126L的圆形表面。
水平凹陷110可在平行于基板101的表面的方向上延伸。水平凹陷110可具有1:5或更高的高度H与深度W的高纵横比。水平凹陷110可具有平行于基板101的表面的高纵横比。
水平凹陷110的内边缘轮廓可具有圆状轮廓。圆状轮廓可由突出阻挡层126L的表面提供。
如图5G所示，可利用衬里阻挡层111和栅极结构112填充水平凹陷110。用于形成衬里阻挡层111和栅极结构112的方法可与图2F和图2G所示基本上相同。
图6A和图6B是用于描述图4所示的垂直存储器装置200的制造方法的另一示例的图。
如图5A所示，可在基板101上形成层叠结构102。层叠结构102可包括介电层103和牺牲层124的交替层叠物。例如，交替层叠物可具有介电层103和牺牲层124交替地层叠的结构。介电层103和牺牲层124中的每一个可由多个层形成。
牺牲层124可包括多孔材料和非多孔材料的组合。例如，牺牲层124可具有包括第一非多孔层124L、多孔层124M和第二非多孔层124U的多层结构。第一非多孔层124L和第二非多孔层124U可以是相同的材料。多孔层124M可以是与第一非多孔层124L和第二非多孔层124U不同的材料。多孔层124M可具有大于第一非多孔层124L和第二非多孔层124U的厚度。第一非多孔层124L和第二非多孔层124U可包括非多孔材料，多孔层124M可包括多孔材料。
第一非多孔层124L和第二非多孔层124U可包括具有低于多孔层124M的氧化速率的材料。
第一非多孔层124L和第二非多孔层124U以及多孔层124M可以是基于氮化物的材料。第一非多孔层124L和第二非多孔层124U可以是非多孔氮化物，多孔层124M可以是多孔氮化物。第一非多孔层124L和第二非多孔层124U中的每一个可直接接触介电层103，多孔层124M可能不接触介电层103。
如图5B所示，可在层叠结构102中形成垂直沟道孔105。
垂直沟道孔105的侧壁可由介电层103和牺牲层124提供。垂直沟道孔105的侧壁的一部分可由第一非多孔层124L和第二非多孔层124U以及多孔层124M提供。换言之，第一非多孔层124L和第二非多孔层124U以及多孔层124M的部分可通过垂直沟道孔105暴露。
随后，如图6A所示，使位于垂直沟道孔105的侧壁上的牺牲层124的垂直暴露表面凹陷为圆状暴露表面124S。牺牲层124可通过湿法蚀刻工艺暴露以形成圆状暴露表面124S。可通过湿法蚀刻工艺蚀刻位于垂直沟道孔105的侧壁上的牺牲层124的暴露表面。因此，残余牺牲层124R可具有圆状暴露表面124S。
可水平蚀刻第一非多孔层124L、多孔层124M和第二非多孔层124U的暴露表面以形成圆状暴露表面124S。在湿法蚀刻工艺期间，第一非多孔层124L和第二非多孔层124U可比多孔层124M更慢蚀刻。因此，在多孔层124M的暴露表面被蚀刻的同时，第一非多孔层124L和第二非多孔层124U的暴露表面可被缓慢蚀刻。
如上所述，可通过湿法蚀刻工艺形成圆状暴露表面124S，并且残余牺牲层124R的边缘轮廓可通过圆状暴露表面124S修改。残余牺牲层124R的边缘轮廓可具有圆状轮廓。
如图6B所示，可形成阻挡层126。可执行氧化物沉积工艺以形成阻挡层126。垂直沟道孔105的侧壁可通过氧化物沉积工艺由阻挡层126覆盖。在一些实施方式中，可执行氧化工艺以形成阻挡层126。
阻挡层126可覆盖垂直沟道孔105的侧壁。阻挡层126可包括覆盖阻挡层126V和突出阻挡层126L。突出阻挡层126L可从覆盖阻挡层126V水平延伸。
突出阻挡层126L可包括界面部分126I以及界面部分126I之间的中间部分126M。界面部分126I可接触介电层103。突出阻挡层126L可包括氮氧化硅。覆盖阻挡层126V可包括氧化硅。在一些实施方式中，突出阻挡层126L和覆盖阻挡层126V可包括氧化硅。
如上所述，可通过湿法蚀刻工艺和突出阻挡层126L修改残余牺牲层124R的边缘轮廓。残余牺牲层124R的边缘轮廓可具有圆状轮廓。
残余牺牲层124R的边缘可具有圆状轮廓。残余牺牲层124R的边缘可具有由突出阻挡层126L覆盖的正轮廓。突出阻挡层126L的表面可具有圆状轮廓，并且突出阻挡层126L的圆形表面可接触牺牲层124的边缘。
随后，可执行图5E至图5G所示的一系列工艺。
尽管在实施方式中描述了牺牲层104和124是多孔材料和非多孔材料的组合，但在一些实施方式中，牺牲层104和124可由调节了硅原子含量和氮原子含量的氮化硅形成。例如，可应用富硅氮化硅和富氮氮化硅的层叠物以具有氧化速率差异和湿法蚀刻速率差异。富硅氮化硅可具有高于富氮氮化硅的氧化速率。另外，富硅氮化硅可具有高于富氮氮化硅的湿法蚀刻速率。
尽管在实施方式中描述了执行氧化工艺以形成阻挡层106，但在一些实施方式中，可通过含硅材料的沉积工艺和氧化工艺来形成阻挡层106。例如，在形成垂直沟道孔105之后，可在垂直沟道孔105上沉积硅层，随后可执行氧化工艺以将硅层转换为氧化硅。在这种转换氧化硅的工艺中，牺牲层104的边缘可选择性地氧化，并且可形成突出阻挡层106L。
根据实施方式，栅极结构的边缘轮廓可按照负方式形成，从而增强栅极结构的边缘侧电场并改进擦除特性和编程特性。
根据实施方式，栅极结构的边缘轮廓可按照正方式形成，从而改进扰动和Z干扰。
尽管关于特定实施方式描述了本发明实施方式，但应该注意的是，实施方式用于描述而非限制本发明的实施方式。此外，应该注意的是，在不脱离以下权利要求所限定的本公开的范围的情况下，本领域技术人员可通过替换、改变和修改来以各种方式实现本发明的实施方式。
相关申请的交叉引用
本申请要求2019年6月10日提交的韩国专利申请No.10-2019-0068038的优先权，其整体通过引用并入本文。

Claims (33)

1.一种制造存储器装置的方法，该方法包括以下步骤：
在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物，各个所述牺牲层是多孔材料和非多孔材料的组合；
形成穿透所述交替层叠物的垂直沟道孔；
通过氧化工艺将位于所述垂直沟道孔的侧壁上的所述牺牲层的暴露表面转换为阻挡层；
在所述垂直沟道孔中形成接触所述阻挡层的垂直沟道结构；以及
利用导电层替换所述牺牲层的未转换部分，
其中，各个所述导电层包括接触各个所述阻挡层的圆状边缘，并且
其中，各个所述牺牲层包括接触所述介电层的多个多孔层以及介于多个所述多孔层之间的非多孔层。
2.根据权利要求1所述的方法，其中，所述阻挡层具有接触所述导电层的所述圆状边缘的圆形表面。
3.根据权利要求2所述的方法，其中，所述阻挡层的所述圆形表面具有覆盖所述导电层的所述圆状边缘的负轮廓。
4.根据权利要求1所述的方法，其中，所述多孔层包括具有高于所述非多孔层的氧化速率的材料。
5.根据权利要求1所述的方法，其中，所述非多孔层包括非多孔氮化物，并且所述多孔层包括多孔氮化物。
6.根据权利要求1所述的方法，其中，所述多孔层形成为具有与所述非多孔层的厚度不同的厚度。
7.根据权利要求1所述的方法，其中，所述氧化工艺包括热氧化工艺、自由基氧化工艺、等离子体氧化工艺和原位水汽生成ISSG氧化工艺中的至少一个。
8.根据权利要求1所述的方法，其中，形成所述垂直沟道结构的步骤包括以下步骤：
在所述阻挡层上形成电荷存储层；
在所述电荷存储层上形成隧道介电层；以及
在所述隧道介电层上形成沟道层。
9.一种制造存储器装置的方法，该方法包括以下步骤：
在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物，各个所述牺牲层是多孔材料和非多孔材料的组合；
形成穿透所述交替层叠物的垂直沟道孔；
通过氧化工艺将位于所述垂直沟道孔的侧壁上的所述牺牲层的暴露表面转换为阻挡层；
在所述垂直沟道孔中形成接触所述阻挡层的垂直沟道结构；以及
利用导电层替换所述牺牲层的未转换部分，
其中，各个所述导电层包括接触各个所述阻挡层的圆状边缘，并且
其中，各个所述牺牲层包括接触所述介电层的多个非多孔层以及介于多个所述非多孔层之间的多孔层。
10.根据权利要求9所述的方法，其中，所述阻挡层具有接触所述导电层的所述圆状边缘的圆形表面。
11.根据权利要求10所述的方法，其中，所述阻挡层的所述圆形表面具有延伸到所述导电层的所述圆状边缘中的正轮廓。
12.根据权利要求9所述的方法，其中，所述多孔层包括具有高于所述非多孔层的氧化速率的材料。
13.根据权利要求9所述的方法，其中，所述非多孔层包括非多孔氮化物，并且所述多孔层包括多孔氮化物。
14.根据权利要求9所述的方法，其中，所述非多孔层形成为具有与所述多孔层的厚度不同的厚度。
15.根据权利要求9所述的方法，其中，所述氧化工艺包括热氧化工艺、自由基氧化工艺、等离子体氧化工艺和原位水汽生成ISSG氧化工艺中的至少一个。
16.一种制造存储器装置的方法，该方法包括以下步骤：
在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物，各个所述牺牲层是多孔材料和非多孔材料的组合；
形成穿透所述交替层叠物的垂直沟道孔；
使位于所述垂直沟道孔的侧壁上的所述牺牲层的垂直暴露表面凹陷为圆形暴露表面；
形成覆盖所述牺牲层的所述圆形暴露表面的阻挡层；
在所述垂直沟道孔中形成接触所述阻挡层的垂直沟道结构；以及
利用导电层替换所述牺牲层，
其中，各个所述导电层包括接触各个所述阻挡层的圆状边缘，并且
其中，各个所述牺牲层包括接触所述介电层的多个多孔层以及介于多个所述多孔层之间的非多孔层。
17.根据权利要求16所述的方法，其中，所述阻挡层的表面具有覆盖所述导电层的所述圆状边缘的负轮廓。
18.根据权利要求17所述的方法，其中，所述多孔层包括具有高于所述非多孔层的湿法蚀刻速率的材料。
19.根据权利要求17所述的方法，其中，所述非多孔层包括非多孔氮化物，并且所述多孔层包括多孔氮化物。
20.根据权利要求17所述的方法，其中，所述多孔层形成为具有与所述非多孔层的厚度不同的厚度。
21.根据权利要求17所述的方法，其中，使位于所述垂直沟道孔的侧壁上的所述牺牲层的所述垂直暴露表面凹陷为所述圆形暴露表面的步骤是通过湿法蚀刻工艺来执行的。
22.根据权利要求17所述的方法，其中，形成所述垂直沟道结构的步骤包括以下步骤：
在所述阻挡层上形成电荷存储层；
在所述电荷存储层上形成隧道介电层；以及
在所述隧道介电层上形成沟道层。
23.一种制造存储器装置的方法，该方法包括以下步骤：
在基板上方形成多个介电层和多个牺牲层交替地层叠的交替层叠物，各个所述牺牲层是多孔材料和非多孔材料的组合；
形成穿透所述交替层叠物的垂直沟道孔；
使位于所述垂直沟道孔的侧壁上的所述牺牲层的垂直暴露表面凹陷为圆形暴露表面；
形成覆盖所述牺牲层的所述圆形暴露表面的阻挡层；
在所述垂直沟道孔中形成接触所述阻挡层的垂直沟道结构；以及
利用导电层替换所述牺牲层，
其中，各个所述导电层包括接触各个所述阻挡层的圆状边缘，并且
其中，各个所述牺牲层包括接触所述介电层的多个非多孔层以及介于多个所述非多孔层之间的多孔层。
24.根据权利要求23所述的方法，其中，所述阻挡层的表面具有延伸到所述导电层的所述圆状边缘中的正轮廓。
25.根据权利要求23所述的方法，其中，所述多孔层包括具有高于所述非多孔层的湿法蚀刻速率的材料。
26.根据权利要求23所述的方法，其中，所述非多孔层包括非多孔氮化物，并且所述多孔层包括多孔氮化物。
27.根据权利要求23所述的方法，其中，所述非多孔层形成为具有与所述多孔层的厚度不同的厚度。
28.一种存储器装置，该存储器装置包括：
位于基板上方的多个导电层和多个介电层的交替层叠物；
穿透所述交替层叠物的垂直沟道结构；
围绕所述垂直沟道结构的外壁的覆盖阻挡层；以及
从所述覆盖阻挡层延伸并接触所述导电层的边缘的突出阻挡层，
其中，各个所述导电层包括接触所述突出阻挡层的圆状边缘，
其中，所述突出阻挡层接触所述介电层，并且包括具有尖头形状的多个界面部分以及介于多个所述界面部分之间的中间部分，
其中，各个所述界面部分包括多孔氮化物的氧化物，并且
其中，所述中间部分包括非多孔氮化物的氧化物。
29.根据权利要求28所述的存储器装置，其中，所述突出阻挡层具有接触所述导电层的所述圆状边缘的圆形凹陷表面。
30.根据权利要求28所述的存储器装置，其中，所述覆盖阻挡层和所述突出阻挡层中的每一个包括氧化硅。
31.根据权利要求28所述的存储器装置，其中，所述覆盖阻挡层包括氧化硅，并且所述突出阻挡层包括氮氧化硅。
32.一种存储器装置，该存储器装置包括：
位于基板上方的多个导电层和多个介电层的交替层叠物；
穿透所述交替层叠物的垂直沟道结构；
围绕所述垂直沟道结构的外壁的覆盖阻挡层；以及
从所述覆盖阻挡层延伸并接触所述导电层的边缘的突出阻挡层，
其中，各个所述导电层包括接触所述突出阻挡层的圆状边缘，
其中，所述突出阻挡层包括接触所述介电层的多个界面部分以及介于多个所述界面部分之间的中间部分，
其中，各个所述界面部分包括非多孔氮化物的氧化物，并且
其中，所述中间部分包括多孔氮化物的氧化物。
33.根据权利要求32所述的存储器装置，其中，所述突出阻挡层具有圆形突出表面。
CN201911355131.0A 2019-06-10 2019-12-25 存储器装置以及制造该存储器装置的方法 Active CN112071845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0068038 2019-06-10
KR1020190068038A KR20200141257A (ko) 2019-06-10 2019-06-10 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN112071845A CN112071845A (zh) 2020-12-11
CN112071845B true CN112071845B (zh) 2024-02-13

Family

ID=73650794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911355131.0A Active CN112071845B (zh) 2019-06-10 2019-12-25 存储器装置以及制造该存储器装置的方法

Country Status (3)

Country Link
US (3) US11217602B2 (zh)
KR (1) KR20200141257A (zh)
CN (1) CN112071845B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022040975A (ja) * 2020-08-31 2022-03-11 キオクシア株式会社 半導体装置およびその製造方法
CN112820735B (zh) * 2021-01-28 2023-06-16 长江存储科技有限责任公司 三维存储器及其制作方法
TW202236420A (zh) * 2021-02-17 2022-09-16 美商應用材料股份有限公司 依序電漿及熱處理
US11968834B2 (en) * 2021-03-04 2024-04-23 Sandisk Technologies Llc Three-dimensional memory device including discrete charge storage elements with laterally-protruding profiles and methods of making thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263065A (zh) * 2010-05-24 2011-11-30 三星电子株式会社 非易失性存储器件及制造方法与包括其的存储模块和系统
JP2011249803A (ja) * 2010-05-24 2011-12-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム
CN104541370A (zh) * 2012-07-09 2015-04-22 桑迪士克科技股份有限公司 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
CN105470260A (zh) * 2015-12-03 2016-04-06 中国科学院微电子研究所 三维半导体器件及其制造方法
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
CN109155313A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 用于形成三维存储器器件中的结构增强型半导体插塞的方法
TWI647822B (zh) * 2018-01-09 2019-01-11 旺宏電子股份有限公司 三維非揮發性記憶體及其製造方法
CN109216365A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102031182B1 (ko) * 2011-11-29 2019-10-14 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9515085B2 (en) * 2014-09-26 2016-12-06 Sandisk Technologies Llc Vertical memory device with bit line air gap
US20170018563A1 (en) 2015-07-13 2017-01-19 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
KR102437416B1 (ko) * 2015-08-28 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치
US9859298B1 (en) 2016-06-23 2018-01-02 Sandisk Technologies Llc Amorphous silicon layer in memory device which reduces neighboring word line interference
JP2018137388A (ja) * 2017-02-23 2018-08-30 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US9960180B1 (en) 2017-03-27 2018-05-01 Sandisk Technologies Llc Three-dimensional memory device with partially discrete charge storage regions and method of making thereof
KR102547663B1 (ko) * 2018-11-22 2023-06-27 에스케이하이닉스 주식회사 반도체 장치의 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263065A (zh) * 2010-05-24 2011-11-30 三星电子株式会社 非易失性存储器件及制造方法与包括其的存储模块和系统
JP2011249803A (ja) * 2010-05-24 2011-12-08 Samsung Electronics Co Ltd 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム
CN104541370A (zh) * 2012-07-09 2015-04-22 桑迪士克科技股份有限公司 三维nand 装置和电荷捕获层分开以及在nand 装置中浮动栅极形成的方法
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
CN105470260A (zh) * 2015-12-03 2016-04-06 中国科学院微电子研究所 三维半导体器件及其制造方法
CN109216365A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件
TWI647822B (zh) * 2018-01-09 2019-01-11 旺宏電子股份有限公司 三維非揮發性記憶體及其製造方法
CN109155313A (zh) * 2018-08-16 2019-01-04 长江存储科技有限责任公司 用于形成三维存储器器件中的结构增强型半导体插塞的方法

Also Published As

Publication number Publication date
US11729979B2 (en) 2023-08-15
US20200388631A1 (en) 2020-12-10
KR20200141257A (ko) 2020-12-18
US20220085069A1 (en) 2022-03-17
US11217602B2 (en) 2022-01-04
CN112071845A (zh) 2020-12-11
US20230337430A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
CN112071845B (zh) 存储器装置以及制造该存储器装置的方法
US11244956B2 (en) Vertical semiconductor device and method for fabricating the vertical semiconductor device
US11521987B2 (en) Vertical memory devices
US8643098B2 (en) Method for fabricating semiconductor device with side contact
US20140054674A1 (en) Nonvolatile memory device and method for fabricating the same
CN110797345A (zh) 垂直存储器件
CN110323139B (zh) 用于形成图案的方法和使用该方法制造半导体器件的方法
CN110718501B (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
KR20210067352A (ko) 수직형 반도체 장치 및 그 제조 방법
US8742548B2 (en) Semiconductor device with one-side contact and fabrication method thereof
US11411024B2 (en) Vertical type semiconductor devices and methods of manufacturing the same
US11393839B2 (en) Semiconductor device and method for fabricating the semiconductor device
US11393841B2 (en) Vertical memory devices with reduced gate electrode coupling and methods of manufacturing the same
KR20210002137A (ko) 수직형 메모리 장치
KR20200141150A (ko) 수직형 메모리 장치
US11716839B2 (en) Semiconductor devices
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
KR20220073231A (ko) 반도체 장치
KR20200101717A (ko) 반도체장치 및 그 제조 방법
CN113871393A (zh) 三维存储器的制作方法
KR20240057585A (ko) 반도체 장치
KR20240082575A (ko) 반도체 장치
CN112635482A (zh) 非易失性存储器装置及其制造方法
CN114843280A (zh) 存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant