CN112635482A - 非易失性存储器装置及其制造方法 - Google Patents
非易失性存储器装置及其制造方法 Download PDFInfo
- Publication number
- CN112635482A CN112635482A CN202010376973.0A CN202010376973A CN112635482A CN 112635482 A CN112635482 A CN 112635482A CN 202010376973 A CN202010376973 A CN 202010376973A CN 112635482 A CN112635482 A CN 112635482A
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- slit
- forming
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000007789 sealing Methods 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- -1 tungsten nitride Chemical class 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 214
- 239000011229 interlayer Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 101000878595 Arabidopsis thaliana Squalene synthase 1 Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
非易失性存储器装置及其制造方法。非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源极衬垫电连接。
Description
技术领域
各个实施方式总体上可以涉及一种非易失性存储器装置及其制造方法，更具体地，涉及一种可以能够减少由源极线结构的桥接物引起的泄漏电流的非易失性存储器装置及制造该非易失性存储器装置的方法。
背景技术
尽管仍需要处理大量数据，但电子产品及其体积一直在逐渐减小。因此，可能需要增加半导体存储器装置的集成度以将半导体存储器装置应用于电子产品。为了提高半导体存储器装置的集成度，可以提出具有垂直晶体管结构代替平面晶体管结构的三维非易失性存储器装置。
因此，可以需要提供具有高集成度和良好电特性的三维存储器装置。
发明内容
在本公开的实施方式中，非易失性存储器装置可以包括半导体基板、层叠结构和源极结构。层叠结构可以形成在半导体基板上。源极结构可以形成在被配置为划分层叠结构的狭缝中。源极结构可以包括密封层、源极衬垫、间隙填充层和源极接触图案。密封层可以形成在狭缝的内壁上。源极衬垫可以形成在密封层的表面和狭缝的底表面上。间隙填充层可以形成在狭缝中。源极接触图案可以形成在狭缝中的间隙填充层上。源极接触图案可以与源极衬垫电连接。
在本公开的实施方式中，根据制造非易失性存储器装置的方法，可以在具有源极线区域的半导体基板上形成层叠结构。可以穿过层叠结构形成狭缝。可以在狭缝的内壁上形成密封层。可以在狭缝的底表面和密封层上形成包括导电层的源极衬垫，以使源极线区域与源极衬垫接触。可以在狭缝中形成间隙填充层。可以在狭缝中的间隙填充层上形成源极接触图案。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的主题的以上和其它方面、特征和优点，在附图中：
图1是例示根据各种实施方式的非易失性存储器装置的存储器串的电路图；
图2是例示根据实施方式的非易失性存储器装置的立体图；
图3、图4、图5、图6、图7和图8是例示根据实施方式的制造非易失性存储器装置的方法的截面图；以及
图9是例示根据实施方式的制造非易失性存储器装置的方法的截面图。
具体实施方式
将参照附图描述各种实施方式。附图是各种实施方式(和中间结构)的示意图。这样，例如由于制造技术和/或公差导致的示例的构造和形状的变化是可以预期的。因此，所描述的实施方式不应被解释为限于本文所示的特定构造和形状，而是可以包括不脱离所附权利要求书所限定的本公开的精神和范围的构造和形状的偏差。
本文参考理想实施方式的截面和/或平面示例描述实施方式。然而，这些实施方式不应被解释为限制构思。尽管将示出和描述一些实施方式，但是本领域普通技术人员将理解，可以在不脱离本公开的原理和精神的情况下对这些实施方式进行改变。
图1是例示根据各种实施方式的非易失性存储器装置的存储器串的电路图。
参照图1，各种实施方式的非易失性存储器装置可以包括存储器单元阵列10。存储器单元阵列10可以包括多个存储器串SR。
每个存储器串SR可以包括彼此串联连接的源极选择晶体管SST、多个存储器单元晶体管MC1至MCn和漏极选择晶体管DST。例如，图1示出了一个源极选择晶体管SST和一个漏极选择晶体管DST。另选地，存储器串SR可以包括彼此串联连接的多个源极选择晶体管以及彼此串联连接的多个漏极选择晶体管。
存储器串SR可以沿着行方向x和列方向y以矩阵形状布置，以形成存储器单元阵列10。在相同列上的存储器串SR可以连接到相同的位线。相同行上的存储器串SR可以共同连接到相同行上的栅极线SSL、WL1-WLn和DSL。
一个存储器串SR中的源极选择晶体管SST、存储器单元晶体管MC1～MCn和漏极选择晶体管DST可以共同地共享一个沟道层。存储器串SR可以布置在位线BL1～BL5与源极线SL之间。栅极线SSL、WL1-WLn和DSL可以层叠在位线BL1-BL5和源极线SL之间。栅极线SSL、WL1-WLn和DSL可以彼此电隔离。
源极选择线SSL可以用作源极选择晶体管SST的栅电极。字线WL1-WLn可以用作存储器单元晶体管MC1-MCn的栅电极。漏极选择线DSL可以用作漏极选择晶体管DST的栅电极。字线WL1～WLn可以彼此平行地层叠。源极选择线SSL可以位于字线WL1～WLn下方。漏极选择线DSL可以布置在字线WL1～WLn上方。
位线BL1至BL5中的每条可以连接至在相应列方向上布置的存储器串SR的漏极选择晶体管DST。例如，共同连接到一条漏极选择线DSL的存储器串SR可以与不同的位线BL1～BL5连接。因此，当可以选择一条漏极选择线DSL并且可以选择位线BL1～BL5中的任意一条时，可以选择存储器串SR中的任意一个串。
源极线SL可以电连接到公共源极线CSL。源极线SL可以向存储器串SR传输施加到公共源极线CSL的驱动电压。可以根据源极选择线SSL的电压电平来选择性地向存储器串SR传输驱动电压。
图2是例示根据各种实施方式的非易失性存储器装置的立体图。
参照图2，各种实施方式的非易失性存储器装置可以包括层叠结构SGS、源极结构SS和单元插塞PL。
半导体基板100可以包括硅基板。半导体基板100可以包括诸如杂质区域之类的源极层110。
层叠结构SGS可以包括多条栅极线SSL、WL1-WL4和DSL以及插置于栅极线SSL、WL1-WL4和DSL之间的绝缘层125。栅极绝缘层115可以插置于半导体基板100和层叠结构SGS之间。绝缘夹层130可以形成在层叠结构SGS上。栅极绝缘层115和绝缘夹层130可以包括氧化硅层。绝缘夹层130可以具有大于栅极绝缘层115和绝缘层125的厚度的厚度。
与半导体基板100相邻的栅极线SSL可以对应于作为源极选择晶体管SST的栅极的源极选择线。与绝缘夹层130相邻的栅极线DSL可以对应于作为漏极选择晶体管DST的栅极的漏极选择线。源极选择线SSL和漏极选择线DSL之间的栅极线WL1-WL4可以对应于作为存储器单元晶体管MC1-MC4的栅极的字线。
源极结构SS可以被配置为将层叠结构SGS划分成均匀的尺寸。例如，尽管在附图中未示出，但是层叠结构SGS可以被源极结构SS划分为块。源极结构SS可以包括穿过绝缘夹层130和层叠结构SGS形成的狭缝152。层叠结构SGS的栅极线SSL、WL1-WL4和DSL和源极层110可以通过狭缝152暴露出来。
源极结构SS可以包括形成在狭缝152的内壁上的密封层158。密封层158可以包括氧化硅层。密封层158可以阻挡被开口的栅极线SSL、WL1-WL4和DSL。然而，因为密封层158可以形成在狭缝152的内壁上，所以可以暴露出源极层110。
源极结构SS可以进一步包括形成在密封层158的表面和狭缝152的底表面上的源极衬垫(liner)160。源极衬垫160可以包括诸如金属氮化物层之类的导电层。例如，源极衬垫160可以包括氮化钛层、氮化钨层等。源极衬垫160可以具有根据狭缝152的宽度的设置厚度。例如，源极衬垫160的厚度可以是狭缝152的一半宽度的约1％到约30％。源极衬垫160的厚度可以是约
到约
因为源极衬垫160可以形成在密封层158的表面和狭缝152的底表面上，所以源极衬垫160可以与源极层110直接接触。
源极结构SS可以进一步包括间隙填充层162和源极接触图案165。间隙填充层162和源极接触图案165可以形成在狭缝152中。间隙填充层162可以包括掺杂硅层的氧化硅层。例如，间隙填充层162可以形成在狭缝152的下部区域中。源极接触图案165可以形成在间隙填充层162上以填充狭缝152。源极接触图案165可以与源极衬垫160电接触。公共源极线可以形成在源极接触图案165上。因此，施加到公共源极线的源极电压可以通过源极接触图案165和源极衬垫160向源极层110传送。源极衬垫160可以起到传送源极电压的作用，并且用作用于防止密封层158损坏的保护层。因此，由于源极衬垫160可能不会产生在狭缝152的侧壁上的栅极线SSL、WL1-WL4和DSL与源极接触图案165之间的桥接物。
单元插塞PL可以以单元串为单位形成在由块限定的层叠结构SGS中。单元插塞PL可以包括穿过绝缘夹层130和层叠结构SGS形成的孔H。孔H可以在可以布置位线的区域中以均匀间隙彼此间隔开地布置。单元插塞PL可以包括在孔H的内壁上的存储器层135、沟道层140、连接层142、芯绝缘层146和覆盖图案150。
存储器层135可以形成在孔H的内壁上。存储器层135可以包括顺序层叠的阻挡绝缘层131、数据储存层132和隧道绝缘层133。阻挡绝缘层131和隧道绝缘层133可以包括氧化硅层。数据储存层132可以包括诸如氮化硅层、硅层、相变层、纳米点、包括金属氧化物层的可变电阻层之类的电荷捕获层。存储器层135可以形成在孔H中。
沟道层140可以形成在存储器层135的表面上。沟道层140可以包括掺杂有导电杂质的多晶硅层。
连接层142可以位于孔H的底表面上。连接层142可以包括从源极层110外延生长的导电层。连接层142可以具有被配置为与源极层110接触的下表面和被配置为与沟道层140接触的侧壁。因此，源极层110和沟道层140可以通过连接层142彼此电连接。
芯绝缘层146和覆盖图案150可以形成在孔H中。例如，芯绝缘层146可以形成在孔H的大部分中。覆盖图案150可以形成在孔H中的芯绝缘层146上。覆盖图案150可以包括掺杂有杂质的多晶硅层。覆盖图案150可以连接到沟道层140。覆盖图案150可以作为漏极选择晶体管DST的漏极区域操作。
尽管在附图中未示出，但是位线可以形成在覆盖图案150上。位线可以在基本垂直于栅极线SSL、WL1-WL4和DSL的方向(y方向)上延伸。
图3至图8是例示根据各种实施方式的制造非易失性存储器装置的方法的截面图。图3示出了包括单元插塞的层叠结构。
参照图3，可以在半导体基板100上形成源极层110。源极层110可以对应于半导体基板100中的杂质区域。可以通过将n型杂质注入半导体基板100中并激活来形成源极层110。源极层110可以对应于图1中的源极线SL。
栅极绝缘层115可以形成在具有源极层110的半导体基板100上。
层叠结构SGS和绝缘夹层130可以形成在栅极绝缘层115上。层叠结构SGS可以由第一层120a～120f和第二层125交替形成。
在各个实施方式中，第一层120a～120f可以是蚀刻选择性与第二层125的蚀刻选择性不同的牺牲层。例如，当第二层125可以包括氧化硅层时，第一层120a～120f可以包括氮化硅层。
在各个实施方式中，第一层120a～120f可以包括作为栅极线的导电层。
可以在绝缘夹层130和层叠结构SGS中形成多个单元插塞PL。具体地，可以穿过绝缘夹层130和层叠结构SGS来形成孔H，以部分地暴露出源极层110。
可以在孔H的内壁上形成存储器层135。可以通过在孔H的内壁上形成阻挡绝缘层131，在阻挡绝缘层131上形成数据储存层132，以及在数据储存层132上形成隧道绝缘层133来形成存储器层135。存储器层135可以被平坦化，直到可以暴露出绝缘夹层130的上表面，使得存储器层135可以存在于孔H中。
可以在存储器层135上形成沟道层140。可以在孔H的可以形成绝缘夹层130和存储器层135的表面上形成沟道层140。沟道层140可以包括具有导电杂质的掺杂多晶硅层。沟道层140可以被平坦化，直到可以暴露出绝缘夹层130的上表面，使得沟道层140可以存在于孔H中。
可以蚀刻在孔H的下部区域中的沟道层140和存储器层135以在孔H的底表面上形成被配置为暴露出源极层110的开口。沟道层140和存储器层135以及源极层110可以通过开口部分地暴露。暴露出的源极层110可以外延生长以在开口中形成包括外延硅层的连接层142。因此，连接层142可以被配置为将源极层110与沟道层140连接。
芯绝缘层146可以形成在其中可以形成连接层142的孔H中。芯绝缘层146可以包括具有良好间隙填充特性的全氢聚硅氮烷基无机旋涂式电介质(PSZ-SOD)。芯绝缘层146可以被平坦化以将芯绝缘层146位于孔H中。
可以蚀刻芯绝缘层146以提供厚度小于孔H的高度的芯绝缘层146。因此，可以在芯绝缘层146中形成第一凹陷部。可以在第一凹陷部中形成导电层。导电层可以包括掺杂有导电杂质的多晶硅层。第一凹陷部中的导电层可以被平坦化以形成覆盖图案150。在实施方式中，覆盖图案150可以包括导电材料。
参照图4，可以穿过绝缘夹层130和层叠结构SGS形成狭缝152。狭缝152可以对应于被配置为将存储器单元阵列10划分为块的区域。狭缝152的深度和宽度可以大于用于限定单元插塞PL的孔H的深度和宽度。绝缘夹层130和层叠结构SGS可以通过狭缝152的侧壁暴露出来。
在各种实施方式中，当第一层120a至120f可以包括牺牲层时，可以在形成狭缝152之后重新布置栅极线155a至155f。
例如，当第一层120a～120f可以包括诸如氮化硅层之类的牺牲层时，可以通过狭缝152的侧壁选择性地去除第一层120a～120f。可以在通过去除第一层120a～120f产生的空间中形成导电层以重新布置存储器串的栅极线155a至155f。
参照图5，可以在狭缝152的内壁上形成密封层158，以阻挡通过狭缝152暴露出来的层叠结构SGS。密封层158可以起到使层叠结构SGS的栅极线155a～155f与之后形成的源极接触线绝缘的作用。密封层158可以包括氧化硅层。密封层158可以被平坦化，直到可以暴露出绝缘夹层130的上表面。可以蚀刻密封层158，直到可以暴露出狭缝152的底表面(即，源极层110)。因此，狭缝152的侧壁可以被密封层158阻挡。相比之下，可以暴露出狭缝152的底表面上的源极层110。
参照图6，可以在密封层158的表面和狭缝152的底表面上形成源极衬垫160。源极衬垫160可以包括导电层。例如，源极衬垫160可以包括金属氮化物层。源极衬垫160可以通过原子层沉积(ALD)工艺、等离子体增强ALD(PEALD)工艺等形成。源极衬垫160可以被平坦化直到可以暴露出绝缘夹层130的上表面。因此，源极衬垫160可以与源极层110直接接触。
参照图7，可以在源极衬垫160上形成间隙填充层162，以用间隙填充层162填充狭缝152。间隙填充层162可以包括氧化硅层。间隙填充层162可以包括与芯绝缘层146的绝缘材料基本相同的绝缘材料。间隙填充层162可以被平坦化，直到可以暴露出绝缘夹层130的上表面。可以蚀刻间隙填充层162，以在狭缝152中提供厚度小于狭缝152的高度的间隙填充层162。因此，可以在间隙填充层162中形成第二凹陷部RS。可以通过第二凹陷部RS暴露出狭缝152的两个侧壁上的源极衬垫160。
参照图8，可以在第二凹陷部RS中形成源极接触图案165以形成源极结构SS1。可以通过形成导电层并且通过使导电层平坦化来形成源极接触图案165。源极接触图案165的导电层可以包括具有良好间隙填充特性和良好导电性的钨层。可以使用诸如WF6气体之类的源极气体来形成钨层。可以通过化学机械抛光(CMP)工艺来平坦化导电层。
在各种实施方式中，源极衬垫160和源极接触图案165的导电层可以分开被平坦化。另选地，在平坦化源极接触图案165的导电层期间，可以同时平坦化源极衬垫160和密封层158。
然后，可以在源极接触图案165上形成公共源极线CSL。
在各种实施方式中，当可以在狭缝152中形成多晶硅插塞时，可以在多晶硅插塞和源极接触图案之间的接触部分处形成硅化物层，以用于欧姆接触。
在形成硅化物层中被去除的多晶硅插塞的相对较大的部分(例如，多晶硅插塞的薄部分)中可能产生空隙。空隙可以用作在形成源极接触图案165的诸如钨层之类的金属层中可以将WF6气体引入密封层158中的通道。通过空隙到达密封层158的WF6气体可以与密封层158中的氢离子反应以产生HF副产物。HF副产物可以去除密封层158中的氧化硅以引起密封层158的损失。结果，密封层158的损失部分中的钨层可以用作层叠结构SGS的栅极线155a～155f与源极接触图案165之间的桥接物，以产生漏电流。
然而，根据各种实施方式，可以在密封层158上形成源极衬垫160，并且代替多晶硅插塞的间隙填充层162可以插置于密封层158和源极衬垫160之间。因此，可能不会生成硅化物层以防止生成空隙。结果，不会在密封层158中产生桥接物。具体地，因为源极衬垫160中的金属氮化物不会与用于形成源接触图案165的源极气体反应，所以源极气体不会扩散到密封层158中。
图9是例示根据各种实施方式的制造非易失性存储器装置的方法的截面图。各种实施方式的方法可以包括与参照图3至图8示出的工艺基本相同的工艺。因此，可以例示在形成源极衬垫160之后的工艺。
参照图9，可以在源极衬垫160上形成作为间隙填充层的多晶硅层163，以用多晶硅层163填充狭缝152。可以平坦化多晶硅层162，直到可以暴露出绝缘夹层130的上表面以在狭缝152中形成导电间隙填充层162。可以蚀刻导电间隙填充层162以形成第二凹陷部。可以在第二凹陷部中形成钨层以形成源极接触图案165。
在各种实施方式中，当可以在狭缝152中形成导电间隙填充层163时，可以在导电间隙填充层163和源极接触图案165之间形成硅化物层167。此外，在形成硅化物层时，在导电间隙填充层163的薄弱部分可以产生空隙。然而，因为包括金属氮化物的源极衬垫160不会参与硅化物反应，所以在源极衬垫160中不会产生空隙。结果，不会在密封层158以及源极衬垫160中产生空隙，以由源极衬垫160阻挡源极气体的扩散。因此，在密封层中不会产生桥接物。
根据各种实施方式，可以在狭缝中的密封层上形成包括金属氮化物的源极衬垫。因此，可以在形成源极接触图案期间保护密封层，以防止产生桥接物。结果，源极接触图案和源极线区域可以彼此电连接。
上述实施方式旨在例示而不是限制本公开。可以有各种替代方案和等同方案。实施方式不限于本文描述的实施方式。实施方式也不限于任何特定类型的半导体装置。鉴于本公开，其它的增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。
相关申请的交叉引用
本申请要求于2019年10月8日向韩国知识产权局提交的韩国申请No.10-2019-0124650的优先权，其全部内容通过引用合并于此。
Claims (21)
1.一种非易失性存储器装置，该非易失性存储器装置包括：
半导体基板；
层叠结构，所述层叠结构形成于所述半导体基板上；以及
狭缝，所述狭缝被配置为划分所述层叠结构；
源极结构，所述源极结构形成于所述狭缝中，
其中，所述源极结构包括：
密封层，所述密封层形成在所述狭缝的内侧壁上；
源极衬垫，所述源极衬垫形成在所述密封层的表面和所述狭缝的底表面上，所述源极衬垫包括导电层；
间隙填充层，所述间隙填充层形成于所述狭缝中；以及
源极接触图案，所述源极接触图案形成于所述狭缝中的所述间隙填充层上并与所述源极衬垫电连接。
2.根据权利要求1所述的非易失性存储器装置，其中，所述狭缝将所述层叠结构划分为均匀的尺寸。
3.根据权利要求1所述的非易失性存储器装置，其中，所述半导体基板包括导电的源极线区域，并且所述源极线区域通过所述狭缝暴露出来。
4.根据权利要求3所述的非易失性存储器装置，其中，所述源极衬垫与所述源极线区域相接触。
5.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫包括金属氮化物层，所述金属氮化物层包括氮化钛层和氮化钨层中的至少一种。
6.根据权利要求1所述的非易失性存储器装置，其中，所述源极衬垫的厚度为所述狭缝的一半宽度的1％至30％。
7.根据权利要求1所述的非易失性存储器装置，其中，所述间隙填充层包括绝缘层和多晶硅层中的一种。
8.根据权利要求1所述的非易失性存储器装置，其中，所述源极接触图案包括金属层。
9.根据权利要求8所述的非易失性存储器装置，其中，所述源极接触图案具有被配置为与所述源极衬垫相接触的侧壁。
10.根据权利要求1所述的非易失性存储器装置，其中，所述层叠结构包括交替层叠的绝缘层和栅极线。
11.根据权利要求1所述的非易失性存储器装置，该非易失性存储器装置还包括布置在所述层叠结构中的多个单元插塞。
12.根据权利要求11所述的非易失性存储器装置，其中，所述多个单元插塞中的每一个包括：
存储器层，所述存储器层形成于穿过所述层叠结构形成的孔的侧壁上；
沟道层，所述沟道层形成于所述存储器层上；
芯绝缘层，所述芯绝缘层形成于所述孔中；以及
覆盖图案，所述覆盖图案包括导电材料并且形成于所述孔中的所述芯绝缘层上并与所述沟道层相接触。
13.一种制造非易失性存储器装置的方法，该方法包括以下步骤：
在具有源极线区域的半导体基板上形成层叠结构；
穿过所述层叠结构而形成狭缝；
在所述狭缝的内壁上形成密封层；
在所述密封层的表面和所述狭缝的底表面上形成包括导电层的源极衬垫，以使所述源极线区域与所述源极衬垫接触；
在所述狭缝中形成间隙填充层；以及
在所述狭缝中的所述间隙填充层上形成源极接触图案。
14.根据权利要求13所述的方法，其中，形成所述密封层的步骤包括以下步骤：
在所述狭缝的表面上形成绝缘层；以及
蚀刻所述密封层以暴露出所述狭缝的所述底表面上的所述源极线区域。
15.根据权利要求13所述的方法，其中，形成所述源极衬垫的步骤包括：在所述密封层的所述表面和所述狭缝的所述底表面上形成金属氮化物层。
16.根据权利要求15所述的方法，其中，通过原子层沉积ALD工艺来形成所述源极衬垫。
17.根据权利要求13所述的方法，其中，形成所述间隙填充层的步骤包括以下步骤：
在所述狭缝中形成所述间隙填充层；
使所述间隙填充层平坦化以在所述狭缝中形成所述间隙填充层；以及
蚀刻所述间隙填充层，直到所述间隙填充层的厚度低于所述狭缝的高度，以在所述间隙填充层中形成凹陷部，
其中，所述狭缝的所述内壁上的所述源极衬垫通过所述凹陷部暴露出来。
18.根据权利要求17所述的方法，其中，所述间隙填充层包括绝缘层和多晶硅层中的一种。
19.根据权利要求17所述的方法，其中，形成所述源极接触图案的步骤包括以下步骤：
使金属层与暴露出的所述源极衬垫接触，以用所述金属层填充所述凹陷部；以及
使所述金属层平坦化以在所述凹陷部中形成所述金属层。
20.根据权利要求13所述的方法，其中，形成所述层叠结构包括交替地层叠栅极线和绝缘层。
21.根据权利要求13所述的方法，该方法还包括以下步骤：
形成穿过所述层叠结构的孔；
在所述孔的内壁上形成存储器层；
在所述存储器层上形成沟道层；
在所述孔中形成芯绝缘层；以及
在所述孔中的所述芯绝缘层上形成覆盖图案，以将所述覆盖图案与所述沟道层连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2019-0124650 | 2019-10-08 | ||
| KR1020190124650A KR20210041882A (ko) | 2019-10-08 | 2019-10-08 | 비휘발성 메모리 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635482A true CN112635482A (zh) | 2021-04-09 |
Family
ID=75273540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010376973.0A Pending CN112635482A (zh) | 2019-10-08 | 2020-05-07 | 非易失性存储器装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11387252B2 (zh) |
| KR (1) | KR20210041882A (zh) |
| CN (1) | CN112635482A (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210041882A (ko) * | 2019-10-08 | 2021-04-16 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977257A (zh) * | 2015-03-11 | 2016-09-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| US9530790B1 (en) * | 2015-12-24 | 2016-12-27 | Sandisk Technologies Llc | Three-dimensional memory device containing CMOS devices over memory stack structures |
| US20170243885A1 (en) * | 2009-07-06 | 2017-08-24 | Samsung Electronics Co., Ltd. | Vertical non-volatile memory device, method of fabricating the same device, and electric-electronic system having the same device |
| US20170278861A1 (en) * | 2016-03-23 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20180269210A1 (en) * | 2017-03-16 | 2018-09-20 | Toshiba Memory Corporation | Semiconductor memory |
| CN108565267A (zh) * | 2014-02-06 | 2018-09-21 | 东芝存储器株式会社 | 半导体存储装置及其制造方法 |
| CN108807410A (zh) * | 2018-07-16 | 2018-11-13 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| US20180374868A1 (en) * | 2017-06-21 | 2018-12-27 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| CN109148472A (zh) * | 2017-06-16 | 2019-01-04 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| US20190115363A1 (en) * | 2017-10-12 | 2019-04-18 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| US20190172906A1 (en) * | 2017-12-04 | 2019-06-06 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8987089B1 (en) | 2013-09-17 | 2015-03-24 | Sandisk Technologies Inc. | Methods of fabricating a three-dimensional non-volatile memory device |
| KR102198856B1 (ko) | 2014-02-10 | 2021-01-05 | 삼성전자 주식회사 | 니켈 함유막을 포함하는 반도체 소자의 제조 방법 |
| KR102611438B1 (ko) * | 2016-01-07 | 2023-12-08 | 삼성전자주식회사 | 반도체 메모리 소자 |
| US11489038B2 (en) | 2017-08-29 | 2022-11-01 | Micron Technology, Inc. | Capacitors having vertical contacts extending through conductive tiers |
| KR102424990B1 (ko) * | 2017-09-12 | 2022-07-26 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| KR102579108B1 (ko) * | 2018-03-13 | 2023-09-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| KR20210041882A (ko) * | 2019-10-08 | 2021-04-16 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
-
2019
- 2019-10-08 KR KR1020190124650A patent/KR20210041882A/ko not_active Application Discontinuation
-
2020
- 2020-03-25 US US16/830,070 patent/US11387252B2/en active Active
- 2020-05-07 CN CN202010376973.0A patent/CN112635482A/zh active Pending
-
2022
- 2022-07-08 US US17/860,516 patent/US20220344369A1/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170243885A1 (en) * | 2009-07-06 | 2017-08-24 | Samsung Electronics Co., Ltd. | Vertical non-volatile memory device, method of fabricating the same device, and electric-electronic system having the same device |
| CN108565267A (zh) * | 2014-02-06 | 2018-09-21 | 东芝存储器株式会社 | 半导体存储装置及其制造方法 |
| CN105977257A (zh) * | 2015-03-11 | 2016-09-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| US9530790B1 (en) * | 2015-12-24 | 2016-12-27 | Sandisk Technologies Llc | Three-dimensional memory device containing CMOS devices over memory stack structures |
| US20170278861A1 (en) * | 2016-03-23 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US20180269210A1 (en) * | 2017-03-16 | 2018-09-20 | Toshiba Memory Corporation | Semiconductor memory |
| CN109148472A (zh) * | 2017-06-16 | 2019-01-04 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| US20180374868A1 (en) * | 2017-06-21 | 2018-12-27 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| US20190115363A1 (en) * | 2017-10-12 | 2019-04-18 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| US20190172906A1 (en) * | 2017-12-04 | 2019-06-06 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| CN108807410A (zh) * | 2018-07-16 | 2018-11-13 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220344369A1 (en) | 2022-10-27 |
| US20210104536A1 (en) | 2021-04-08 |
| KR20210041882A (ko) | 2021-04-16 |
| US11387252B2 (en) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10790358B2 (en) | Three-dimensional semiconductor memory devices | |
| CN106024794B (zh) | 半导体器件及其制造方法 | |
| US20240244843A1 (en) | Semiconductor device including stack structure and trenches | |
| US10978464B2 (en) | Vertical non-volatile memory device with high aspect ratio | |
| US10403638B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| JP7303622B2 (ja) | ３次元半導体メモリ装置 | |
| CN110289267B (zh) | 其中具有垂直延伸的沟道结构的存储器件及其制造方法 | |
| KR102031182B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR102190647B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| US20190326316A1 (en) | Vertical memory devices and methods of manufacturing the same | |
| CN110518014B (zh) | 三维半导体存储器器件及其制造方法 | |
| KR20150114102A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20150126524A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR102614728B1 (ko) | 3차원 반도체 메모리 장치 및 그 제조 방법 | |
| US7608507B2 (en) | NAND flash memory devices and methods of fabricating the same | |
| US11417675B2 (en) | Three-dimensional semiconductor memory devices | |
| JP2019186540A (ja) | 垂直型メモリ装置及びその製造方法 | |
| US20220344369A1 (en) | Non-volatile memory device and method of manufacturing the non-volatile memory device | |
| KR102640872B1 (ko) | 3차원 반도체 장치 | |
| KR20190123887A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |