JP5826441B1 - 柱状半導体メモリ装置及びその製造方法 - Google Patents

柱状半導体メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP5826441B1
JP5826441B1 JP2015520447A JP2015520447A JP5826441B1 JP 5826441 B1 JP5826441 B1 JP 5826441B1 JP 2015520447 A JP2015520447 A JP 2015520447A JP 2015520447 A JP2015520447 A JP 2015520447A JP 5826441 B1 JP5826441 B1 JP 5826441B1
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor
outer periphery
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015520447A
Other languages
English (en)
Other versions
JPWO2015159414A1 (ja
Inventor
舛岡　富士雄
富士雄 舛岡
原田　望
望 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Application granted granted Critical
Publication of JP5826441B1 publication Critical patent/JP5826441B1/ja
Publication of JPWO2015159414A1 publication Critical patent/JPWO2015159414A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

高密度であり、高信頼性且つ低価格な柱状半導体メモリ装置を実現する。Ｓｉ柱（４ａ、４ｂ、４ｃ、４ｄ）の側面の外周部を囲むようにトンネル絶縁層（１１ａａ、１１ｂｂ、１１ｄｄ）、データ電荷蓄積絶縁層（１２ａ）、第１層間絶縁層（１３ａ）、第２層間絶縁層（１６ａ）が形成されている。さらに、第２層間絶縁層（１６ａ）の側面の外周部を囲むように、ｉ層基板（１ａ）の表面に垂直な方向に、第３層間絶縁層（１５ａ１、１５ａ２、・・、１５ａｎ）で分離されたワード線導体層（１４ａ１、１４ａ２、・・、１４ａｎ）が形成されている。

Description

本発明は、柱状半導体に形成したメモリ装置である柱状半導体メモリ装置、及び、その製造方法に関する。
近年、フラッシュメモリで代表されるメモリ装置を用いた電子装置は、多くの分野で用いられており、更に市場規模と応用分野をさらに拡大させている。そしてこれに伴い、メモリ装置の高集積化と低価格化が求められている。
ＮＡＮＤ型フラッシュメモリ（例えば、非特許文献１を参照）は高集積化、低価格化において優位である。また、半導体シリコン柱（以下、半導体シリコン柱を「Ｓｉ柱」と称する。）に複数のメモリセル・トランジスタを積み上げた縦構造ＮＡＮＤ型フラッシュメモリは、更に高集積化が可能になる（例えば、特許文献１を参照）。
図９に、従来例の縦構造ＮＡＮＤ型フラッシュメモリの断面構造を示す（特許文献１を参照）。真性型半導体シリコン基板１００（以下、真性型半導体シリコン基板を「ｉ層基板」と称する。）上にＳｉ柱１０１ａ、１０１ｂが形成され、このＳｉ柱１０１ａ、１０１ｂの外周部を囲むように、トンネル絶縁層であるＳｉＯ２層１０２ａ、１０２ｂが形成されている。このＳｉＯ２層１０２ａ、１０２ｂの外周部を囲むように、電気的に浮遊しているフローティング電極１０３ａ、１０３ｂが形成されている。Ｓｉ柱１０１ａ、１０１ｂの下部にソース側選択ゲート電極１０４ａ、１０４ｂが形成され、Ｓｉ柱１０１ａ、１０１ｂの上部にドレイン側選択ゲート電極１０５ａ、１０５ｂが形成されている。フローティング電極１０３ａ、１０３ｂの外周を囲むように層間ＳｉＯ２層１０７ａ、１０７ｂが形成され、この層間ＳｉＯ２層１０７ａ、１０７ｂの外周を囲むようにワード線電極１０８ａ、１０８ｂが形成されている。Ｓｉ柱１０１ａ、１０１ｂの底部に繋がるｉ層基板１００の表層にコモンソースＮ＋層１０９（以下、ドナー不純物を多く含む半導体層を「Ｎ＋層」と称する。）が形成され、Ｓｉ柱１０１ａ、１０１ｂの頂部にドレインＮ＋層１１０ａ、１１０ｂが形成されている。さらに全体を覆うようにＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ２層１１１が形成されている。ドレインＮ＋層１１０ａ、１１０ｂ上に形成されたコンタクトホール１１２ａ、１１２ｂを介してビット線配線金属層１１３ａ、１１３ｂが形成されている。ｉ層基板１００上のＳｉ柱１０１ａ、１０１ｂの内部にＰ−層１１４ａ、１１４ｂ（以下、アクセプタ不純物が少量含まれている半導体層を「Ｐ−層」と称する。）が形成されている。Ｓｉ柱１０１ａ、１０１ｂに形成された、Ｐ−層１１４ａ、１１４ｂの外周部を囲むように形成されたＳｉＯ２層１０２ａ、１０２ｂ、フローティング電極１０３ａ、１０３ｂ、層間ＳｉＯ２層１０７ａ、１０７ｂ、ワード線電極１０８ａ、１０８ｂからなるメモリセル・トランジスタＱｃ１上に、このメモリセル・トランジスタＱｃ１と同じ構造を有し、且つ互いに電気的に分離されたメモリセル・トランジスタＱｃ２、Ｑｃ３が形成されている。さらに、メモリセル・トランジスタＱｃ１、Ｑｃ２、Ｑｃ３の上下に、ソース側選択ゲート電極１０４ａ、１０４ｂを有するソース側選択トランジスタＱｓ１と、ドレイン側選択ゲート電極１０５ａ、１０５ｂを有するドレイン側選択トランジスタＱｓ２とが形成されている。これにより、高密度な縦構造ＮＡＮＤ型フラッシュメモリ素子が形成されている。
図９に示す縦構造ＮＡＮＤ型フラッシュメモリ素子では、Ｓｉ柱１０１ａ、１０１ｂの外周部を囲むように、欠陥が少なく、信頼性の高いトンネル絶縁層であるＳｉＯ２層１０２ａ、１０２ｂ、層間ＳｉＯ２層１０７ａ、１０７ｂ、ソース側選択ゲート電極１０４ａ、１０４ｂ、ドレイン側選択ゲート電極１０５ａ、１０５ｂ、フローティング電極１０３ａ、１０３ｂ、ワード線電極１０８ａ、１０８ｂが容易に形成されることが課題である。
また、ワード線電極材料層と絶縁層とを、縦方向に繰り返し積層した後、この積層されたワード線電極材料層と絶縁層とを貫通した貫通孔を形成し、その後に、その貫通孔の側面表層に層間絶縁層、データ電荷を蓄積するＳｉ３Ｎ４層（窒化シリコン層）、トンネルＳｉＯ２層を形成し、さらに、貫通孔内にチャネルとなるポリＳｉ層（以下、多結晶Ｓｉ層を「ポリＳｉ層」と称する。）を埋め込む縦構造ＮＡＮＤ型フラッシュメモリ（例えば、特許文献２を参照）においても、欠陥が少なく、信頼性の高い層間絶縁層、Ｓｉ３Ｎ４層、トンネルＳｉＯ２層、ワード線電極を容易に形成できることが要求されている。
特開平４−７９３６９号公報 米国特許出願公開第２００７／０２５２２０１号明細書 特開平２−１８８９６６号公報 米国特許８１８９３７１号明細書
C.Y.Ting，V.J.Vivalda，and H.G.Schaefer:"Study of planarized sputter-deposited SiO2"，J.Vac.Sci. Technol. 15(3)，p.p.1105-1112，May/June (1978) A.D.G.Stewart，and M.W.Thomson:"Microtopography of Surface Eroded by Ion-Bombardment"，Journal of Material Science 4，p.p.56-69 (1969)
図９に示す縦構造ＮＡＮＤ型フラッシュメモリでは、Ｓｉ柱１０１ａ、１０１ｂの外周部を囲むように、欠陥が少なく、信頼性の高いＳｉＯ２層１０２ａ、１０２ｂ、層間ＳｉＯ２層１０７ａ、１０７ｂ、ソース側選択ゲート電極１０４ａ、１０４ｂ、ドレイン側選択ゲート電極１０５ａ、１０５ｂ、フローティング電極１０３ａ、１０３ｂ、ワード線電極１０８ａ、１０８ｂを高密度に、且つ容易に形成できることが要求されている。
本発明の第１の観点に係る柱状半導体メモリ装置は、
半導体基板と、
前記半導体基板上において、前記半導体基板の表面に対して垂直な方向に延びる第１の半導体柱と、
前記第１の半導体柱の外周を囲むトンネル絶縁層と、
前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
前記データ電荷蓄積絶縁層の外周を囲む第１の層間絶縁層と、
前記第１の層間絶縁層の外周を囲む第２の層間絶縁層と、
前記第２の層間絶縁層の外周を囲む第１の導体層と、
前記第１の導体層の上面又は下面に接するとともに、前記第２の層間絶縁層の外周を囲む第３の層間絶縁層と、
前記第１の導体層と前記第３の層間絶縁層とを一組とする積層材料層が、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されており、
前記第２の層間絶縁層が、前記半導体柱と前記半導体柱に面した前記積層材料層の側面との間で前記積層材料層に対して垂直な方向に繋がり、且つ前記積層材料層のうち最上層の上表面まで延在しており、
前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする。
前記積層材料層上にある前記第２の層間絶縁層の厚さが、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長い、ことが好ましい。
前記トンネル絶縁層と、前記データ電荷蓄積絶縁層と、前記第１の層間絶縁層との、前記積層材料層に対して垂直な方向における上端位置が、前記積層材料層の上表面まで延在している前記第２の層間絶縁層の上表面位置とほぼ同じ高さである、ことが好ましい。
前記第２の層間絶縁層の前記積層材料層の上表面に延在している部位と、前記第１の導体層の上表面とが接している、ことが好ましい。
前記第１の導体層と前記第２の層間絶縁層の間に、酸化絶縁層が形成されている、ことが好ましい。
前記積層材料層が複数層形成されており、
前記積層材料層の上方に形成され、前記第１の半導体柱の外周を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層の外周を囲む第２の導体層と、
前記第１の半導体柱の頂部に形成された、ドナーまたはアクセプタ不純物を含む第１の不純物領域と、を有し、
前記積層材料層の前記第１の導体層が、ワード線配線金属層に接続され、
前記第２の導体層が、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続され、
前記第１の不純物領域が、コモンソース配線金属層、又はビット線配線金属層に接続され、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことが好ましい。
前記積層材料層が複数層形成されており、
前記積層材料層の下方に形成され、前記第１の半導体柱の外周を囲む第２のゲート絶縁層と、
前記第２のゲート絶縁層の外周を囲む第３の導体層と、
前記積層材料層の下方、且つ、前記第１の半導体柱の底部に形成され、前記第１の不純物領域と同じ導電型を有する第２の不純物領域とを有し、
前記第３の導体層が、前記ソース側選択ゲート配線金属層に接続され、
前記第２の不純物領域が、前記コモンソース配線金属層に接続され、
前記第２の導体層が、前記ドレイン側選択ゲート配線金属層に接続され、
前記第１の不純物領域が、前記ビット線配線金属層に接続されることで、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことが好ましい。
前記積層材料層の側面が、前記側面に対向する、前記第１の層間絶縁層の側面と接触することなく離間している、
ことが好ましい。
前記第１の半導体柱が形成されたメモリ素子領域の外周部に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致するように形成された第１の外周部半導体領域と、
前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致している第２の半導体柱と、
前記第２の半導体柱の外周部を囲む第３のゲート絶縁層と、
前記第３のゲート絶縁層の外周を囲むように形成され、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層と、
前記第４の導体層の上方、且つ前記第２の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第３の不純物領域と、
前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成され、前記第３の不純物領域と同じ導電型を有する第４の不純物領域と、を備え、
前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成されている、
ことが好ましい。
前記半導体基板上において、前記第１の半導体柱の外周を囲むように形成されるとともに、前記第１の外周部半導体領域の側面及び上面まで延在した第４の層間絶縁層をさらに備え、
前記積層材料層は、前記第４の層間絶縁層上に形成され、
前記積層材料層の上表面の高さは、前記第１の外周部半導体領域上に存在する前記第４の層間絶縁層の上表面の高さとほぼ一致しており、
前記第１の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第１の導体層の上表面に接続されたコンタクトホールをさらに備え、
前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とが接続されている、
ことが好ましい。
本発明の第２の観点に係る柱状半導体メモリ装置の製造方法は、
半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面を径方向内方に後退させることにより、第１の半導体柱を形成する第１半導体柱形成工程と、
前記第１の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
前記データ電荷蓄積絶縁層の外周を囲むように第１の層間絶縁層を形成する第１層間絶縁層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第１の導体層を形成する第１導体層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から、前記第１の導体層上に材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第３の層間絶縁層を形成する第３層間絶縁層形成工程と、
前記第１の導体層と前記第３の層間絶縁層を一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、
前記第１の層間絶縁層の側面と、前記第１の導体層及び前記第３の層間絶縁層の側面との間に形成された空間に、第２の層間絶縁層を充填する第２層間絶縁層充填工程と、
を備え、
前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする。
前記第１の層間絶縁層の側面に形成する前記第２の層間絶縁層を、前記積層材料層のうち最上層の上表面まで延在するように形成する、ことが好ましい。
前記第２の層間絶縁層の厚さを、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長く形成する、ことが好ましい。
前記積層材料層形成工程の後、水素を含む雰囲気の下、熱処理を行う、ことが好ましい。
前記積層材料層形成工程の後、酸素を含む雰囲気の下、熱処理を行うことで、前記第１の導体層の側面表層に酸化絶縁層を形成する、ことが好ましい。
前記第１の半導体柱上に、前記マスク絶縁層に代えて、円錐台形状を有する円錐台状マスク絶縁層を形成する円錐台状マスク絶縁層形成工程と、
前記半導体基板の上表面に垂直方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と同種の材料層からなる円錐台形状の円錐台状積層材料層を形成する円錐台状積層材料層形成工程を有する、
ことが好ましい。
前記積層材料層の上方において、前記第１の半導体柱の外周を囲むように第１のゲート絶縁層を形成する第１ゲート絶縁層形成工程と、
前記第１のゲート絶縁層の外周を囲むように第２の導体層を形成する第２導体層形成工程と、
前記第１の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第１の不純物領域を形成する第１不純物領域形成工程と、
前記積層材料層の下方に、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
前記第２のゲート絶縁層の外周を囲むように第３の導体層を形成する第３導体層形成工程と、
前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続する工程と、
前記第２の導体層を、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続する工程と、
前記第１の不純物領域を、コモンソース配線金属層、又はビット線配線金属層に接続する工程と、を有する、
ことが好ましい。
前記積層材料層の下方において、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
前記第２のゲート絶縁層の外周を囲む第３の導体層を形成する第３導体層形成工程と、
前記第３の導体層の下方、且つ、前記第１の半導体柱の底部に、前記第１の不純物領域と同じ導電型を有する第２の不純物領域を形成する第２不純物領域形成工程とを有し、
前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続し、
前記第３の導体層を、ソース側選択ゲート配線金属層に接続し、
前記第２の不純物領域を、コモンソース配線金属層に接続し、
前記第３の導体層を、ドレイン側選択ゲート配線金属層に接続し、
前記第１の不純物領域を、ビット線配線金属層に接続することで、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことが好ましい。
前記第１の半導体柱が形成されたメモリ素子領域の外周に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致する第１の外周部半導体領域を形成する第１外周部半導体領域形成工程と、
前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致する第２の半導体柱を形成する第２半導体柱形成工程と、
前記第２の半導体柱の外周を囲むように第３のゲート絶縁層を形成する第３ゲート絶縁層形成工程と、
前記第３のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層を形成する第４導体層形成工程と、
前記第４の導体層の上方、且つ、前記第２の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第３の不純物領域を形成する第３不純物領域形成工程と、
前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成された前記第３の不純物領域と同じ導電型を有する第４の不純物領域を形成する第４不純物領域形成工程を有し、
前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成される、
ことが好ましい。
前記第１の外周部半導体領域上と、前記第１の外周部半導体領域の側面上と、前記メモリ素子領域にある前記第１の半導体柱の外周における前記半導体基板上とに、第４の層間絶縁層を形成する第４層間絶縁層形成工程と、
前記積層材料層を、前記第４の層間絶縁層上において、前記第１の半導体柱の外周を囲むように、且つ、前記第１の外周部半導体領域の側面まで延在するように形成し、
前記積層材料層の上面の高さが、前記第１の外周部半導体領域上にある前記第４の層間絶縁層の上面の高さとほぼ一致するように形成し、
前記第１の導体層の上表面に接続されたコンタクトホールを形成し、
前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とを接続する、
ことが好ましい。
本発明によれば、高い信頼性を有し、高密度且つ低価格な柱状半導体メモリ装置を提供することができる。
本発明の第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の回路図である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 本発明の第２実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 本発明の第３実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第３実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 本発明の第４実施形態に係る基板上に形成した断面形状が台形柱へバイアススパッタ法を用いて材料原子を堆積させた場合の、堆積形状を説明するものである。 第４実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 第４実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 本発明の第５実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）、（ｃ）である。 本発明の第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 本発明の第７実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置と、その製造方法を説明するための平面図（ａ）と断面構造図（ｂ）である。 従来例の縦構造ＮＡＮＤ型フラッシュメモリ装置の断面構造図である。
以下、本発明の実施形態に係る、柱状半導体メモリ装置である縦構造ＮＡＮＤ型フラッシュメモリ装置、及び、その製造方法について図面を参照して説明する。
（第１実施形態）
以下、図１、図２Ａ〜図２Ｌを参照しながら、本発明の第１実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の製造方法を示す。
図１に、第１実施形態に係るＮＡＮＤ型フラッシュメモリ回路を示す。直列に接続されたｎ個のメモリセル・トランジスタＷＴ１１、ＷＴ１２、ＷＴ１ｎの各ゲート電極が、ｎ個のワード線Ｗ１、Ｗ２、Ｗｎに接続されている。ｎ個のメモリセル・トランジスタＷＴ１１、ＷＴ１２、ＷＴ１ｎの上下にソース側選択トランジスタＳＴＳ１と、ドレイン側選択トランジスタＳＴＤ１とが接続されている。ソース側選択トランジスタＳＴＳ１のゲート電極はソース側選択ゲート配線金属層ＳＧＳに接続され、ドレイン側選択トランジスタＳＴＤ１のゲート電極はドレイン側選択ゲート配線金属層ＳＧＤに接続されている。ソース側選択トランジスタＳＴＳ１のソースはコモンソース配線金属層ＣＳＬに接続され、ドレイン側選択トランジスタＳＴＤ１のドレインはビット線ＢＬ１に接続されている。直列に接続されたｎ個のメモリセル・トランジスタＷＴ１１、ＷＴ１２、ＷＴ１ｎに並行して、直列に接続されたｎ個のメモリセル・トランジスタＷＴ２１、ＷＴ２２、ＷＴ２ｎが形成されている。ｎ個のメモリセル・トランジスタＷＴ２１、ＷＴ２２、ＷＴ２ｎの各ゲート電極は、ワード線Ｗ１、Ｗ２、Ｗｎに接続されている。メモリセル・トランジスタＷＴ２１、ＷＴ２２、ＷＴ２ｎの上下にソース側選択トランジスタＳＴＳ２と、ドレイン側選択トランジスタＳＴＤ２とが接続されている。ソース側選択トランジスタＳＴＳ２のゲート電極はソース側選択ゲート配線金属層ＳＧＳに接続され、ドレイン側選択トランジスタＳＴＤ２のゲート電極はドレイン側選択ゲート配線金属層ＳＧＤに接続されている。ソース側選択トランジスタＳＴＳ２のソースはコモンソース配線金属層ＣＳＬに接続され、ドレイン側選択トランジスタＳＴＤ２のドレインはビット線ＢＬ２に接続されている。このような回路からなる構成が、ブロックメモリ素子領域において繰り返し形成されている。
以下、図２Ａ〜図２Ｌを参照しながら、第１実施形態に係る柱状半導体メモリ装置の製造方法について説明する。図２Ａ〜図２Ｌにおいて、（ａ）は平面図であり、（ｂ）は（ａ）図におけるＸ−Ｘ’線に沿う断面図であり、（ｃ）はＹ−Ｙ’線に沿う断面図である。
図２Ａに示すように、ｉ層基板１上に、Ｓｉ３Ｎ４膜（図示せず）を形成し、このＳｉ３Ｎ４膜上にレジスト膜（図示せず）を塗布し、リソグラフィ法を用いて平面視円形のレジスト層３ａ、３ｂ、３ｃ、３ｄを形成する。次に、レジスト層３ａ、３ｂ、３ｃ、３ｄをマスクとして用い、例えばＲＩＥ（Reactive Ion Etching）法によって、Ｓｉ３Ｎ４膜をエッチングすることで、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄを形成する。
次に、図２Ｂに示すように、レジスト層３ａ、３ｂ、３ｃ、３ｄと、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄとを、マスクとして用い、例えばＲＩＥ法を用いてｉ層基板１をエッチングすることで、ｉ層基板１ａ上にＳｉ柱４ａ、４ｂ、４ｃ、４ｄを形成する。その後、レジスト層３ａ、３ｂ、３ｃ、３ｄを除去する。
次に、図２Ｃに示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるｉ層基板１ａ表層に、例えばヒ素（Ａｓ）イオンを注入することによってＮ＋層５を形成し、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるｉ層基板１ａ上に、ＳｉＯ２層９を形成する。さらに、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面表層に、例えば熱酸化法によりＳｉＯ２層６ａ、６ｂ、６ｃ、６ｄ（ＳｉＯ２層６ｃは図示せず。）を形成する。その後、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるＳｉＯ２層９上に、ドープドＳｉ層７（以下、アクセプタ又はドナー不純物を含むポリＳｉ層を「ドープドＳｉ層」と称する。）を形成し、続いて、このドープドＳｉ層７上にＳｉ３Ｎ４層８を形成する。
次に、図２Ｄに示すように、熱酸化法によりＳｉ柱４ａ、４ｂ、４ｃ、４ｄの側面表層に、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄ、８をマスクとして用い、熱酸化法によって、ＳｉＯ２層１０ａ、１０ｂ、１０ｃ、１０ｄ（ＳｉＯ２層１０ｃは図示せず。）を厚く形成する。その後、ＳｉＯ２層１０ａ、１０ｂ、１０ｃ、１０ｄを除去する。Ｓｉ３Ｎ４層８は、熱酸化法では酸化されないので、ＳｉＯ２層１０ａ、１０ｂ、１０ｃ、１０ｄを除去すると、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面が径方向内方に後退する。これにより、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの断面の直径は、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄの断面の直径よりも短くなる。
次に、図２Ｅに示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面表層に、例えば熱酸化法によって、トンネル絶縁層となるＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ（ＳｉＯ２層１１ｃは図示せず。）を形成する。その後、全体を覆うように、例えばＡＬＤ（Atomic Layer Deposition）法を用いて、データ電荷蓄積絶縁層となるＳｉ３Ｎ４層１２と、層間絶縁層となるＳｉＯ２層１３とを形成する。
次に、図２Ｆに示すように、例えばバイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料と、ＳｉＯ２材料とを、ｉ層基板１ａの表面に垂直な方向から入射することで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成する。ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎのそれぞれを一組とする積層材料層１４ａ１，１５ａ１、１４ａ２，１５ａ２、・・、１４ａｎ，１５ａｎが、ｉ層基板１ａの上表面に対して垂直な方向に複数層形成されている。なお、積層材料層はこのように複数層ではなく、単層であってもよい。ここでは、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上に、ドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎ（ドープドＳｉ層１４ｄ１、１４ｄ２、１４ｄｎは図示せず。）と、ＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎ（ＳｉＯ２層１５ｄ１、１５ｄ２は図示せず。）とを積層させる。以上のように、ドナー又はアクセプタ不純物を含むＳｉ材料と、ＳｉＯ２材料を、ｉ層基板１ａの表面に垂直な方向から入射させるので、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄがマスクとなることで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面に形成されたＳｉＯ２層１３と、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとの側面との間に空間１８ａ、１８ｂ、１８ｃ、１８ｄ（空間１８ｃは図示せず。）が形成される。これにより、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎとＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとの側面は、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面に形成されたＳｉＯ２層１３の側面と接触することがない。
次に、図２Ｇに示すように、例えばＡＬＤ（Atomic Layer Deposition）法を用いてハフニウム酸化層１６（以下、ハフニウム酸化層を「ＨｆＯ２層」と称する。）をＳｉＯ２層１５ａ、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄを覆うように形成する。これにより、空間１８ａ、１８ｂ、１８ｃ、１８ｄがＨｆＯ２層１６で充填される。空間１８ａ、１８ｂ、１８ｃ、１８ｄがＨｆＯ２層１６で充填されるために、ＳｉＯ２層１５ａ上に堆積されるＨｆＯ２層１６の厚さが、空間１８ａ、１８ｂ、１８ｃ、１８ｄの幅の１／２よりも長いことが望ましい。
次に、図２Ｈに示すように、レジスト層１７をＳｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に形成する。続いて、レジスト層１７をマスクとして用い、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ、及びＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎを覆うＨｆＯ２層１６をプラズマエッチング法により除去する。これにより、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるＳｉＯ２層１５ｂｎ上と、空間１８ａ、１８ｂ、１８ｃ、１８ｄとにＨｆＯ２層１６ａが残存するようになる。ＨｆＯ２層１６ａは、空間１８ａ、１８ｂ、１８ｃ、１８ｄ内からＳｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるＳｉＯ２層１５ｂｎ上まで延在している。
次に、図２Ｉに示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上のドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎ、と、ＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎと、を除去する。続いて、レジスト層１７上面よりも上方にあり、且つＳｉ柱４ａ、４ｂ、４ｃ、４ｄを覆うＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄと、Ｓｉ３Ｎ４層１２と、ＳｉＯ２層１３と、を除去する。続いて、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄを除去する。その後、レジスト層１７を除去する。これにより、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周を囲むＳｉＯ２層１１ａａ、１１ｂｂ、１１ｃｃ、１１ｄｄと、Ｓｉ３Ｎ４層１２ａと、ＳｉＯ２層１３ａとの、積層材料層１４ａ１，１５ａ１、１４ａ２，１５ａ２、・・、１４ａｎ，１５ａｎに対して垂直な方向における上端位置が、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるＳｉＯ２層１５ｂｎ上まで延在しているＨｆＯ２層１６ａの上表面位置と、ほぼ同じ高さになる。
次に、図２Ｊに示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周にあるＨｆＯ２層１６ａ上と、ＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａの上面端部とを覆うように、ＳｉＯ２層２３を形成する。続いて、ＳｉＯ２層２３上と、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの頂部とを覆うように、ＨｆＯ２層１９を形成する。続いて、例えばバイアススパッタ法を用いることで、ドープドＳｉ層２０、ＳｉＯ２層２１を形成する。続いて、このときに形成されたＳｉ柱４ａ、４ｂ、４ｃ、４ｄ上のドープドＳｉ層とＳｉＯ２層とは除去する（図示せず。）。続いて、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ頂部のＨｆＯ２層１９を除去する。その後、例えば、ヒ素（Ａｓ）イオン注入法によって、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの頂部にＮ＋層２４ａ、２４ｂ、２４ｃ、２４ｄ（Ｎ＋層２４ｃは図示せず。）を形成する。
次に、図２Ｋに示すように、リソグラフィ法によって、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄを覆うように、且つ、図２Ｋ（ａ）において横方向に繋がるレジスト層２６ａ、２６ｂを形成する。ここで、レジスト層２６ａは、Ｓｉ柱４ａ、４ｂを覆い、且つ、図２Ｋ（ａ）に示すように横方向に繋がっており、レジスト層２６ｂは、Ｓｉ柱４ｃ、４ｄを覆い、且つ、図２Ｋ（ａ）に示すように横方向に繋がっている。続いて、レジスト層２６ａ、２６ｂをマスクとして用い、ＳｉＯ２層２１、ドープドＳｉ層２０を上面からＲＩＥエッチングする。これにより、レジスト層２６ａの下方に、ＳｉＯ２層２１ａ、ドープドＳｉ層２０ａが形成される。それと同時に、レジスト層２６ｂの下方に、ＳｉＯ２層２１ｂ、ドープドＳｉ層２０ｂが形成される。その後、レジスト層２６ａ、２６ｂを除去する。
次に、図２Ｌに示すように、ＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２層２８を全体に亘って堆積し、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上に、それぞれコンタクトホール２９ａ、２９ｂ、２９ｃ、２９ｄを形成する。その後、コンタクトホール２９ａ、２９ｂ、２９ｃ、２９ｄを介して、Ｎ＋層２４ａ、２４ｂ、２４ｃ、２４ｄと接続した金属配線層３０ａ、３０ｂを、図２Ｋ（ａ）に示すように縦方向に繋がるように形成する。金属配線層３０ａはＳｉ柱４ａ、４ｃ上のＮ＋層２４ａ、２４ｃ（Ｎ＋層２４ｃは図示せず。）に接続されており、金属配線層３０ｂはＳｉ柱４ｂ、４ｄ上のＮ＋層２４ｂ、２４ｄに接続されている。以上により、縦構造ＮＡＮＤ型フラッシュメモリが形成される。
図２Ｌにおいて、Ｎ＋層５ａはコモンソース、ドープドＳｉ層７はソース側選択線、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎはワード線、ドープドＳｉ層２０ａ、２０ｂはドレイン側選択線、Ｎ＋層２４ａ、２４ｂ、２４ｃ、２４ｄはドレイン、金属配線層３０ａ、３０ｂはビット線としてそれぞれ機能する。また、ＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄはトンネル絶縁層、Ｓｉ３Ｎ４層１２ａはデータ電荷蓄積絶縁層、ＳｉＯ２層１３ａ、１６ａは層間絶縁層としてそれぞれ機能する。
第１実施形態によれば、以下の効果が奏される。
１．図２Ｆに示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄを囲むように、トンネル酸化層として機能するＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄと、データ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２と、層間絶縁層として機能するＳｉＯ２層１３とを形成した後、バイアススパッタ法によって、ドナー又はアクセプタ不純物を含むＳｉ材料と、ＳｉＯ２材料とを、ｉ層基板１ａの表面に垂直な方向から入射することで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成している。この場合、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄがマスクとなるので、ｉ層基板１ａの表面に垂直な方向から入射した、ドナー又はアクセプタ不純物を含むＳｉ材料原子と、ＳｉＯ２材料原子とは、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面にあるＳｉＯ２層１３の表面に入射することがない。このため、トンネル酸化層として機能するＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄと、データ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２と、層間絶縁層として機能するＳｉＯ２層１３とは、Ｓｉ材料原子及びＳｉＯ２材料原子の入射による損傷を受けることがない。この結果、ＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ、Ｓｉ３Ｎ４層１２、ＳｉＯ２層１３における欠陥発生を低減することが可能となり、メモリ特性の信頼性が高められる。
２．空間１８ａ、１８ｂ、１８ｃ、１８ｄは、絶縁層であるＨｆＯ２層１６ａによって充填されている。ＨｆＯ２層１６ａが、ワード線として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、データ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２ａとの間に存在することにより、ワード線として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎからデータ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２ａへの電荷注入によって生じるデータ保持特性の劣化を防止することができる。
３．空間１８ａ、１８ｂ、１８ｃ、１８ｄは、絶縁層として機能するＨｆＯ２層１６によって密閉され、且つ、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄがＨｆＯ２層１６によって支持される。これにより、その後に行われる洗浄処理工程、リソグラフィ工程等において、処理液が空間１８ａ、１８ｂ、１８ｃ、１８ｄに進入したまま除去されないことによる汚染不良が防止される。さらにこれにより、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの傾き、又は曲がりの発生が防止される。
（第２実施形態）
以下、図３を参照しながら、本発明の第２実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の製造方法について説明する。第２実施形態において、図３を参照して説明する工程以外は、第１実施形態と同様である。
図３に示すように、図２Ｆと同様にして、例えばバイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料原子と、ＳｉＯ２材料原子とを、ｉ層基板１ａの上表面に垂直な方向から入射することで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成する。その後、例えば水素（Ｈ２）を含むガスの雰囲気の下、４５０℃の熱処理を行う。ここでの熱処理は、水素ガスが気体層である空間１８ａ、１８ｂ、１８ｃ、１８ｄの上部から底部まで充満した状態で行われる。以下、図２Ｇ〜図２Ｌに示す工程を行う。
第２実施形態によれば、空間１８ａ、１８ｂ、１８ｃ、１８ｄの上部から底部まで水素ガスが充満した状態で熱処理が行われるため、水素イオンが層間絶縁層であるＳｉＯ２層１３内に容易に拡散し、ＳｉＯ２層１３内の未結合手（ダングリング・ボンド）が不活性化される。これによって、ＳｉＯ２層１３の絶縁性が向上するとともにメモリ特性の信頼性が高められる。
（第３実施形態）
以下、図４Ａ、図４Ｂを参照しながら、本発明の第３実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ素子の製造方法について説明する。第３実施形態において、図４Ａ、図４Ｂを参照して説明する工程以外は、第１実施形態の工程と同様である。
図４Ａに示すように、例えばバイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料原子と、ＳｉＯ２材料原子とを、ｉ層基板１ａ表面に垂直な方向から入射することで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周部に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成し、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上に、ドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎと、ＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎと、を積層する。その後、例えば、９００℃の酸素雰囲気の下、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎの側面表層に、ＳｉＯ２層３５ａを形成すると同時に、ドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎの側面表層にＳｉＯ２層３５ｂを形成する。
次に、図４Ｂで示すように、例えばＡＬＤ法によって、ＨｆＯ２層１６をＳｉＯ２層１５ａ、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄを覆うように形成する。ＨｆＯ２層１６は、露出表面上に、ほぼ同じ厚さで堆積されるので、空間１８ａ、１８ｂ、１８ｃ、１８ｄはＨｆＯ２層１６で充填される。その後、図２Ｈ〜図２Ｌに示す工程を行う。これにより、縦構造ＮＡＮＤ型フラッシュメモリ素子が形成される。
第３実施形態によれば、ワード線として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎの側面表層に、層間絶縁層として機能するＳｉＯ２層３５ａが形成されるため、ワード線であるドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、データ電荷蓄積絶縁層であるＳｉ３Ｎ４層１２ａとの間の絶縁性が向上するとともに、メモリ特性の信頼性が高められる。
（第４実施形態）
以下、図５Ａ〜図５Ｃを参照しながら、本発明の第４実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の製造方法について説明する。第４実施形態では、バイアススパッタ法で堆積する材料層の形状についても説明する。
バイアススパッタ法を用いて、ＳｉＯ２イオン原子を基板３６の上表面に垂直な方向から入射した場合において、基板３６上に形成した円錐台状柱３７上、及びその外周にある基板３６上に堆積する材料層の時間変化を、図５Ａに示す（例えば、非特許文献１、２を参照）。
図５Ａ（ｂ）に示す基板３６と側面のなす傾斜角度がα（°）の円錐台状柱３７に、基板３６の表面に垂直な方向からイオン原子を入射させた場合において、円錐台状柱３７の側面の傾斜角度αに対する、円錐台状柱３７の側面における入射イオン原子材料層の堆積速度（デポジションレート）と剥離速度(リムーバルレート)との関係について、図５Ａを用いて説明する。堆積速度は、バイアススパッタ装置における陽極（アノード）と陰極（カソード）間の印加電圧に依存し、傾斜角度αには依存しない。また、印加電圧が高いほど堆積速度は大きい。一方、剥離速度は、図５Ａ（ａ）に示すように、傾斜角度αの増加に伴い大きくなり、傾斜角度α＝θｐで最大となってその後減少する。ここでθｐは７０°以上８０°以下である。このように剥離速度が傾斜角度αの増加に伴い大きくなるのは、傾斜角度αの増加に伴い、既に堆積した材料層へのイオン原子の進入経路の距離が長くなり、この長くなった進入経路において、入射したイオン原子と堆積材料層の原子との衝突機会が増え、より多くの堆積材料層の原子が放出されることによる。一方、傾斜角度αがθｐを超えると、既に堆積した材料層に対するイオン原子の進入が困難となり、より多くのイオン原子が堆積材料層の表面で反射され、入射したイオン原子と堆積材料層の原子との衝突機会が減り、剥離速度が減少するようになる。図５Ａ（ａ）に示すように、堆積速度Ａ−Ａ’の場合、傾斜角度αに依存せず、堆積速度は剥離速度よりも大きくなる。また、堆積速度Ｂ−Ｂ’の場合、堆積速度と剥離速度とが互いに等しくなる傾斜角度θａよりも小さい傾斜角度α（α＜θａ）では堆積速度が剥離速度よりも大きくなり、傾斜角度θａよりも大きい傾斜角度α（α＞θａ）では剥離速度が堆積速度よりも大きくなる。また、堆積速度Ｃ−Ｃ’の場合、ほとんどの傾斜角度αで、剥離速度が堆積速度よりも大きくなる。ここで、図５Ａ（ｃ）に示すように、堆積速度が剥離速度よりも大きくなる条件では、円錐台状柱３７と、その外周に位置する基板３６上に堆積された堆積材料層３８ａ１、３８ａ２、３８ａ３は、時間ｔ０（堆積開始前）、ｔ１、ｔ２、ｔ３の経過と共に、基板３６上と、円錐台状柱３７の側面及び上面において繋がって形成される。一方、図５Ａ（ｄ）に示すように、堆積速度が剥離速度よりも小さくなる条件では、円錐台状柱３７の側面での剥離速度が大きいことにより、基板３６上に堆積する堆積材料層３９ａ１、３９ａ２、３９ａ３と、円錐台状柱３７上に堆積する堆積材料層３９ｂ１、３９ｂ２、３９ｂ３とが、互いに分離して形成される。このように、円錐台状柱３７の側面の傾斜角度α及び堆積速度の設定を種種変更することにより、円錐台状柱３７上及びその側面への堆積材料層の形状を変えることができる。
以下、図５Ｂ、図５Ｃを参照しながら、本発明の第４実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ素子の製造方法について説明する。第４実施形態において、図５Ｂ、図５Ｃを用いて説明する工程以外は、第１実施形態の工程と同様である。
図５Ｂに示すように、図２Ｅに示すＳｉ柱４ａ、４ｂ、４ｃ、４ｄ上に形成したＳｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄに代えて、円錐台形状であり、且つ、側面の傾斜角度がβであるＳｉ３Ｎ４層２Ａ、２Ｂ、２Ｃ、２Ｄを形成する。続いて、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの側面表層に、トンネル絶縁層となるＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ（ＳｉＯ２層１１ｃは図示せず。）を形成する。さらに全体を覆うように、データ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２と、層間絶縁層として機能するＳｉＯ２層１３とを形成する。
次に、図５Ｃに示すように、例えばバイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料原子及びＳｉＯ２材料原子を、図５Ａ（ｄ）に示すように、円錐台状のＳｉ３Ｎ４層２Ａ、２Ｂ、２Ｃ、２Ｄの傾斜角度βに対して、堆積速度が剥離速度よりも小さくなる条件を用い、ｉ層基板１ａの表面に垂直な方向から入射させる。これにより、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成する。これと同時に、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上に、円錐台形状を有し、それぞれが積層構造のドープドＳｉ層、ＳｉＯ２層からなる円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄが形成される。円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄが円錐台形状となった後では、入射したＳｉ材料と、ＳｉＯ２材料とは、この円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄ上に堆積されないため、円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄの高さＬｂは、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に形成された、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎの厚さと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎの厚さとを合計した厚さＬａよりも短くなる。その後、図２Ｇ〜図２Ｌに示す工程工程を行う。
第１実施形態では、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ上に形成した、ドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎと、ＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎとを合計した厚さは、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを合計した厚さＬａとほぼ等しくなる。Ｌａが大きいと、この後の洗浄工程などによって、ドープドＳｉ層１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｄ１、１４ｄ２、１４ｄｎ、１４ｅ１、１４ｅ２、１４ｅｎと、ＳｉＯ２層１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｄ１、１５ｄ２、１５ｄｎ、１５ｅ１、１５ｅ２、１５ｅｎと、が倒れたり、曲がったりする不良が発生し易くなる。これに対して、第４実施形態によれば、円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄの高さＬｂは、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に形成された、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを合計した厚さＬａよりも短くなるので、その後に行われる洗浄工程等における円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄの倒れや曲がりなどの不良の発生を防止することができる。
（第５実施形態）
以下、図６を参照しながら、本発明の第５実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ素子の製造方法を説明する。第５実施形態において、図６に示す工程以外は、第１実施形態と同様である。
図６に示すように、傾斜角度がｉ層基板１ａの上表面に対して垂直なＳｉ柱４ａ、４ｂ、４ｃ、４ｄに代えて、円錐台形状を有する円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄを形成する。円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄでは、底部の直径が頂部の直径よりも大きい。次に、円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄの側面表層に、例えば熱酸化法によってトンネル絶縁層となるＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ（ＳｉＯ２層１１ｃは図示せず。）を形成する。さらに全体を覆うように、データ電荷蓄積絶縁層として機能するＳｉ３Ｎ４層１２と、層間絶縁層として機能するＳｉＯ２層１３を形成する。ここでは、円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄの底部周囲に形成したＳｉＯ２層１３の底部外周円の直径Ｌｃが、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄの側面周囲に形成したＳｉＯ２層１３の外周円の直径Ｌｄよりも小さくなるようにする。これにより、第１実施形態の図２Ｌと同様に、空間１８ａ、１８ｂ、１８ｃ、１８ｄに埋め込まれるＨｆＯ２層１６は、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎとＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとの側面に対向する、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの底部から上部に至る領域まで連続して形成される。これにより、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎとＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとの側面は、空間１８ａ、１８ｂ、１８ｃ、１８ｄにおいて、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄ（図６においては円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄ）を囲む層間絶縁層であるＳｉＯ２層１３の側面と接触することがない。
第５実施形態では、バイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料原子と、ＳｉＯ２材料原子とを、ｉ層基板１ａの上表面に垂直な方向から入射することで、円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを堆積する。この場合、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ及びＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎと、円錐台状Ｓｉ柱４ａａ、４ｂｂ、４ｃｃ、４ｄｄの側面との間に、第１実施形態の空間１８ａ、１８ｂ、１８ｃ、１８ｄと同様に空間が形成される。これにより、第５実施形態によれば、第１実施形態と同様の効果が得られる。なお、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの形状は、以上のように円錐台形状でなくとも、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周部に形成したＳｉＯ２層１３の水平方向の断面での外周円の中で最大の直径が、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄの外周に形成したＳｉＯ２層１３の外周円の直径よりも短くなるような樽型Ｓｉ柱であっても、第１実施形態と同様の効果が得られる。
（第６実施形態）
以下、図７Ａ〜図７Ｈを参照しながら、本発明の第６実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ装置の製造方法について説明する。ここで、（ａ）は平面図であり、（ｂ）は（ａ）におけるＸ−Ｘ’線に沿う断面構造図である。また、Ｓｉ柱４ａ、４ｂは図２Ｂ〜図２ＬにおけるＳｉ柱４ａ、４ｂに対応する。
図７Ａに示すように、Ｓｉ柱４ａ、４ｂが形成されたメモリ素子領域４２の外周に、ｉ層基板１ａに対して傾斜角度θｋで傾斜した外周部ｉ層４３ａ、４３ｂ(外周部ｉ層４３ａ、４３ｂはメモリ素子領域４２の外周部で繋がっている。)を形成する。続いて、図２Ｃ〜図２Ｈに示す工程を行うことで、Ｎ＋層５ａ、ＳｉＯ２層９、ＳｉＯ２層６ａ、６ｂ、ドープドＳｉ層７、ＳｉＯ２層１１ａａ、１１ｂｂ、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａ、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎを形成する。続いて、Ｓｉ柱４ａ、４ｂの外周を覆うように、ＨｆＯ２層１６ａ及びＳｉＯ２層２３を形成する。ＨｆＯ２層１６ａは、Ｓｉ柱４ａ、４ｂの外周にある空間１８ａ、１８ｂを充填している。
その後、Ｓｉ柱４ａ、４ｂ上にＳｉ３Ｎ４層２ａ、２ｂを残存させる。ＳｉＯ２層９、ドープドＳｉ層７、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎは、例えばバイアススパッタ法を用いることで、材料原子をｉ層基板１ａの上表面に垂直な方向から入射して形成する。それぞれのバイアススパッタによる堆積は、図５Ａ（ｃ）を参照して説明したように、堆積速度が剥離速度よりも大きくなる傾斜角度θｋの条件で行う。また、ＳｉＯ２層１１ａ、１１ｂ、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａはＡＬＤ法を用いて形成する。これによって、ＳｉＯ２層９、ドープドＳｉ層７、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａ、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎ、ＨｆＯ２層１６ａとＳｉＯ２層２３は、Ｓｉ柱４ａ、４ｂの外周において、外周部ｉ層４３ａ、４３ｂに繋がり形成される。
次に、図７Ｂに示すように、リソグラフィ法とＲＩＥエッチング法とを用いて、Ｓｉ柱４ａ、４ｂを含み、且つ、Ｓｉ柱４ａ、４ｂ間と外周部ｉ層４３ｂ上とに繋がるドープドＳｉ層７、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａ、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎ、ＨｆＯ２層１６ａａ、ＳｉＯ２層２３ａを形成する。
次に、図７Ｃに示すように、ＣＶＤ法を用いてＳｉＯ２を堆積し、その後にＣＭＰ（Chemical Mechanical Polishing）法によって平坦化することで、その上表面の高さが、外周部ｉ層４３ｂ上のＳｉＯ２層２３ａの上表面の高さよりも高い位置にあるＳｉＯ２層４５を形成する。
次に、図７Ｄに示すように、ＣＭＰ法を用いて、ＳｉＯ２層４５、ドープドＳｉ層７、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａ、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎ、ＨｆＯ２層１６ａａ、ＳｉＯ２層２３ａを、その上表面の高さが、外周部ｉ層４３ａ、４３ｂ上のＳｉＯ２層９の上表面の高さにほぼ一致するように研磨することで表面を平坦化する。
次に、図７Ｅに示すように、外周部ｉ層４３ｂ上において上表面が露出しているドープドＳｉ層７、Ｓｉ３Ｎ４層１２ａ、ＳｉＯ２層１３ａ、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎ、ＨｆＯ２層１６ａａ、ＳｉＯ２層２３ａ上に、絶縁層であるＳｉ３Ｎ４層４６を形成する。続いて、リソグラフィ法及びＲＩＥ法を用いてＳｉＯ２層９をエッチングすることで、ＳｉＯ２層４７ａ、４７ｂを形成する。続いて、ＳｉＯ２層４７ａ、４７ｂをマスクとして用い、外周部ｉ層４３ａを、例えばＲＩＥ法を用いてエッチングすることで、底面の高さがＳｉ柱４ａ、４ｂの外周部にあるＳｉＯ２層２３ａの上表面の高さとほぼ一致するように、Ｓｉ柱４８ａ、４８ｂを形成する。その後、例えばエッチバック法を用いて、メモリ素子領域４２上のＳｉＯ２層４５、９を、その上表面の高さがＳｉＯ２層２３ａの上表面の高さとほぼ一致するようにエッチングする。
次に、図７Ｆに示すように、Ｓｉ柱４８ａの底部に、リソグラフィ法、アクセプタ不純物イオン注入法、及び熱拡散法を用いることで、Ｐ＋層５１ａを形成する。これと同様にＳｉ柱４８ｂの底部に、リソグラフィ法、アクセプタ不純物イオン注入法、熱拡散法を用いて、Ｎ＋層５２ａを形成する。続いて、Ｓｉ柱４ａ、４ｂ、４８ａ、４８ｂの外周全体に、ＳｉＯ２層５０を形成する。その後、Ｓｉ柱４ａ、４ｂ、４８ａ、４８ｂを覆うように、ＡＬＤ法を用いてＨｆＯ２層５３とＴｉＮ層５４とを全体に堆積する。
次に、図７Ｇに示すように、リソグラフィ法とＲＩＥ法とを用いて、ＴｉＮ層５４をエッチングすることで、Ｓｉ柱４８ａ、４８ｂを囲み、且つＳｉ柱４８ａ、４８ｂに繋がるＴｉＮ層５４ａを形成する。これと同時にＳｉ柱４ａ、４ｂを囲み、且つＳｉ柱４ａ、４ｂに繋がるＴｉＮ層５４ｂを形成する。続いて、Ｓｉ柱４ａ、４ｂ、４８ａ、４８ｂの頂部にあるＨｆＯ２層５３、ＴｉＮ層５４ａ、５４ｂを除去する。その後、リソグラフィ法、イオン注入法を用いて、Ｓｉ柱４８ａの頂部にＰ＋層５１ｂを形成し、Ｓｉ柱４８ｂ、４ａ、４ｂの頂部にＮ＋層５２ｂ、５５ａ、５５ｂを形成する。
次に、図７Ｈに示すように、ＣＶＤ法を用いてＳｉＯ２を堆積し、その後にＣＭＰ法を用いて、表面が平滑に研磨されたＳｉＯ２層５６を、その表面の高さが外周部ｉ層４３ｂよりも上方になるように形成する。続いて、Ｓｉ柱４８ａ上にコンタクトホール５７ａ、Ｓｉ柱４８ｂ上にコンタクトホール５７ｂ、ＴｉＮ層５４ａ上にコンタクトホール５７ｃ、外周部ｉ層４３ａの表層に形成されたＰ＋層５１ａとＮ＋層５２ａの境界線上に、コンタクトホール５７ｄをそれぞれ形成する。続いて、コンタクトホール５７ａを介して、Ｐ＋層５１ｂと接続した電源配線金属層Ｖｄｄと、コンタクトホール５７ｂを介してＮ＋層５２ｂと接続したグランド配線金属層Ｖｓｓと、コンタクトホール５７ｃを介してＴｉＮ層５４ａと接続した入力配線金属層Ｖｉｎと、コンタクトホール５７ｄを介してＰ＋層５１ａ、Ｎ＋層５２ａと接続した出力配線金属層Ｖｏｕｔとをそれぞれ形成する。続いて、全体を覆うように、ＣＶＤ法とＣＭＰ法とを用いることで、表面が平滑なＳｉＯ２層５８を形成する。続いて、ＴｉＮ層５４ｂ上にコンタクトホール５９ａを、Ｓｉ柱４ａ上にコンタクトホール５９ｂを、外周部ｉ層４３ｂの上部まで持ち上げられたドープドＳｉ層１４ａ１上にコンタクトホール５９ｄを、外周部ｉ層４３ｂの上部まで持ち上げられたドープドＳｉ層１４ａ２上にコンタクトホール５９ｅを、外周部ｉ層４３ｂの上部まで持ち上げられたドープドＳｉ層１４ａｎ上にコンタクトホール５９ｆを形成する。その後、コンタクトホール５９ａを介してＴｉＮ層５４ｂと接続したドレイン側選択ゲート配線金属層ＳＧＤと、コンタクトホール５９ｂを介してＮ＋層５５ａと接続したビット線配線金属層ＢＬａと、コンタクトホール５９ｃを介してＮ＋層５５ｂと接続したビット線配線金属層ＢＬｂと、コンタクトホール５９ｄを介してドープドＳｉ層１４ａ１と接続したワード線配線金属層ＷＬ１と、コンタクトホール５９ｅを介してドープドＳｉ層１４ａ２と接続したワード線配線金属層ＷＬ２と、コンタクトホール５９ｆを介してドープドＳｉ層１４ａｎと接続したワード線配線金属層ＷＬｎとが形成される。これと同様にして、Ｎ＋層５ａはコモンソース配線層に、ドープドＳｉ層７はソース側選択ゲート配線層にそれぞれ接続される（コモンソース配線層、ソース側選択ゲート配線層は図示せず。）。
図７Ｈに示すように、外周部ｉ層４３ａ上において、Ｐ＋層５１ａがソースとして機能し、Ｐ＋層５１ｂがドレインとして機能し、Ｐ＋層５１ａ、５１ｂ間のＳｉ柱４８ａがチャネルとして機能し、ＴｉＮ層５４ａがゲートとして機能するＰチャネルＳＧＴ（Surrounding Gate MOS Transistor）と、Ｎ＋層５２ａがソースとして機能し、Ｎ＋層５２ｂがドレインとして機能し、Ｎ＋層５２ａ、５２ｂ間のＳｉ柱４８ｂがチャネルとして機能し、ＴｉＮ層５４ａがゲートとして機能するＮチャネルＳＧＴとが形成される（ＳＧＴに関しては、例えば、特許文献３を参照）。Ｓｉ柱４８ａ、４８ｂに形成されたＮチャネルＳＧＴ、ＰチャネルＳＧＴからＣＭＯＳインバータ回路が形成され、メモリ素子領域４２におけるＳｉ柱４ａ、４ｂには、図１に示すような、ｎ段のメモリセル・トランジスタが直列に接続された縦構造ＮＡＮＤ型フラッシュメモリ素子が形成される。
第６実施形態によれば、以下の効果が奏される。
１．Ｓｉ柱４８ａに形成されたＰチャネルＳＧＴと、Ｓｉ柱４８ｂに形成されたＮチャネルＳＧＴと、Ｓｉ柱４ａとＳｉ柱４ｂとの頂部に形成された縦構造ＮＡＮＤ型フラッシュメモリ素子のドレイン側選択トランジスタとが、互いに同じ高さに形成される。これにより、ＰチャネルＳＧＴと、ＮチャネルＳＧＴと、ドレイン側選択トランジスタのゲート絶縁層であるＨｆＯ２層５３とを同時に形成することができる。これと同様に、ＰチャネルＳＧＴと、ＮチャネルＳＧＴと、ドレイン側選択トランジスタのゲート導体層であるＴｉＮ層５４ａ、５４ｂとを同時に形成することができる。これと同様に、ＮチャネルＳＧＴのＮ＋層５２ｂと、縦構造ＮＡＮＤ型フラッシュメモリ素子のＮ＋層５５ａ、５５ｂとを同時に形成することができる。このように、外周部ｉ層４３ａ上に形成するＰチャネルＳＧＴとＮチャネルＳＧＴからなる周辺回路の形成に必要な工程と、縦構造ＮＡＮＤ型フラッシュメモリ素子のドレイン側選択トランジスタ形成に必要な工程の多くが共通化できる。これにより、製造するＮＡＮＤ型フラッシュメモリ装置の低コスト化が実現される。
２．縦構造ＮＡＮＤ型フラッシュメモリ素子においてワード線導体層として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、各ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎとを絶縁するためのＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとは、バイアススパッタ法を用いて、ｉ層基板１ａの表面に垂直な方向から材料原子を入射させることにより形成した。この材料原子の堆積について、Ｓｉ柱４ａ、４ｂにおいては、Ｓｉ３Ｎ４層２ａ、２ｂをマスクとして用い、外周部ｉ層４３ａ、４３ｂの側面角度θｋに対して、バイアススパッタの堆積速度が剥離速度よりも大きくなる条件で形成した。これにより、Ｓｉ柱４ａ、４ｂの外周に空間１８ａ、１８ｂを形成することができるとともに、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎは外周部ｉ層４３ｂの側面に繋がるように形成される。この結果、ワード線配線金属層ＷＬ１、ＷＬ２、ＷＬｎを、底面が同じ高さであるコンタクトホール５９ｄ、５９ｅ、５９ｆを介して形成することができる。このため、ワード線配線金属層ＷＬ１、ＷＬ２、ＷＬｎを形成するための工程が簡略化され、ＮＡＮＤ型フラッシュメモリ装置の製造の低コスト化が実現される。
（第７実施形態）
以下、図８を参照しながら、本発明の第７実施形態に係る縦構造ＮＡＮＤ型フラッシュメモリ素子の製造方法について説明する。第７実施形態において、図８に示す工程以外は、第１実施形態と同様である。
第７実施形態では、図８に示すように、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周部に形成されたドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎの最上部のドープドＳｉ層１４ａｎの上表面が、ＨｆＯ２層１６ａと接触して形成される。
また、第７実施形態では、図２Ｌに示すＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎの中で、最上部のＳｉＯ２層１５ａｎが存在していない。これにより、ワード線となるドープドＳｉ層１４ａｎと、ドレイン側選択線となるドープドＳｉ層２０ａ、２０ｂ間の距離を短くすることができるため、メモリセル・トランジスタとドレイン側選択トランジスタのチャネル電位において、チャネル間でのバリヤが生じることがない。
なお、第１実施形態では、ドープドＳｉ層１４ａ１とＳｉＯ２層１５ａ１を１つの組とすると、少なくとも３つの組のドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを、縦構造ＮＡＮＤフラッシュメモリに適用したが、そのような構造は、一組のドープドＳｉ層１４ａ１とＳｉＯ２層１５ａ１とからなる、例えばＮＯＲ型など他のＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）装置にも適用することができる。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、バイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むＳｉ材料原子と、ＳｉＯ２材料原子とを、ｉ層基板１ａの上表面に垂直な方向から入射することで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成したが、ドナー又はアクセプタ不純物を含むＳｉ材料と、ＳｉＯ２材料とを、ｉ層基板１ａの上表面に垂直な方向から入射することで、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎと、ＳｉＯ２層１５ａ１、１５ａ２、・・、１５ａｎとを形成することが可能な方法であれば、他の方法を用いても良い。このことは、本発明に係る他の実施形態においても同様に適用可能である。
なお、第１実施形態における、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎは、アモルファスＳｉ、又はポリＳｉであってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態における、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎは、導電性を有する材料層であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態における、トンネル絶縁層として機能するＳｉＯ２層１１ａ、１１ｂ、１１ｃ、１１ｄ、データ電荷蓄積層として機能するＳｉ３Ｎ４層１２ａ、層間絶縁層として機能するＳｉＯ２層１３ａは、それぞれの層の機能を実現できる材料層であれば、他の材料層を用いてもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、データ電荷蓄積層として機能するＳｉ３Ｎ４層１２ａと、層間絶縁層として機能するＳｉＯ２層１３ａとは、独立した材料層より形成した。これに限られず、例えばＳｉ３Ｎ４層１２ａを形成し、これに連続して酸素ガスを導入して酸素を含むＳｉＮＯ層を層間絶縁層として形成してもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、空間１８ａ、１８ｂ、１８ｃ、１８ｄをＨｆＯ２層１６ａで充填した。このＨｆＯ２層１６ａは空間１８ａ、１８ｂ、１８ｃ、１８ｄに充填される絶縁層であれば、その他の材料層であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、ソース側選択ゲート導体層、及びドレイン側選択ゲート導体層として、ドープドＳｉ層７、２０ａを例とした。これに限られず、導体層であれば、他の材料層であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、ＮＡＮＤ型フラッシュメモリ素子をＳｉ柱４ａ、４ｂ、４ｃ、４ｄに形成した。これに限られず、他の半導体柱を用いてもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、真円状のレジスト層３ａ、３ｂ、３ｃ、３ｄを形成した後に、レジスト層３ａ、３ｂ、３ｃ、３ｄをマスクにＳｉ３Ｎ４膜を、例えばＲＩＥ（Reactive Ion Etching）法を用いてエッチングして、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄを形成した。レジスト層３ａ、３ｂ、３ｃ、３ｄ、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄの平面視での形状は真円形に限らず、楕円状や矩形状であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、レジスト層３ａ、３ｂ、３ｃ、３ｄと、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄとの両層をマスクとして用い、例えばＲＩＥ法を用いてｉ層基板１をエッチングすることで、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄを形成した。これに限られず、レジスト層３ａ、３ｂ、３ｃ、３ｄと、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄとの両層をエッチングマスクとして用いず、いずれか一方のみをエッチングマスクとして用いることで、ｉ層基板１のエッチングを行うこともできる。また、レジスト層３ａ、３ｂ、３ｃ、３ｄと、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄが有する機能を実現可能なものであれば、他の材料層を用いてもよい。また、この材料層は多層構造であっても良い。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、ワード線として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ソース側選択線として機能するドープドＳｉ層７はＳｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に繋がり形成された構造とした。このような構造だけでなく、装置動作の仕様に従って、ドレイン側選択線として機能するドープドＳｉ層２０ａ、２０ｂと同様に、Ｓｉ柱４ａ、４ｂの外周に繋がるドープドＳｉ層と、Ｓｉ柱４ｃ、４ｄの外周に繋がるドープドＳｉ層とに分離した構造であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの底部に、コモンソースのＮ＋層５ａがあり、頂部にドレインのＮ＋層２４ａ、２４ｂ、２４ｃ、２４ｄがある構造とした。これに限られず、１つのＮＡＮＤ型フラッシュメモリ素子を２つのＳｉ柱で形成する縦構造ＮＡＮＤ型フラッシュメモリ素子（例えば、特許文献４を参照）にも本発明の技術思想を適用することができる。この場合、コモンソースＮ＋層５ａ、ドレインＮ＋層２４ａ、２４ｂ、２４ｃ、２４ｄは、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの頂部に形成され、ＮＡＮＤ型フラッシュメモリ素子のチャネルは、コモンソースＮ＋層に繋がる一方のＳｉ柱のチャネルと、これに隣接し、且つ、Ｓｉ柱の頂部に位置するとともにドレインＮ＋層に接続される他方のＳｉ柱のチャネルとに繋がるように構成される。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第１実施形態では、ワード線として機能するドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎ、ソース側選択線として機能するドープドＳｉ層７は、Ｓｉ柱４ａ、４ｂ、４ｃ、４ｄの外周に繋がる構造とした。このような構造だけでなく、装置動作の仕様に従って、ドレイン側選択線として機能するドープドＳｉ層２０ａ、２０ｂと同様に、Ｓｉ柱４ａ、４ｂの外周に繋がるドープドＳｉ層と、Ｓｉ柱４ｃ、４ｄの外周に繋がるドープドＳｉ層とに分離した構造であってもよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第２実施形態における水素熱処理について、第１実施形態を例にして説明した。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第２実施形態における水素熱処理は、空間１８ａ、１８ｂが形成されてから、空間１８ａ、１８ｂがＨｆＯ２層１６で充填されるまでのいずれかの時点で行えばよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第４実施形態で使用した技術事項は、本発明に係る他の実施形態においても、同様に適用可能である。
第４実施形態では、Ｓｉ３Ｎ４層２ａ、２ｂ、２ｃ、２ｄに代えて円錐台状Ｓｉ３Ｎ４層２Ａ、２Ｂ、２Ｃ、２Ｄを形成し、この円錐台状Ｓｉ３Ｎ４層２Ａ、２Ｂ、２Ｃ、２Ｄ上に、円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄを形成した。円錐台状積層材料層４１ａ、４１ｂ、４１ｃ、４１ｄは、このように円錐形状でなくても、先細りの形状であればよい。このことは、本発明に係る他の実施形態においても同様に適用可能である。
第６実施形態では、Ｓｉ柱４８ａ、４８ｂの底面の高さがＳｉＯ２層５３の上表面の高さにほぼ一致するようにした。しかしこれに限られず、Ｓｉ柱４８ａ、４８ｂにＳＧＴが形成される限り、Ｓｉ柱４８ａ、４８ｂの底面の高さは、ＳｉＯ２層５３表面の高さ近傍であればよい。
第６実施形態では、単層のＴｉＮ層５４を用いた。しかしこれに限られず、単層のＴｉＮ層５４に代えて、例えばポリＳｉ層と２層構造、または他の複数層よりなる材料層を用いることも可能である。
第６実施形態では、コンタクトホール５９ｄ、５９ｅ、５９ｆを、ＮＡＮＤ型フラッシュメモリ素子が形成されたＳｉ柱４ａ、４ｂの中心線Ｘ−Ｘ’線の近傍に形成した。しかしこれに限られず、ドープドＳｉ層１４ａ１、１４ａ２、・・、１４ａｎは、メモリ素子領域４２の全域に繋がって形成されているので、図７Ｈに示すように、必ずしもＸ−Ｘ’線の近傍に集合させて形成する必要はない。
第６実施形態では、外周部ｉ層４３ａ上のＳｉ柱４８ａ、４８ｂに形成されたＮチャネル、ＰチャネルＳＧＴからなるＣＭＯＳインバータ回路が形成された例とした。しかしこれに限られず、他のＳＧＴを用いた回路を形成した場合にも、本発明の技術思想が適用されることは言うまでもない。
［付記１］
半導体基板と、
前記半導体基板上において、前記半導体基板の表面に対して垂直な方向に延びる第１の半導体柱と、
前記第１の半導体柱の外周を囲むトンネル絶縁層と、
前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
前記データ電荷蓄積絶縁層の外周を囲む第１の層間絶縁層と、
前記第１の層間絶縁層の外周を囲む第２の層間絶縁層と、
前記第２の層間絶縁層の外周を囲む第１の導体層と、
前記第１の導体層の上面又は下面に接するとともに、前記第２の層間絶縁層の外周を囲む第３の層間絶縁層と、
前記第１の導体層と前記第３の層間絶縁層とを一組とする積層材料層が、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されており、
前記第２の層間絶縁層が、前記積層材料層に対して垂直な方向に繋がり、且つ前記積層材料層の上表面まで延在しており、
前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置。
［付記２］
前記積層材料層上にある前記第２の層間絶縁層の厚さが、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長い、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記３］
前記トンネル絶縁層と、前記データ電荷蓄積絶縁層と、前記第１の層間絶縁層との、前記積層材料層に対して垂直な方向における上端位置が、前記積層材料層の上表面まで延在している前記第２の層間絶縁層の上表面位置とほぼ同じ高さである、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記４］
前記第２の層間絶縁層の前記積層材料層の上表面に延在している部位と、前記第１の導体層の上表面とが接している、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記５］
前記第１の導体層と前記第２の層間絶縁層の間に、酸化絶縁層が形成されている、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記６］
前記積層材料層が複数層形成されており、
前記積層材料層の上方に形成され、前記第１の半導体柱の外周を囲む第１のゲート絶縁層と、
前記第１のゲート絶縁層の外周を囲む第２の導体層と、
前記第１の半導体柱の頂部に形成された、ドナーまたはアクセプタ不純物を含む第１の不純物領域と、を有し、
前記積層材料層の前記第１の導体層が、ワード線配線金属層に接続され、
前記第２の導体層が、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続され、
前記第１の不純物領域が、コモンソース配線金属層、又はビット線配線金属層に接続され、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記７］
前記積層材料層が複数層形成されており、
前記積層材料層の下方に形成され、前記第１の半導体柱の外周を囲む第２のゲート絶縁層と、
前記第２のゲート絶縁層の外周を囲む第３の導体層と、
前記積層材料層の下方、且つ、前記第１の半導体柱の底部に形成され、前記第１の不純物領域と同じ導電型を有する第２の不純物領域とを有し、
前記積層材料層の前記第１の導体層が、ワード線配線金属層に接続され、
前記第３の導体層が、ソース側選択ゲート配線金属層に接続され、
前記第２の不純物領域が、コモンソース配線金属層に接続され、
前記第２の導体層が、ドレイン側選択ゲート配線金属層に接続され、
前記第１の不純物領域が、ビット線配線金属層に接続されることで、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことを特徴とする付記６に記載の柱状半導体メモリ装置。
［付記８］
前記積層材料層の側面が、前記側面に対向する、前記第１の層間絶縁層の側面と接触することなく離間している、
ことを特徴とする付記１に記載の柱状半導体メモリ装置。
［付記９］
前記第１の半導体柱が形成されたメモリ素子領域の外周部に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致するように形成された第１の外周部半導体領域と、
前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致している第２の半導体柱と、
前記第２の半導体柱の外周部を囲む第３のゲート絶縁層と、
前記第３のゲート絶縁層の外周を囲むように形成され、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層と、
前記第４の導体層の上方、且つ前記第２の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第３の不純物領域と、
前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成され、前記第３の不純物領域と同じ導電型を有する第４の不純物領域と、を備え、
前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成されている、
ことを特徴とする付記６に記載の柱状半導体メモリ装置。
［付記１０］
前記半導体基板上において、前記第１の半導体柱の外周を囲むように形成されるとともに、前記第１の外周部半導体領域の側面及び上面まで延在した第４の層間絶縁層をさらに備え、
前記積層材料層は、前記第４の層間絶縁層上に形成され、
前記積層材料層の上表面の高さは、前記第１の外周部半導体領域上に存在する前記第４の層間絶縁層の上表面の高さとほぼ一致しており、
前記第１の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第１の導体層の上表面に接続されたコンタクトホールをさらに備え、
前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とが接続されている、
ことを特徴とする付記９に記載の柱状半導体メモリ装置。
［付記１１］
半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面を径方向内方に後退させることにより、第１の半導体柱を形成する第１半導体柱形成工程と、
前記第１の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
前記データ電荷蓄積絶縁層の外周を囲むように第１の層間絶縁層を形成する第１層間絶縁層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第１の導体層を形成する第１導体層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から、前記第１の導体層上に材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第３の層間絶縁層を形成する第３絶縁層形成工程と、
前記第１の導体層と前記第３の層間絶縁層を一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、
前記第１の層間絶縁層の側面と、前記第１の導体層及び前記第３の層間絶縁層の側面との間に形成された空間に、第２の層間絶縁層を充填する第２層間絶縁層充填工程と、
を備え、
前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置の製造方法。
［付記１２］
前記第１の層間絶縁層の側面に形成する前記第２の層間絶縁層を、前記積層材料層の上表面まで延在するように形成する、
ことを特徴とする付記１１に記載の柱状半導体メモリ装置の製造方法。
［付記１３］
前記第２の層間絶縁層の厚さを、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長く形成する、
ことを特徴とする付記１２に記載の柱状半導体メモリ装置の製造方法。
［付記１４］
前記積層材料層形成工程の後、水素を含む雰囲気の下、熱処理を行う、
ことを特徴とする付記１１に記載の柱状半導体メモリ装置の製造方法。
［付記１５］
前記積層材料層形成工程の後、酸素を含む雰囲気の下、熱処理を行うことで、前記第１の導体層の側面表層に酸化絶縁層を形成する、
ことを特徴とする付記１１に記載の柱状半導体メモリ装置の製造方法。
［付記１６］
前記第１の半導体柱上に、前記マスク絶縁層に代えて、円錐台形状を有する円錐台状マスク絶縁層を形成する円錐台状マスク絶縁層形成工程と、
前記半導体基板の上表面に垂直方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と同種の材料層からなる円錐台形状の円錐台状積層材料層を形成する円錐台状積層材料層形成工程を有する、
ことを特徴とする付記１１に記載の柱状半導体メモリ装置の製造方法。
［付記１７］
前記積層材料層の上方において、前記第１の半導体柱の外周を囲むように第１のゲート絶縁層を形成する第１ゲート絶縁層形成工程と、
前記第１のゲート絶縁層の外周を囲むように第２の導体層を形成する第２導体層形成工程と、
前記第１の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第１の不純物領域を形成する第１不純物領域形成工程と、
前記積層材料層の下方に、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
前記第２のゲート絶縁層の外周を囲むように第３の導体層を形成する第３導体層形成工程と、
前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続する工程と、
前記第２の導体層を、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続する工程と、
前記第１の不純物領域を、コモンソース配線金属層、又はビット線配線金属層に接続する工程と、を有する、
ことを特徴とする付記１１に記載の柱状半導体メモリ装置の製造方法。
［付記１８］
前記積層材料層の下方において、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
前記第２のゲート絶縁層の外周を囲む第３の導体層を形成する第３導体層形成工程と、
前記第３の導体層の下方、且つ、前記第１の半導体柱の底部に、前記第１の不純物領域と同じ導電型を有する第２の不純物領域を形成する第２不純物領域形成工程とを有し、
前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続し、
前記第３の導体層を、ソース側選択ゲート配線金属層に接続し、
前記第２の不純物領域を、コモンソース配線金属層に接続し、
前記第３の導体層を、ドレイン側選択ゲート配線金属層に接続し、
前記第１の不純物領域を、ビット線配線金属層に接続することで、
前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
ことを特徴とする付記１５に記載の柱状半導体メモリ装置の製造方法。
［付記１９］
前記第１の半導体柱が形成されたメモリ素子領域の外周に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致する第１の外周部半導体領域を形成する第１外周部半導体領域形成工程と、
前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致する第２の半導体柱を形成する第２半導体柱形成工程と、
前記第２の半導体柱の外周を囲むように第３のゲート絶縁層を形成する第３ゲート絶縁層形成工程と、
前記第３のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層を形成する第４導体層形成工程と、
前記第４の導体層の上方、且つ、前記第２の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第３の不純物領域を形成する第３不純物領域形成工程と、
前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成された前記第３の不純物領域と同じ導電型を有する第４の不純物領域を形成する第４不純物領域形成工程を有し、
前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成される、
ことを特徴とする付記１５に記載の柱状半導体メモリ装置の製造方法。
［付記２０］
前記第１の外周部半導体領域上と、前記第１の外周部半導体領域の側面上と、前記メモリ素子領域にある前記第１の半導体柱の外周における前記半導体基板上とに、第４の層間絶縁層を形成する第４層間絶縁層形成工程と、
前記積層材料層を、前記第４の層間絶縁層上において、前記第１の半導体柱の外周を囲むように、且つ、前記第１の外周部半導体領域の側面まで延在するように形成し、
前記積層材料層の上面の高さが、前記第１の外周部半導体領域上にある前記第４の層間絶縁層の上面の高さとほぼ一致するように形成し、
前記第１の導体層の上表面に接続されたコンタクトホールを形成し、
前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とを接続する、
ことを特徴とする付記１９に記載の柱状半導体メモリ装置の製造方法。
本発明によれば、高密度、低価格の柱状半導体メモリ装置と、これらを用いた高性能、新機能電子装置が提供される。
ＢＬ１、ＢＬ２ ビット線
ＢＬａ、ＢＬｂ ビット線配線金属層
ＣＳＬ コモンソース配線金属層（コモンソース線）
ＳＧＳ ソース側選択ゲート配線金属層
ＳＧＤ ドレイン側選択ゲート配線金属層
ＳＴＳ１、ＳＴＳ２ ソース側選択トランジスタ
ＳＴＤ１、ＳＴＤ２ ドレイン側選択トランジスタ
Ｖｄｄ 電源配線金属層
Ｖｓｓ グランド配線金属層
Ｖｉｎ 入力配線金属層
Ｖｏｕｔ 出力配線金属層
ＷＬ１、ＷＬ２、ＷＬｎ ワード線配線金属層
ＷＴ１１、ＷＴ１２、ＷＴ１ｎ、ＷＴ２１、ＷＴ２２、ＷＴ２ｎ メモリセル・トランジスタ
Ｗ１、Ｗ２、Ｗｎ ワード線
１、１ａ ｉ層基板
２ａ、２ｂ、２ｃ、２ｄ、８、１２、２Ａ、２Ｂ、２Ｃ、２Ｄ、４６ Ｓｉ３Ｎ４層
３ａ、３ｂ、３ｃ、３ｄ、１７、２６ａ、２６ｂ レジスト層
４ａ、４ｂ、４ｃ、４ｄ、４８ａ、４８ｂ Ｓｉ柱
５、５ａ、２４ａ、２４ｂ、２４ｄ、５２ｂ、５５ａ、５５ｂ Ｎ＋層
６ａ、６ｂ、６ｃ、６ｄ、９、１０ａ、１０ｂ、１０ｃ、１０ｄ、１１ａ、１１ｂ、１１ｃ、１１ｄ、１３、１５ａ１、１５ａ２、１５ｂｎ、１５ｂ１、１５ｂ２、１５ｂｎ、１５ｃ１、１５ｃ２、１５ｃｎ、１５ｅ１、１５ｅ２、１５ｅｎ、２１、２１ａ、２３、２３ａ、２８、３５ａ、３５ｂ、４５、４７ａ、４７ｂ、５０、５６、５８ ＳｉＯ２層
７、１４ａ１、１４ａ２、１４ａｎ、１４ｂ１、１４ｂ２、１４ｂｎ、１４ｃ１、１４ｃ２、１４ｃｎ、１４ｅ１、１４ｅ２、１４ｅｎ、２０、２０ａ、２０ｂ ドープドＳｉ層
１６、１６ａ、１９、５３ ＨｆＯ２層
１８ａ、１８ｂ、１８ｃ、１８ｄ 空間
２９ａ、２９ｂ、２９ｃ、２９ｄ、５７ａ、５７ｂ、５７ｃ、５７ｄ、５９ａ、５９ｂ、５９ｃ、５９ｄ、５９ｅ、５９ｆ コンタクトホール
３０ａ、３０ｂ 金属配線層
３６ 基板
３７ 円錐台状Ｓｉ柱
３８ａ１、３８ａ２、３８ａ３、３９ａ１、３９ａ２、３９ａ３、３９ｂ１、３９ｂ２、３９ｂ３ 堆積材料層
５１ａ、５１ｂ Ｐ＋層
５４、５４ａ、５４ｂ ＴｉＮ層
ｔ０、ｔ１、ｔ２、ｔ３ 時間
４１ａ、４１ｂ、４１ｃ、４１ｄ 円錐台状積層材料層
４２ メモリ素子領域
４３ａ、４３ｂ 外周部ｉ層

Claims (20)

  1. 半導体基板と、
    前記半導体基板上において、前記半導体基板の表面に対して垂直な方向に延びる第１の半導体柱と、
    前記第１の半導体柱の外周を囲むトンネル絶縁層と、
    前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
    前記データ電荷蓄積絶縁層の外周を囲む第１の層間絶縁層と、
    前記第１の層間絶縁層の外周を囲む第２の層間絶縁層と、
    前記第２の層間絶縁層の外周を囲む第１の導体層と、
    前記第１の導体層の上面又は下面に接するとともに、前記第２の層間絶縁層の外周を囲む第３の層間絶縁層と、
    前記第１の導体層と前記第３の層間絶縁層とを一組とする積層材料層が、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されており、
    前記第２の層間絶縁層が、前記半導体柱と前記半導体柱に面した前記積層材料層の側面との間で前記積層材料層に対して垂直な方向に繋がり、且つ前記積層材料層のうち最上層の上表面まで延在しており、
    前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
    ことを特徴とする柱状半導体メモリ装置。
  2. 前記積層材料層上にある前記第２の層間絶縁層の厚さが、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長い、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  3. 前記トンネル絶縁層と、前記データ電荷蓄積絶縁層と、前記第１の層間絶縁層との、前記積層材料層に対して垂直な方向における上端位置が、前記積層材料層の上表面まで延在している前記第２の層間絶縁層の上表面位置とほぼ同じ高さである、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  4. 前記第２の層間絶縁層の前記積層材料層の上表面に延在している部位と、前記第１の導体層の上表面とが接している、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  5. 前記第１の導体層と前記第２の層間絶縁層の間に、酸化絶縁層が形成されている、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  6. 前記積層材料層が複数層形成されており、
    前記積層材料層の上方に形成され、前記第１の半導体柱の外周を囲む第１のゲート絶縁層と、
    前記第１のゲート絶縁層の外周を囲む第２の導体層と、
    前記第１の半導体柱の頂部に形成された、ドナーまたはアクセプタ不純物を含む第１の不純物領域と、を有し、
    前記積層材料層の前記第１の導体層が、ワード線配線金属層に接続され、
    前記第２の導体層が、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続され、
    前記第１の不純物領域が、コモンソース配線金属層、又はビット線配線金属層に接続され、
    前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  7. 前記積層材料層が複数層形成されており、
    前記積層材料層の下方に形成され、前記第１の半導体柱の外周を囲む第２のゲート絶縁層と、
    前記第２のゲート絶縁層の外周を囲む第３の導体層と、
    前記積層材料層の下方、且つ、前記第１の半導体柱の底部に形成され、前記第１の不純物領域と同じ導電型を有する第２の不純物領域とを有し、
    前記第３の導体層が、前記ソース側選択ゲート配線金属層に接続され、
    前記第２の不純物領域が、前記コモンソース配線金属層に接続され、
    前記第２の導体層が、前記ドレイン側選択ゲート配線金属層に接続され、
    前記第１の不純物領域が、前記ビット線配線金属層に接続されることで、
    前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
    ことを特徴とする請求項６に記載の柱状半導体メモリ装置。
  8. 前記積層材料層の側面が、前記側面に対向する、前記第１の層間絶縁層の側面と接触することなく離間している、
    ことを特徴とする請求項１に記載の柱状半導体メモリ装置。
  9. 前記第１の半導体柱が形成されたメモリ素子領域の外周部に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致するように形成された第１の外周部半導体領域と、
    前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致している第２の半導体柱と、
    前記第２の半導体柱の外周部を囲む第３のゲート絶縁層と、
    前記第３のゲート絶縁層の外周を囲むように形成され、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層と、
    前記第４の導体層の上方、且つ前記第２の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第３の不純物領域と、
    前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成され、前記第３の不純物領域と同じ導電型を有する第４の不純物領域と、を備え、
    前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成されている、
    ことを特徴とする請求項６に記載の柱状半導体メモリ装置。
  10. 前記半導体基板上において、前記第１の半導体柱の外周を囲むように形成されるとともに、前記第１の外周部半導体領域の側面及び上面まで延在した第４の層間絶縁層をさらに備え、
    前記積層材料層は、前記第４の層間絶縁層上に形成され、
    前記積層材料層の上表面の高さは、前記第１の外周部半導体領域上に存在する前記第４の層間絶縁層の上表面の高さとほぼ一致しており、
    前記第１の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第１の導体層の上表面に接続されたコンタクトホールをさらに備え、
    前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とが接続されている、
    ことを特徴とする請求項９に記載の柱状半導体メモリ装置。
  11. 半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
    前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面を径方向内方に後退させることにより、第１の半導体柱を形成する第１半導体柱形成工程と、
    前記第１の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
    前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
    前記データ電荷蓄積絶縁層の外周を囲むように第１の層間絶縁層を形成する第１層間絶縁層形成工程と、
    前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第１の導体層を形成する第１導体層形成工程と、
    前記マスク絶縁層の上表面に垂直な方向から、前記第１の導体層上に材料原子を入射することで、前記第１の半導体柱の外周、且つ、前記半導体基板の上方に第３の層間絶縁層を形成する第３層間絶縁層形成工程と、
    前記第１の導体層と前記第３の層間絶縁層を一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、
    前記第１の層間絶縁層の側面と、前記第１の導体層及び前記第３の層間絶縁層の側面との間に形成された空間に、第２の層間絶縁層を充填する第２層間絶縁層充填工程と、
    を備え、
    前記第１の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第１の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
    ことを特徴とする柱状半導体メモリ装置の製造方法。
  12. 前記第１の層間絶縁層の側面に形成する前記第２の層間絶縁層を、前記積層材料層のうち最上層の上表面まで延在するように形成する、
    ことを特徴とする請求項１１に記載の柱状半導体メモリ装置の製造方法。
  13. 前記第２の層間絶縁層の厚さを、前記第１の層間絶縁層に接する前記第２の層間絶縁層の厚さの１／２よりも長く形成する、
    ことを特徴とする請求項１２に記載の柱状半導体メモリ装置の製造方法。
  14. 前記積層材料層形成工程の後、水素を含む雰囲気の下、熱処理を行う、
    ことを特徴とする請求項１１に記載の柱状半導体メモリ装置の製造方法。
  15. 前記積層材料層形成工程の後、酸素を含む雰囲気の下、熱処理を行うことで、前記第１の導体層の側面表層に酸化絶縁層を形成する、
    ことを特徴とする請求項１１に記載の柱状半導体メモリ装置の製造方法。
  16. 前記第１の半導体柱上に、前記マスク絶縁層に代えて、円錐台形状を有する円錐台状マスク絶縁層を形成する円錐台状マスク絶縁層形成工程と、
    前記半導体基板の上表面に垂直方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と同種の材料層からなる円錐台形状の円錐台状積層材料層を形成する円錐台状積層材料層形成工程を有する、
    ことを特徴とする請求項１１に記載の柱状半導体メモリ装置の製造方法。
  17. 前記積層材料層の上方において、前記第１の半導体柱の外周を囲むように第１のゲート絶縁層を形成する第１ゲート絶縁層形成工程と、
    前記第１のゲート絶縁層の外周を囲むように第２の導体層を形成する第２導体層形成工程と、
    前記第１の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第１の不純物領域を形成する第１不純物領域形成工程と、
    前記積層材料層の下方に、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
    前記第２のゲート絶縁層の外周を囲むように第３の導体層を形成する第３導体層形成工程と、
    前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続する工程と、
    前記第２の導体層を、ソース側選択ゲート配線金属層、又はドレイン側選択ゲート配線金属層に接続する工程と、
    前記第１の不純物領域を、コモンソース配線金属層、又はビット線配線金属層に接続する工程と、を有する、
    ことを特徴とする請求項１１に記載の柱状半導体メモリ装置の製造方法。
  18. 前記積層材料層の下方において、前記第１の半導体柱の外周を囲むように第２のゲート絶縁層を形成する第２ゲート絶縁層形成工程と、
    前記第２のゲート絶縁層の外周を囲む第３の導体層を形成する第３導体層形成工程と、
    前記第３の導体層の下方、且つ、前記第１の半導体柱の底部に、前記第１の不純物領域と同じ導電型を有する第２の不純物領域を形成する第２不純物領域形成工程とを有し、
    前記積層材料層の前記第１の導体層を、ワード線配線金属層に接続し、
    前記第３の導体層を、ソース側選択ゲート配線金属層に接続し、
    前記第２の不純物領域を、コモンソース配線金属層に接続し、
    前記第３の導体層を、ドレイン側選択ゲート配線金属層に接続し、
    前記第１の不純物領域を、ビット線配線金属層に接続することで、
    前記第１の半導体柱にＮＡＮＤ型フラッシュメモリ素子が形成されている、
    ことを特徴とする請求項１７に記載の柱状半導体メモリ装置の製造方法。
  19. 前記第１の半導体柱が形成されたメモリ素子領域の外周に、上面の高さが、前記第１の半導体柱の頂部の高さとほぼ一致する第１の外周部半導体領域を形成する第１外周部半導体領域形成工程と、
    前記第１の外周部半導体領域に含まれる第２の外周部半導体領域に形成され、頂部の高さが、前記第１の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第２の導体層の底面の高さとほぼ一致する第２の半導体柱を形成する第２半導体柱形成工程と、
    前記第２の半導体柱の外周を囲むように第３のゲート絶縁層を形成する第３ゲート絶縁層形成工程と、
    前記第３のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第２の導体層と上下端の高さがほぼ一致している第４の導体層を形成する第４導体層形成工程と、
    前記第４の導体層の上方、且つ、前記第２の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第３の不純物領域を形成する第３不純物領域形成工程と、
    前記第４の導体層の下方、且つ、前記第２の半導体柱の底部に形成された前記第３の不純物領域と同じ導電型を有する第４の不純物領域を形成する第４不純物領域形成工程を有し、
    前記第３の不純物領域及び前記第４の不純物領域の一方がソースである場合に、他方がドレインであり、前記第３の不純物領域と、前記第４の不純物領域とによって挟まれた前記第２の半導体柱をチャネルとし、前記第４の導体層をゲートとするＳＧＴ（Surrounding Gate MOS Transistor）が形成される、
    ことを特徴とする請求項１７に記載の柱状半導体メモリ装置の製造方法。
  20. 前記第１の外周部半導体領域上と、前記第１の外周部半導体領域の側面上と、前記メモリ素子領域にある前記第１の半導体柱の外周における前記半導体基板上とに、第４の層間絶縁層を形成する第４層間絶縁層形成工程と、
    前記積層材料層を、前記第４の層間絶縁層上において、前記第１の半導体柱の外周を囲むように、且つ、前記第１の外周部半導体領域の側面まで延在するように形成し、
    前記積層材料層の上面の高さが、前記第１の外周部半導体領域上にある前記第４の層間絶縁層の上面の高さとほぼ一致するように形成し、
    前記第１の導体層の上表面に接続されたコンタクトホールを形成し、
    前記コンタクトホールを介して、前記第１の導体層と前記ワード線配線金属層とを接続する、
    ことを特徴とする請求項１９に記載の柱状半導体メモリ装置の製造方法。
JP2015520447A 2014-04-17 2014-04-17 柱状半導体メモリ装置及びその製造方法 Active JP5826441B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/060983 WO2015159414A1 (ja) 2014-04-17 2014-04-17 柱状半導体メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP5826441B1 true JP5826441B1 (ja) 2015-12-02
JPWO2015159414A1 JPWO2015159414A1 (ja) 2017-04-13

Family

ID=54323656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015520447A Active JP5826441B1 (ja) 2014-04-17 2014-04-17 柱状半導体メモリ装置及びその製造方法

Country Status (3)

Country Link
US (1) US9536892B2 (ja)
JP (1) JP5826441B1 (ja)
WO (1) WO2015159414A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2018379811B2 (en) 2017-12-07 2024-04-11 Emp Biotech Gmbh System and method of applied radial technology chromatography
CN117501822A (zh) * 2021-10-28 2024-02-02 华为技术有限公司 一种存储器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置
JP2013069841A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013069930A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP2877462B2 (ja) 1990-07-23 1999-03-31 株式会社東芝 不揮発性半導体記憶装置
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
JP3963678B2 (ja) * 2001-06-23 2007-08-22 富士雄 舛岡 半導体記憶装置の製造方法
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5297342B2 (ja) 2009-11-02 2013-09-25 株式会社東芝 不揮発性半導体記憶装置
US8455940B2 (en) * 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
KR20120029291A (ko) * 2010-09-16 2012-03-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5706353B2 (ja) * 2011-11-15 2015-04-22 株式会社東芝 半導体装置及びその製造方法
KR101988434B1 (ko) * 2012-08-31 2019-06-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 서브-블록 관리 방법
US9129861B2 (en) * 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9099496B2 (en) * 2013-04-01 2015-08-04 Sandisk Technologies Inc. Method of forming an active area with floating gate negative offset profile in FG NAND memory
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
US20150214239A1 (en) * 2013-12-05 2015-07-30 Conversant Intellectual Property Management Inc. Three dimensional non-volatile memory with charge storage node isolation
WO2015132887A1 (ja) * 2014-03-04 2015-09-11 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置及びその製造方法
KR102197070B1 (ko) * 2014-04-14 2020-12-30 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US9331093B2 (en) * 2014-10-03 2016-05-03 Sandisk Technologies Inc. Three dimensional NAND device with silicon germanium heterostructure channel
US9553100B2 (en) * 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9711524B2 (en) * 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
US9450023B1 (en) * 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009409A (ja) * 2009-06-25 2011-01-13 Toshiba Corp 不揮発性半導体記憶装置
JP2013069841A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013069930A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US20160336331A1 (en) 2016-11-17
US9536892B2 (en) 2017-01-03
JPWO2015159414A1 (ja) 2017-04-13
WO2015159414A1 (ja) 2015-10-22

Similar Documents

Publication Publication Date Title
JP5889486B1 (ja) 柱状半導体メモリ装置及びその製造方法
US9960173B2 (en) Semiconductor memory device
US20150340377A1 (en) Vertical memory devices with vertical isolation structures and methods of fabricating the same
US9929041B1 (en) Semiconductor device and method for manufacturing same
JP2010027870A (ja) 半導体記憶装置及びその製造方法
CN110176460B (zh) 3d存储器件及其制造方法
US9224835B2 (en) Method for producing SGT-including semiconductor device
US10121795B2 (en) Method for producing pillar-shaped semiconductor memory device
CN110289259B (zh) 3d存储器件及其制造方法
CN111223870B (zh) 3d存储器件及其制造方法
CN110379812B (zh) 3d存储器件及其制造方法
KR20200074573A (ko) 3차원 비휘발성 메모리 장치의 제조방법
US9960046B2 (en) Methods of manufacturing semiconductor device having a blocking insulation layer
JP5826441B1 (ja) 柱状半導体メモリ装置及びその製造方法
US10651189B2 (en) Method for producing pillar-shaped semiconductor memory device
US11011531B2 (en) Replacement control gate methods and apparatuses
CN111180455B (zh) 3d存储器件及其制造方法
US10790292B2 (en) Method of making embedded memory device with silicon-on-insulator substrate
CN113629059B (zh) 3d存储器件的制造方法及3d存储器件
CN111326525B (zh) 3d存储器件及其制造方法
US9653170B2 (en) Pillar-shaped semiconductor memory device and method for producing the same
JP2007067362A (ja) 不揮発性半導体記憶装置の製造方法
KR20100013936A (ko) 플래시 메모리 소자, 이의 동작 방법 및 제조 방법
JP2005294392A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151013

R150 Certificate of patent or registration of utility model

Ref document number: 5826441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250