JP5779301B1 - 柱状半導体メモリ装置及びその製造方法 - Google Patents
柱状半導体メモリ装置及びその製造方法 Download PDFInfo
- Publication number
- JP5779301B1 JP5779301B1 JP2015520438A JP2015520438A JP5779301B1 JP 5779301 B1 JP5779301 B1 JP 5779301B1 JP 2015520438 A JP2015520438 A JP 2015520438A JP 2015520438 A JP2015520438 A JP 2015520438A JP 5779301 B1 JP5779301 B1 JP 5779301B1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductor
- conductor layer
- outer periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 247
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000010410 layer Substances 0.000 claims abstract description 1073
- 239000011229 interlayer Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000003860 storage Methods 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims description 156
- 239000012535 impurity Substances 0.000 claims description 116
- 239000000463 material Substances 0.000 claims description 83
- 239000002648 laminated material Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 74
- 230000002093 peripheral effect Effects 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 64
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 238000000151 deposition Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000002344 surface layer Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 7
- 230000000717 retained effect Effects 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 152
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 58
- 125000004429 atom Chemical group 0.000 description 36
- 230000006870 function Effects 0.000 description 22
- 239000007789 gas Substances 0.000 description 20
- 238000004544 sputter deposition Methods 0.000 description 19
- 238000001020 plasma etching Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 101150067286 STS1 gene Proteins 0.000 description 5
- 101100028967 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDR5 gene Proteins 0.000 description 5
- 101150027289 Ubash3b gene Proteins 0.000 description 5
- 102100040338 Ubiquitin-associated and SH3 domain-containing protein B Human genes 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical class [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 101150005017 STS2 gene Proteins 0.000 description 3
- 101150006480 Ubash3a gene Proteins 0.000 description 3
- 102100040337 Ubiquitin-associated and SH3 domain-containing protein A Human genes 0.000 description 3
- 101100313728 Vitis vinifera VINST1 gene Proteins 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 101100476983 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SDT1 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
半導体基板と、
前記半導体基板上において、前記半導体基板の表面に垂直な方向に延びる第1の半導体柱と、
前記第1の半導体柱の外周を囲むトンネル絶縁層と、
前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
前記データ電荷蓄積絶縁層の外周を囲む第1の層間絶縁層と、
前記第1の層間絶縁層の外周を囲む空間と、
前記空間の外周を囲み、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されている積層材料層であって、各層が第1の導体層及び第2の層間絶縁層を含む積層材料層と、
前記第1の半導体柱の外周、且つ、前記積層材料層上に形成され、前記第1の層間絶縁層の側面を支持し、前記空間を密閉する第2の導体層と、を備え、
前記第1の層間絶縁層と前記空間とが、前記第1の導体層と前記データ電荷蓄積絶縁層との間の絶縁を行い、
前記第1の層間絶縁層が、前記第2の導体層と前記データ電荷蓄積絶縁層との間の絶縁を行い、
前記第1の導体層に印加される電圧によって、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする。
前記積層材料層の下方に形成され、前記第1の半導体柱の外周を囲む第1のゲート絶縁層と、
前記第1のゲート絶縁層の外周を囲む第3の導体層と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に形成され、ドナー又はアクセプタ不純物を含む第1の不純物領域と、
前記積層材料層の上方に形成され、前記第1の半導体柱の外周を囲む第2のゲート絶縁層と、
前記第2のゲート絶縁層の外周を囲む第4の導体層と、
前記第1の半導体柱の頂部に形成され、前記第1の不純物領域と同じ導電型を有する第2の不純物領域とを有し、
前記積層材料層の前記第1の導体層が、ワード線配線金属層に接続され、
前記第3の導体層が、ソース側選択ゲート配線金属層に接続され、
前記第1の不純物領域が、コモンソース配線金属層に接続され、
前記第4の導体層が、ドレイン側選択ゲート配線金属層に接続され、
前記第2の不純物領域が、ビット線配線金属層に接続されることで、
前記第1の半導体柱にNAND型フラッシュメモリ素子が形成されている、
ことが好ましい。
ことが好ましい。
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱と、
前記第2の半導体柱の外周を囲む第3のゲート絶縁層と、
前記第3のゲート絶縁層の外周を囲むように形成され、前記第4の導体層と上下端の高さがほぼ一致している第5の導体層と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第3の不純物領域と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に形成され、前記第3の不純物領域と同じ導電型を有する第4の不純物領域と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことが好ましい。
前記積層材料層は、前記第3の層間絶縁層上に形成され、
前記積層材料層の上表面の高さは、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上表面の高さとほぼ一致しており、
前記第1の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールをさらに備え、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とが接続されている、
ことが好ましい。
半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面をその内側に後退させることにより、第1の半導体柱を形成する第1半導体柱形成工程と、
前記第1の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
前記データ電荷蓄積絶縁層の外周を囲むように第1の層間絶縁層を形成する第1層間絶縁層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第1の半導体柱の外周、且つ、前記半導体基板の上方に第1の導体層を形成する第1導体層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から、前記第1の導体層上に材料原子を入射することで、第2の層間絶縁層を形成する第2層間絶縁層形成工程と、
前記第1導体層形成工程と前記第2層間絶縁層形成工程とに並行して、前記第1の層間絶縁層の側面と、前記第1の導体層及び前記第2の層間絶縁層の側面との間に、空間を形成する空間形成工程と、
前記第1の導体層と前記第2の層間絶縁層とを一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、を備え、
前記第1の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする。
熱処理によって、前記第2の導体層を、前記半導体基板の上表面に平行な方向に膨張させることで、前記第2の導体層と前記第1の層間絶縁層とを接続する第2導体層・第1層間絶縁層接続工程を有する、
ことが好ましい。
ことが好ましい。
ことが好ましい。
前記半導体基板の上表面に垂直な方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と共通する材料層からなる円錐形状の円錐状積層材料層を形成する円錐状積層材料層形成工程と、を備える、
ことが好ましい。
前記第1のゲート絶縁層の外周を囲むように第3の導体層を形成する第3導体層形成工程と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に、ドナー又はアクセプタ不純物を含む第1の不純物領域を形成する第1不純物領域形成工程と、
前記積層材料層の上方において、前記第1の半導体柱の外周を囲むように第2のゲート絶縁層を形成する第2ゲート絶縁層形成工程と、
前記第2のゲート絶縁層の外周を囲むように第4の導体層を形成する第4導体層形成工程と、
前記第4の導体層の上方に、前記第1の不純物領域と同じ導電型を有する第2の不純物領域を形成する第2不純物領域形成工程とを有し、
前記積層材料層の前記第1の導体層を、ワード線配線金属層に接続し、
前記第3の導体層を、ソース側選択ゲート配線金属層に接続し、
前記第1の不純物領域を、コモンソース配線金属層に接続し、
前記第4の導体層を、ドレイン側選択ゲート配線金属層に接続し、
前記第2の不純物領域を、ビット線配線金属層に接続することで、
前記第1の半導体柱にNAND型フラッシュメモリ素子を形成する、
ことが好ましい。
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱を形成する第2半導体柱形成工程と、
前記第2の半導体柱の外周を囲むように、第3のゲート絶縁層を形成する第3ゲート絶縁層形成工程と、
前記第3のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第4の導体層の上下端の高さと、上下端の高さがほぼ一致している第5の導体層を形成する第5導体層形成工程と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第3の不純物領域を形成する第3不純物領域形成工程と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に、前記第3の不純物領域と同じ導電型を有する第4の不純物領域を形成する第4不純物領域形成工程と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことが好ましい。
前記積層材料層を、前記第3の層間絶縁層上に形成し、
前記積層材料層の上面の高さが、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上面の高さとほぼ一致するようにし、
前記第2の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールを形成し、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とを接続する、
ことが好ましい。
以下、図1、図2A〜図2Lを参照しながら、本発明の第1実施形態に係る縦構造NAND型フラッシュメモリ装置の製造方法について説明する。
1.図2Kに示す構造で形成された縦構造NAND型フラッシュメモリでは、Si柱4a、4b、4c、4dを囲むように形成されたトンネル絶縁層として機能するSiO2層11aa、11bb、11cc、11ddと、データ電荷蓄積絶縁層として機能するSi3N4層12aと、層間絶縁層として機能するSiO2層13aとからなる積層絶縁層と、ワード線として機能するドープドSi層14a1、14a2、14an、及び、層間絶縁層として機能するSiO2層15a1、15a2、15anとが、気体層18a、18b、18c、18dによって互いに離間して形成されている。これにより、SiO2層11aa、11bb、11cc、11dd、Si3N4層12a、SiO2層13aaに対して、ドープドSi層14a1、14a2、14an、及びSiO2層15a1、15a2、15anからの応力の伝達が遮断される。この結果、SiO2層11aa、11bb、11cc、11dd、Si3N4層12a、SiO2層13aにおける欠陥発生を低減することが可能となり、メモリ特性の信頼性が高められる。
2.図2Fに示すように、Si柱4a、4b、4c、4dを囲むように、トンネル酸化層として機能するSiO2層11a、11b、11c、11dと、データ電荷蓄積絶縁層として機能するSi3N4層12と、層間絶縁層として機能するSiO2層13とを形成した後、バイアススパッタ法を用いて、ドナー又はアクセプタ不純物を含むSi材料と、SiO2材料とを、i層基板1aの表面に垂直な方向から入射することで、Si柱4a、4b、4c、4dの外周において、ドープドSi層14a1、14a2、14anと、SiO2層15a1、15a2、15anとを形成している。この場合、Si3N4層2a、2b、2c、2dがマスクとなることで、i層基板1aの表面に垂直な方向から入射された、ドナー又はアクセプタ不純物を含むSi材料原子及びSiO2材料原子は、Si柱4a、4b、4c、4d側面のSiO2層13の表面に入射することがない。これにより、トンネル酸化層として機能するSiO2層11a、11b、11c、11dと、データ電荷蓄積絶縁層として機能するSi3N4層12と、層間絶縁層として機能するSiO2層13は、Si材料原子とSiO2材料原子の入射による損傷を受けることがない。この結果、SiO2層11a、11b、11c、11d、Si3N4層12、SiO2層13における欠陥発生を低減することが可能となり、メモリ特性の信頼性が高められる。
3.気体層18a、18b、18c、18dがトラップ準位のない絶縁層であるため、トラップ準位を介在して、ワード線として機能するドープドSi層14a1、14a2、14anから、データ電荷蓄積絶縁層として機能するSi3N4層12aへの電荷注入によって生じるデータ保持特性の劣化が発生することがない。
4.気体層18a、18b、18c、18dの上部は、図2Gにおいて熱処理により形成されたTiN層16aaによって密閉され、且つ、Si柱4a、4b、4c、4dがTiN層16aaによって支持される。これにより、以後に行われる洗浄処理工程、リソグラフィ工程等において、処理液が気体層18a、18b、18c、18dに進入したまま除去されないことによる汚染不良が防止される。さらにこれにより、Si柱4a、4b、4c、4dの傾き、又は曲がりの発生を防止できる。なお、TiN層16aに代えて、ポリSi層と、例えばニッケル(Ni)とからなる積層体を用いてもよい。熱処理によって、Ni原子がポリSi層内に拡散することでニッケルシリサイド(NiSi)層が形成される。このNiSi層は、熱処理によって、元のポリSi層よりも体積が膨張する。この場合、NiSi上に、キャップ層となるSiO2層17aが存在するため、主に図の横方向に膨張する。これにより、TiN層16aaと同様に、気体層18a、18b、18c、18dの上部が密閉される。
以下、図3を参照しながら、本発明の第2実施形態に係る縦構造NAND型フラッシュメモリ装置の製造方法について説明する。なお、図3を参照して説明する工程以外は、第1実施形態と同様である。
以下、図4A、図4Bを参照しながら、本発明の第3実施形態に係る縦構造NAND型フラッシュメモリ素子の製造方法について説明する。なお、図4A、図4Bを参照して説明する工程以外は、第1実施形態と同様である。
以下、図5A〜図5Cを参照しながら、本発明の第4実施形態に係る縦構造NAND型フラッシュメモリ装置の製造方法について説明する。第4実施形態では、バイアススパッタ法で堆積する材料層の形状についても説明する。
以下、図6を参照しながら、本発明の第5実施形態に係る縦構造NAND型フラッシュメモリ素子の製造方法を説明する。図6に示す工程以外は、第1実施形態と同様である。
以下、図7A〜図7Hを参照しながら、本発明の第6実施形態に係る縦構造NAND型フラッシュメモリ装置の製造方法について説明する。ここで、(a)は平面図であり、(b)は(a)におけるX−X’線に沿う断面構造図である。なお、Si柱4a、4bは図2B〜図2KにおけるSi柱4a、4bに対応する。
1.Si柱48aに形成されたPチャネルSGTと、Si柱48bに形成されたNチャネルSGTと、Si柱4aとSi柱4bとの頂部に形成された縦構造NAND型フラッシュメモリ素子のドレイン側選択トランジスタとが、互いに同じ高さに形成される。これにより、PチャネルSGTと、NチャネルSGTと、ドレイン側選択トランジスタのゲート絶縁層であるHfO2層53とを同時に形成することができる。これと同様に、PチャネルSGTと、NチャネルSGTと、ドレイン側選択トランジスタのゲート導体層であるTiN層54とを同時に形成することができる。これと同様に、NチャネルSGTのN+層52bと、縦構造NAND型フラッシュメモリ素子のN+層55a、55bとを同時に形成することができる。このように、外周部i層43a上に存在するPチャネルSGTとNチャネルSGTとからなる周辺回路の形成に必要な工程と、縦構造NAND型フラッシュメモリ素子のドレイン側選択トランジスタの形成に必要な工程との多くが共通化できる。これにより、製造するNAND型フラッシュメモリ装置の低コスト化が実現される。
2.縦構造NAND型フラッシュメモリ素子においてワード線導体層として機能するドープドSi層14a1、14a2、14anと、各ドープドSi層14a1、14a2、14anとを絶縁するためのSiO2層15a1、15a2、15anとは、バイアススパッタ法を用いて、i層基板1aの表面に垂直な方向から材料原子を入射させることにより形成した。この材料層の堆積について、Si柱4a、4bにおいては、Si3N4層2a、2bをマスクとして用い、外周部i層43a、43bの側面角度θkに対して、バイアススパッタの堆積速度が剥離速度よりも大きくなる条件で形成した。これにより、Si柱4a、4bの外周に気体層(空間)18a、18bを形成することができるとともに、ドープドSi層14a1、14a2、14an、SiO2層15a1、15a2、15anは外周部i層43bの側面に繋がって形成される。この結果、ワード線配線金属層WL1、WL2、WLnを、底面が同じ高さであるコンタクトホール59d、59e、59fを介して形成することができる。このため、ワード線配線金属層WL1、WL2、WLnを形成するための工程が簡略化され、NAND型フラッシュメモリ装置の製造の低コスト化が図れる。
半導体基板と、
前記半導体基板上において、前記半導体基板の表面に垂直な方向に延びる第1の半導体柱と、
前記第1の半導体柱の外周を囲むトンネル絶縁層と、
前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
前記データ電荷蓄積絶縁層の外周を囲む第1の層間絶縁層と、
前記第1の層間絶縁層の外周を囲む空間と、
前記空間の外周を囲む第1の導体層と、
前記第1の導体層と前記空間の外周を囲む第2の層間絶縁層とを一組とする積層材料層が、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されており、
前記第1の導体層に印加される電圧によって、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置。
[付記2]
前記第1の半導体柱の外周、且つ、前記積層材料層の上方に形成され、前記第1の層間絶縁層の側面に接する第2の導体層をさらに有する、
ことを特徴とする付記1に記載の柱状半導体メモリ装置。
[付記3]
前記積層材料層が複数層形成されており、
前記積層材料層の下方に形成され、前記第1の半導体柱の外周を囲む第1のゲート絶縁層と、
前記第1のゲート絶縁層の外周を囲む第3の導体層と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に形成され、ドナー又はアクセプタ不純物を含む第1の不純物領域と、
前記積層材料層の上方に形成され、前記第1の半導体柱の外周を囲む第2のゲート絶縁層と、
前記第2のゲート絶縁層の外周を囲む第4の導体層と、
前記第1の半導体柱の頂部に形成され、前記第1の不純物領域と同じ導電型を有する第2の不純物領域とを有し、
前記積層材料層の前記第1の導体層が、ワード線配線金属層に接続され、
前記第3の導体層が、ソース側選択ゲート配線金属層に接続され、
前記第1の不純物領域が、コモンソース配線金属層に接続され、
前記第4の導体層が、ドレイン側選択ゲート配線金属層に接続され、
前記第2の不純物領域が、ビット線配線金属層に接続されることで、
前記第1の半導体柱にNAND型フラッシュメモリ素子が形成されている、
ことを特徴とする付記1に記載の柱状半導体メモリ装置。
[付記4]
平面視において、前記第1の半導体柱の外周縁が、前記空間の外周縁よりも内側にある、
ことを特徴とする付記1に記載の柱状半導体メモリ装置。
[付記5]
前記第1の半導体柱が形成されたメモリ素子領域の外周に形成された第1の外周部半導体領域と、
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱と、
前記第2の半導体柱の外周を囲む第3のゲート絶縁層と、
前記第3のゲート絶縁層の外周を囲むように形成され、前記第4の導体層と上下端の高さがほぼ一致している第5の導体層と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第3の不純物領域と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に形成され、前記第3の不純物領域と同じ導電型を有する第4の不純物領域と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことを特徴とする付記3に記載の柱状半導体メモリ装置。
[付記6]
前記半導体基板上において、前記第1の半導体柱の外周を囲むように形成されるとともに、前記第1の外周部半導体領域の側面、及び上面まで延在した第3の層間絶縁層をさらに備え、
前記積層材料層は、前記第3の層間絶縁層上に形成され、
前記積層材料層の上表面の高さは、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上表面の高さとほぼ一致しており、
前記第1外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールをさらに備え、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とが接続されている、
ことを特徴とする付記3に記載の柱状半導体メモリ装置。
[付記7]
半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面をその内側に後退させることにより、第1の半導体柱を形成する第1半導体柱形成工程と、
前記第1の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
前記データ電荷蓄積絶縁層の外周を囲むように第1の層間絶縁層を形成する第1層間絶縁層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第1の半導体柱の外周、且つ、前記半導体基板の上方に第1の導体層を形成する第1導体層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から、前記第1の導体層上に材料原子を入射することで、第2の層間絶縁層を形成する第2層間絶縁層形成工程と、
前記第1の導体層形成工程と前記第2層間絶縁層形成工程とに並行して、前記第1の層間絶縁層の側面と、前記第1の導体層及び前記第2の層間絶縁層の側面との間に、空間を形成する空間形成工程と、
前記第1の導体層と前記第2の層間絶縁層とを一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、を備え、
前記第1の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置の製造方法。
[付記8]
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第1の半導体柱の外周、且つ、前記積層材料層の上方に第2の導体層を形成する第2導体層形成工程と、
熱処理によって、前記第2の導体層を、前記半導体基板の上表面に平行な方向に膨張させることで、前記第2の導体層と前記第1の層間絶縁層とを接続する第2導体層・第1層間絶縁層接続工程を有する、
ことを特徴とする付記7に記載の柱状半導体メモリ装置の製造方法。
[付記9]
前記積層材料層形成工程の後から、前記第2導体層・第1層間絶縁層接続工程の間において、水素を含む雰囲気の下、熱処理を行う、
ことを特徴とする付記7に記載の柱状半導体メモリ装置の製造方法。
[付記10]
前記積層材料層形成工程の後から、前記第2導体層・第1層間絶縁層接続工程の間において、酸素を含む雰囲気の下、熱処理を行うことで、前記第2の導体層の側面表層に酸化絶縁層を形成する、
ことを特徴とする付記7に記載の柱状半導体メモリ装置の製造方法。
[付記11]
前記第1の半導体柱上に、前記マスク絶縁層として、円錐台形状を有する円錐台状マスク絶縁層を形成する円錐台状マスク絶縁層形成工程と、
前記半導体基板の上表面に垂直な方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と共通する材料層からなる円錐形状の円錐状積層材料層を形成する円錐状積層材料層形成工程と、を備える、
ことを特徴とする付記7に記載の柱状半導体メモリ装置の製造方法。
[付記12]
前記積層材料層の下方において、第1の半導体柱の外周を囲むように第1のゲート絶縁層を形成する第1ゲート絶縁層形成工程と、
前記第1のゲート絶縁層の外周を囲むように第3の導体層を形成する第3導体層形成工程と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に、ドナー又はアクセプタ不純物を含む第1の不純物領域を形成する第1不純物形成工程と、
前記積層材料層の上方において、前記第1の半導体柱の外周を囲むように第2のゲート絶縁層を形成する第2ゲート絶縁層形成工程と、
前記第2のゲート絶縁層の外周を囲むように第4の導体層を形成する第4導体層形成工程と、
前記第4の導体層の上方に、前記第1の不純物領域と同じ導電型を有する第2の不純物領域を形成する第2不純物形成工程とを有し、
前記積層材料層の前記第1の導体層を、ワード線配線金属層に接続し、
前記第3の導体層を、ソース側選択ゲート配線金属層に接続し、
前記第1の不純物領域を、コモンソース配線金属層に接続し、
前記第4の導体層を、ドレイン側選択ゲート配線金属層に接続し、
前記第2の不純物領域を、ビット線配線金属層に接続することで、
前記第1の半導体柱にNAND型フラッシュメモリ素子を形成する、
ことを特徴とする付記7に記載の柱状半導体メモリ装置の製造方法。
[付記13]
前記第1の半導体柱が形成されたメモリ素子領域の外周に、第1の外周部半導体領域を形成する第1外周部半導体領域形成工程と、
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱を形成する第2半導体柱形成工程と、
前記第2の半導体柱の外周を囲むように、第3のゲート絶縁層を形成する第3ゲート絶縁層形成工程と、
前記第3のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第4の導体層の上下端の高さと、上下端の高さがほぼ一致している第5の導体層を形成する第5導体層形成工程と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第3の不純物領域を形成する第3不純物領域形成工程と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に、前記第3の不純物領域と同じ導電型を有する第4の不純物領域を形成する第4不純物領域形成工程と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことを特徴とする付記11に記載の柱状半導体メモリ装置の製造方法。
[付記14]
前記半導体基板上において、前記第1の半導体柱の外周を囲むように、前記第1の外周部半導体領域の側面、及び上面まで延在した第3の層間絶縁層を形成する第3の層間絶縁層形成工程をさらに備え、
前記積層材料層を、前記第3の層間絶縁層上に形成し、
前記積層材料層の上面の高さが、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上面の高さとほぼ一致するようにし、
前記第2の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールを形成し、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とを接続する、
ことを特徴とする付記11に記載の柱状半導体メモリ装置の製造方法。
W1、W2、Wn ワード線
STS1、STS2 ソース側選択トランジスタ
STD1、STD2 ドレイン側選択トランジスタ
CSL コモンソース線
BL1、BL2 ビット線
1、1a i層基板
2a、2b、8、12、2A,2B、2C、2D、46 Si3N4層
3a、3b、3c、3d、26a、26b レジスト層
4a、4b、4c、4d、48a、48b Si柱
5、5a、24a、24b、24d、52b、55a、55b N+層
51a、51b P+層
6a、6b、6c、6d、9、10a、10b、10c、10d、11a、11b、11c、11d、13、15a1、15a2、15b1、15b2、15bn、15c1、15c2、15cn、15e1、15e2、15en、17a、17b、17c、17e、21、21a、35a、35b、45、47a、47b、50、56、58 SiO2層
7、14a1、14a2、14an、14b1、14b2、14bn、14c1、14c2、14cn、14e1、14e2、14en、20、20a、20b ドープドSi層
16a、16b、16c、16e、16aa、16bb、16cc、16ee、54 TiN層
18a、18b、18d 気体層(空間)
29a、29b、29c、29d、57a、57b、57c、57d、59a、59b、59c、59d、59e、59f コンタクトホール
30a、30b 金属配線層
36 基板
37 円錐台状柱
38a1、38a2、38a3、39a1、39a2、39a3、39b1、39b2、39b3 堆積材料層
t0、t1、t2、t3 時間
41a、41b、41c、41d 円錐台状積層材料層
42 メモリ素子領域
43a、43b 外周部i層
Vdd 電源線配線金属層
Vss グランド配線金属層
Vin 入力配線金属層
Vout 出力配線金属層
BLa、BLb ビット線配線金属層
AGD ドレイン側選択線配線金属層
SGD ドレイン側選択ゲート配線金属層
WL1、WL2、WLn ワード線配線金属層
Claims (13)
- 半導体基板と、
前記半導体基板上において、前記半導体基板の表面に垂直な方向に延びる第1の半導体柱と、
前記第1の半導体柱の外周を囲むトンネル絶縁層と、
前記トンネル絶縁層の外周を囲むデータ電荷蓄積絶縁層と、
前記データ電荷蓄積絶縁層の外周を囲む第1の層間絶縁層と、
前記第1の層間絶縁層の外周を囲む空間と、
前記空間の外周を囲み、前記半導体基板の上表面に垂直な方向に単層又は複数層形成されている積層材料層であって、各層が第1の導体層及び第2の層間絶縁層を含む積層材料層と、
前記第1の半導体柱の外周、且つ、前記積層材料層上に形成され、前記第1の層間絶縁層の側面を支持し、前記空間を密閉する第2の導体層と、を備え、
前記第1の層間絶縁層と前記空間とが、前記第1の導体層と前記データ電荷蓄積絶縁層との間の絶縁を行い、
前記第1の層間絶縁層が、前記第2の導体層と前記データ電荷蓄積絶縁層との間の絶縁を行い、
前記第1の導体層に印加される電圧によって、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置。 - 前記積層材料層が複数層形成されており、
前記積層材料層の下方に形成され、前記第1の半導体柱の外周を囲む第1のゲート絶縁層と、
前記第1のゲート絶縁層の外周を囲む第3の導体層と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に形成され、ドナー又はアクセプタ不純物を含む第1の不純物領域と、
前記積層材料層の上方に形成され、前記第1の半導体柱の外周を囲む第2のゲート絶縁層と、
前記第2のゲート絶縁層の外周を囲む第4の導体層と、
前記第1の半導体柱の頂部に形成され、前記第1の不純物領域と同じ導電型を有する第2の不純物領域とを有し、
前記積層材料層の前記第1の導体層が、ワード線配線金属層に接続され、
前記第3の導体層が、ソース側選択ゲート配線金属層に接続され、
前記第1の不純物領域が、コモンソース配線金属層に接続され、
前記第4の導体層が、ドレイン側選択ゲート配線金属層に接続され、
前記第2の不純物領域が、ビット線配線金属層に接続されることで、
前記第1の半導体柱にNAND型フラッシュメモリ素子が形成されている、
ことを特徴とする請求項1に記載の柱状半導体メモリ装置。 - 平面視において、前記第1の半導体柱の外周縁が、前記空間の外周縁よりも内側にある、
ことを特徴とする請求項1に記載の柱状半導体メモリ装置。 - 前記第1の半導体柱が形成されたメモリ素子領域の外周に形成された第1の外周部半導体領域と、
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱と、
前記第2の半導体柱の外周を囲む第3のゲート絶縁層と、
前記第3のゲート絶縁層の外周を囲むように形成され、前記第4の導体層と上下端の高さがほぼ一致している第5の導体層と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に形成され、ドナー又はアクセプタ不純物を含む第3の不純物領域と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に形成され、前記第3の不純物領域と同じ導電型を有する第4の不純物領域と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことを特徴とする請求項2に記載の柱状半導体メモリ装置。 - 前記半導体基板上において、前記第1の半導体柱の外周を囲むように形成されるとともに、前記第1の外周部半導体領域の側面、及び上面まで延在した第3の層間絶縁層をさらに備え、
前記積層材料層は、前記第3の層間絶縁層上に形成され、
前記積層材料層の上表面の高さは、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上表面の高さとほぼ一致しており、
前記第1の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールをさらに備え、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とが接続されている、
ことを特徴とする請求項4に記載の柱状半導体メモリ装置。 - 半導体基板上に、平面視円形のマスク絶縁層を形成するマスク絶縁層形成工程と、
前記マスク絶縁層をマスクとして用い、前記半導体基板をエッチングすることで、前記半導体基板上に、半導体柱を形成するとともに、前記半導体柱の側面をその内側に後退させることにより、第1の半導体柱を形成する第1半導体柱形成工程と、
前記第1の半導体柱の外周を囲むようにトンネル絶縁層を形成するトンネル絶縁層形成工程と、
前記トンネル絶縁層の外周を囲むようにデータ電荷蓄積絶縁層を形成するデータ電荷蓄積絶縁層形成工程と、
前記データ電荷蓄積絶縁層の外周を囲むように第1の層間絶縁層を形成する第1層間絶縁層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第1の半導体柱の外周、且つ、前記半導体基板の上方に第1の導体層を形成する第1導体層形成工程と、
前記マスク絶縁層の上表面に垂直な方向から、前記第1の導体層上に材料原子を入射することで、第2の層間絶縁層を形成する第2層間絶縁層形成工程と、
前記第1導体層形成工程と前記第2層間絶縁層形成工程とに並行して、前記第1の層間絶縁層の側面と、前記第1の導体層及び前記第2の層間絶縁層の側面との間に、空間を形成する空間形成工程と、
前記第1の導体層と前記第2の層間絶縁層とを一組として形成される積層材料層を、前記半導体基板の上表面に垂直な方向に単層又は複数層形成する積層材料層形成工程と、を備え、
前記第1の導体層に印加される電圧により、前記トンネル絶縁層を介した前記第1の半導体柱と前記データ電荷蓄積絶縁層との間でのデータ電荷の移動によるデータ書き込み及び消去、又は前記データ電荷蓄積絶縁層によるデータ電荷の保持が行なわれる、
ことを特徴とする柱状半導体メモリ装置の製造方法。 - 前記マスク絶縁層の上表面に垂直な方向から材料原子を入射することで、前記第1の半導体柱の外周、且つ、前記積層材料層の上方に第2の導体層を形成する第2導体層形成工程と、
熱処理によって、前記第2の導体層を、前記半導体基板の上表面に平行な方向に膨張させることで、前記第2の導体層と前記第1の層間絶縁層とを接続する第2導体層・第1層間絶縁層接続工程を有する、
ことを特徴とする請求項6に記載の柱状半導体メモリ装置の製造方法。 - 前記積層材料層形成工程の後から、前記第2導体層・第1層間絶縁層接続工程の間において、水素を含む雰囲気の下、熱処理を行う、
ことを特徴とする請求項7に記載の柱状半導体メモリ装置の製造方法。 - 前記積層材料層形成工程の後から、前記第2導体層・第1層間絶縁層接続工程の間において、酸素を含む雰囲気の下、熱処理を行うことで、前記第2の導体層の側面表層に酸化絶縁層を形成する、
ことを特徴とする請求項7に記載の柱状半導体メモリ装置の製造方法。 - 前記第1の半導体柱上に、前記マスク絶縁層として、円錐台形状を有する円錐台状マスク絶縁層を形成する円錐台状マスク絶縁層形成工程と、
前記半導体基板の上表面に垂直な方向から材料原子を入射するとともに、前記円錐台状マスク絶縁層側面における前記材料原子の堆積速度が、前記材料原子の剥離速度よりも小さい条件で前記材料原子を堆積させることで、前記積層材料層を前記半導体基板の上方に形成し、前記円錐台状マスク絶縁層上に、前記積層材料層と共通する材料層からなる円錐形状の円錐状積層材料層を形成する円錐状積層材料層形成工程と、を備える、
ことを特徴とする請求項6に記載の柱状半導体メモリ装置の製造方法。 - 前記積層材料層の下方において、前記第1の半導体柱の外周を囲むように第1のゲート絶縁層を形成する第1ゲート絶縁層形成工程と、
前記第1のゲート絶縁層の外周を囲むように第3の導体層を形成する第3導体層形成工程と、
前記第3の導体層の下方、且つ、前記第1の半導体柱の底部に、ドナー又はアクセプタ不純物を含む第1の不純物領域を形成する第1不純物領域形成工程と、
前記積層材料層の上方において、前記第1の半導体柱の外周を囲むように第2のゲート絶縁層を形成する第2ゲート絶縁層形成工程と、
前記第2のゲート絶縁層の外周を囲むように第4の導体層を形成する第4導体層形成工程と、
前記第4の導体層の上方に、前記第1の不純物領域と同じ導電型を有する第2の不純物領域を形成する第2不純物領域形成工程とを有し、
前記積層材料層の前記第1の導体層を、ワード線配線金属層に接続し、
前記第3の導体層を、ソース側選択ゲート配線金属層に接続し、
前記第1の不純物領域を、コモンソース配線金属層に接続し、
前記第4の導体層を、ドレイン側選択ゲート配線金属層に接続し、
前記第2の不純物領域を、ビット線配線金属層に接続することで、
前記第1の半導体柱にNAND型フラッシュメモリ素子を形成する、
ことを特徴とする請求項6に記載の柱状半導体メモリ装置の製造方法。 - 前記第1の半導体柱が形成されたメモリ素子領域の外周に、第1の外周部半導体領域を形成する第1外周部半導体領域形成工程と、
前記第1の外周部半導体領域に含まれる第2の外周部半導体領域に形成され、頂部の高さが、前記第1の半導体柱の頂部の高さとほぼ一致しており、且つ、底面の高さが、前記第4の導体層の底面の高さとほぼ一致している第2の半導体柱を形成する第2半導体柱形成工程と、
前記第2の半導体柱の外周を囲むように、第3のゲート絶縁層を形成する第3ゲート絶縁層形成工程と、
前記第3のゲート絶縁層の外周を囲むように、前記半導体基板の垂直方向において、前記第4の導体層の上下端の高さと、上下端の高さがほぼ一致している第5の導体層を形成する第5導体層形成工程と、
前記第5の導体層の上方、且つ、前記第2の半導体柱の頂部に、ドナー又はアクセプタ不純物を含む第3の不純物領域を形成する第3不純物領域形成工程と、
前記第5の導体層の下方、且つ、前記第2の半導体柱の底部に、前記第3の不純物領域と同じ導電型を有する第4の不純物領域を形成する第4不純物領域形成工程と、を備え、
前記第3の不純物領域及び前記第4の不純物領域の一方がソースである場合に、他方がドレインであり、前記第3の不純物領域と、前記第4の不純物領域とによって挟まれた前記第2の半導体柱をチャネルとし、前記第5の導体層をゲートとするSGT(Surrounding Gate MOS Transistor)が形成されている、
ことを特徴とする請求項11に記載の柱状半導体メモリ装置の製造方法。 - 前記半導体基板上において、前記第1の半導体柱の外周を囲むように、前記第1の外周部半導体領域の側面、及び上面まで延在した第3の層間絶縁層を形成する第3層間絶縁層形成工程をさらに備え、
前記積層材料層を、前記第3の層間絶縁層上に形成し、
前記積層材料層の上面の高さが、前記第1の外周部半導体領域上に存在する前記第3の層間絶縁層の上面の高さとほぼ一致するようにし、
前記第2の外周部半導体領域の側面上端に上表面を有する前記積層材料層の前記第1の導体層の上表面に接続されたコンタクトホールを形成し、
前記コンタクトホールを介して、前記第1の導体層と前記ワード線配線金属層とを接続する、
ことを特徴とする請求項12に記載の柱状半導体メモリ装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/055499 WO2015132887A1 (ja) | 2014-03-04 | 2014-03-04 | 柱状半導体メモリ装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5779301B1 true JP5779301B1 (ja) | 2015-09-16 |
JPWO2015132887A1 JPWO2015132887A1 (ja) | 2017-03-30 |
Family
ID=54054725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015520438A Active JP5779301B1 (ja) | 2014-03-04 | 2014-03-04 | 柱状半導体メモリ装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9773801B2 (ja) |
JP (1) | JP5779301B1 (ja) |
WO (1) | WO2015132887A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5826441B1 (ja) * | 2014-04-17 | 2015-12-02 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 柱状半導体メモリ装置及びその製造方法 |
WO2015189916A1 (ja) * | 2014-06-10 | 2015-12-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体メモリ装置及びその製造方法 |
JP2021048230A (ja) * | 2019-09-18 | 2021-03-25 | キオクシア株式会社 | 半導体記憶装置 |
KR20220002473A (ko) * | 2019-10-22 | 2022-01-06 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 스트링에 포켓 구조를 갖는 3차원 메모리 디바이스 및 그 방법 |
CN113471290B (zh) * | 2021-06-18 | 2023-08-04 | 电子科技大学 | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Mos型半導体装置 |
JP2877462B2 (ja) | 1990-07-23 | 1999-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
EP1271652A3 (en) * | 2001-06-22 | 2004-05-06 | Fujio Masuoka | A semiconductor memory and its production process |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP5148242B2 (ja) | 2007-10-29 | 2013-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5317664B2 (ja) * | 2008-12-17 | 2013-10-16 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP2010177279A (ja) | 2009-01-27 | 2010-08-12 | Toshiba Corp | Nand型フラッシュメモリおよびその製造方法 |
JP5364394B2 (ja) * | 2009-02-16 | 2013-12-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5297342B2 (ja) | 2009-11-02 | 2013-09-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2011165815A (ja) * | 2010-02-08 | 2011-08-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101660432B1 (ko) * | 2010-06-07 | 2016-09-27 | 삼성전자 주식회사 | 수직 구조의 반도체 메모리 소자 |
JP2012009701A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20120003169A (ko) * | 2010-07-02 | 2012-01-10 | 삼성전자주식회사 | 고선택비 식각액 및 이를 이용한 반도체 소자의 제조 방법 |
JP5593283B2 (ja) * | 2011-08-04 | 2014-09-17 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2013069841A (ja) * | 2011-09-22 | 2013-04-18 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8901635B2 (en) | 2011-09-12 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
-
2014
- 2014-03-04 JP JP2015520438A patent/JP5779301B1/ja active Active
- 2014-03-04 WO PCT/JP2014/055499 patent/WO2015132887A1/ja active Application Filing
-
2016
- 2016-05-25 US US15/164,266 patent/US9773801B2/en active Active
-
2017
- 2017-08-17 US US15/679,357 patent/US10121795B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2015132887A1 (ja) | 2017-03-30 |
US10121795B2 (en) | 2018-11-06 |
US9773801B2 (en) | 2017-09-26 |
WO2015132887A1 (ja) | 2015-09-11 |
US20170345826A1 (en) | 2017-11-30 |
US20160268270A1 (en) | 2016-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5889486B1 (ja) | 柱状半導体メモリ装置及びその製造方法 | |
US20210265370A1 (en) | Methods and apparatuses with vertical strings of memory cells and support circuitry | |
US11302708B2 (en) | Memory arrays, and methods of forming memory arrays | |
KR20200084057A (ko) | 메모리 어레이, 및 메모리 어레이를 형성하는 방법 | |
JP5779301B1 (ja) | 柱状半導体メモリ装置及びその製造方法 | |
CN110176460B (zh) | 3d存储器件及其制造方法 | |
KR20200074573A (ko) | 3차원 비휘발성 메모리 장치의 제조방법 | |
US10651189B2 (en) | Method for producing pillar-shaped semiconductor memory device | |
JP5826441B1 (ja) | 柱状半導体メモリ装置及びその製造方法 | |
US7399674B2 (en) | Method of fabricating NAND-type flash EEPROM without field oxide isolation | |
JP2011142246A (ja) | 半導体記憶装置 | |
JP2008066725A (ja) | Eeprom装置及びその製造方法 | |
US9653170B2 (en) | Pillar-shaped semiconductor memory device and method for producing the same | |
JPWO2019215808A1 (ja) | 柱状半導体装置の製造方法 | |
TWI788653B (zh) | 立體記憶體裝置及其製造方法 | |
CN111326525B (zh) | 3d存储器件及其制造方法 | |
JP2007067362A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2005260235A (ja) | トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 | |
US9373629B1 (en) | Memory device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20150702 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5779301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |