CN101593723B - 通孔形成方法 - Google Patents

通孔形成方法 Download PDF

Info

Publication number
CN101593723B
CN101593723B CN2008101139938A CN200810113993A CN101593723B CN 101593723 B CN101593723 B CN 101593723B CN 2008101139938 A CN2008101139938 A CN 2008101139938A CN 200810113993 A CN200810113993 A CN 200810113993A CN 101593723 B CN101593723 B CN 101593723B
Authority
CN
China
Prior art keywords
adhesive linkage
adhesive
metal
formation method
stratum nucleare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101139938A
Other languages
English (en)
Other versions
CN101593723A (zh
Inventor
陈国海
苏娜
胡宇慧
杨瑞鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2008101139938A priority Critical patent/CN101593723B/zh
Publication of CN101593723A publication Critical patent/CN101593723A/zh
Application granted granted Critical
Publication of CN101593723B publication Critical patent/CN101593723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种通孔形成方法，包括：在基底上形成介质层；图形化所述介质层，形成接触孔；形成覆盖所述接触孔侧壁及底壁的粘接基层；在所述粘接基层上形成经历无机化操作的第一粘接层；在所述第一粘接层上形成经历无机化操作的第二粘接层；形成覆盖所述第二粘接层并填充所述接触孔的金属层。可减小包含所述通孔的器件的接触电阻。

Description

通孔形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种通孔形成方法。
背景技术
在半导体制程中，器件与外部电路之间通常存在欧姆接触。在理想的欧姆接触中，接触电阻(Rc)应当尽可能地低。
传统技术中，为减小器件的接触电阻，通常在填充通孔的金属与基底间形成具有确定厚度且覆盖所述基底的粘接基层和覆盖所述粘接基层的粘接层(如对90nm工艺而言，填充通孔的金属为钨时，所述粘接基层为钛层和所述粘接层为氮化钛层)；即，通常，如图1所示，形成通孔的步骤包括，步骤21：如图2a所示，在基底10上形成介质层20；步骤22：如图2b所示，图形化所述介质层20，以暴露部分所述基底10，形成接触孔22；步骤23：如图2c所示，形成覆盖所述接触孔22侧壁及底壁的粘接基层30；步骤24：如图2d所示，形成覆盖所述粘接基层30的粘接层40；步骤25：如图2e所示，形成覆盖所述粘接层40并填充所述接触孔20的金属层50。
实践中，随着器件临界尺寸的减小，要求器件的接触电阻也越来越小。而应用上述方法形成通孔，以形成金属连线后，其接触电阻的阻值明显无法满足技术发展的需要。如何减小所述接触电阻的阻值成为本领域技术人员亟待解决的问题。
2005年5月11日公告的公告号为“CN 1201393C”的中国专利提供了一种通孔形成方法，可降低半导体器件的接触电阻。如图3所示，形成所述通孔的步骤包括：在半导体衬底1上形成导电层3；在导电层3的表层形成的硅化钴膜4；在硅半导体衬底1上形成层间绝缘膜5；有选择地刻蚀层间绝缘膜5，以形成通孔6；以及填充所述通孔6；在所述通孔6内形成钴膜；执行退火操作，以形成硅化钴膜7，使位于通孔6底部的硅化钴膜4和7的膜厚厚于位于其它区域的硅化钴膜4的膜厚；去除未反应的钴膜。即，上述方法通过使位于通孔底部的硅化钴膜的膜厚厚于位于其它区域的硅化钴膜的膜厚以减小接触电阻。换言之，为减小接触电阻，应用上述方法形成通孔时，需改变器件的结构。
发明内容
本发明提供了一种通孔形成方法，可减小包含所述通孔的器件的接触电阻。
本发明提供的一种通孔形成方法，包括：
在基底上形成介质层；
图形化所述介质层，形成接触孔；
形成覆盖所述接触孔侧壁及底壁的粘接基层；
在所述粘接基层上形成经历无机化操作的第一粘接层；
在所述第一粘接层上形成经历无机化操作的第二粘接层；
形成覆盖所述第二粘接层并填充所述接触孔的金属层。
可选地，形成所述第一粘接层的步骤包括：
形成包含所述第一粘接层的粘接层；
去除所述粘接层表层；
对已去除所述表层的粘接层执行无机化操作。
可选地，形成所述第二粘接层的步骤包括：
形成包含所述第二粘接层的粘接层；
去除所述粘接层表层；
对已去除所述表层的粘接层执行无机化操作。
可选地，所述第一粘接层及/或第二粘接层为氮化钛；可选地，形成所述粘接基层的步骤包括：在厚度为T0的所述粘接基层上形成厚度为T1的粘接基层；可选地，厚度T0+T1的范围为120～200埃；可选地，在形成接触孔之后、形成所述粘接基层之前，还包括：对所述接触孔执行除气操作；可选地，执行所述除气操作时的温度范围为400～450摄氏度。
可选地，形成所述金属层的步骤包括：
形成覆盖所述第二粘接层的第一金属核层；
在所述第一金属核层上形成第二金属核层，所述第二金属核层内的晶粒尺寸大于所述第一金属核层内的晶粒尺寸；
形成覆盖所述第二金属核层并填充所述接触孔的金属填充层。
可选地，形成所述第一金属核层、第二金属核层及/或金属填充层时采用金属CVD工艺；可选地，形成所述第一金属核层时，反应气体包含硅烷和WF6；可选地，形成所述第二金属核层时，反应气体包含硼烷和WF6；可选地，形成所述第二金属核层时，反应温度范围为350～410摄氏度；可选地，形成所述金属填充层时，反应气体包含氢气和WF6。
与现有技术相比，上述技术方案具有以下优点：
上述技术方案提供的通孔形成方法，通过将形成所述粘接层的操作分解为顺序形成第一粘接层和第二粘接层的操作，使得获得的粘接层内的碳、氢等杂质含量降低，易于减小器件的接触电阻；此外，通过使形成的所述第一粘接层内的碳、氢等杂质含量小于所述粘接层内的碳、氢等杂质含量，使所述第一粘接层相比所述粘接层更为致密，继而在所述第一粘接层上形成第二粘接层时，减少涉及的刻蚀操作对基底的损伤；
上述技术方案提供的通孔形成方法的可选方式，通过增加所述粘接基层的厚度，以消耗形成所述接触孔后，在继续后续操作之前，在所述接触孔底部形成的氧化杂质，易于进一步减小器件的接触电阻；
上述技术方案提供的通孔形成方法的可选方式，通过增加除气操作的温度，改善潮气去除的程度，易于进一步减小器件的接触电阻；
上述技术方案提供的通孔形成方法的可选方式，通过使填充金属的步骤包括，首先，形成覆盖所述第二粘接层的第一金属核层；继而，在所述第一金属核层上形成第二金属核层，所述第二金属核层内的晶粒尺寸大于所述第一金属核层内的晶粒尺寸；最后，形成覆盖所述第二金属核层并填充所述接触孔的金属填充层；即，通过将覆盖所述第二粘接层的原金属核层分解为第一金属核层和覆盖所述第一金属核层、且晶粒尺寸更大的第二金属核层，既可增加金属核层的晶粒尺寸以减小接触电阻，又可以增加后续形成的金属填充层的晶粒尺寸，易于进一步减小器件的接触电阻。
附图说明
图1为说明现有技术中形成通孔的流程示意图；
图2a～2e为说明现有技术中形成通孔步骤的结构示意图；
图3为说明现有技术中应用为减小接触电阻而采用的方法形成的通孔的结构示意图；
图4为说明本发明实施例的形成通孔的流程示意图；
图5a～5f为说明本发明第一实施例的形成通孔的步骤的结构示意图；
图6为说明本发明第二实施例的形成粘接基层后的结构示意图；
图7为说明本发明第四实施例的形成通孔后的结构示意图；
图8～9为说明本发明实施例的形成通孔后的接触电阻检测结果示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图4所示，形成通孔的具体步骤包括：
步骤41：如图5a所示，在基底100上形成介质层120。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后，形成基底100。
此外，在衬底(substrate)上定义器件有源区并完成浅沟槽隔离、继而形成栅极结构及源区和漏区后，进而沉积第一层间介质层(即金属前介质层，PMD)，继续在所述第一层间介质层内形成第一层通孔及第一金属层后，仍可形成基底100；或者，在沉积第一层间介质层后，继续形成第一层通孔(via)及沟槽(trench)后，仍可形成基底100。
可扩展地，在沉积第N-1层间介质层后，继续形成第N-1层通孔及第N-1金属层后，形成基底100；或者，在沉积第N-1层间介质层后，继续形成第N-1层通孔及沟槽后，仍可形成基底100。
显然，所述层间介质层的数目N可为任意自然数，如1、3、5、7或9等，所述层间介质层的具体数目根据产品要求确定。
所述金属前介质层覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝；所述栅极结构包含栅极、环绕栅极的侧墙及栅氧化层。所述栅极结构还可包含覆盖所述栅极和侧墙的阻挡层。
所述衬底包含但不限于包括元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。
可采用PECVD(等离子体增强化学气相淀积)、SACVD(亚常压化学气相淀积)或LPCVD(低压化学气相淀积)等工艺形成所述介质层120。所述介质层120材料包含但不限于未掺杂的二氧化硅(SiO2)、磷硅玻璃(phosphosilicate glass，PSG)、硼硅玻璃(borosilicate，BSG)、硼磷硅玻璃(borophosphosilicate，BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不限于黑钻石(Black Diamond，BD)或coral等。
步骤42：如图5b所示，图形化所述介质层120，形成接触孔122。
可采用等离子刻蚀工艺执行所述图形化操作。图形化所述介质层120的步骤可包括：执行主刻蚀操作，以在形成的图形区域内保留部分所述介质层120；执行过刻蚀操作，以暴露部分所述基底100，在所述基底100上形成图形区。
步骤43：如图5c所示，形成覆盖所述接触孔122侧壁及底壁的粘接基层140。
所述粘接基层140和后续形成的第一粘接层及第二粘接层用以增强所述接触孔122与后续填充所述接触孔122的金属层间的粘接性能，以降低接触电阻。
所述粘接基层140可包含Ti或Ta；可采用PVD(物理气相沉积)或MOCVD(金属化学气相沉积)工艺形成所述粘接基层140。
步骤44：如图5d所示，在所述粘接基层140上形成经历无机化操作的第一粘接层160。
所述第一粘接层160可包含TiN或TaN。可采用PVD(物理气相沉积)或MOCVD(金属化学气相沉积)工艺形成所述第一粘接层160。
以所述合金层中包含TiN为例，由于通常采用热分解TDMAT(Ti[N(CH3)2]4，四二甲基胺钛)的方式形成所述第一粘接层160和后续形成的第二粘接层，致使形成的合金层中包含大量的碳、氧杂质；通常采用无机化操作去除所述合金层中包含的碳和氧。热分解TDMAT时的反应温度为350～450摄氏度，如400摄氏度。
所述无机化操作为利用H2和N2对所述合金层进行等离子体处理；TDMAT经化学反应生成Ti(C)N、(CH3)2NH和碳氢化合物，其中Ti(C)N和(CH3)2NH会沉积在下层材料表面，而碳氢化合物会被抽离反应腔室。执行所述无机化操作时，氢气和氮气(H2&N2)会进入反应腔室；反应功率设为1500～2000W，如1750W。在此条件下，H2离子化为H2 +，N2离子化为N2 +，H2 +和沉积膜发生化学反应把碳(C)和氮(N)从沉积膜反应出来，而N2 +则把膜中的N2用N替换出来并最终形成氮化钛(TiN)。该步骤中生成的附属产品CxHy+HNR2会被泵抽走。
执行所述无机化操作时，H2的流量范围为1500～2000sccm，如1800sccm；N2的流量范围为1500～2000sccm，如1800sccm。
执行所述无机化操作后，可通过减少所述第一粘接层160中的碳、氢含量而降低所述第一粘接层160的阻值。
传统工艺中，在形成所述粘接层(厚度相当于所述第一粘接层160和后续形成的第二粘接层的厚度和)后即进行形成金属层以填充所述接触孔的操作。作为示例，产品要求粘接层的厚度为50埃时，现有技术中采用先形成100埃的所述粘接层，再去除厚度为50埃的所述粘接层表层，继而，对获得的厚度为100-50＝50埃的所述粘接层执行无机化操作。
但是，实际生产发现，在进入65nm工艺节点以后，形成所述粘接层后获得的器件的接触电阻难以满足产品要求。本发明的发明人分析后认为，所述接触电阻难以满足产品要求的原因在于：所述无机化操作进行得不彻底，导致形成的所述粘接层中还包含较多的碳和氢。此外，碳、氢含量高将导致所述粘接层的致密度降低，使得执行无机化操作时涉及的等离子体易对基底造成损伤，所述损伤将导致所述粘接层与基底间的粘接程度减弱，即导致所述粘接层与基底间接触电阻的增加。
由此，为减小所述接触电阻，本发明的发明人提供一种通孔形成方法，在形成所述粘接层时，首先，形成厚度小于所述粘接层的第一粘接层；继而，对所述第一粘接层执行无机化操作；进而，在经历所述无机化操作的所述第一粘接层形成第二粘接层；最后，对所述第二粘接层执行无机化操作，经历所述无机化操作后的所述第一粘接层和第二粘接层的厚度之和等于所述粘接层的厚度。即，首先，通过对具有更小厚度的粘接层执行所述无机化操作，使所述无机化操作进行得更彻底，减少形成的所述粘接层中的碳、氢含量；此外，对具有更小厚度的粘接层执行所述无机化操作，还可使所述无机化操作持续时间更短，进而缩短执行无机化操作时涉及的等离子体易作用于基底的时间，可减少所述基底的损伤；而且，利用经历所述无机化操作的所述第一粘接层作为形成后续第二粘接层时的阻挡层，可进一步减少所述基底的损伤。
步骤45：如图5e所示，在所述第一粘接层160上形成经历无机化操作的第二粘接层162。
所述第二粘接层162可包含TiN或TaN。可采用PVD或MOCVD工艺形成所述第二粘接层162。
执行所述无机化操作时，H2的流量范围为1500～2000sccm，如1800sccm；N2的流量范围为1500～2000sccm，如1800sccm。
实践中，经历所述无机化操作的第一粘接层160和第二粘接层162的厚度之和等于产品要求的粘接层的厚度。所述“等于”意指二者的差值在选定的工艺范围内可忽略。
步骤46：如图5f所示，形成覆盖所述第二粘接层162并填充所述接触孔的金属层180。
所述金属层180为W或Cu。可采用PVD或MOCVD工艺形成所述金属层180。
作为本发明的第二实施例，如图6所示，增加所述粘接基层的厚度，即，与传统工艺相比，形成的所述粘接基层间具有厚度差h，如所述粘接基层表面与虚线间区域142所示。可在继续后续操作之前，更多地消耗形成所述接触孔后、在所述接触孔底部形成的氧化杂质，易于进一步减小器件的接触电阻。作为示例，现有技术中，所述粘接基层的厚度为80～120埃时，应用本实施例提供的方法，所述粘接基层的厚度可增至120～200埃。
作为本发明的第三实施例，在形成接触孔之后、形成所述粘接基层之前，还包括：对所述接触孔执行除气操作。通过增加除气操作的温度，改善潮气去除的程度，易于进一步减小器件的接触电阻。作为示例，现有技术中，执行所述除气操作时的温度范围为350～400摄氏度(如370摄氏度)时，应用本实施例提供的方法，执行所述除气操作时的温度范围为400～450摄氏度(如420摄氏度)。
作为本发明的第四实施例，作为示例，在所述接触孔中填充钨而形成通孔时，形成所述金属层的步骤包括：
步骤4601：形成覆盖所述第二粘接层162的第一金属核层182。
形成所述第一金属核层182时采用PVD或金属CVD工艺。形成所述第一金属核层182时，反应气体包含硅烷和WF6。
步骤4602：在所述第一金属核层182上形成第二金属核层184，所述第二金属核层184内的晶粒尺寸大于所述第一金属核层182内的晶粒尺寸。
形成所述第二金属核层184时采用PVD或金属CVD工艺。形成所述第二金属核层184时，反应气体包含硼烷和WF6。形成所述第二金属核层184时，反应温度范围为350～410摄氏度，如395摄氏度。
由于与硅烷相比，硼烷(B2H6)与WF6发生反应的反应能更低，使得在获得相同的能量时，利用硼烷(B2H6)与WF6反应获得的钨金属核层的晶粒尺寸更大。
步骤4603：如图7所示，形成覆盖所述第二金属核层184并填充所述接触孔的金属填充层186。
形成所述金属填充层186时采用PVD或金属CVD工艺。形成所述金属填充层186时，反应气体包含氢气和WF6。
如图8和图9所示，作为验证，本发明的发明人将测得的应用本发明提供的方法获得的器件的接触电阻(详见图8和图9中图形1)与应用传统工艺获得的器件的接触电阻(详见图8和图9中图形2、3)进行了对比。图8为链式接触电阻(Rc of CT chain)测试结果对比图；图9为开尔文式接触电阻(Rc of Kelvin CT)测试结果对比图。如图8所示，应用传统工艺获得的器件的链式接触电阻分别为30～34欧姆；而应用本发明提供的方法获得的器件的链式接触电阻仅为28～30欧姆。如图9所示，应用传统工艺获得的器件的开尔文接触电阻分别为26～31欧姆；而应用本发明提供的方法获得的器件的开尔文接触电阻仅为24～26欧姆。可见，应用本发明提供的方法，可减小器件的接触电阻。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (13)

1.一种通孔形成方法，其特征在于，包括：
在基底上形成介质层；
图形化所述介质层，形成接触孔；
形成覆盖所述接触孔侧壁及底壁的粘接基层；
在所述粘接基层上形成经历无机化操作的第一粘接屋；
在所述第一粘接层上形成经历无机化操作的第二粘接层；
形成覆盖所述第二粘接层并填充所述接触孔的金属层，形成所述金属层的步骤包括：形成覆盖所述第二粘接层的第一金属核层；在所述第一金属核层上形成第二金属核层，所述第二金属核层内的晶粒尺寸大于所述第一金属核层内的晶粒尺寸；形成覆盖所述第二金属核层并填充所述接触孔的金属填充层。
2.根据权利要求1所述的通孔形成方法，其特征在于，形成所述第一粘接层的步骤包括：
在所述粘接基层上形成粘接层；
去除所述粘接层表层；
对已去除所述表层的粘接层执行无机化操作，作为所述第一粘接屋。
3.根据权利要求1或2所述的通孔形成方法，其特征在于，形成所述第二粘接层的步骤包括：
在所述第一粘接层上形成粘接层；
去除所述粘接层表层；
对已去除所述表层的粘接层执行无机化操作，作为所述第二粘接层。
4.根据权利要求1所述的通孔形成方法，其特征在于：所述第一粘接层及/或第二粘接层为氮化钛。
5.根据权利要求1所述的通孔形成方法，其特征在于，形成所述粘接基层的步骤包括：在厚度T0的所述粘接基层上形成厚度为T1的粘接基层。
6.根据权利要求5所述的通孔形成方法，其特征在于：厚度T0+T1的范围为120-200埃。
7.根据权利要求1所述的通孔形成方法，其特征在于，在形成接触孔之后、形成所述粘接基层之前，还包括：对所述接触孔执行除气操作。
8.根据权利要求7所述的通孔形成方法，其特征在于：执行所述除气操作时的温度范围为400-450摄氏度。
9.根据权利要求1所述的通孔形成方法，其特征在于：形成所述第一金属核层、第二金属核层及/或金属填充层时采用金属CVD工艺。
10.根据权利要求1所述的通孔形成方法，其特征在于：形成所述第一金属核层时，反应气体包含硅烷和WF6。
11.根据权利要求1所述的通孔形成方法，其特征在于：形成所述第二金属核层时，反应气体包含硼烷和WF6。
12.根据权利要求1所述的通孔形成方法，其特征在于：形成所述第二金属核层时，反应温度范围为350-410摄氏度。
13.根据权利要求1所述的通孔形成方法，其特征在于：形成所述金属填充层时，反应气体包含氢气和WF6。
CN2008101139938A 2008-05-30 2008-05-30 通孔形成方法 Active CN101593723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101139938A CN101593723B (zh) 2008-05-30 2008-05-30 通孔形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101139938A CN101593723B (zh) 2008-05-30 2008-05-30 通孔形成方法

Publications (2)

Publication Number Publication Date
CN101593723A CN101593723A (zh) 2009-12-02
CN101593723B true CN101593723B (zh) 2010-09-22

Family

ID=41408304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101139938A Active CN101593723B (zh) 2008-05-30 2008-05-30 通孔形成方法

Country Status (1)

Country Link
CN (1) CN101593723B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104766792A (zh) * 2014-01-03 2015-07-08 中国科学院微电子研究所 具有改善粘附性能和填充性能的钨层沉积方法
CN111224022A (zh) * 2018-11-23 2020-06-02 常州微宙电子科技有限公司 锂离子电池及其双面绝缘金属盖板
CN109994424B (zh) * 2019-03-26 2021-10-15 上海华力集成电路制造有限公司 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法
CN110021556B (zh) * 2019-05-22 2021-07-02 长江存储科技有限责任公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
CN1286497A (zh) * 1999-09-01 2001-03-07 国际商业机器公司 带有冗余衬垫的铜导电线
US6221758B1 (en) * 1999-01-04 2001-04-24 Taiwan Semiconductor Manufacturing Company Effective diffusion barrier process and device manufactured thereby
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
CN101154646A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件内的金属线及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
US6346745B1 (en) * 1998-12-04 2002-02-12 Advanced Micro Devices, Inc. Cu-A1 combined interconnect system
US6221758B1 (en) * 1999-01-04 2001-04-24 Taiwan Semiconductor Manufacturing Company Effective diffusion barrier process and device manufactured thereby
CN1286497A (zh) * 1999-09-01 2001-03-07 国际商业机器公司 带有冗余衬垫的铜导电线
CN101154646A (zh) * 2006-09-29 2008-04-02 海力士半导体有限公司 半导体器件内的金属线及其形成方法

Also Published As

Publication number Publication date
CN101593723A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
US7390743B2 (en) Methods for forming a structured tungsten layer and forming a semiconductor device using the same
KR100705936B1 (ko) 반도체 소자의 비트라인 형성방법
US6787461B2 (en) Method for forming a plug metal layer
US7772702B2 (en) Dielectric spacers for metal interconnects and method to form the same
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
KR101541779B1 (ko) 반도체 소자 및 이의 제조방법
US20080179746A1 (en) Wiring structures of semiconductor devices and methods of forming the same
EP1412976B1 (en) Boron-doped titanium nitride layer for high aspect ratio semiconductor devices
US20050048766A1 (en) Method for fabricating a conductive plug in integrated circuit
US7629221B2 (en) Method for forming capacitor of semiconductor device
CN101593723B (zh) 通孔形成方法
US6888252B2 (en) Method of forming a conductive contact
US6746952B2 (en) Diffusion barrier layer for semiconductor wafer fabrication
CN101459111A (zh) 浅沟槽隔离区形成方法及介质层形成方法
US20130140682A1 (en) Buried word line and method for forming buried word line in semiconductor device
US6753269B1 (en) Method for low k dielectric deposition
CN101459121B (zh) 通孔及通孔形成方法
JP2003347403A (ja) 半導体装置及びその製造方法
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
CN101645408B (zh) 焊盘及其形成方法
CN101764082A (zh) 金属互连线形成方法
US7670915B1 (en) Contact liner in integrated circuit technology
KR100826756B1 (ko) 반도체 장치의 제조 방법
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
CN103165513A (zh) 互连结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant