JP2006261421A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006261421A
JP2006261421A JP2005077352A JP2005077352A JP2006261421A JP 2006261421 A JP2006261421 A JP 2006261421A JP 2005077352 A JP2005077352 A JP 2005077352A JP 2005077352 A JP2005077352 A JP 2005077352A JP 2006261421 A JP2006261421 A JP 2006261421A
Authority
JP
Japan
Prior art keywords
source
insulating film
layer
drain
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005077352A
Other languages
English (en)
Inventor
Yoshiro Shimojo
義朗 下城
Iwao Kunishima
巌 國島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005077352A priority Critical patent/JP2006261421A/ja
Priority to US11/217,295 priority patent/US20060208283A1/en
Publication of JP2006261421A publication Critical patent/JP2006261421A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors

Abstract

【課題】半導体装置の高集積化を行う。
【解決手段】半導体装置は、第１ソース／ドレイン層１１と、第１ソース／ドレイン層１１の上方に設けられ、且つ第１開口部を有する第１ゲート電極Ｍ１と、第１開口部の側面上を覆うように設けられた第１ゲート絶縁膜１４と、第１ソース／ドレイン層１１上且つ第１ゲート絶縁膜１４の側面上に設けられた第１ベース層１３と、第１ベース層１３上に設けられた第２ソース／ドレイン層１６と、第２ソース／ドレイン層１６の上方に設けられ、且つ第２開口部を有する第２ゲート電極Ｍ２と、第２開口部の側面上を覆うように設けられた第２ゲート絶縁膜１９と、第２ソース／ドレイン層１６上且つ第２ゲート絶縁膜１９の側面上に設けられた第２ベース層１８と、第２ベース層１８上に設けられた第３ソース／ドレイン層２１とを含む。
【選択図】 図２

Description

本発明は、半導体装置に係り、縦方向のチャネルを有するＭＯＳ（Metal Oxide Semiconductor）トランジスタを含む半導体装置に関する。
半導体製造技術の進展により、半導体装置の高速化及び高集積化が進んでいる。これに伴い、半導体装置に用いられる素子の微細化及び高集積化が要求される。
例えばＤＲＡＭ（Dynamic Random Access Memory）では、格子状に配置された複数のワード線ＷＬと複数のビット線対ＢＬ，／ＢＬとに複数のメモリセルが接続される。そして、メモリセルが有する記憶素子としてのキャパシタの選択には平面型トランジスタが用いられる。また、ＤＲＡＭでは、例えば折り返しビット線レイアウト（１つのセンスアンプに接続されるビット線対ＢＬ，／ＢＬが、センスアンプに対して同一方向に配置されるレイアウト）が用いられる。
この折り返しビット線レイアウトは、局所的プロセスばらつきに強い反面、記憶素子であるキャパシタが非常にまばらに配置される。その理由は、キャパシタを高密度にすると、任意のワード線ＷＬをオンにした時、ビット線対ＢＬ，／ＢＬにそれぞれ接続されるキャパシタの両方がビット線に繋がってしまうからである。即ち、一本のワード線上の全てのキャパシタがビット線に繋がってしまう。このような理由により、メモリセルの高集積化には限界がある。
また、この種の関連技術として、ＬＳＩ（Large-Scale Integrated Circuit）の集積率を向上する技術が開示されている（非特許文献１、非特許文献２参照）。
J. M. Hergenrother et al., The vertical replacement-gate (VRG) MOSFET, Solid-State Electronics 46 (2002), p939-950 H. Takato et al., High Performance CMOS Surrounding Gate Transistor (SGT) for Ultra High Density LSIs, Tech. Dig. Int. Electron Devices Meet., 1988, p222
本発明は、複数のトランジスタのうち任意のトランジスタのみを選択することができ、且つ微細化が可能な半導体装置を提供することを目的とする。
本発明の第１の視点に係る半導体装置は、第１ソース／ドレイン層と、第１方向に延びるように前記第１ソース／ドレイン層の上方に設けられ、且つ第１開口部を有する第１ゲート電極と、前記第１開口部の側面上を覆うように設けられた第１ゲート絶縁膜と、前記第１ソース／ドレイン層上且つ前記第１ゲート絶縁膜の側面上に設けられ、且つ第１導電型からなる第１ベース層と、前記第１ゲート電極の上方且つ前記第１ベース層上に設けられた第２ソース／ドレイン層と、前記第１方向と直交する方向に延びるように前記第２ソース／ドレイン層の上方に設けられ、且つ第２開口部を有する第２ゲート電極と、前記第２開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、前記第２ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられ、且つ前記第１導電型からなる第２ベース層と、前記第２ゲート電極の上方且つ前記第２ベース層上に設けられた第３ソース／ドレイン層とを具備する。
本発明の第２の視点に係る半導体装置は、第１ソース／ドレイン層と、第１方向に延びるように前記第１ソース／ドレイン層の上方に設けられ、且つ第１開口部を有する第１ゲート電極と、前記第１開口部の側面上を覆うように設けられた第１ゲート絶縁膜と、前記第１ソース／ドレイン層上且つ前記第１ゲート絶縁膜の側面上に設けられた第１ベース層と、前記第１ゲート電極の上方且つ前記第１ベース層上に設けられた第２ソース／ドレイン層と、前記第２ソース／ドレイン層上に設けられたコンタクト層と、前記コンタクト層上に設けられた第３ソース／ドレイン層と、前記第１方向と直交する方向に延びるように前記第３ソース／ドレイン層の上方に設けられ、且つ第２開口部を有する第２ゲート電極と、前記第２開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、前記第３ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられた第２ベース層と、前記第２ゲート電極の上方且つ前記第２ベース層上に設けられた第４ソース／ドレイン層とを具備する。
本発明の第３の視点に係る半導体装置は、半導体基板と、第１方向に延びるように前記半導体基板上に第１ゲート絶縁膜を介して設けられた第１ゲート電極と、前記第１ゲート電極両側且つ前記半導体基板内に設けられた第１及び第２ソース／ドレイン層と、前記第１ソース／ドレイン層上に設けられたコンタクト層と、前記コンタクト層上に設けられた第３ソース／ドレイン層と、前記第１方向と直交する方向に延びるように前記第３ソース／ドレイン層の上方に設けられ、且つ開口部を有する第２ゲート電極と、前記開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、前記第３ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられたベース層と、前記第２ゲート電極の上方且つ前記ベース層上に設けられた第４ソース／ドレイン層とを具備する。
本発明によれば、複数のトランジスタのうち任意のトランジスタのみを選択することができ、且つ微細化が可能な半導体装置を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置のレイアウト図である。
基板（図示せず）の主表面の上方には、複数の第１ワード線Ｍ１−０〜Ｍ１−ｎが配置されている。また、複数の第１ワード線Ｍ１は、それぞれがＸ方向に延びるように配置されている。
第１ワード線Ｍ１の上方には、複数の第２ワード線Ｍ２−０〜Ｍ２−ｍが配置されている。また、複数の第２ワード線Ｍ２は、それぞれがＸ方向と直交するＹ方向に延びるように配置されている。なお、図１には、２本の第１ワード線Ｍ１−１，Ｍ１−２と、３本の第２ワード線Ｍ２−１，Ｍ２−２，Ｍ２−３とを一例として示している。
複数の第１ワード線Ｍ１と複数の第２ワード線Ｍ２とのクロスポイントには、２つの垂直型トランジスタＴｒ１，Ｔｒ２を含む垂直型トランジスタ回路ＶＴがそれぞれ配置されている。なお、垂直型トランジスタとは、チャネルが基板の主表面に対して垂直方向に形成されるトランジスタをいう。
垂直型トランジスタ回路ＶＴは、垂直型トランジスタＴｒ１とＴｒ２とが縦方向に直列に接続されている。また、垂直型トランジスタＴｒ１とＴｒ２との一方のソース／ドレイン領域は共有されている。なお、図１には、垂直型トランジスタＴｒ２を構成するｐ型半導体層１８（トランジスタＴｒ２のチャネルが形成される層）とゲート絶縁膜１９とソース／ドレイン領域１６，２１との平面形状を表している。
垂直型トランジスタ回路ＶＴの具体的な構成を以下に説明する。図２は、図１に示したII−II線に沿った断面図である。
基板（図示せず）の主表面の上方には、コンタクトプラグＶ１が設けられている。このコンタクトプラグＶ１は、垂直型トランジスタ回路ＶＴの入力部或いは出力部となる。垂直型トランジスタ回路ＶＴは、コンタクトプラグＶ１を介して他の回路或いは端子等に接続される。
コンタクトプラグＶ１の上には、ｎ＋型半導体層からなるソース／ドレイン領域（ソース／ドレイン層）１１が設けられている。このソース／ドレイン領域１１は、垂直型トランジスタＴｒ１のソース／ドレイン領域となる。また、ソース／ドレイン領域１１は、平面形状が例えば円形を有し、後述する第１ワード線Ｍ１の開口部の径より大きい径を有する。
ソース／ドレイン領域１１の上方には、Ｘ方向に延びるようにゲート電極（第１ワード線）Ｍ１が設けられている。第１ワード線Ｍ１は、例えば円形の開口部を有している。
ソース／ドレイン領域１１と第１ワード線Ｍ１との間には、絶縁膜１２（例えば、ＳｉＯ２からなる）が設けられている。ソース／ドレイン領域１１の上、且つ第１ワード線Ｍ１の開口部内には、垂直型トランジスタＴｒ１のチャネルが形成されるベース領域であるｐ型半導体層１３が設けられている。ｐ型半導体層１３と第１ワード線Ｍ１との間には、ゲート絶縁膜１４（例えば、ＳｉＯ２からなる）が設けられている。
ｐ型半導体層１３の上、且つ第１ワード線Ｍ１の上方には、ｎ＋型半導体層からなるソース／ドレイン領域１６が設けられている。ソース／ドレイン領域１６は、垂直型トランジスタＴｒ１のソース／ドレイン領域、及び垂直型トランジスタＴｒ２のソース／ドレイン領域となる。また、ソース／ドレイン領域１６は、平面形状が例えば円形を有し、第１ワード線Ｍ１の開口部の径より大きい径を有する。
ソース／ドレイン領域１６と第１ワード線Ｍ１との間には、絶縁膜１５（例えば、ＳｉＯ２からなる）が設けられている。
ソース／ドレイン領域１６の上方には、ゲート電極（第２ワード線）Ｍ２が設けられている。第２ワード線Ｍ２は、例えば円形の開口部を有している。この第２ワード線Ｍ２の開口部は、第１ワード線Ｍ１と第２ワード線Ｍ２とのクロスポイントに配置される。具体的には、第２ワード線Ｍ２の開口部は、第１ワード線Ｍ１の開口部の直上に配置される。
ソース／ドレイン領域１６と第２ワード線Ｍ２との間には、絶縁膜１７（例えば、ＳｉＯ２からなる）が設けられている。
ソース／ドレイン領域１６の上、且つ第２ワード線Ｍ２の開口部内には、垂直型トランジスタＴｒ２のチャネルが形成されるベース領域であるｐ型半導体層１８が設けられている。ｐ型半導体層１８と第２ワード線Ｍ２との間には、ゲート絶縁膜１９（例えば、ＳｉＯ２からなる）が設けられている。
ｐ型半導体層１８の上、且つ第２ワード線Ｍ２の上方には、ｎ＋型半導体層からなるソース／ドレイン領域２１が設けられている。ソース／ドレイン領域２１は、垂直型トランジスタＴｒ２のソース／ドレイン領域となる。また、ソース／ドレイン領域２１は、平面形状が例えば円形を有し、第２ワード線Ｍ２の開口部の径より大きい径を有する。
ソース／ドレイン領域２１と第２ワード線Ｍ２との間には、絶縁膜２０（例えば、ＳｉＯ２からなる）が設けられている。ソース／ドレイン領域２１の上には、コンタクトプラグＶ２が設けられている。このコンタクトプラグＶ２は、垂直型トランジスタ回路ＶＴの入力部或いは出力部となる。垂直型トランジスタ回路ＶＴは、コンタクトプラグＶ２を介して他の回路或いは端子等に接続される。垂直型トランジスタＴｒ１，Ｔｒ２の周囲は、層間絶縁膜２２により覆われている。
次に、このように構成された半導体装置の製造方法の一例を図３乃至図１０を用いて説明する。
先ず、図３に示すように、層間絶縁膜２２ａ（ＳｉＯ２からなる）内にコンタクトプラグＶ１（Ａｌ、Ｗ等の金属材料からなる）が形成された状態から、それらの上にｎ＋型半導体層（ソース／ドレイン領域）１１を形成する。このｎ＋型半導体層１１は、リン（Ｐ）或いはヒ素（Ａｓ）がドープされたシリコン（Ｓｉ）をスパッタ法或いはＣＶＤ（Chemical Vapor Deposition）法等により堆積して形成される。
次に、図４に示すように、ｎ＋型半導体層１１をリソグラフィ法によりパターニングし、ソース／ドレイン領域１１を形成する。
次に、図５に示すように、層間絶縁膜２２ａの上にソース／ドレイン領域１１を覆う層間絶縁膜２２ｂを形成する。この層間絶縁膜２２ｂは、ＳｉＯ２をプラズマＣＶＤ法により堆積して形成される。そして、層間絶縁膜２２ｂの表面をＣＭＰ（Chemical Mechanical Polishing）法により平坦化する。
この際、ソース／ドレイン領域１１がゲート電極（第１ワード線）Ｍ１と接触しないように、ソース／ドレイン領域１１の上にＳｉＯ２を残す。この結果、ソース／ドレイン領域１１の上に絶縁膜１２が形成される。
次に、図６に示すように、層間絶縁膜２２ｂの上にゲート電極Ｍ１となる導電性材料をスパッタ法或いはＣＶＤ法等により堆積する。そして、ゲート電極Ｍ１をリソグラフィ法によりパターニングする。この際、ゲート電極Ｍ１に円形の開口部を形成する。この開口部は、ソース／ドレイン領域１１が埋まっている場所の上方に形成される。図７は、パターニングされたゲート電極Ｍ１を示す平面図である。
次に、図８に示すように、ゲート電極Ｍ１の上及び開口部内に層間絶縁膜２２ｃ（ＳｉＯ２からなる）を堆積する。そして、層間絶縁膜２２ｃの表面をＣＭＰ法により平坦化する。その後、ゲート電極Ｍ１の開口部内でソース／ドレイン領域１１に達するように、層間絶縁膜２２ｃにＲＩＥ（Reactive Ion Etching）法により穴を開ける。この際、ゲート電極Ｍ１の開口部の側壁にはＳｉＯ２が残るが、これをゲート絶縁膜１４として利用する。
次に、図９に示すように、ゲート電極Ｍ１の開口部内を埋め込むように、ｐ型半導体層１３を形成する。このｐ型半導体層１３は、ホウ素（Ｂ）がドープされたＳｉをＣＶＤ法等により堆積して形成される。そして、開口部以外に形成された余分なＳｉと層間絶縁膜２２ｃとをＣＭＰ法により取り除く。この際、ゲート電極Ｍ１の上の層間絶縁膜２２ｃは、ゲート電極Ｍ１とソース／ドレイン領域１６とが接触しないように薄く残す。この結果、絶縁膜１５が形成される。
次に、図１０に示すように、ｐ型半導体層１３の上に、ｎ＋型半導体層（ソース／ドレイン領域）１６を堆積する。このｎ＋型半導体層１６は、リン（Ｐ）或いはヒ素（Ａｓ）がドープされたＳｉをスパッタ法或いはＣＶＤ法により堆積して形成される。そして、このｎ＋型半導体層１６をリソグラフィ法によりパターニングし、ソース／ドレイン領域１６を形成する。
次に、垂直型トランジスタＴｒ２を構成するゲート電極（第２ワード線）Ｍ２、ｐ型半導体層１８、ゲート絶縁膜１９及びソース／ドレイン領域２１を形成する。これらの製造方法は、垂直型トランジスタＴｒ１と同様である。
その後、層間絶縁膜２２が堆積された状態から、層間絶縁膜２２内にソース／ドレイン領域２１を露出する図示せぬ開口をＲＩＥ法により形成する。この開口内に例えばＡｌ、Ｗ等の金属材料を埋め込み、不要な金属材料を例えばＣＭＰ法を用いて除去することによりソース／ドレイン領域２１に接続されたコンタクトプラグＶ２が形成される。このようにして、図２に示した半導体装置が形成される。
なお、上記製造方法は一例であり、文献１（J. M. Hergenrother et al., The vertical replacement-gate (VRG) MOSFET, Solid-State Electronics 46 (2002), p939-950）や、文献２（H. Takato et al., High Performance CMOS Surrounding Gate Transistor (SGT) for Ultra High Density LSIs, Tech. Dig. Int. Electron Devices Meet., 1988, p222）等の製造方法を使用してもよい。
このように構成された半導体装置の動作について説明する。図１１は、図１に示した半導体装置の回路図である。
図１１において、垂直型トランジスタ回路が６（＝２×３）個配置されている（図中のＶＴ１〜ＶＴ６）。任意の垂直型トランジスタ回路に電流を流す場合、当該垂直型トランジスタ回路に接続された第１ワード線Ｍ１と第２ワード線Ｍ２とをハイレベルにする。
例えば垂直型トランジスタ回路ＶＴ５に電流を流す場合、第１ワード線Ｍ１−２と第２ワード線Ｍ２−２とをハイレベルにする。この時、他の垂直型トランジスタ回路（ＶＴ１，ＶＴ２，ＶＴ３，ＶＴ４，ＶＴ６）に接続された第１ワード線Ｍ１と第２ワード線Ｍ２とは、いずれか或いは両方がローレベルである。すなわち、これらの垂直型トランジスタ回路には、電流が流れない。
したがって、複数の垂直型トランジスタ回路のうち任意の１つの垂直型トランジスタ回路のみをオンさせることができる。この半導体装置は、複数の垂直型トランジスタ回路の入力部と出力部との接続を組み合わせることにより、所望のロジック回路を構成することができる。
また、本実施形態は、ＦＢＣ（Floating Body Cell）に適用することも可能である。なお、ＦＢＣとは、ＭＯＳトランジスタのフローティングボディに電荷を蓄積することによりデータを記憶するセルである。垂直型トランジスタをＦＢＣで構成することで、半導体記憶装置を構成することができる。また、複数のＦＢＣうち任意の１つのＦＢＣのみを選択することができる。
以上詳述したように本実施形態によれば、任意の縦方向及び横方向の２本のワード線を選択することで、そのクロスポイントに配置された垂直型トランジスタ回路に貫通電流を流すことができる。すなわち、マトリクス状に垂直型トランジスタ回路を配置した場合でも、任意の垂直型トランジスタ回路のみをオンさせることができる。
また、垂直型トランジスタを用いて半導体装置を構成しているため、プレーナ（平面）型トランジスタに比べて回路面積を縮小することができる。さらに、２つの垂直型トランジスタを上下に配置することができるため、回路面積を縮小することができる。
また、２つの垂直型トランジスタの一方のソース／ドレイン領域を共通の半導体層で構成している。よって、垂直型トランジスタ回路の製造工程を削減することができる。
なお、本実施形態では、ｎチャネルＭＯＳトランジスタを２つ直列に接続して半導体装置を構成したが、ｐチャネルＭＯＳトランジスタを２つ直列に接続してもよい。
また、各ソース／ドレイン領域にメタル層を用いたショットキー型トランジスタにより垂直型トランジスタ回路を構成してもよい。メタル層としては、コバルトシリサイド（ＣｏＳｉ）やプラチナシリサイド（ＰｔＳｉ）等を挙げることができる。また、その他の材料であってもよい。
このソース／ドレイン領域としてのメタル層は、Ｓｉ層にＣｏをスパッタ法により堆積させた後、ＲＴＡ（Rapid Thermal Anneal）法によりＳｉとＣｏとを反応させて形成する。このようにして垂直型トランジスタ回路を構成することで、垂直型トランジスタ回路の動作速度を向上させることができる。
（第２の実施形態）
図１２は、本発明の第２の実施形態に係る半導体装置の断面図である。垂直型トランジスタ回路ＶＴは、垂直型トランジスタＴｒ１とＴｒ２とが直列に接続されて構成されている。垂直型トランジスタＴｒ１の構成は、第１の実施形態と同じである。
ソース／ドレイン領域１６の上には、コンタクトプラグＶ３が設けられている。コンタクトプラグＶ３の上には、ｐ＋型半導体層からなるソース／ドレイン領域２３が設けられている。このソース／ドレイン領域２３は、ホウ素（Ｂ）がドープされたＳｉにより構成される。また、ソース／ドレイン領域２３は、例えば平面形状が円形を有し、後述する第２ワード線Ｍ２の開口部の径より大きい径を有する。
ソース／ドレイン領域２３の上方には、第２ワード線Ｍ２が設けられている。この第２ワード線Ｍ２は、円形の開口部を有している。ソース／ドレイン領域２３と第２ワード線Ｍ２との間には、絶縁膜２６が設けられている。
ソース／ドレイン領域２３の上、且つ第２ワード線Ｍ２の開口部内には、垂直型トランジスタＴｒ２のチャネルが形成されるベース領域であるｎ型半導体層２４が設けられている。このｎ型半導体層２４は、リン（Ｐ）或いはヒ素（Ａｓ）がドープされたＳｉにより構成される。ｎ型半導体層２４と第２ワード線Ｍ２との間には、ゲート絶縁膜１９が設けられている。
ｎ型半導体層２４の上及び第２ワード線Ｍ２の上方には、ｐ＋型半導体層からなるソース／ドレイン領域２５が設けられている。このｐ＋型半導体層は、リン（Ｐ）或いはヒ素（Ａｓ）がドープされたＳｉにより構成される。
このように構成することで、ｎチャネルＭＯＳトランジスタとｐチャネルＭＯＳトランジスタとにより垂直型トランジスタ回路ＶＴを構成することができる。すなわち、第１ワード線Ｍ１をハイレベル、第２ワード線Ｍ２をローレベルにすることにより、垂直型トランジスタ回路ＶＴに電流を流すことができる。
なお、垂直型トランジスタ回路ＶＴのうち下側に配置された垂直型トランジスタＴｒ１をｐチャネルＭＯＳトランジスタで構成し、上側に配置された垂直型トランジスタＴｒ２をｎチャネルＭＯＳトランジスタで構成してもよい。
また、２つの垂直型トランジスタを共にｎチャネルＭＯＳトランジスタで構成してもよい。さらに、２つの垂直型トランジスタを共にｐチャネルＭＯＳトランジスタで構成してもよい。
また、第１の実施形態と同様に、ショットキー型トランジスタにより垂直型トランジスタを構成してもよい。
（第３の実施形態）
第３の実施形態は、垂直型トランジスタ回路を構成する２つのトランジスタのうち一方をプレーナ型トランジスタ、他方を垂直型トランジスタにしたものである。
図１３は、本発明の第３の実施形態に係る半導体装置の断面図である。例えばＳｉからなるｎ型半導体基板３１の表面領域には、プレーナ型トランジスタＴｒ３が形成されている。
このプレーナ型トランジスタＴｒ３は、例えばＳｉＯ２により形成されたゲート絶縁膜３２と、このゲート絶縁膜３２の上に形成されたゲート電極（第１ワード線）Ｍ１と、ゲート電極の両側壁に形成された側壁絶縁膜（図示せず）と、ｎ型半導体基板３１内に形成されたソース／ドレイン領域（ｐ＋型拡散層）３３，３４とにより構成されている。
ソース／ドレイン領域３４の上には、コンタクトプラグＶ４が設けられている。コンタクトプラグＶ４の上には、垂直型トランジスタＴｒ２が設けられている。また、第２ワード線Ｍ２は、第１ワード線Ｍ１の延伸方向に直交する方向に配置されている。なお、垂直型トランジスタＴｒ２の構成は、第２の実施形態で示した垂直型トランジスタＴｒ２と同じである。
このように半導体装置を構成しても第１及び第２の実施形態と同様の効果を得ることができる。なお、本実施形態では、ｐチャネルＭＯＳトランジスタを２つ直列に接続して半導体装置を構成したが、ｎチャネルＭＯＳトランジスタを２つ直列に接続してもよい。また、２つのトランジスタのうち一方をｎチャネルＭＯＳトランジスタ、他方をｐチャネルＭＯＳトランジスタにしてもよい。
なお、上記各実施形態において、第１ワード線Ｍ１及び第２ワード線の開口部やソース／ドレイン領域の形状を円形にしている。しかし、これに限定されるものではなく、四角形等のその他の形状であってもよい。
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
本発明の第１の実施形態に係る半導体装置のレイアウト図。 図１に示したII−II線に沿った断面図。 図２に示した半導体装置の製造方法の一例を示す断面図。 図３に続く半導体装置の製造方法を示す断面図。 図４に続く半導体装置の製造方法を示す断面図。 図５に続く半導体装置の製造方法を示す断面図。 図６に示した半導体装置の平面図。 図６に続く半導体装置の製造方法を示す断面図。 図８に続く半導体装置の製造方法を示す断面図。 図９に続く半導体装置の製造方法を示す断面図。 図１に示した半導体装置の回路図。 本発明の第２の実施形態に係る半導体装置の断面図。 本発明の第３の実施形態に係る半導体装置の断面図。
符号の説明
ＶＴ…垂直型トランジスタ回路、Ｔｒ１，Ｔｒ２…垂直型トランジスタ、Ｔｒ３…平面型トランジスタ、Ｍ１…ゲート電極（第１ワード線）、Ｍ２…ゲート電極（第２ワード線）、Ｖ１〜Ｖ４…コンタクトプラグ、１１，１６，２１，２３，２５，３３，３４…ソース／ドレイン領域、１２，１５，１７，２０，２６…絶縁膜、１３，１８…ｐ型半導体層、１４，１９，３２…ゲート絶縁膜、２２…層間絶縁膜、２４…ｎ型半導体層、３１…ｎ型半導体基板。

Claims (5)

  1. 第１ソース／ドレイン層と、
    第１方向に延びるように前記第１ソース／ドレイン層の上方に設けられ、且つ第１開口部を有する第１ゲート電極と、
    前記第１開口部の側面上を覆うように設けられた第１ゲート絶縁膜と、
    前記第１ソース／ドレイン層上且つ前記第１ゲート絶縁膜の側面上に設けられ、且つ第１導電型からなる第１ベース層と、
    前記第１ゲート電極の上方且つ前記第１ベース層上に設けられた第２ソース／ドレイン層と、
    前記第１方向と直交する方向に延びるように前記第２ソース／ドレイン層の上方に設けられ、且つ第２開口部を有する第２ゲート電極と、
    前記第２開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、
    前記第２ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられ、且つ前記第１導電型からなる第２ベース層と、
    前記第２ゲート電極の上方且つ前記第２ベース層上に設けられた第３ソース／ドレイン層と
    を具備することを特徴とする半導体装置。
  2. 前記第１乃至第３ソース／ドレイン層は、第２導電型からなることを特徴とする請求項１記載の半導体装置。
  3. 前記第１乃至第３ソース／ドレイン層は、金属からなり、
    前記第１及び第２ベース層は、半導体層であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 第１ソース／ドレイン層と、
    第１方向に延びるように前記第１ソース／ドレイン層の上方に設けられ、且つ第１開口部を有する第１ゲート電極と、
    前記第１開口部の側面上を覆うように設けられた第１ゲート絶縁膜と、
    前記第１ソース／ドレイン層上且つ前記第１ゲート絶縁膜の側面上に設けられた第１ベース層と、
    前記第１ゲート電極の上方且つ前記第１ベース層上に設けられた第２ソース／ドレイン層と、
    前記第２ソース／ドレイン層上に設けられたコンタクト層と、
    前記コンタクト層上に設けられた第３ソース／ドレイン層と、
    前記第１方向と直交する方向に延びるように前記第３ソース／ドレイン層の上方に設けられ、且つ第２開口部を有する第２ゲート電極と、
    前記第２開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、
    前記第３ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられた第２ベース層と、
    前記第２ゲート電極の上方且つ前記第２ベース層上に設けられた第４ソース／ドレイン層と
    を具備することを特徴とする半導体装置。
  5. 半導体基板と、
    第１方向に延びるように前記半導体基板上に第１ゲート絶縁膜を介して設けられた第１ゲート電極と、
    前記第１ゲート電極両側且つ前記半導体基板内に設けられた第１及び第２ソース／ドレイン層と、
    前記第１ソース／ドレイン層上に設けられたコンタクト層と、
    前記コンタクト層上に設けられた第３ソース／ドレイン層と、
    前記第１方向と直交する方向に延びるように前記第３ソース／ドレイン層の上方に設けられ、且つ開口部を有する第２ゲート電極と、
    前記開口部の側面上を覆うように設けられた第２ゲート絶縁膜と、
    前記第３ソース／ドレイン層上且つ前記第２ゲート絶縁膜の側面上に設けられたベース層と、
    前記第２ゲート電極の上方且つ前記ベース層上に設けられた第４ソース／ドレイン層と
    を具備することを特徴とする半導体装置。
JP2005077352A 2005-03-17 2005-03-17 半導体装置 Pending JP2006261421A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005077352A JP2006261421A (ja) 2005-03-17 2005-03-17 半導体装置
US11/217,295 US20060208283A1 (en) 2005-03-17 2005-09-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005077352A JP2006261421A (ja) 2005-03-17 2005-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2006261421A true JP2006261421A (ja) 2006-09-28

Family

ID=37009403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005077352A Pending JP2006261421A (ja) 2005-03-17 2005-03-17 半導体装置

Country Status (2)

Country Link
US (1) US20060208283A1 (ja)
JP (1) JP2006261421A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075031A1 (ja) * 2007-12-12 2009-06-18 Unisantis Electronics ( Japan ) Ltd. 半導体装置
US8896056B2 (en) 2007-12-05 2014-11-25 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor semiconductor device
JP2016122678A (ja) * 2014-12-24 2016-07-07 猛英 白土 半導体装置及びその製造方法
JP2019067974A (ja) * 2017-10-03 2019-04-25 富士通株式会社 半導体装置及び半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187601A1 (en) * 2007-12-12 2010-07-29 Fujio Masuoka Semiconductor device
JP6538598B2 (ja) * 2016-03-16 2019-07-03 株式会社東芝 トランジスタ及び半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057003A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 半導体装置
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
JPH07321228A (ja) * 1994-05-26 1995-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1167939A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置およびその動作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867997B2 (en) * 2002-03-27 2005-03-15 Texas Instruments Incorporated Series feram cell array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057003A (ja) * 1991-06-27 1993-01-14 Toshiba Corp 半導体装置
JPH0613623A (ja) * 1992-03-02 1994-01-21 Motorola Inc 半導体装置
JPH07321228A (ja) * 1994-05-26 1995-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1167939A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置およびその動作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896056B2 (en) 2007-12-05 2014-11-25 Unisantis Electronics Singapore Pte Ltd. Surrounding gate transistor semiconductor device
WO2009075031A1 (ja) * 2007-12-12 2009-06-18 Unisantis Electronics ( Japan ) Ltd. 半導体装置
JP2016122678A (ja) * 2014-12-24 2016-07-07 猛英 白土 半導体装置及びその製造方法
JP2019067974A (ja) * 2017-10-03 2019-04-25 富士通株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20060208283A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
JP6542990B2 (ja) 柱状半導体装置の製造方法
KR100816970B1 (ko) 반도체 구조의 전기 배선을 형성하는 방법
KR100724029B1 (ko) 반도체 장치 및 트랜지스터
KR101420494B1 (ko) Ｒｏｍ 셀을 위한 장치
JP2009253264A (ja) 半導体素子およびその製造方法
JP2004214379A (ja) 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法
JP6651657B2 (ja) 柱状半導体装置と、その製造方法
JP2002094027A (ja) 半導体記憶装置とその製造方法
CN103579242B (zh) 具有埋藏鞍形鳍式场效晶体管的sram集成电路及其制造方法
JP2006261421A (ja) 半導体装置
US6404023B1 (en) Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
US10658010B2 (en) Apparatus for high speed ROM cells
JP5432379B2 (ja) 半導体装置
US6690071B2 (en) Semiconductor device using junction leak current
JP2011100823A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP5861196B2 (ja) 半導体装置
JP2008166330A (ja) 半導体装置
JP2010245293A (ja) 半導体装置及びその製造方法
WO2023032025A1 (ja) 柱状半導体の製造方法
JP5303938B2 (ja) 半導体装置とその製造方法
JP2010028010A (ja) 半導体装置
JP5725679B2 (ja) 半導体装置
KR20050024099A (ko) 에스램 소자의 제조방법 및 그에 의해 제조된 에스램 소자
JP2005347296A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415