TWI453868B - 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法 - Google Patents

記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法 Download PDF

Info

Publication number
TWI453868B
TWI453868B TW097115141A TW97115141A TWI453868B TW I453868 B TWI453868 B TW I453868B TW 097115141 A TW097115141 A TW 097115141A TW 97115141 A TW97115141 A TW 97115141A TW I453868 B TWI453868 B TW I453868B
Authority
TW
Taiwan
Prior art keywords
regions
dielectric material
active
active regions
semiconductor
Prior art date
Application number
TW097115141A
Other languages
English (en)
Other versions
TW200901388A (en
Inventor
Kunal R Parekh
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200901388A publication Critical patent/TW200901388A/zh
Application granted granted Critical
Publication of TWI453868B publication Critical patent/TWI453868B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7841—Field effect transistors with field effect produced by an insulated gate with floating body, e.g. programmable transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
本發明係關於記憶體陣列、半導體結構及電子系統以及形成記憶體陣列、半導體結構及電子系統之方法。
積體電路可包括用於資料儲存之記憶體器件之陣列。記憶體器件可(例如)為動態隨機存取記憶體(DRAM)器件，其中DRAM記憶單元(unit cell)對應於與電荷儲存器件(通常為電容器)耦接之電晶體。或者，記憶體器件可缺少DRAM之電容器。此記憶體可被稱作零電容器一電晶體(0C1T)記憶體，且可對應於所謂的ZRAMTM (零電容DRAM)。
積體電路製造之持續目標為增加整合程度；其中相應目標為減小記憶體器件之尺寸以簡化記憶體器件，及/或降低與記憶體器件相關聯之配線複雜度及量。積體電路製造之另一持續性目標為降低製造過程之步驟數，進而改良產量及可能地降低成本。
用以增加整合之一方法為將部分絕緣之電晶體併入記憶體器件中。更具體言之，該方法利用部分絕緣體上半導體(SOI)來減輕電晶體器件之源極/汲極接面處的洩漏。個別電晶體器件包含閘極及閘極之相對側上之一對源極/汲極區域。源極/汲極區域在第一半導體材料內延伸，且具有直接位於其下方的絕緣體，絕緣體將其與位於第一半導體材料下方的塊體半導體材料絕緣。提供於源極/汲極區域 下方的絕緣體未在電晶體閘極下延伸至任何實質程度。
期望開發改良記憶體器件，及用於製造記憶體器件之改良方法。儘管本文中所揭示之某些實施例至少部分由此期望激發，但是其他實施例可具有超出記憶體器件結構及製造之應用。
某些實施例包括部分SOI在電晶體器件中之利用。電晶體器件可用於DRAM中。電晶體器件具有在儲存節點之下且部分地在電晶體閘極之下延伸之絕緣體。電晶體閘極下方未由絕緣體阻斷之區域可用作電晶體之通道與半導體主體之間的連接，同時經阻斷之區域可減輕且在某些實施例中防止來自儲存節點之漏電返回經過存取器件(所謂之閘極閉態漏電)。在某些實施例中，電晶體可用於0C1T記憶體中且絕緣體可完全阻斷電晶體之通道與半導體主體之間的連接，使得電晶體為浮動器件。
以下參看圖1至圖31描述實例實施例。圖1至圖26說明第一實施例，圖27說明第二實施例，且圖27至圖31說明電子系統中之應用。
參看圖1及圖2，其分別說明半導體結構10之俯視圖及橫截面側視圖。圖2之橫截面延伸通過最終將為作用區域之區域。
結構10包括具有上部表面13之塊體半導體材料12，且包括跨越半導體材料之上部表面延伸的介電材料14。
塊體半導體材料12可被稱作半導體基座，且在某些實施例中可被稱作第一半導體材料以將材料12與可形成於其上方的其他半導體材料區分。半導體材料12可包含任何合適之組合物或組合物之組合，且可(例如)包含略微經本底摻雜劑摻雜之單晶矽，由或基本上由略微經本底摻雜劑摻雜的單晶矽組成。此單晶矽可為矽晶圓之部分。半導體基座可被稱作半導體基板。術語"半導電基板"、"半導體結構"及"半導體基板"意謂包含半傳導材料之任何結構，包括(但不限於)諸如半傳導晶圓(單獨的或處於包含其他材料之總成中)之塊體半導電材料及半導電材料層(單獨的或處於包含其他材料之總成中)。術語"基板"指代任何支撐結構，包括(但不限於)以上所描述之半導電基板。儘管基座12經展示為均質的，但是應理解，基座在某些實施例中可包含眾多層。舉例而言，基座12可對應於含有與積體電路製造相關聯之一或多個層之半導體基板。在此等實施例中，此等層可對應於金屬互連層、障壁層、擴散層、絕緣體層等等中之一或多者。
介電材料14可包含任何合適之電絕緣組合物或組合物之組合，且可(例如)包含二氧化矽及氮化矽中之一者或兩者，由或基本上由二氧化矽及氮化矽中的一者或兩者組成。介電材料14可替代地被稱作電絕緣材料。介電材料可藉由包括(例如)化學氣相沈積(CVD)之任何合適之處理形成。
參看圖3及圖4，介電材料14經圖案化以形成複數個開口 16，開口16延伸通過介電材料至基座12之下伏半導體材料。介電材料14之圖案化可利用任何合適之處理來完成；包括(例如)材料14上方光微影圖案化之光阻遮罩(未圖示)之形成、藉由一或多個合適之蝕刻進行之圖案自遮罩至材料14的轉移，及遮罩之後續移除。
開口16可具有任何合適之組態，且在所展示之實施例中為大體上橢圓形。
參看圖5及圖6，第二半導體材料18形成於介電材料14上方及開口16內。開口16在圖5中以虛線視圖展示以指示開口位於第二半導體材料18下方。
可藉由自開口內之曝露的第一半導體材料12磊晶成長第二半導體材料來形成第二半導體材料18。第二半導體材料可包含與第一半導體材料相同之組合物，或可包含不同組合物。在某些實施例中，第一半導體材料12及第二半導體材料18皆包含矽，由或基本上由矽組成；且在某些實施例中，可包含單晶矽，由或基本上由單晶矽組成。
第二半導體材料18包含上部表面19。此上部表面經展示為大體上平坦。上部表面之平坦化可藉由(例如)化學機械研磨(CMP)來完成。
展示第二半導體材料18為與第一半導體材料12直接接觸。若材料12及18為彼此相同之組合物，則材料可融合以形成單一材料。無論如何，材料18可視為與材料12直接接觸而形成。
參看圖7及圖8，將經圖案化之遮罩材料20提供於半導體 材料18上。經圖案化之遮罩材料可包含任何合適之組合物或組合物之組合，且可(例如)包含光阻、氮化矽及二氧化矽中之一或多者，由或基本上由光阻、氮化矽及二氧化矽中的一或多者組成。若經圖案化之遮罩材料對應於光阻，則遮罩材料中之圖案可藉由光微影處理來形成。若經圖案化之遮罩材料對應於不同於光阻之一或多個組合物，則可藉由在此等組合物上方形成光微影圖案化之光阻，藉由一或多個蝕刻將圖案自光阻轉移至組合物且接著移除光阻來圖案化遮罩材料。在某些實施例中，遮罩材料20包含二氧化矽，由或基本上由二氧化矽組成可為有利的，因為此可消除以下參看圖12及圖13所論述之遮罩移除步驟。
經圖案化之遮罩材料20在所展示之實施例中形成橢圓形島狀物24，其中此等島狀物彼此間隔間隙22。島狀物24可用以界定作用區域在半導體材料18內之位置，且可以任何合適之組態形成。介電材料14中之開口16(在圖7之俯視圖中以虛線視圖展示)完全由島狀物24之外部周邊圍繞。
參看圖9至圖11，間隙22藉由半導體材料之蝕刻延伸入半導體材料18中。蝕刻相對於介電材料14對材料18可為選擇性的，使得蝕刻停止於材料14上，如所展示。若蝕刻移除第一材料比移除第二材料更迅速，則蝕刻視為相對於第二材料對第一材料為選擇性的，其可包括(但不限於)相對於第二材料對第一材料為百分之100選擇性的蝕刻。
材料18之蝕刻將材料18形成為在遮罩材料20之島狀物24下方之複數個作用區域26。作用區域在所展示之實施例中 與開口16一一對應。
作用區域26可為台座之形式。個別台座具有較寬區域28及較窄莖區域30，例如，如圖10之橫截面中所示。較窄莖部通過介電材料14中之開口16。圖10之橫截面亦展示介電材料14之部分位於作用區域26之寬上部區域與基座12之間；且在所展示之實施例中，將寬上部區域28與基座12間隔開的唯一材料為介電材料14。
在某些實施例中，材料12及18可視為一起對應於包含基座及經由窄莖部接合基座之台座之半導體材料。材料12及18一起對應於半導體材料之描述係描述皆包含半導體之材料12及18，且可包括(但不限於)材料12及18包含彼此相同之組合物的實施例。
圖11展示作用區域26之與圖10之橫截面大體上正交的橫截面，且說明作用區域具有頂部表面27及自頂部表面向下延伸之側壁表面29。
接著參看圖12及圖13，在間隙22內且在作用區域26上方形成絕緣材料32。作用區域26及開口16在圖12之俯視圖中以虛線視圖展示以指示其位於其他材料下方。材料32及14在所展示之實施例中於間隙22內彼此直接接觸。
絕緣材料32可包含任何合適之組合物或組合物之組合，且可(例如)包含通常用於絕緣區域中的組合物。舉例而言，絕緣材料32可包含二氧化矽、氮化矽及氮氧化矽中之一或多者，由或基本上由二氧化矽、氮化矽及氮氧化矽中之一或多者組成。經圖案化之遮罩20(圖9至圖11)可在絕緣 材料32之形成之前經移除，或可經保留變為絕緣材料之部分。若絕緣材料32包含與遮罩20相同之組合物，兩者可融合為單一結構。舉例而言，在某些實施例中，遮罩材料20及絕緣材料32兩者可包含二氧化矽，由或基本上由二氧化矽組成。
絕緣材料32可被稱作第二介電材料以將其與第一介電材料14區分。
接著參看圖14及圖15，在絕緣材料32上方形成材料36之經圖案化的遮罩。材料36可包含任何合適之組合物或組合物之組合，且可(例如)包含光微影圖案化之光阻。
經圖案化之遮罩具有延伸穿過其的複數個溝槽40、42、44及46。該等溝槽在個別作用區域上經配對，如藉由跨越圖14及圖15之片段之中央部分內的個別作用區域延伸之配對溝槽42及44所說明。
參看圖16至圖18，溝槽40、42、44及46延伸入材料36下的材料(圖14及圖15)，且隨後移除材料36。在某些實施例中，溝槽可藉由相對於半導體材料對氧化物為選擇性(例如，相對於矽對二氧化矽為選擇性的)之蝕刻經延伸。在所展示之實施例中，蝕刻移除第一介電材料14及第二介電材料32之曝露部分。此情形曝露半導體材料18位於溝槽40、42、44及46內之上部表面27。
如先前所論述，上部表面27對應於作用區域26之頂部表面。圖18展示沿溝槽40之橫截面視圖，且展示通過材料32之蝕刻(圖17)除曝露頂部表面27之外，已曝露作用區域26 之側壁表面29。在某些實施例中，頂部表面及側壁表面可皆統稱為"側面"，且因此圖18之橫截面視圖可視為展示溝槽40內曝露之作用區域26之三個側面(對應於頂部表面27及兩個側壁表面29)。歸因於區域之非平面式拓撲(此非平面式拓撲沿圖18之橫截面可見)，作用區域26之於溝槽內曝露的部分可視為鞍形區域(或翼片型區域)41。
圖18展示通過材料14之蝕刻已曝露基座12之上部表面13。在某些實施例中，材料14可包含抵抗用以蝕刻通過材料32之蝕刻之組合物，使得材料14未由此蝕刻移除，且因此使得基座12的上部表面13未由此蝕刻曝露。舉例而言，在某些實施例中，介電材料32可包含二氧化矽，而介電材料14包含氮化矽，且通過材料32之蝕刻可相對於氮化矽對二氧化矽為選擇性的。
形成於材料32內之溝槽40、42、44及46可視為在材料32內經圖案化。在所展示之實施例中，溝槽跨越個別作用區域26經配對，如藉由跨越兩個所展示作用區域經配對之溝槽42及44所說明。
參看圖19至圖21，溝槽40、42、44及46內曝露之半導體材料經受各向同性蝕刻。各向同性蝕刻如圖20及圖21中所示降低溝槽內含矽材料12及18之高度。各向同性蝕刻亦使作用區域26之鞍形區域41之部分變窄，如圖19及圖21中所示。鞍形區域之變窄曝露鄰近鞍形區域之介電材料14的上部表面。
變窄之鞍形區域已曝露上部表面47，且曝露之側壁表面 49自頂部表面向下延伸。側壁表面對與頂部表面一起可替代地被稱作三個側面。
保留於溝槽40、42、44及46內之基座12具有在原始上部表面13(圖18)之高度下方的曝露上部表面15。在材料14在圖16至圖18之處理之後保留於基座12上的實施例中，基座12將由材料14保護且因此未由用以使鞍形區域41變窄之各向同性蝕刻加以蝕刻。又，在某些實施例中，半導體材料12及18可包含相對於彼此不同之組合物，使得即使材料12及18兩者曝露至減少包含材料18之鞍形區域的寬度之各向同性蝕刻，此蝕刻仍可為相對於材料12對材料18為選擇性的，使得材料12在鞍形區域之寬度之減少期間未受到顯著蝕刻。
可在期望維持鞍形區域之原始寬度的實施例中省略鞍形區域之各向同性蝕刻。
接著參看圖22至圖24，開口40、42、44及46(圖19至圖21)藉由絕緣材料50及52加襯。絕緣材料可包含任一合適之電絕緣組合物或多個組合物；且可在組合物上彼此相同或不同。舉例而言，材料50及52中之一者或兩者可包含二氧化矽、氮化矽、氮氧化矽及各種高k材料(高k材料為具有大於二氧化矽之介電常數之材料，諸如五氧化二鉭)中之一或多者，由或基本上由二氧化矽、氮化矽、氮氧化矽及各種高k材料中的一或多者組成。
可藉由跨越材料32之上部表面且在開口40、42、44及46內提供材料50之層，繼之以材料50的各向異性蝕刻來形成 絕緣材料50。隨後，可藉由開口40、42、44及46內半導體材料18之曝露表面之氧化及/或藉由開口內所要材料的沈積來形成材料52。在其他實施例中，材料50可形成於材料32上方及開口內，且接著經圖案化使得材料50保留於開口內以形成整個襯墊，且因此可省略材料52。
導電材料54提供於有襯開口內。導電材料形成一連串導電線60、62、64及66。電絕緣頂蓋56形成於導電線上方。即使此等線隱藏於絕緣頂蓋56下方，導電線在圖22之俯視圖中仍經標示。介電材料52、導電材料54及絕緣頂蓋56圍繞鞍形區域41延伸，且具體沿鞍形區域之側壁表面49及頂部表面47延伸，如圖24中所示。
導電材料54可包含任何合適之組合物或組合物之組合，且可(例如)包含各種金屬(例如，鎢或鈦)、含金屬的組合物(例如，金屬矽化物或氮化物)及導電摻雜之半導體材料(例如，導電摻雜之矽或鍺)中之一或多者，由或基本上由各種金屬、含金屬的組合物及導電摻雜之半導體材料中之一或多者組成。
絕緣頂蓋56可包含任何合適之組合物或組合物之組合，且可(例如)包含氮化矽、二氧化矽及氮氧化矽中之一或多者，由或基本上由氮化矽、二氧化矽及氮氧化矽中的一或多者組成。
導電線60、62、64及66在某些實施例中可對應於字線。該等線跨越個別作用區域26經配對，如藉由跨越沿圖22及圖23中所示之片段之中央部分的作用區域經配對之線62及 64所示。
參看圖25，將電導率增強摻雜劑植入作用區域26中以形成導電摻雜區域70、72、74、76、78、80及82。
每一作用區域包含在其上方延伸之一對導電線(例如，跨越圖25之片段之中央作用區域延伸之線62及64)，且包含三個導電摻雜區域(例如，形成於圖25之片段之中央作用區域之半導體材料18內的導電摻雜區域74、76及78)。導電線及導電摻雜之擴散區域可一起形成複數個電晶體器件。具體言之，導電線可包含器件之閘極，且導電摻雜之擴散區域可對應於經由此等閘極彼此經閘極連接的源極/汲極區域。在圖25之實施例中，導電線及導電摻雜之擴散區域經展示以形成四個電晶體器件90、92、94及96。器件92及94在作用區域內配對。三個源極/汲極區域(74、76及78)位於此作用區域內。源極/汲極區域76位於器件92之閘極與器件94之閘極之間，且由器件92及94共用。源極/汲極區域74及78位於器件92及94外且經由器件92及94之閘極經閘極連接至區域76(且具體經由對通過此等閘極下方的通道區域之載子流之閘極控制)。源極/汲極區域76可被稱作內部區域，且源極/汲極區域74及78可被稱作外部區域。
導電摻雜區域可延伸至半導體材料18內任何合適之深度，且在所展示之實施例中延伸至達到介電材料14的深度。
電容器100、102、104及106形成於基座12上方。電容器 包含儲存節點材料105、介電材料114及電容器板材料116。儲存節點材料及電容器板材料可由任何合適之導電組合物或導電組合物之組合形成；且可(例如)包含各種金屬、含金屬組合物及導電摻雜半導體材料中之一或多者，由或基本上由各種金屬、含金屬組合物及導電摻雜半導體材料中之一或多者組成。介電材料114可包含任何合適之電絕緣組合物或電絕緣組合物之組合；且可(例如)包含二氧化矽、氮化矽及各種高k材料中之一或多者，由或基本上由二氧化矽、氮化矽及各種高k材料中之一或多者組成。
將儲存節點材料形成為儲存節點106、108、110及112。在所展示之實施例中，沿作用區域26之側面移除絕緣材料32以曝露此等側面，且儲存節點沿作用區域26的曝露側面延伸。此相對於電容器僅形成於作用區域之上部表面上之結構可提供對半導體不動產(real estate)的更有效使用。在所展示之實施例中，儲存節點沿作用區域之整個側壁延伸。在其他實施例中，儲存節點可僅部分地沿作用區域之側壁延伸。在某些實施例中，材料32可保留於作用區域與電容器之間，且接著形成為整體位於作用區域之上部表面上。
電晶體器件之閘極直接位於介電材料14之一部分及開口16之一部分上方。虛線91提供於圖25中以展示器件90之閘極直接重疊於開口16之一部分及介電材料14的一部分上方。閘極於開口16之一部分上之直接重疊使電晶體器件通 道區域能夠與對應於基座12之半導體主體電連接。閘極之儲存節點側於介電材料14之一部分上之直接重疊可減少且在某些實施例中消除來自儲存節點之漏電返回經過存取器件；且因此可減少或消除閘極閉態漏電。
電晶體閘極可視為包含所展示橫截面中之寬度，其中此等寬度自導電線(60、62、64或66)之一側延伸至導電線的相對側。直接位於介電材料14上方之寬度之量可足夠大以大體上抑制閘極閉態漏電，且不足夠大以削弱電主體連接。舉例而言，直接位於介電材料14上方之閘極寬度之量可為總閘極寬度的約百分之25至約百分之75。
外部源極/汲極區域(換言之，與儲存節點電耦接之源極/汲極區域)直接形成於介電材料14上方可減少或防止來自此等源極/汲極區域之漏電直接進入對應於基座12之半導體主體中。
內部源極/汲極區域連接至位元線120、122及124。因此，圖25之電晶體及電容器可併入DRAM陣列中。
圖26展示平行於圖25之橫截面且相對於圖25朝頁面內或外偏移的橫截面。具體言之，圖25為通過翼片(例如，圖24之翼片41)之中心之橫截面，且圖26為沿翼片之邊緣之橫截面。因此，圖26展示沿翼片之邊緣向下朝向介電材料14延伸之導電材料54。
圖27說明圖25之實施例之替代實施例。在參看圖27時，於適當之處，相似編號將如以上用於描述圖1至圖26般得以使用。
圖27之結構包含類似於圖25之導電材料的在溝槽內延伸的導電材料54，且此材料可形成類似於以上參看圖25論述之閘極之電晶體器件的閘極。源極/汲極區域70、72、74、76、78、80及82經展示為接近此等閘極。
圖27之實施例不同於圖25之實施例，因為在圖27之實施例中由線60、62、64及66形成之電晶體閘極整體直接位於介電材料14上方。因此，電晶體器件之通道區域與基座12之主體區域電絕緣。因此，電晶體器件為電浮動器件，其可併入0C1T記憶體陣列中。
在所示實施例中，導電摻雜區域130、132、134及136形成於通道區域下方。此等導電區域可在任何合適之處理階段形成，且可(例如)在圖1及圖2之處理階段之介電材料14的形成之前形成。導電摻雜區域可視為導電井，其可有助於將電荷保持於其上的浮動電晶體上。此可降低與0C1T記憶體陣列相關聯之再新速率。
以上所描述之各種結構可併入諸如電腦、蜂巢式電話、時鐘、車輛、平面等等之電子系統中。
圖28說明電腦系統400之實施例。電腦系統400包括監視器401或其他通信輸出器件、鍵盤402或其他通信輸入器件，及主機板404。主機板404可承載微處理器406或其他資料處理單元，及至少一記憶體器件408。記憶體器件408可包含記憶體單元之陣列，且此陣列可與用於存取陣列中之個別記憶體單元的定址電路耦接。另外，記憶體單元陣列可耦接至用於讀取來自記憶體單元之資料之讀取電路。 定址及讀取電路可用於在記憶體器件408與處理器406之間傳達資訊。此情形說明於圖29中所示之主機板404之方塊圖中。在此方塊圖中，將定址電路說明為410且將讀取電路說明為412。
處理器器件406可對應於處理器模組，且與模組一起利用的相關聯記憶體可包含以上所描述類型之DRAM或0C1T記憶體結構。
記憶體器件408可對應於記憶體模組，且可包含以上所描述類型之DRAM或0C1T記憶體結構。
圖30說明電子系統700之高階組織之簡化方塊圖。舉例而言，系統700可對應於電腦系統、過程控制系統或使用處理器及相關聯記憶體之任何其他系統。電子系統700具有功能元件，包括處理器702、控制單元704、記憶體器件單元706及輸入/輸出(I/O)器件708(應理解，系統在各種實施例中可具有複數個處理器、控制單元、記憶體器件單元及/或I/O器件)。一般而言，電子系統700將具有指令之本機集合，該等指令指定待由處理器702對資料執行之操作及處理器702、記憶體器件單元706與I/O器件708之間的相互作用。控制單元704藉由持續循環引起指令自記憶體器件706取出並執行之一組操作來協調處理器702、記憶體器件706及I/O器件708之所有操作。記憶體器件706可包括以上所描述類型之DRAM或0C1T記憶體結構。
圖31為電子系統800之簡化方塊圖。系統800包括記憶體器件802，記憶體器件802具有記憶體單元之陣列804、位 址解碼器806、列存取電路808、行存取電路810、用於控制操作之讀取/寫入控制電路812，及輸入/輸出電路814。記憶體器件802進一步包括電源電路816及感測器820，諸如用於判定記憶體單元處於低臨限值傳導狀態或處於高臨限值非傳導狀態之電流感測器。所說明之電源電路816包括電力供應電路880、用於提供參考電壓之電路882、用於向第一字線提供脈衝之電路884、用於向第二字線提供脈衝的電路886，及用於向位元線提供脈衝之電路888。系統800亦包括處理器822或用於記憶體存取之記憶體控制器。
記憶體器件802經由配線或金屬化線自處理器822接收控制信號。記憶體器件802用以儲存經由I/O線存取之資料。處理器822或記憶體器件802中之至少一者可包括以上所描述類型的DRAM或0C1T記憶體結構。
各種電子系統可製造於單一封裝處理單元中，或甚至製造於單一半導體晶片上，以便減少處理器與記憶體器件之間的通信時間。
電子系統可用於記憶體模組、器件驅動器、電力模組、通信數據機、處理器模組及特殊應用模組中，且可包括多層、多晶片模組。
電子系統可為諸如時鐘、電視、蜂巢式電話、個人電腦、汽車、工業控制系統、飛機等等的廣泛範圍之系統中之任一者。
10‧‧‧半導體結構
12‧‧‧塊體半導體材料/基座
13‧‧‧上部表面
14‧‧‧介電材料
15‧‧‧上部表面
16‧‧‧開口
18‧‧‧第二半導體材料
19‧‧‧上部表面
20‧‧‧經圖案化之遮罩材料
22‧‧‧間隙
24‧‧‧島狀物
26‧‧‧作用區域
27‧‧‧頂部表面
28‧‧‧較寬區域
29‧‧‧側壁表面
30‧‧‧莖區
32‧‧‧絕緣材料
36‧‧‧材料
40‧‧‧溝槽
41‧‧‧鞍形區域
42‧‧‧溝槽
44‧‧‧溝槽
46‧‧‧溝槽
47‧‧‧上部表面
49‧‧‧側壁表面
50‧‧‧絕緣材料
52‧‧‧絕緣材料
54‧‧‧導電材料
56‧‧‧絕緣頂蓋
60‧‧‧導電線
62‧‧‧導電線
64‧‧‧導電線
66‧‧‧導電線
70‧‧‧導電摻雜區域
72‧‧‧導電摻雜區域
74‧‧‧導電摻雜區域
76‧‧‧導電摻雜區域
78‧‧‧導電摻雜區域
80‧‧‧導電摻雜區域
82‧‧‧導電摻雜區域
90‧‧‧電晶體器件
91‧‧‧虛線
94‧‧‧電晶體器件
96‧‧‧電晶體器件
100‧‧‧電容器
102‧‧‧電容器
104‧‧‧電容器
105‧‧‧儲存節點材料
106‧‧‧電容器
108‧‧‧儲存節點
110‧‧‧儲存節點
112‧‧‧儲存節點
114‧‧‧介電材料
116‧‧‧電容器板材料
120‧‧‧位元線
122‧‧‧位元線
124‧‧‧位元線
130‧‧‧導電摻雜區域
132‧‧‧導電摻雜區域
134‧‧‧導電摻雜區域
136‧‧‧導電摻雜區域
400‧‧‧電腦系統
401‧‧‧監視器
402‧‧‧鍵盤
404‧‧‧主機板
406‧‧‧微處理器
408‧‧‧記憶體器件
410‧‧‧定址電路
412‧‧‧讀取電路
700‧‧‧電子系統
702‧‧‧處理器
704‧‧‧控制單元
706‧‧‧記憶體器件單元
708‧‧‧輸入/輸出(I/O)器件
800‧‧‧電子系統
802‧‧‧記憶體器件
804‧‧‧記憶體單元
806‧‧‧位址解碼器
808‧‧‧列存取電路
810‧‧‧行存取電路
812‧‧‧讀取/寫入控制電路
814‧‧‧輸入/輸出電路
816‧‧‧電源電路
820‧‧‧感測器
822‧‧‧處理器
880‧‧‧電力供應電路
882‧‧‧電路
884‧‧‧電路
886‧‧‧電路
888‧‧‧電路
圖1及圖2分別為根據一實施例之處於處理階段之半導體 結構的部分之圖解碎片俯視圖及橫截面側視圖。圖2之橫截面為沿圖1之線2－2。
圖3及圖4分別為圖1及圖2之部分處於緊接圖1及圖2之處理階段之後的處理階段之視圖。圖4之橫截面為沿圖3之線4－4。
圖5及圖6分別為圖1及圖2之部分處於緊接圖3及圖4之處理階段之後的處理階段之視圖。圖6之橫截面為沿圖5之線6－6。
圖7及圖8分別為圖1及圖2之部分處於緊接圖5及圖6之處理階段之後的處理階段之視圖。圖8之橫截面為沿圖7之線8－8。
圖9至圖11為圖1及圖2之結構處於緊接圖7及圖8之處理階段之後的處理階段之視圖。圖9及圖10分別為圖1及圖2之部分之視圖，且圖11為沿與圖10之橫截面大體上正交之橫截面之視圖。圖10之橫截面為沿圖9及圖11之線10－10；且圖11之橫截面為沿圖9及圖10之線11－11。
圖12及圖13分別為圖1及圖2之部分處於緊接圖9至圖11之處理階段之後的處理階段之視圖。圖13之橫截面為沿圖12之線13－13。
圖14及圖15分別為圖1及圖2之部分處於緊接圖12及圖13之處理階段之後的處理階段之視圖。圖15之橫截面為沿圖14之線15－15。
圖16至圖18為圖9至圖11之部分處於緊接圖14及圖15之處理階段之後的處理階段之視圖。圖17之橫截面為沿圖16 及圖18之線17－17；且圖18之橫截面為沿圖16及圖17之線18－18。
圖19至圖21為圖9至圖11之部分處於緊接圖16至圖18之處理階段之後的處理階段之視圖。圖20之橫截面為沿圖19及圖21之線20－20；且圖21之橫截面為沿圖19及圖20之線21－21。
圖22至圖24為圖9至圖11之部分處於緊接圖19至圖21之處理階段之後的處理階段之視圖。圖23之橫截面為沿圖22及圖24之線23－23；且圖24之橫截面為沿圖22及圖23之線24－24。
圖25為圖2之部分處於緊接圖22至圖24之處理階段之後的處理階段之視圖。
圖26為處於圖25之處理階段之半導體結構之一部分的橫截面視圖，其中圖26之橫截面相對圖25之橫截面偏移。圖26對應於相對於圖25之橫截面從頁面向外偏移的橫截面。
圖27為根據另一實施例之圖2之部分處於類似於圖25的處理階段之處理階段的視圖。
圖28為電腦實施例之圖解視圖。
圖29為展示圖27電腦實施例之主機板之特定特徵的方塊圖。
圖30為電子系統實施例之高階方塊圖。
圖31為記憶體器件實施例之簡化方塊圖。
10‧‧‧半導體結構
12‧‧‧塊體半導體材料/基座
14‧‧‧介電材料
16‧‧‧開口
18‧‧‧第二半導體材料
26‧‧‧作用區域
32‧‧‧絕緣材料
50‧‧‧絕緣材料
52‧‧‧絕緣材料
54‧‧‧導電材料
56‧‧‧絕緣頂蓋
60‧‧‧導電線
62‧‧‧導電線
64‧‧‧導電線
66‧‧‧導電線
70‧‧‧導電摻雜區域
72‧‧‧導電摻雜區域
74‧‧‧導電摻雜區域
76‧‧‧導電摻雜區域
78‧‧‧導電摻雜區域
80‧‧‧導電摻雜區域
82‧‧‧導電摻雜區域
90‧‧‧電晶體器件
91‧‧‧虛線
96‧‧‧電晶體器件
100‧‧‧電容器
102‧‧‧電容器
105‧‧‧儲存節點材料
106‧‧‧電容器
108‧‧‧儲存節點
110‧‧‧儲存節點
112‧‧‧儲存節點
114‧‧‧介電材料
116‧‧‧電容器板材料
120‧‧‧位元線
122‧‧‧位元線
124‧‧‧位元線

Claims (25)

  1. 一種形成一記憶體陣列之方法，其包含：在一第一半導體材料上方形成一第一介電材料；圖案化該第一介電材料以形成延伸通過該第一介電材料至該第一半導體材料之開口；在圖案化該第一介電材料之後，在該經圖案化之第一介電材料上方及在該等開口內且與該第一半導體材料直接接觸而形成第二半導體材料；將該第二半導體材料圖案化為複數個作用區域，該等作用區域位於該等開口上方且與該等開口一一對應；在該等作用區域上方且與該第一介電材料直接接觸而形成第二介電材料；圖案化該第二介電材料以形成延伸通過該第二介電材料至該第一介電材料之開口；在延伸通過該第二介電材料之該等開口內形成第一導電線，其中該等導電線中之每一者位於該第一介電材料的至少一部分上方；將電導率增強摻雜劑植入該等作用區域之該第二半導體材料中以在該等作用區域內形成導電摻雜區域，該複數個作用區域中之每一者具有該等導電摻雜區域中之至少兩者；形成電容器，其中該等電容器中之至少一者之一儲存節點與該複數個作用區域中的至少一者之該等導電摻雜區域中之至少一者電連接；及 形成第二導電線，其中該等第二導電線中之至少一者與該複數個作用區域中之該至少一者的該至少兩個導電摻雜區域中之一另一者電耦接。
  2. 如請求項1之方法，其中電耦接至該儲存節點之該等導電摻雜區域中之該至少一者位於該第一介電材料上方。
  3. 如請求項2之方法，其中該至少兩個導電摻雜區域中之該另一者位於該等開口中之一者上方。
  4. 如請求項1之方法，其中該第一半導體材料及該第二半導體材料包含單晶矽。
  5. 一種形成一記憶體陣列之方法，其包含：在一第一半導體材料上方形成一第一介電材料；圖案化該第一介電材料以形成延伸通過該第一介電材料至該第一半導體材料之複數個開口；在圖案化該第一介電材料之後，形成在該經圖案化之第一介電材料上方且在該等開口內延伸以與該第一半導體材料直接接觸之第二半導體材料；將該第二半導體材料圖案化為複數個作用區域，每一作用區域圍繞該等開口中之一者延伸；在該等作用區域上方且在其間形成第二介電材料，在該等作用區域之間的該第二介電材料與該第一介電材料直接接觸；在該第二介電材料內圖案化溝槽，該等溝槽跨越該等作用區域而延伸，經配對之溝槽跨越該等作用區域中之個別者而延伸； 在該等溝槽內形成字線，該等字線跨越該等作用區域中之個別者而經配對，該等字線之在該等作用區域上方之區段對應於電晶體閘極，該等電晶體閘極具有直接在該第一介電材料上方的部分且具有直接在該等開口上方之其他部分；將電導率增強摻雜劑植入該等作用區域之該第二半導體材料中以在該等作用區域內形成源極/汲極區域，三個源極/汲極區域形成於個別作用區域內，一個別作用區域之該三個源極/汲極區域中的一者為與該個別作用區域相關聯之該等配對字線之間的一共用源極/汲極區域，該三個源極/汲極區域中之剩餘兩者為在來自該共用源極/汲極區域之該等字線的相對側上之外部源極/汲極區域；形成與該等外部源極/汲極區域電連接之電容器；及形成與該等共用源極/汲極區域電連接之位元線。
  6. 如請求項5之方法，其中該等外部源極/汲極區域直接在該第一介電材料上方。
  7. 如請求項6之方法，其中內部源極/汲極區域直接在該等開口上方。
  8. 如請求項5之方法，其中該第一半導體材料及該第二半導體材料包含單晶矽。
  9. 如請求項5之方法，其中該第一半導體材料及該第二半導體材料由單晶矽組成。
  10. 如請求項5之方法，其中該第一介電材料及該第二介電材料包含二氧化矽。
  11. 如請求項5之方法，其中該第一介電材料及該第二介電材料由二氧化矽組成。
  12. 如請求項5之方法，其中該在該第二介電材料內形成該等溝槽蝕刻通過該第二介電材料以曝露該等溝槽內之該等作用區域的三個側面，且進一步包含形成該等字線以沿該等作用區域之該三個側面延伸。
  13. 如請求項5之方法，其中該在該第二介電材料內形成該等溝槽蝕刻通過該第二介電材料以曝露該等作用區域之鞍形區域，該等鞍形區域包含曝露於該等溝槽內的該等作用區域之三個側面，且進一步包含：將該第二半導體材料之該等鞍形區域曝露至一蝕刻以減少該等鞍形區域之寬度；及在減少該等寬度之後，形成該等字線以沿該等鞍形區域之該三個側面延伸。
  14. 如請求項5之方法，其進一步包含：自作用區域之間移除該第二介電材料之某些以曝露該等作用區域之側面；及形成該等電容器以包含與該等作用區域之該等側面直接接觸之儲存節點。
  15. 一種形成一記憶體陣列之方法，其包含：在一第一半導體材料上方形成一第一介電材料；圖案化該第一介電材料以形成延伸通過該第一介電材料至該第一半導體材料之複數個開口；形成在該經圖案化之第一介電材料上方且在該等開口 內延伸以與該第一半導體材料直接接觸之第二半導體材料；將該第二半導體材料圖案化為複數個作用區域，每一作用區域圍繞該等開口中之一者延伸；在該等作用區域上方且在其間形成第二介電材料，在該等作用區域之間的該第二介電材料與該第一介電材料直接接觸；在該第二介電材料內圖案化溝槽，該等溝槽跨越該等作用區域而延伸，經配對之溝槽跨越該等作用區域中之個別者而延伸；及在該等溝槽內形成導電線，該等導電線跨越該等作用區域中之該個別者而經配對，該等導電線之在該等作用區域上方的區段對應於電晶體閘極且整體直接位於該第一介電材料上方。
  16. 如請求項15之方法，其進一步包含在該第一介電材料下且直接在該等電晶體閘極下方形成導電區域，其中該等導電區域經組態以有助於將電荷保持於該等電晶體閘極內。
  17. 如請求項16之方法，其中該等導電區域為該第一半導體材料之導電摻雜區域。
  18. 一種半導體結構，其包含：一半導體材料，其具有一基座及自該基座向上延伸之複數個台座，該等台座包含經由窄莖部接合該基座之作用區域； 該基座上方之一介電材料；該介電材料位於該等作用區域與該基座之間，且其中具有供該等莖部通過之開口；跨越該等作用區域而延伸之字線，該等字線跨越該等作用區域中之個別者而經配對，該等字線的在該等作用區域上方的區段對應於電晶體閘極，該等配對電晶體閘極之兩個個別電晶體閘極具有直接在該介電材料上方之部分且具有直接在該等開口上方的其他部分；該等作用區域內之導電摻雜源極/汲極區域，三個源極/汲極區域位於個別作用區域內，一個別作用區域之該三個源極/汲極區域中的一者為與該個別作用區域相關聯之該等配對字線之間的一共用源極/汲極區域，該三個源極/汲極區域中之剩餘兩者為在來自該共用源極/汲極區域之該等字線的相對側上之外部源極/汲極區域；與該等外部源極/汲極區域電連接之電容器；及與該等共用源極/汲極區域電連接之位元線。
  19. 如請求項18之結構，其中該等外部源極/汲極區域直接在該介電材料上方。
  20. 如請求項19之結構，其中內部源極/汲極區域直接在該等開口上方。
  21. 如請求項18之結構，其中該等作用區域在橫截面視圖上包含一頂部及自該頂部向下延伸之兩個側面；且其中字線沿該頂部且沿該兩個側面之至少部分延伸。
  22. 如請求項18之結構，其中該等作用區域包含寬區域及該 等寬區域之間的窄鞍形區域；其中該等字線在該等窄鞍形區域上方通過；其中該等鞍形區域在橫截面視圖上包含一頂部及自該頂部向下延伸之兩個側面；且其中該等字線沿該等鞍形區域之該頂部及該兩個側面延伸。
  23. 如請求項18之結構，其中該等作用區域包含頂部表面及自該等頂部表面向下延伸之側面；且其中該等電容器包含與該等作用區域之該等側面直接接觸之儲存節點。
  24. 一種電子系統，其包含：一處理器；及記憶體，其與該處理器資料通信；該記憶體包含：複數個台座，其自一半導體基座向上延伸，該等台座包含經由窄莖部接合該基座之作用區域；該基座上方之一介電材料；該介電材料位於該等作用區域與該基座之間，且其中具有供該等莖部通過之開口；跨越該等作用區域而延伸之字線，該等字線跨越該等作用區域中之個別者而經配對，該等字線的在該等作用區域上方之區段對應於電晶體閘極，該等配對電晶體閘極之兩個個別電晶體閘極具有直接在該介電材料上方的部分且具有直接在該等開口上方之其他部分；該等作用區域內之導電摻雜源極/汲極區域；三個源極/汲極區域位於該等個別作用區域內；一個別作用區域之該三個源極/汲極區域中之一者為與該個別作用區域相關聯的該等配對字線之間的一共用源極/汲極區域，該三個 源極/汲極區域中之剩餘兩者為在來自該共用源極/汲極區域之該等字線之相對側上的外部源極/汲極區域；與該等外部源極/汲極區域電連接之電容器；及與該等共用源極/汲極區域電連接之位元線。
  25. 如請求項24之電子系統，其中該等作用區域包含頂部表面及自該等頂部表面向下延伸之側面；且其中該等電容器包含與該等作用區域之該等側面直接接觸之儲存節點。
TW097115141A 2007-05-08 2008-04-24 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法 TWI453868B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/745,783 US7790529B2 (en) 2007-05-08 2007-05-08 Methods of forming memory arrays and semiconductor constructions

Publications (2)

Publication Number Publication Date
TW200901388A TW200901388A (en) 2009-01-01
TWI453868B true TWI453868B (zh) 2014-09-21

Family

ID=39561721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115141A TWI453868B (zh) 2007-05-08 2008-04-24 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法

Country Status (5)

Country Link
US (5) US7790529B2 (zh)
EP (2) EP2153463B1 (zh)
KR (1) KR101095271B1 (zh)
TW (1) TWI453868B (zh)
WO (1) WO2008140876A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790529B2 (en) 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions
JP2009141218A (ja) 2007-12-07 2009-06-25 Toshiba Corp 半導体装置
US8426289B2 (en) 2011-04-14 2013-04-23 Robert Bosch Gmbh Wafer with spacer including horizontal member
KR102246880B1 (ko) * 2015-02-10 2021-04-30 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
CN107808901B (zh) 2016-09-09 2021-08-17 联华电子股份有限公司 半导体元件及其制造方法
US12058853B2 (en) 2020-12-08 2024-08-06 Micron Technology, Inc. Electronic devices including capacitors and related methods
US20220384191A1 (en) * 2021-05-27 2022-12-01 Fujian Jinhua Integrated Circuit Co., Ltd. Dynamic random access memory and method for forming the same
CN113594162B (zh) * 2021-07-05 2024-02-09 长鑫存储技术有限公司 存储器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445107A (en) * 1993-11-22 1995-08-29 Motorola, Inc. Semiconductor device and method of formation
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US6448115B1 (en) * 1999-10-12 2002-09-10 Samsung Electronics Co., Ltd. Semiconductor device having quasi-SOI structure and manufacturing method thereof
US20040040492A1 (en) * 2002-09-04 2004-03-04 Kiyofumi Sakaguchi Substrate and manufacturing method therefor
US20050133789A1 (en) * 2003-12-19 2005-06-23 Chang-Woo Oh Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465865B1 (en) * 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6784076B2 (en) * 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
JP4312442B2 (ja) 2002-10-11 2009-08-12 シャープ株式会社 画像形成システムおよび画像形成装置
KR100618698B1 (ko) * 2004-06-21 2006-09-08 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US7233054B1 (en) * 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7709345B2 (en) * 2006-03-07 2010-05-04 Micron Technology, Inc. Trench isolation implantation
US7378704B2 (en) * 2006-03-16 2008-05-27 Micron Technology, Inc. Semiconductor constructions, and methods of forming semiconductor constructions
US7422960B2 (en) * 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
US7790529B2 (en) 2007-05-08 2010-09-07 Micron Technology, Inc. Methods of forming memory arrays and semiconductor constructions

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445107A (en) * 1993-11-22 1995-08-29 Motorola, Inc. Semiconductor device and method of formation
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6448115B1 (en) * 1999-10-12 2002-09-10 Samsung Electronics Co., Ltd. Semiconductor device having quasi-SOI structure and manufacturing method thereof
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
US20040040492A1 (en) * 2002-09-04 2004-03-04 Kiyofumi Sakaguchi Substrate and manufacturing method therefor
US20050133789A1 (en) * 2003-12-19 2005-06-23 Chang-Woo Oh Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same

Also Published As

Publication number Publication date
US20110284940A1 (en) 2011-11-24
US7790529B2 (en) 2010-09-07
TW200901388A (en) 2009-01-01
EP2153463B1 (en) 2018-07-25
EP2153463A1 (en) 2010-02-17
EP2237315B1 (en) 2017-11-15
US20080280409A1 (en) 2008-11-13
WO2008140876A1 (en) 2008-11-20
US20100295109A1 (en) 2010-11-25
KR101095271B1 (ko) 2011-12-20
US20130011978A1 (en) 2013-01-10
KR20100027131A (ko) 2010-03-10
EP2237315A3 (en) 2011-03-16
US8669603B2 (en) 2014-03-11
US8530288B2 (en) 2013-09-10
US8013376B2 (en) 2011-09-06
US8344436B2 (en) 2013-01-01
EP2237315A2 (en) 2010-10-06
US20130341725A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
US11114335B1 (en) Semiconductor device structure with air gap structure and method for forming the same
JP4569845B2 (ja) 半導体構造の形成方法
US7851309B2 (en) Selective epitaxy vertical integrated circuit components and methods
KR100375428B1 (ko) 반도체기억장치 및 그 제조방법
TWI570782B (zh) 金屬氧化半導體電容器、製造其之方法以及使用其之半導體裝置
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
US7265419B2 (en) Semiconductor memory device with cell transistors having electrically floating channel bodies to store data
JP2007535150A (ja) メモリ・アレイ、メモリ・アレイを形成する方法、及びビット線に対するコンタクトを形成する方法
JPH10223860A (ja) 半導体装置及びその製造方法
JP2004281782A (ja) 半導体装置及びその製造方法
JP2008547228A (ja) ４．５ｆ２ｄｒａｍセルのための接地されたゲートを備えたトレンチ分離トランジスタおよびそれの製造方法
US20100181623A1 (en) Semiconductor device having dummy bit line structure
JP4290921B2 (ja) 半導体集積回路装置
JP2004165197A (ja) 半導体集積回路装置およびその製造方法
US9171848B2 (en) Deep trench MIM capacitor and moat isolation with epitaxial semiconductor wafer scheme
US7332390B2 (en) Semiconductor memory device and fabrication thereof
CN113629009B (zh) 半导体硅化钴膜层的制造方法、半导体器件及存储器
US11830567B2 (en) Integrated circuit device
US20240284662A1 (en) Semiconductor devices and methods of manufacturing the same
US7977723B2 (en) Semiconductor device
JP4757317B2 (ja) 半導体集積回路装置の製造方法
JP2013201387A (ja) ３次元トランジスタおよびその製造方法
JP2003209189A (ja) 半導体集積回路装置およびその製造方法