TWI413237B - 磁阻式隨機存取記憶體元件及其製作方法 - Google Patents

磁阻式隨機存取記憶體元件及其製作方法 Download PDF

Info

Publication number
TWI413237B
TWI413237B TW099113689A TW99113689A TWI413237B TW I413237 B TWI413237 B TW I413237B TW 099113689 A TW099113689 A TW 099113689A TW 99113689 A TW99113689 A TW 99113689A TW I413237 B TWI413237 B TW I413237B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
random access
access memory
via hole
Prior art date
Application number
TW099113689A
Other languages
English (en)
Other versions
TW201133797A (en
Inventor
Chun I Hsieh
Chang Rong Wu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201133797A publication Critical patent/TW201133797A/zh
Application granted granted Critical
Publication of TWI413237B publication Critical patent/TWI413237B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

磁阻式隨機存取記憶體元件及其製作方法
本發明係有關於非揮發記憶體技術領域，特別是有關於一種具備較佳磁化效率(magnetization efficiency)的磁阻式隨機存取記憶體(MRAM)元件及其製作方法。
如熟習該項技藝者所知，磁阻式隨機存取記憶體屬於非揮發性記憶體，其速度約為動態隨機存取記憶體的六倍，具備高速資料傳輸、密度高、體積輕、低耗電及耐撞擊等等優點，故特別適合應用於高階的可攜式電子產品，例如，智慧型手機。
磁阻式隨機存取記憶體並非以傳統的電荷來儲存位元資訊，而是以磁性阻抗效果來進行資料的儲存。結構上，磁阻式隨機存取記憶體包括一資料層(data layer)以及一參考層(reference layer)，其中資料層是由一磁性材料所構成，而在寫入操作時，經由外加的磁場，資料層即可在相反的兩種磁性狀態中切換，藉以儲存位元資訊。參考層則通常是由已固定磁性狀態的磁性材料所構成，而難以被外加磁場改變。
相較於動態隨機存取記憶體，磁阻式隨機存取記憶體在佈局上並不一定要利用電晶體來進行寫入操作。目前，較先進的磁阻式隨機存取記憶體是採用所謂的旋轉力矩轉移(spin-torque-transfer，STT)技術，其能克服在製程進入65奈米以下時所產生的問題。STT技術是利用自旋對準(spin-aligned)或極化的電子直接進行場域的扭轉。更明確的說，若流入某層的電子要改變它們的自旋態，這將發展出一力矩，並轉移至附近層，如此降低寫入記憶胞的電流量，使它接近寫入過程。
然而，習知的磁阻式隨機存取記憶體仍有諸多缺點需要進一步改進。例如，過去以物理氣相沈積法進行參考層的填縫製程在縫隙溝槽的深寬比大於2時將遭遇到問題。此外，當記憶體密度增加，周遭記憶胞的互相干擾也越來越嚴重。因此，該領域仍需要改良的磁阻式隨機存取記憶體元件製造方法，以解決前述問題。
本發明於是提供一種改良的磁阻式隨機存取記憶體(MRAM)元件及其製作方法，以解決上述先前技藝之不足與缺點。
根據本發明一較佳實施例，本發明提供一種磁阻式隨機存取記憶體元件，包含有：一下部電極，設於一第一絕緣層中；一環狀參考層，位於一第二絕緣層的一第一介層洞內，該第二絕緣層位於該第一絕緣層上，且該環狀參考層位於該下部電極正上方；一第一填縫材料層，填入該第一介層洞中；一阻障層，覆蓋該環狀參考層，該第二絕緣層以及該第一填縫材料層；一環狀自由層，設於一第三絕緣層的一第二介層洞內，該第三絕緣層位於該第二絕緣層上，且該環狀自由層位於該環狀參考層正上方；以及一上部電極，堆疊於該環狀自由層上。
根據本發明另一較佳實施例，本發明提供一種磁阻式隨機存取記憶體元件的製作方法，包含有：提供一基材；於該基材上形成一第一絕緣層；於該第一絕緣層內形成一下部電極；於該第一絕緣層及該下部電極上形成一第二絕緣層；於該第二絕緣層中形成一第一介層洞；於該第一介層洞內形成一環狀參考層；於該第一介層洞內填入一第一填縫材料層；於該第二絕緣層、該環狀參考層及該第一填縫材料層上形成一阻障層；於該阻障層上形成一第三絕緣層；於該第三絕緣層中形成一第二介層洞；於該第二介層洞內形成一環狀自由層；於該第二介層洞內填入一第二填縫材料層；以及於該環狀自由層上形成一上部電極。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
以下，將配合圖式詳細說明本發明，其中，部分圖式中的元件大小並非按照原比例所繪示，而是為了方便說明，而經過刻意放大。另外，在不同圖式中的各個元件或區域則沿用相同的符號來表示。
首先，請參閱第1圖至第8圖，其為依據本發明一較佳實施例所繪示的磁阻式隨機存取記憶體(MRAM)元件的製作方法的剖面示意圖。如第1圖所示，提供一基材100，可以是半導體基材，例如，矽基材、磊晶矽基材、矽鍺基材、矽覆絕緣(SOI)基材、砷化鎵(GaAs)基材、磷砷化鎵(GaAsP)基材、磷鎵銦(InGaP)基材等等，但不限於上述種類。另外，在基材100表面上可以提供一半導體切換裝置10，例如，場效電晶體。在基材100表面上沈積一絕緣層14，覆蓋住半導體切換裝置10。在絕緣層14中形成有一底部電極16，連接至半導體切換裝置10的一端點12，例如，汲極或源極。底部電極16可以是由鎢、鈦、氮化鈦、鉭、氮化鉭、銅、金、鉑等金屬或其合金、矽化金屬所構成。此外，在其它實施例中，底部電極16也可以連接至其它控制裝置。在絕緣層14及底部電極16上形成有一絕緣層18，舉例來說，絕緣層18可以是以化學氣相沈積法形成的矽氧層。
如第2圖所示，在沈積絕緣層18之後，進行一介層洞蝕刻製程，例如電漿乾蝕刻製程，於絕緣層18中形成一介層洞18a，曝露出底部電極16的一上表面。根據本發明一實施例，介層洞18a具有垂直的側壁。此外，介層洞18a可以為圓形、橢圓形、矩形或多邊形。
如第3圖所示，在絕緣層18中形成介層洞18a之後，接著利用物理氣相沈積法或者原子層沈積(atomic layer deposition，ALD)法，在絕緣層18上以及介層洞18a內均勻的沈積一磁性材料層20。其中，磁性材料層20是一層具有均勻厚度的薄膜，且磁性材料層20並不會填滿介層洞18a。根據本發明一實施例，磁性材料層20是一固定磁性狀態的磁性層，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所構成，但不限於以上種類。
接著，如第4圖所示，進行一非等向性乾蝕刻製程，蝕刻磁性材料層20，在介層洞18a的垂直側壁上形成一環狀的間隙壁(或環狀參考層)20a。在介層洞18a以外的磁性材料層20則是被蝕除，以裸露出絕緣層18的上表面。在完成磁性材料層20的蝕刻後，接著於基材100上沈積一絕緣層21，例如，矽氧層，作為填縫材料層，使絕緣層21填滿介層洞18a內剩下的空間。絕緣層21覆蓋住間隙壁20a的表面以及絕緣層18的上表面。接著，進行一研磨製程，例如，化學機械研磨(chemical mechanical polishing，CMP)製程，將介層洞18a以外的絕緣層21磨平去除，同時，間隙壁20a的上部以及絕緣層18的上部也可能會被去除。經過研磨製程後，剩下的間隙壁20a將做為本發明磁阻式隨機存取記憶體堆疊結構中的參考層。
如第5圖所示，接著在絕緣層18以及絕緣層21上沈積一阻障層22，例如，氧化鎂或氧化鋁。然後，在阻障層22上繼續沈積一絕緣層24，例如，矽氧層。在沈積絕緣層24之後，繼續進行一介層洞蝕刻製程，例如，電漿乾蝕刻製程，於絕緣層24中形成一介層洞24a。其中，介層洞24a裸露出一部份的阻障層22，並且使介層洞24a位於間隙壁20a的正上方。根據本發明一實施例，介層洞24a具有垂直側壁，且可以為圓形、橢圓形、矩形或多邊形。
如第6圖所示，於絕緣層24中形成一介層洞24a之後，接著利用物理氣相沈積法或者原子層沈積法，在絕緣層24上以及介層洞24a內均勻的沈積一磁性材料層26。其中，磁性材料層26是一層具有均勻厚度的薄膜，且磁性材料層26並不會填滿介層洞24a。根據本發明一實施例，磁性材料層26的厚度大於磁性材料層20的厚度，且磁性材料層26是一非固定磁性狀態的磁性層，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所構成，但不限於以上種類。
如第7圖所示，進行一非等向性乾蝕刻製程，蝕刻磁性材料層26，在介層洞24a的垂直側壁上形成一環狀的間隙壁(亦可稱之為環狀自由層或者環狀資料層)26a。在介層洞24a以外的磁性材料層26則是被蝕除，以裸露出絕緣層24的上表面。在完成磁性材料層26的蝕刻後，接著於基材100上沈積一絕緣層27，例如，矽氧層，並使絕緣層27填滿介層洞24a內剩下的空間。絕緣層27覆蓋住間隙壁26a的表面以及絕緣層24的上表面。接著，進行一研磨製程，例如，化學機械研磨製程，將介層洞24a以外的絕緣層27磨平去除，同時，間隙壁26a的上部以及絕緣層24的上部也可能會被去除。經過研磨製程後，剩下的間隙壁26a將做為本發明磁阻式隨機存取記憶體堆疊結構中的資料層(或自由層)。
如第8圖所示，在形成本發明磁阻式隨機存取記憶體堆疊結構中的環狀的資料層(或自由層)之後，接著在間隙壁26a上形成一上部電極28，並可以使一位元線(圖未示)連接至上部電極28。上部電極28可以是由鎢、鈦、氮化鈦、鉭、氮化鉭、銅、金、鉑等金屬或其合金、矽化金屬所構成。本發明的主要技術特徵在於作為參考層的間隙壁20a以及作為資料層(或自由層)的間隙壁26a均為環狀結構，其產生的封閉磁圈提供了較高的磁化效率，而且可以必面鄰近記憶胞的干擾。
請參閱第9圖至第13圖，其為依據本發明另一較佳實施例所繪示的磁阻式隨機存取記憶體元件的製作方法的剖面示意圖。如第9圖所示，提供一基材100，可以是半導體基材，例如，矽基材、磊晶矽基材、矽鍺基材、矽覆絕緣(SOI)基材、砷化鎵(GaAs)基材、磷砷化鎵(GaAsP)基材、磷鎵銦(InGaP)基材等等，但不限於上述種類。另外，在基材100表面上可以提供半導體切換裝置10a及10b，例如，場效電晶體。在基材100表面上沈積一絕緣層14，覆蓋住半導體切換裝置10a及10b。在絕緣層14中形成有底部電極16a及16b，分別連接至半導體切換裝置10a及10b的端點12a及12b，例如，汲極或源極。底部電極16a及16b可以是由鎢、鈦、氮化鈦、鉭、氮化鉭、銅、金、鉑等金屬或其合金、矽化金屬所構成。當然，在其它實施例中，底部電極16a及16b也可以連接至其它控制裝置，不一定要是場效電晶體。在絕緣層14及底部電極16a及16b上形成有一絕緣層18，舉例來說，絕緣層18可以是以化學氣相沈積法形成的矽氧層。
在沈積絕緣層18之後，進行一介層洞蝕刻製程，例如電漿乾蝕刻製程，於絕緣層18中形成一介層洞18a，曝露出底部電極16a及16b的一上表面以及位於底部電極16a及16b之間的部分絕緣層18。根據本發明一實施例，介層洞18a具有垂直的側壁。此外，介層洞18a可以為圓形、橢圓形、矩形或多邊形。
在絕緣層18中形成介層洞18a之後，接著利用物理氣相沈積法或者原子層沈積法，在絕緣層18上以及介層洞18a內均勻的沈積一磁性材料層20。其中，磁性材料層20是一層具有均勻厚度的薄膜，且磁性材料層20並不會填滿介層洞18a。根據本發明一實施例，磁性材料層20是一固定磁性狀態的磁性層，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所構成，但不限於以上種類。
接著，如第10圖所示，進行一非等向性乾蝕刻製程，蝕刻磁性材料層20，在介層洞18a的相對垂直側壁上形成間隙壁20a及20b，其中，間隙壁20a位於底部電極16a的正上方，而間隙壁20b位於底部電極16b的正上方，且間隙壁20a係與間隙壁20b分離而不相連。在介層洞18a以外的磁性材料層20則是被蝕除，以裸露出絕緣層18的上表面。間隙壁20a及20b係做為參考層。
如第11圖所示，在完成磁性材料層20的蝕刻後，接著於基材100上沈積一絕緣層21，例如，矽氧層，並使絕緣層21填滿介層洞18a內剩下的空間。絕緣層21覆蓋住間隙壁20a及20b的表面以及絕緣層18的上表面。接著，進行一研磨製程，例如，化學機械研磨製程，將介層洞18a以外的絕緣層21磨平去除，同時，間隙壁20a及20b的上部以及絕緣層18的上部也可能會被去除。
如第12圖所示，在完成研磨製程之後，接著在絕緣層18以及絕緣層21上沈積一阻障層22，例如，氧化鎂或氧化鋁。
如第13圖所示，然後，在阻障層22上繼續沈積一絕緣層24，例如，矽氧層。在沈積絕緣層24之後，繼續於絕緣層24中形成資料層(或自由層)26a及26b，並使資料層26a及26b分別位在間隙壁20a及20b的正上方。舉例來說，可以先在阻障層22上形成磁性材料層，然後將該磁性材料層定義成資料層26a及26b，接著沈積絕緣層24，使其覆蓋資料層26a及26b，及阻障層22。多餘的絕緣層24可以利用研磨製程去除。本發明由於間隙壁20a及20b的厚度可以很薄，故做為參考層時，可以提供較高的磁化效率。
請參閱第14圖至第18圖，其為依據本發明又另一較佳實施例所繪示的磁阻式隨機存取記憶體元件的製作方法的示意圖。如第14圖所示，同樣在基材(圖未示)表面上沈積一絕緣層14。在絕緣層14中形成有底部電極16a及16b。底部電極16a及16b可以是由鎢、鈦、氮化鈦、鉭、氮化鉭、銅、金、鉑等金屬或其合金、矽化金屬所構成。在絕緣層14及底部電極16a及16b上形成有一絕緣層18，舉例來說，絕緣層18可以是以化學氣相沈積法形成的矽氧層。在沈積絕緣層18之後，進行一介層洞蝕刻製程，例如電漿乾蝕刻製程，於絕緣層18中形成一介層洞18a，曝露出底部電極16a及16b的一上表面以及位於底部電極16a及16b之間的部分絕緣層18。根據本發明一實施例，介層洞18a具有垂直的側壁。
在絕緣層18中形成介層洞18a之後，接著利用物理氣相沈積法或者原子層沈積法，在絕緣層18上以及介層洞18a內均勻的沈積一磁性材料層20。其中，磁性材料層20是一層具有均勻厚度的薄膜，且磁性材料層20並不會填滿介層洞18a。根據本發明一實施例，磁性材料層20是一固定磁性狀態的磁性層，可以是由NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，以上合金或化合物所構成，但不限於以上種類。
如第15圖所示，進行一非等向性乾蝕刻製程，蝕刻磁性材料層20，在介層洞18a的相對垂直側壁上形成間隙壁20a及20b，其中，間隙壁20a位於底部電極16a的正上方，而間隙壁20b位於底部電極16b的正上方，且間隙壁20a係與間隙壁20b分離而不相連。在介層洞18a以外的磁性材料層20則是被蝕除，以裸露出絕緣層18的上表面。接著，在絕緣層18上形成一圖案化的犧牲層32，例如，氧化矽、氮化矽或者光阻層，且使圖案化的犧牲層32覆蓋住部分的間隙壁20a及20b。
如第16圖所示，接著進行一濕蝕刻製程，先將未被圖案化的犧牲層32覆蓋住的間隙壁20a及20b蝕除，並繼續向內蝕刻掉一部份被圖案化的犧牲層32覆蓋住的間隙壁20a及20b，如此將間隙壁20a及20b分別侵蝕成柱狀體120a及120b，且使柱狀體120a及120b分別位於底部電極16a及16b的正上方，用來做為參考層。
如第17圖所示，在形成柱狀體120a及120b之後，接著去除圖案化的犧牲層32，以裸露出柱狀體120a及120b。去除圖案化的犧牲層32的方法可以採用濕蝕刻、乾蝕刻或者電漿灰化等業界週知的蝕刻方法，不多贅述。
如第18圖所示，接著沈積一絕緣層21，例如，矽氧層，並使絕緣層21填滿介層洞18a內剩下的空間。絕緣層21覆蓋住柱狀體120a及120b的表面以及絕緣層18的上表面。接著，進行一研磨製程，例如，化學機械研磨製程，將介層洞18a以外的絕緣層21磨平去除。接著在絕緣層18以及絕緣層21上沈積一阻障層22，例如，氧化鎂或氧化鋁。在阻障層22上繼續沈積一絕緣層24，例如，矽氧層。繼續於絕緣層24中形成資料層(或自由層)26a及26b，並使資料層26a及26b分別位在柱狀體120a及120b的正上方。舉例來說，可以先在阻障層22上形成磁性材料層，然後將該磁性材料層定義成資料層26a及26b，接著沈積絕緣層24，使其覆蓋資料層26a及26b，及阻障層22。多餘的絕緣層24可以利用研磨製程去除。最後，於資料層26a及26b上分別形成上部電極28a及28b。本發明以柱狀體120a及120b做為參考層時，可以提供較高的極化或磁化效率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．半導體切換裝置
10a．．．半導體切換裝置
10b．．．半導體切換裝置
12．．．端點
12a．．．端點
12b．．．端點
14．．．絕緣層
16．．．底部電極
16a．．．底部電極
16b．．．底部電極
18．．．絕緣層
18a．．．介層洞
20．．．磁性材料層
20a．．．間隙壁
20b．．．間隙壁
21．．．絕緣層
22．．．阻障層
24．．．絕緣層
24a．．．介層洞
26．．．磁性材料層
26a．．．間隙壁
26b．．．間隙壁
27．．．絕緣層
28．．．上部電極
28a．．．上部電極
28b．．．上部電極
32．．．圖案化的犧牲層
100．．．基材
120a．．．柱狀體
120b．．．柱狀體
第1圖至第8圖，其為依據本發明一較佳實施例所繪示的磁阻式隨機存取記憶體元件的製作方法的剖面示意圖。
第9圖至第13圖，其為依據本發明另一較佳實施例所繪示的磁阻式隨機存取記憶體元件的製作方法的剖面示意圖。
第14圖至第18圖，其為依據本發明又另一較佳實施例所繪示的磁阻式隨機存取記憶體元件的製作方法的示意圖。
10．．．半導體切換裝置
12．．．端點
14．．．絕緣層
16．．．底部電極
18．．．絕緣層
20a．．．間隙壁
21．．．絕緣層
22．．．阻障層
24．．．絕緣層
26a．．．間隙壁
27．．．絕緣層
28．．．上部電極

Claims (21)

  1. 一種磁阻式隨機存取記憶體元件，包含有：一下部電極，設於一第一絕緣層中；一環狀參考層，位於一第二絕緣層的一第一介層洞內，該第二絕緣層位於該第一絕緣層上，且該環狀參考層位於該下部電極正上方；一第一填縫材料層，填入該第一介層洞中；一阻障層，覆蓋該環狀參考層，該第二絕緣層以及該第一填縫材料層；一環狀自由層，設於一第三絕緣層的一第二介層洞內，該第三絕緣層位於該第二絕緣層上，且該環狀自由層位於該環狀參考層正上方；以及一上部電極，堆疊於該環狀自由層上。
  2. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中另包含一第二填縫材料層，填入該第二介層洞中。
  3. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該環狀參考層形成於該第一介層洞的側壁上。
  4. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該環狀自由層形成於該第二介層洞的側壁上。
  5. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該第一絕緣層係沈積在一基材表面上。
  6. 如申請專利範圍第5項所述之磁阻式隨機存取記憶體元件，其中該基材表面上另有一半導體切換裝置。
  7. 如申請專利範圍第6項所述之磁阻式隨機存取記憶體元件，其中該下部電極係電連接至該半導體切換裝置之一端點。
  8. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該環狀參考層係由固定磁性狀態之材料所構成。
  9. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該環狀參考層包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
  10. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該環狀自由層包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
  11. 如申請專利範圍第1項所述之磁阻式隨機存取記憶體元件，其中該阻障層包含氧化鎂或氧化鋁。
  12. 一種磁阻式隨機存取記憶體元件的製作方法，包含有：提供一基材；於該基材上形成一第一絕緣層；於該第一絕緣層內形成一下部電極；於該第一絕緣層及該下部電極上形成一第二絕緣層；於該第二絕緣層中形成一第一介層洞；於該第一介層洞內形成一環狀參考層；於該第一介層洞內填入一第一填縫材料層；於該第二絕緣層、該環狀參考層及該第一填縫材料層上形成一阻障層；於該阻障層上形成一第三絕緣層；於該第三絕緣層中形成一第二介層洞；於該第二介層洞內形成一環狀自由層；於該第二介層洞內填入一第二填縫材料層；以及於該環狀自由層上形成一上部電極。
  13. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中於該第一介層洞內形成該環狀參考層，包括以下步驟：於該第二絕緣層上及該第一介層洞內均勻沈積一磁性材料層；以及非等向性蝕刻該磁性材料層，如此於該第一介層洞側壁上形成該環狀參考層。
  14. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中於該第一介層洞內填入一第一填縫材料層之後，進行一化學機械研磨製程。
  15. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中於該第二介層洞內形成該環狀自由層，包括以下步驟：於該第三絕緣層上及該第二介層洞內均勻沈積一磁性材料層；以及非等向性蝕刻該磁性材料層，如此於該第二介層洞側壁上形成該環狀參考層。
  16. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中該基材表面上另形成有一半導體切換裝置。
  17. 如申請專利範圍第16項所述之磁阻式隨機存取記憶體元件的製作方法，其中該下部電極係電連接至該半導體切換裝置之一端點。
  18. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中該環狀參考層係由固定磁性狀態之材料所構成。
  19. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中該環狀參考層包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
  20. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中該環狀自由層包含NiFe、NiFeCo、CoFe、CoFeB、Fe、Co、Ni，或以上合金或其化合物。
  21. 如申請專利範圍第12項所述之磁阻式隨機存取記憶體元件的製作方法，其中該阻障層包含氧化鎂或氧化鋁。
TW099113689A 2010-03-31 2010-04-29 磁阻式隨機存取記憶體元件及其製作方法 TWI413237B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/750,716 US8149614B2 (en) 2010-03-31 2010-03-31 Magnetoresistive random access memory element and fabrication method thereof

Publications (2)

Publication Number Publication Date
TW201133797A TW201133797A (en) 2011-10-01
TWI413237B true TWI413237B (zh) 2013-10-21

Family

ID=44697261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113689A TWI413237B (zh) 2010-03-31 2010-04-29 磁阻式隨機存取記憶體元件及其製作方法

Country Status (3)

Country Link
US (4) US8149614B2 (zh)
CN (1) CN102208529B (zh)
TW (1) TWI413237B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP5918108B2 (ja) * 2012-11-16 2016-05-18 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9209385B2 (en) * 2013-02-04 2015-12-08 Stmicroelectronics S.R.L. Magnetic sensor integrated in a chip for detecting magnetic fields perpendicular to the chip and manufacturing process thereof
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9537090B1 (en) 2015-06-25 2017-01-03 International Business Machines Corporation Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory
CN108091359B (zh) * 2017-12-11 2021-05-25 江苏鲁汶仪器有限公司 一种磁隧道结及其制造方法
CN111712034A (zh) * 2020-05-29 2020-09-25 苏州浪潮智能科技有限公司 一种减小局部无参考层带状线串扰的装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225716B (en) * 2003-06-27 2004-12-21 Taiwan Semiconductor Mfg Magnetoresistive random access memory structure and method for manufacturing the same
US20090191367A1 (en) * 2008-01-30 2009-07-30 Industrial Technology Research Institute Memory devices, stylus-shaped structures, electronic apparatuses, and methods for fabricating the same
TW200945643A (en) * 2008-03-11 2009-11-01 Samsung Electronics Co Ltd Resistive memory device and method of forming the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391483A (en) * 1966-07-01 1968-07-09 Fred W. Marlman Fluid gun
US3768152A (en) * 1972-01-21 1973-10-30 Dynamics Corp America Method of making a motor stator
US3906369A (en) * 1974-09-18 1975-09-16 R O Products Inc Function switch arrangement for hand-held remote control unit
US5541868A (en) * 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US6391483B1 (en) * 1999-03-30 2002-05-21 Carnegie Mellon University Magnetic device and method of forming same
JP3661652B2 (ja) * 2002-02-15 2005-06-15 ソニー株式会社 磁気抵抗効果素子および磁気メモリ装置
US6956257B2 (en) * 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US6906369B2 (en) * 2003-02-10 2005-06-14 Massachusetts Institute Of Technology Magnetic memory elements using 360° walls
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7116575B1 (en) * 2005-03-23 2006-10-03 Honeywell International Inc. Architectures for CPP ring shaped (RS) devices
KR100650761B1 (ko) * 2005-09-30 2006-11-27 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
CN1992104B (zh) * 2005-12-31 2011-05-04 中国科学院物理研究所 一种环状磁性多层膜及其制备方法和用途
CN101459218B (zh) * 2007-12-13 2011-01-12 中芯国际集成电路制造(上海)有限公司 环形半导体器件及其制作方法
US7505308B1 (en) * 2008-05-09 2009-03-17 International Business Machines Corporation Systems involving spin-transfer magnetic random access memory
US7933136B2 (en) * 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
EP2375464B1 (en) * 2008-12-22 2014-09-10 Fuji Electric Co., Ltd. Magnetoresistive element and memory device using same
US7940548B2 (en) * 2009-07-13 2011-05-10 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
US8912012B2 (en) * 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225716B (en) * 2003-06-27 2004-12-21 Taiwan Semiconductor Mfg Magnetoresistive random access memory structure and method for manufacturing the same
US20090191367A1 (en) * 2008-01-30 2009-07-30 Industrial Technology Research Institute Memory devices, stylus-shaped structures, electronic apparatuses, and methods for fabricating the same
TW200945643A (en) * 2008-03-11 2009-11-01 Samsung Electronics Co Ltd Resistive memory device and method of forming the same

Also Published As

Publication number Publication date
US20150064805A1 (en) 2015-03-05
CN102208529B (zh) 2013-07-31
US9070871B2 (en) 2015-06-30
US20120146168A1 (en) 2012-06-14
US8916392B2 (en) 2014-12-23
US8535954B2 (en) 2013-09-17
US8149614B2 (en) 2012-04-03
US20130252348A1 (en) 2013-09-26
CN102208529A (zh) 2011-10-05
TW201133797A (en) 2011-10-01
US20110241138A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
TWI413237B (zh) 磁阻式隨機存取記憶體元件及其製作方法
US10937957B2 (en) Manufacturing techniques and corresponding devices for magnetic tunnel junction devices
KR102297452B1 (ko) Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
US6806096B1 (en) Integration scheme for avoiding plasma damage in MRAM technology
US9312476B2 (en) Magnetic memory
US8803266B2 (en) Storage nodes, magnetic memory devices, and methods of manufacturing the same
US11011698B2 (en) Enhanced coercivity in MTJ devices by contact depth control
KR20200100831A (ko) 보다 강건한 읽기/쓰기 성능을 위한 stt-mram 히트 싱크 및 자기 차폐 구조 설계
US8748197B2 (en) Reverse partial etching scheme for magnetic device applications
US12022740B2 (en) Semiconductor structure formation method
CN113725255A (zh) 半导体结构及其形成方法
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN113016033B (zh) 磁隧道结、磁电阻随机存储器、芯片及制备方法
CN113793897B (zh) 一种随机存储器磁旋存储芯片的制备方法及芯片
CN112670313A (zh) 半导体结构及其形成方法
CN113707805A (zh) 半导体结构的形成方法
KR20030058626A (ko) 엠램(ｍｒａｍ) 셀의 제조 방법