TW201108482A - Magnetic tunnel junction device and fabrication - Google Patents
Magnetic tunnel junction device and fabrication Download PDFInfo
- Publication number
- TW201108482A TW201108482A TW099115591A TW99115591A TW201108482A TW 201108482 A TW201108482 A TW 201108482A TW 099115591 A TW099115591 A TW 099115591A TW 99115591 A TW99115591 A TW 99115591A TW 201108482 A TW201108482 A TW 201108482A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- mtj
- logic
- magnetic
- copper
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 172
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052802 copper Inorganic materials 0.000 claims description 106
- 239000010949 copper Substances 0.000 claims description 106
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 105
- 230000005641 tunneling Effects 0.000 claims description 62
- 238000013461 design Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000007789 sealing Methods 0.000 claims description 21
- 239000000126 substance Substances 0.000 claims description 19
- 229910000831 Steel Inorganic materials 0.000 claims description 15
- 239000010959 steel Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 6
- 150000004767 nitrides Chemical group 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- 230000000704 physical effect Effects 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 8
- 229910052757 nitrogen Inorganic materials 0.000 claims 4
- 229910052732 germanium Inorganic materials 0.000 claims 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 3
- 230000000977 initiatory effect Effects 0.000 claims 3
- 229910052799 carbon Inorganic materials 0.000 claims 2
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims 2
- 230000001681 protective effect Effects 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims 1
- 238000000137 annealing Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 claims 1
- 230000007774 longterm Effects 0.000 claims 1
- UNASZPQZIFZUSI-UHFFFAOYSA-N methylidyneniobium Chemical compound [Nb]#C UNASZPQZIFZUSI-UHFFFAOYSA-N 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 230000001131 transforming effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 215
- 238000010586 diagram Methods 0.000 description 27
- 230000015654 memory Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000012545 processing Methods 0.000 description 11
- 230000005415 magnetization Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 238000003860 storage Methods 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000000047 product Substances 0.000 description 5
- 238000011160 research Methods 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- CJDNEKOMKXLSBN-UHFFFAOYSA-N 1-chloro-3-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC(Cl)=C1 CJDNEKOMKXLSBN-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- XXQCMVYBAALAJK-UHFFFAOYSA-N ethyl n-[4-[benzyl(2-phenylethyl)amino]-2-(2-phenylethyl)-1h-imidazo[4,5-c]pyridin-6-yl]carbamate Chemical compound N=1C=2C(N(CCC=3C=CC=CC=3)CC=3C=CC=CC=3)=NC(NC(=O)OCC)=CC=2NC=1CCC1=CC=CC=C1 XXQCMVYBAALAJK-UHFFFAOYSA-N 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
201108482 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於磁性穿隧接面（MTJ)器件及其製 造。 【先前技術】 MTJ元件可用以產生磁性隨機存取記憶體（MRAM)。一 MTJ元件通常包括一釘紮層、一磁性穿隧障壁及一自由 層，其中位元值由自由層中之磁矩表示。MTJ元件所儲存 之位元值由相對於釘紮層所承載之固定磁矩方向的自由層 之磁矩方向來判定。釘紮層之磁化為固定的，而自由層之 磁化可切換。 可將含有MTJ元件之MRAM區域及含有邏輯與控制元件 之邏輯區域製造於同一晶圓上。用以形成MTJ元件之結構 及製程序列一般不同於用以形成邏輯與控制元件之結構及 製程序列。在不負面地影響MRAM區域與邏輯區域兩者的 情況下將該兩種類型之製程整合在一起可能具有挑戰性。 舉例而言，若在製程步驟之序列中較早地執行某些MRAM 製程，則該等MRAM製程可在邏輯區域之層間介電（ILD) 或金屬間層（IMD)部分中產生凹區。類似地，若在製程步 驟之序列中較早地執行某些邏輯製程，則該等邏輯製程可 增加MRAM區域中之表面粗糙度。舉例而言，MTJ元件可 受下伏銅層之表面粗糙度影響。另外，與習知MTJ元件一 起使用之底部通孔可將串聯電阻加至MTJ元件，此可使 MTJ元件之穿隧磁阻（TMR)降級。 148408.doc 201108482 【發明内容】 可將MRAM製程與邏輯製程整合在一起，從而消除對 MTJ器件之表面粗糙度關注且避免在邏輯區域之層間介電 (ILD)部分中形成凹區。可藉由實施在執行銅鑲嵌製程之 鈾所开’成的底部罩盍層來避免歸因於MRAM處理所引起之 對邏輯區域中之邏輯層的損害。可藉由移動MTJ器件而遠 離銅墊來避免銅表面粗糙度影響。可藉由使MTJ之底部電 極直接接觸銅墊來避免底部通孔之增加之串聯電阻。可藉 由首先將底部電極沈積於底部罩蓋層上且接著將MTJ膜添 加於底部電極上而減小底部罩蓋層之表面粗糖度。可在執 行邏輯製程之前執行MRAM製程。可添加頂部通孔以選擇 性地敞開MTJ器件之頂部。該頂部通孔之高度可為可調整 的。 在一特定實施例中，揭示一種方法，其包括將一磁性穿 隧接面（MTJ)器件形成於一結構上，該結構包括一底部罩 蓋層及具有法向軸之一底部金屬填充型渠溝。該磁性穿隨 接面器件包括一底部電極、磁性穿隧接面層（反鐵磁性 層、固定層、穿隧障壁、自由層等）、一磁性穿隧接面密 封層、一頂部電極及一邏輯罩蓋層。該磁性穿隧接面器件 具有自法向軸偏移之一 MTJ軸。該方法亦包括在邏輯罩蓋 層上方形成及平坦化一絕緣層。該方法進一步包括執行一 鋼鑲嵌製裎以在絕緣層中敞開一頂部渠溝、敞開至頂部電 極之頂部通礼、敞開至底部金屬填充型渠溝中之金屬的邏 輯通孔或者敞開頂部通孔及邏輯通孔、將銅沈積於頂部渠 148408.doc 201108482 溝中及頂部通孔中、邏輯通孔中或頂部通孔中及邏輯通孔 中’及執行所沈積之銅的銅化學機械平坦化。 在另一特定實施例中，揭示一種裝置，其包括一結構 δ玄結構包括圍繞金屬墊之一底部罩蓋層。該裝置亦包括一 磁性穿隧接面（MTJ)器件，該MTJ器件包括耦接至該結構 之底電極。該MTJ器件包括磁性穿隧接面層（反鐵磁性 層、固疋層、穿隧障壁層、自由層、MTJ罩蓋層等）、一頂 部電極及—邏輯罩蓋層，其中該MTJ器件相對於金屬墊而 偏移。 在另一特定實施例中，揭示一種方法，其包括將一第一 絕緣層形成於基板上方。該方法亦包括將一底部罩蓋層形 成於第一絕緣層上方。該方法進一步包括執行第一銅鑲嵌 製程以在第一絕緣層中敞開底部渠溝及底部通孔、在底部 渠溝及底部通孔中鍍銅，及執行銅化學機械平坦化。銅填 充型底部渠溝各自具有-法向轴。該方法亦包括將-底部 電極形成於底部罩蓋層上方及銅填充型底部渠溝上方、將 磁性穿隧接面層形成於底部電極上方、將一硬式光罩形成 於磁性穿隧接面層上方，及圖案化磁性穿隧接面（MTJ)結 構，该等MTJ結構各自具有自鄰近之銅填充型底部渠溝之 法向軸偏移的一 MTJ軸。該方法進一步包括將一磁性穿隧 接面密封層形成於磁性穿隧接面結構上方並鄰近於其，及 形成於底部電極上方。該方法亦包括將一第二絕緣層形成 於磁性穿隧接面密封層上方及平坦化該第二絕緣層以及敞 開磁性穿隧接面結構之頂部。該方法進一步包括將一頂部 148408.doc -6 · 201108482 電極形成於經平扫化之笫-έ 氆…“ 層上方及磁性穿隧接面結 σ方’及®案化該頂部電極及該底部電極。★亥方 =括將一邏輯罩蓋層形成於底部軍蓋層上方，該邏輯 罩盍層鄰近於磁性穿隨接面密封層、鄰近於第二絕緣層且 位於經圖案化之頂部電極上 °亥方法進一步包括在邏輯 Γ盡層上方形成及平坦化-第三絕緣層，及執行第二銅鑲 敢製程以在第三絕緣層中敞開頂部渠溝，及敞開至經圖案 化之頂部電極的頂部通孔與至鋼填充型底部渠溝中之一者 之邏輯通孔中的至少—去、 ^ 者在頂部渠溝中及該頂部通孔與 §亥邏輯通孔中之該5小__db. r 者中鍍鋼，及執行銅化學機械平 坦化。 由所揭示之實施例中之至少一者所提供的一特定優點在 於，可將MRAM製程及邏輯製程無縫地整合在一起，從而 消除對MTJ器件之表面粗糙度關注且避免在邏輯區域之層 間介電（ILD)部分中形成凹區。可藉由實施在執行銅鎮: 製程之前所形成的底部罩蓋層來避免歸因於道频處理所 引起之對邏輯區域中之邏輯層的損害。可藉由首先將底部 電極沈積於底料蓋層上且將MTJ膜沈積於底冑電極上而 減J、底。P罩蓋層之表面粗糙度。本發明之其他態樣、優點 及特徵將在審閱整個中請案之後變得顯而易見，該整個申 請案包括以下章節：圖式簡單說明、實施方式及中請專利 範圍。 【實施方式】 下文參看圖式來描述本發明之特定實施例。在該描述 148408.doc 201108482 中，貝穿圖式由共同參考數字來指定共同特徵。參看圖 1，描繪了在製造磁性穿隧接面（MTJ)器件之製程中之至少 一階段的第一說明性圖式且一般將其指定為1〇〇。第一絕 緣層104可形成於基板102上方。基板1〇2表示任何下伏 層’諸如對於其他下伏層而言之罩蓋層。舉例而言，第一 絕緣層104可由沈積於基板102上之材料形成。底部罩蓋層 106可形成於第一絕緣層104上方。舉例而言，底部罩蓋層 106可由沈積於第一絕緣層1〇4上之材料形成。在_特定實 施例中，底部罩蓋層1〇6包括碳化矽（sic)或氮化矽 等）。展示了晶圓之MRAM區域1〇8且展示了晶圓之邏輯區 域110。底部罩蓋層106可免於sMRAM區域1〇8中及在邏 輯區域110中的絕緣層中形成凹區。 參看圖2，描繪了在製造磁性穿隧接面（MTJ)器件之製程 中之至少一階段的第二說明性圖式且一般將其指定為 200。可執行第一銅鑲嵌製程以在第一絕緣層】〇4中敞開底 部渠溝202及底部通孔204、在底部渠溝2〇2及底部通孔2〇4 中鍍銅或以其他方式沈積銅，及執行銅化學機械平坦化。 舉例而言，邏輯製程可界定銅在邏輯區域11〇中之底部渠 溝202及底部通孔204中的置放。在—替代性實施例中，可 使用除銅以外的另一導電金屬。銅填充型底部渠溝2〇2各 自具有法向軸220。銅填充型底部渠溝2〇2中之每一者的表 面形成銅墊230。 參看圖3，描繪了在製造磁性穿隧接面（MTJ)器件之製程 中之至少一階段的第三說明性圖式且一般將其指定為 148408.doc 201108482 300。底部電極302可形成於底部罩蓋層ι〇6上方及底部渠 溝202中之銅上方。舉例而言，底部電極3〇2可由沈積於底 部罩蓋層106上及底部渠溝202中之銅上的材料形成。在— 特疋η施例中’底部電極3 02包括组及氮化组中之至少一 者。與在底部電極302與底部渠溝202中之銅之間使用底部 通孔相比’將底部電極3〇2直接形成於底部渠溝202中之鋼 上減小隨後形成之MTJ器件的串聯電阻。 磁性穿隧接面層304可形成於底部電極302上方。舉例而 5 ’磁性穿隧接面層304可由沈積於底部電極3〇2上之材料 形成。底部電極302及磁性穿隧接面層304可臨時密封並保 濩底部渠溝2〇2中之銅。在一特定實施例中，磁性穿隧接 面層304中之至少一者的易磁化轴磁性穿隧接面磁性退火 對準圖4中所示之隨後形成之磁性穿隧接面結構402的磁場 疋向。硬式光罩306可形成於磁性穿隧接面層3〇4上方。舉 例而言，硬式光罩3〇6可由沈積於磁性穿隧接面層3〇4上之 材料形成。光阻308可形成於硬式光罩306上方且經圖案化 以圖案化圖4中所示之磁性穿隧接面結構4〇2。舉例而言， 光阻308可由沈積於硬式光罩3〇6上之材料形成且可藉由光 微影技術而圖案化。 參看圖4，描繪了製造磁性穿隧接面（MTJ)器件之製程中 之至少一階段的第四說明性圖式且一般將其指定為4〇〇。 磁性穿隧接面（MTJ)結構4〇2可形成於底部電極3〇2上方， 且亦可形成為自底部渠溝2〇2中之銅偏移以不重疊底部渠 冓202中之銅。磁性穿隧接面結構402可各自具有mtj轴
[S J 148408*doc 201108482 420，該MTJ軸420自鄰近之銅填充型底部渠溝2〇2之法向 軸220偏移一偏移量430。MTJ軸420為結構性軸，且可能 或可能不與MTJ磁化軸422重合。對於平面内磁化而言， MTJ磁化軸422可為大體上水平的且大體上與障壁層a%平 行，其中MTJ磁化軸422可與頁面平行（如所示）或垂直於頁 面。對於垂直MTJ(圖中未繪示）之平面外磁化而言，MTJ 磁化轴422可大體上平行於MTJ轴420 〇將磁性穿隨接面結 構402形成為自底部渠溝202中之銅偏移且不重疊底部竿溝 2 0 2中之銅可保s蔓磁性穿随接面結構4 〇 2使其免受底部竿溝 202中之銅的表面粗链度影響。在一特定實施例中，MTJ 軸420自法向軸220的偏移量430大於磁性穿隨接面結構402 之寬度。可選擇偏移量430以確保磁性穿隧接面結構4〇2形 成於底部罩蓋層106上方且不延伸於銅墊230上方。磁性穿 隧接面結構402可包括反鐵磁性層（AFM)(圖中未繪示）、固 定層404、障壁層406、自由層408及MTJ罩蓋層（圖中未繪 示）。 磁性穿隧接面密封層410可形成於磁性穿隧接面結構4〇2 上方並鄰近於其，及形成於底部電極302上方。舉例而 言’磁性穿隨接面密封層410可由沈積於磁性穿隧接面結 構402上並鄰近於其及沈積於底部電極3〇2上的材料形成。 在一特定實施例中，磁性穿隧接面密封層410包括氮化矽 (SiN)或碳化矽（SiC等）。第二絕緣層412可形成於磁性穿隧 接面密封層410上方。舉例而言，第二絕緣層412可由沈積 於磁性穿隧接面密封層410上方之材料形成。 148408.doc -10· 201108482 參看圖5 ’描繪了在製造磁性穿隧接面（MTJ)器件之製程 中之至少一階段的第五說明性圖式且一般將其指定為 500。可平坦化第二絕緣層412且可敞開磁性穿隧接面結構 402之頂部504。頂部電極502可形成於經平坦化之第二絕 * 緣層412上方及磁性穿隧接面結構402之頂部504上方。舉 例而言，頂部電極502可由沈積於經平坦化之第二絕緣層 412上及磁性穿隧接面結構4〇2之頂部504上的材料形成。 在一特定實施例中，頂部電極502包括鈕及氮化鉅中之至 少一者。 硬式光罩及光阻506可形成於頂部電極502上方且經圖案 化以圖案化頂部電極502及底部電極302。舉例而言，硬式 光罩及光阻506可由沈積於頂部電極5〇2上之材料形成且可 藉由光微影技術而圖案化。 參看圖6，描繪了在製造磁性穿随接面（MTJ)器件之製程 中之至少一階段的第六說明性圖式且一般將其指定為 600。頂部電極502及底部電極3〇2可根據圖5之硬式光罩及 光阻506之圖案化而圖案化。在MRAM區域1〇8中，在未受 圖5之硬式光罩及光阻506保護的彼等區域中，所有層可能 • 已被向下移除至底部罩蓋層1〇6。在邏輯區域11〇中，所有 層可能已被向下移除至底部罩蓋層1〇6及底部渠溝2〇2中之 銅。 邏輯罩蓋層602可形成於底部罩蓋層1〇6上方，該邏輯罩 蓋層602鄰近於磁性穿隧接面密封層41〇、鄰近於第二絕緣 層412且位於經圖案化之頂部電極5〇2上方。舉例而言邏 148408.doc •11- 201108482 輯罩盖層602可由沈積於底部罩蓋層1〇6上、鄰近於磁性穿 隧接面密封層410、鄰近於第二絕緣層412及位於經圖案化 之頂部電極502上的材料形成。在MRAM區域1〇8中，邏輯 罩蓋層602可密封磁性穿隧接面結構4〇2。在邏輯區域11〇 中，邏輯罩蓋層602可形成於底部罩蓋層1〇6上方及底部渠 溝202中之銅上方。舉例而言，在邏輯區域11〇中，邏輯罩 盍層602可由沈積於底部罩蓋層106上及底部渠溝202中之 銅上的材料形成。在邏輯區域110中，邏輯罩蓋層6〇2可密 封底部渠溝202中之銅。在一特定實施例中，邏輯罩蓋層 602包括碳化矽（Sic)或氮化矽（SiN等）。可在邏輯罩蓋層 6〇2上方形成及平坦化第三絕緣層6〇4。舉例而言，第三絕 緣層604可由沈積於邏輯罩蓋層6〇2上且經平坦化的材料形 成。 參看圖7，描繪了在製造磁性穿隧接面（MTJ)器件之製程 中之至〆一階段的第七說明性圖式且一般將磁性穿隧接面 (MTJ)益件指定為7〇〇。可執行第二銅鑲嵌製程以在第三絕 緣層604中敞開頂部渠溝702,及敞開至經圖案化之頂部電 2之頂σ卩通孔7〇4與至底部渠溝2〇2中之銅之邏輯通孔 706中的^ 考、在頂部渠溝702中及在頂部通孔704與 邏輯通孔706中之該至少—者中鍍銅或以其他方式沈積 鋼’及執行銅化學機械平坦化。在一特定實施例中，可在 同製耘階段中一起形成頂部通孔7〇4及邏輯通孔7〇6。與 在單獨衣程匕丨又中形成頂部通孔7〇4及邏輯通孔相比， 在共同製程階段中—起形成頂部通孔7〇4及邏輯通孔雇節 148408.doc •12- 201108482 省額外光祕影遮罩步驟。在一替代性實施例中，可獨立 於邏輯通孔706而選擇性地敞開至磁性穿隧接面結構4〇2之 邏輯罩蓋層602的頂部通孔704。在一特定實施例中’最終 罩蓋層708可形成於頂部渠溝7〇2中之銅上方及第三絕緣層 604上方。舉例而言，最終罩蓋層7〇8可由沈積於頂部渠溝 702中之鋼上及第三絕緣層604上的材料形成。 可形成包括結構712之一裝置71〇，該結構712包括圍繞 金屬墊（諸如，銅墊230)的底部罩蓋層1〇6。裝置71〇亦包括 磁性穿隧接面（MTJ)器件714，該MTJ器件714包括耦接至 結構712之底部電極302，該MTJ器件714包括位於磁性穿 隧接面結構402中之磁性穿随接面層、頂部電極5〇2及邏輯 罩蓋層602，其中該MTJ器件714相對於金屬墊（諸如，銅墊 230)偏移。在一特定實施例中，偏移量43〇界定在平行於 金屬墊之表面（諸如，銅墊230之表面）之方向上的距離，其 大體上平行於基板102且距基板1 〇2最遠。在一特定實施例 中’在形成銅填充型底部渠溝202之前形成底部罩蓋層 106。磁性穿隧接面結構4〇2中之磁性穿隧接面層可能不重 疊銅墊230。在一特定實施例中，MTJ器件714之磁性穿隧 接面結構402中的磁性穿隧接面層不直接位於銅墊23〇上 方。 參看圖8 ’描繪了在製造磁性穿隧接面（MTJ)器件之製程 中之至少一階段的第八說明性圖式且一般將其指定為 800。在一特定實施例中，頂部通孔7〇4之高度為可調整 的。圖7及圖8展示具有可根據製程要求及層厚度而調整之
_ I SI 148408.doc -13 - 201108482 不同咼度的頂部通孔704。頂部通孔7〇4藉由蝕刻之形成 (例如）終止於磁性穿隧接面結構402之邏輯罩蓋層6〇2處。 類似地，邏輯通孔706藉由蝕刻之形成（例如）終止於位於底 部渠溝202十之銅上的邏輯罩蓋層6〇2處。金屬渠溝蝕刻將 突破頂部通孔704及邏輯通孔706之邏輯罩蓋層6〇2。接 著，金屬電鍍或沈積可將金屬填充至頂部通孔7〇4、邏輯 通孔706及頂部渠溝702中。金屬化學機械平坦化（CMp)製 程將移除頂部渠溝702上方之額外金屬膜。 圖9為一種形成磁性穿隧接面（MTJ)器件之方法之第一說 明性實施例900的流程圖。在第一說明性實施例9〇〇中，該 方法包括在902處將磁性穿隧接面（MTJ)器件形成於一結構 上’ s玄結構包括一底部罩蓋層及具有法向軸之一底部金屬 填充型渠溝’ 5亥磁性穿随接面件包括一底部電極、磁性 穿隧接面層、一磁性穿随接面密封層、一頂部電極及一邏 輯罩蓋層’該磁性穿隧接面器件具有自法向轴偏移之一 MTJ軸。在一特定實施例中，金屬填充型底部渠溝2〇2大 體上填充有銅β在一特定貫施例中，金屬填充型底部渠溝 202形成銅塾230 ’其中底部電極302之至少一部分形成於 銅塾230上。 舉例而言，圖7之磁性穿隧接面器件714可形成於圖7之 結構712上，該結構712包括圖1之底部罩蓋層ι〇6及圖2之 填充有銅且具有法向轴220的底部渠溝202 »圖7之磁性穿 隧接面器件714可包括圖3之底部電極302、位於圖4之磁性 穿隧接面結構402中的磁性穿隧接面層、圖4之磁性穿隧接 148408.doc •14· 201108482 面密封層410、圖5之頂部電極502及圖6之邏輯罩蓋層 6〇2。圖7之磁性穿隧接面器件714可具有自法向輛22〇偏移 偏移量430之MTJ軸420。在一特定實施例中，在形成圖2 之銅填充型底部渠溝202之前形成圖1之底部罩蓋層丨〇6。 該方法亦包括在904處在邏輯罩蓋層上方形成及平坦化 一絕緣層。舉例而言，圖6之第三絕緣層6〇4可形成於圖6 之邏輯罩蓋層602上方且經平坦化。 該方法進一步包括在906處執行銅鑲嵌製程以在絕緣層 中敞開頂部渠溝、敞開至頂部電極之頂部通孔或至底部金 屬填充型渠溝中之金屬的邏輯通孔或敞開頂部通孔及邏輯 通孔、將鋼沈積於頂部渠溝令及頂部通孔中或邏輯通孔中 或者頂部通孔中與邏輯通孔中，及執行所沈積之銅的銅化 學機械平坦化。舉例而言，可執行第二銅鑲嵌製程以在圖 6之第二絕緣層604中敞開圖7之頂部渠溝702、敞開至圖5 之頂部電極502的圖7之頂部通孔704或至圖2之底部渠溝 202中之銅的圖7之邏輯通孔706或敞開頂部通孔7〇4及邏輯 通孔706、在頂部渠溝702甲及頂部通孔7〇4中或邏輯通孔 706中或者頂部通孔7〇4中與邏輯通孔7〇6中鍍銅，及執行 銅之銅化學機械平坦化。 圖10為一種形成磁性穿隧接面（MTJ)器件之方法的第二 說明性實施例之第一部分1000的流程圖。在第二說明性實 施例之第一部分1〇00中，該方法包括在1〇〇2處將第一絕緣 層形成於基板上方。舉例而言，圖！之第一絕緣層1〇4可形 成於圖1之基板102上方。該方法亦包括在1〇〇4處將底部罩
I SJ 148408.doc •15- 201108482 蓋層形成於第一絕緣層上方。舉例而一 π⑽ 卒例而g，可將圖1之底部 罩蓋層106形成於圖1之第一絕緣層1〇4上方。 該方法進-步包括在讓處執行第一銅鑲叙製程以在第 -絕㈣中敞開底部渠溝及底部通孔、在底部渠溝及底部 通孔中鍍銅，及執行銅化學機械平坦化（CMp)，該等銅填 充型底部渠溝各自具有一法向軸.舉例而言，可執行第一 銅鎮嵌製程以在圖i之第一絕緣層1〇4中敞開圖2之底部金 屬渠溝202及圖2之底部通孔204、在底部金屬渠溝2〇2中及 底部通孔204中鍍銅，及執行銅化學機械平坦化，該等銅 填充型底部渠溝各自具有法向軸220。該方法亦包括在 1008處將底部電極形成於底部罩蓋層上方及銅填充型底部 渠溝上方、在1010處將磁性穿隧接面層形成於底部電極上 方、在1012處將硬式光罩形成於磁性穿隧接面層上方，及 在1014處圖案化磁性穿隨接面（mtj)結構，該等mtj結構 各自具有自鄰近之銅填充型底部渠溝之法向軸偏移的一 MTJ軸。舉例而言，圖3之底部電極3 〇2可形成於圖1之底 部罩蓋層106上方及圖2之鋼填充型底部渠溝202上方，圖3 之磁性穿隧接面層304可形成於圖3之底部電極302上方， 圖3之硬式光罩306可形成於磁性穿隧接面層304上方，且 圖3之硬式光罩306及光阻308可用以圖案化圖4之磁性穿随 接面結構402以不重疊銅填充型底部渠溝202。磁性穿隧接 面結構402中之每一者可具有自鄰近之銅填充型底部渠溝 202之法向軸220偏移430的MTJ轴420。 該方法進一步包括在1016處將磁性穿隧接面密封層形成 148408.doc -16- 201108482 於磁性穿㈣面結構上方並鄰近於其，及形成於底部電極 上方。舉例而言，圖4之磁性穿隧接面密封層41〇可形成於 圖4之磁性穿隧接面結構4〇2上方並鄰近於其，及形成於圖 3之底部電極302上方。該方法亦包括在刪處將第二絕緣 層形成於磁性穿隧接面密封層上方。舉例而言，圖4之第 二絕緣層412可形成於圖4之磁性穿隧接面密封層41〇上 方。 圖11為一種形成磁性穿隧接面（MTJ)器件之方法的第二 說明性實施例之第二部分1100的流程圖。在第二說明性實 施例之第二部分11 〇〇中，該方法包括在丨丨02處平坦化第二 絕緣層及敞開磁性穿隧接面結構之頂部、在丨丨〇4處將頂部 電極形成於經平坦化之第二絕緣層上方及磁性穿隧接面結 構之頂部上方，及在1106處圖案化頂部電極及底部電極。 舉例而言，圖4之第二絕緣層412可經平坦化，從而敞開圖 4之磁性穿隧接面結構4〇2的圖5之頂部504，圖5之頂部電 極502可形成於圖4之經平坦化之第二絕緣層412上方及圖4 之磁性穿隧接面結構402的圖5之頂部504上方，且圖5之硬 式光罩及光阻506可經圖案化及使用以圖案化圖5之頂部電 極502及圖3之底部電極302。該方法進一步包括在nog處 將邏輯罩蓋層形成於底部罩蓋層上方，該邏輯罩蓋層鄰近 於磁性穿隧接面密封層、鄰近於第二絕緣層且位於經圖案 化之頂部電極上方。舉例而言，圖6之邏輯罩蓋層602可形 成於圖1之底部罩蓋層106上方、鄰近於圖4之磁性穿隧接 面密封層410、鄰近於圖4之第二絕緣層412及位於圖5之經
L S 148408.doc •17· 201108482 圖案化之頂部電極502上方。 一該^法亦包括在⑽處在邏輯罩蓋層上方形成及平坦化 第’g緣層’及在1112處執行第二銅鑲嵌製程以敞開至 圖案化之頂。(5電極的頂部通孔及至銅填充型底部渠溝中 之者之邏輯通孔中的至少一者，及在第三絕緣層中敞開 頂口 h溝、在頂部渠溝中及頂部通孔與邏輯通孔中之該至 少一者中鍍鋼，及執行銅化學機械平坦化。舉例而言，可 在圖6之邏輯罩盍層6〇2上方形成及平坦化圖6之第三絕緣 層604且可執行第二銅鑲嵌製程以敞開至圖$之經圖案化 之頂部電極502的圖7之頂部通孔7〇4與至圖2之銅填充型底 部渠溝202的圖7之邏輯通孔7〇6中之至少一者，及在圖6之 第二絕緣層604中敞開圖7之頂部渠溝7〇2、在頂部渠溝7〇2 中及頂部通孔704與邏輯通孔706中之該至少一者中鍍銅， 及執行銅化學機械平坦化。 圖12為系統1200之特定實施例之方塊圖，該系統12〇〇包 括具有具一偏移之MTJ軸及一邏輯罩蓋層之MTJ結構的一 模組1264。系統1200可實施於攜帶型電子器件中，且包括 搞接至電腦可讀媒體（諸如，記憶體1232)之一處理器 1210(諸如，數位信號處理器（DSp))，該電腦可讀媒體儲存 電腦可讀指令（諸如’軟體1266)。系統1200包括具有具一 偏移之MTJ軸及一邏輯罩蓋層之MTJ結構的模組1264。在 一說明性實例中，具有具一偏移之MTJ軸及一邏輯罩蓋層 之MTJ結構的模組1264包括根據圖9至圖11之實施例中之 任一者或其任何組合產生的圖7之MTJ結構。具有具一偏 148408.doc -18· 201108482 移之MTJ軸及-邏輯罩蓋層之MTJ[結構的模組i264可位於 處理盗1210中或可為單獨器件或電路（圖中未繪示）。在一 特疋實鈿例中，如圖12中所示，數位信號處理器 (DSP)1210可存取具有具一偏移2MTJ軸及一邏輯罩蓋層 之MTJ結構的模組1264。在另一特定實施例中，記憶體 1232包括一STT-MRAM記憶體陣列，該STT_MRA]yUe>憶體 陣列包括具有具一偏移之厘打軸及一邏輯罩蓋層2MTJ結 構的模組1264。 相機介面1268耦接至處理器121〇且亦耦接至相機（諸 如，視訊相機1270)。顯示控制器1226耦接至處理器121〇 且耦接至顯示器件1228。編碼器/解碼器（CODEC)123^^ 可耦接至處理器1210。揚聲器1236及麥克風123 8可耦接至 CODEC 1234。無線介面1240可耦接至處理器121〇且耦接 至無線天線1242。 在一特定實施例中，處理器1210、顯示控制器1226、記 隐體1232、CODEC 1234、無線介面1240及相機介面1268 包括在系統級封裝（system-in_package)或晶片上系統器件 1222中。在一特定實施例中，輸入器件123〇及電源供應器 12 4 4轉接至晶片上系統器件12 2 2。此外，在一特定實施例 中，如圖12中所說明，顯示器件1228、輸入器件123〇、揚 聲器1236、麥克風I238、無線天線I242、視訊相機127〇及 電源供應器1244位於晶片上系統器件1222外部。然而，顯 示器件ms、輸入器件123〇、揚聲器I236、麥克風1238、 無線天線1242、視訊相機1270及電源供應器1244中之每一
Γ S 148408.doc -19- 201108482 者可輕接至晶片上系統器件1222之一組件，諸如介面或控 制器。 前述揭示之器件及功能性（諸如，圖7之器件，圖9、圖 10或圖u之方法’或其任何組合）可經設計並組態至儲存 於電腦可讀媒體上的電腦檔案（例如’ RTL、GDSII、 GERBER等）中。可將―些或所有此等檔案提供給基於此等 檔案來製造器件的製造處置者。所得產品包括半導體晶 圓，該等半導體晶圓接著被切割為半導體晶粒且封裝至半 導體Β曰片巾。該等半導體晶片接著用於電子器件中。圖^ 描綠電子器件製造過程mo之—特定說明性實施例。 在製造過程1300中接收實體器件資訊13〇2(諸如，在研 究電腦U06處）。實體器件資訊咖可包括表示半導體器 W諸如，圖7之題器件714)之至少—實體屬性的設計資 Λ。舉例而言’實體器件資訊13〇2可包括實體參數、材料 特性及經由純至研究電腦⑽之使用者介面測而鍵入 的結構資訊。研究電腦13〇6包括輕接至電腦可讀媒體（諸 如，記憶體1310)之一處理器13〇8(諸如，一或多個處理核 心卜記憶體1310可儲存電腦可讀指令’該等電腦可讀指 令為可執行的以使處理器测變換實體器件資訊13〇2從而 遵從檔案格式並產生程式庫檔案ISP。 在一特定實施例中，程式庫檔案l3l2包括至少一資料檔 案》亥至J -資料檔案包括經變換之設計資訊。舉例而 a ’程式庫檔案1312可包括被提供用於與電子設計自動化 ()工具1320起使用之半導體器件（包括圖7之MTJ器 148408.doc 201108482 件714)程式庫。 可在設計電腦1314處結合EDA工具132〇來使用程式庫檔 案1312，該設計電腦1314包括耦接至記憶體i3i8之一處理 器13 10(諸如，—或多個處理核心）。EDA工具132〇可作為 • 4理器可執行指令而儲存於記憶體1318處，以使設計電腦 1314之使用者能夠使用程式庫檔案m2的圖7之器件 714叹计電路。舉例而言，設計電腦1314之使用者可經 由耦接至叹叶電腦1314之一使用者介面1324而鍵入電路設 计資訊1322。電路設計資訊1322可包括表示半導體器件 (諸如圖7之MTJ器件714)之至少一實體屬性的設計資 訊。為說明’電路設計屬性可包括特定電路及與電路設計 中之/、他元件之關係的識別、定位資訊、特徵大小資訊、 .互連資訊，或表示半導體器件之實體屬性的其他資訊。 設計電腦1314可經組態以變換設計資訊（包括電路設計 資訊1322)從而遵從標案格式。為說明，槽案形成可包括 資料庫二進位檔案格式，該格式表示平面幾何形狀、文字 標籤及關於階層式格式（諸如，圖形資料系統（gdsii)槽案 格式）中之電路佈局的其他資訊。設計電腦1314可經組態 ' 以產生包括經變換之設計資訊的一資料檔案（諸如，除其 . 他電路或資訊之外亦包括描述圖7之MTJ器件714之資訊的 GDSII檔案1326)。為說明’資料檔案可包括對應於晶片上 系統（S〇C)之資訊，該SOC包括圖7之MTJ器件714且亦包 括SOC内之額外電子電路及組件。 可在製造過程1328處接收GDSII檔案I326以根據〇1)811 148408.doc -21. 201108482 槽案1326中之經變換之資訊來製造圖7的MTJ器件714。舉 例而言’器件製造過程可包括將GDSII檔案1326提供給光 罩製造商1330以產生說明為代表性光罩1332的一或多個光 罩，諸如待用於光微影處理之光罩。可在製造過程期間使 用光罩1332以產生一或多個晶圓1334，該一或多個晶圓 1334可被測試並分離為晶粒，諸如代表性晶粒1336。晶粒 1336包括一包括圖7之MTJ器件714的電路。 為說明，製過程1328可包括併有執行儲存於電腦可驾 有形儲存媒體（諸如，記憶體器件）處之指令之處理器的j 少一電腦，以執行圖9之方法或圖1〇至圖u之方法。該黨 腦可耦接至一或多個半導體製造器件，且經組態以執行名 令以起始磁性穿隧接面（MTJ)器件在一結構上之形成，: 、、。構包括一底部罩盍層及具有法向軸之一底部金屬填充驾 渠溝。磁性㈣接面器件包括—底部電極、磁性穿隨接击 層、一磁性穿随接面密封層、一頂部電極及—邏輯罩蓮 層。磁性穿隨接面器件具有自法向軸偏移之_mtj轴。^ 電腦亦可驗“執行料於電料讀媒體處之指令以: 始-絕緣層在邏輯罩蓋層上方之形成及平坦化 =態：執行儲存於電腦可讀媒體處之指令以起始_ :製程以在絕緣層中敞開頂部渠溝、敞開至頂部電極j J:通献 '至底部金屬填充型渠溝中之金屬的邏輯域 二敞開頂。P通孔與邏輯通孔、將銅沈積於 ^部通孔中、邏輯通孔中或者”通孔中與料= 及執仃所沈積之鋼的鋼化學機械平坦化。 148408.doc •22· 201108482 士 粒1336提供給封I製程⑽，在該封裝製程1338 ’晶粒1336併入至代表性封震麗中。舉例而言 ⑽可包括單—晶粒⑽或多個晶粒（諸如，系統級封裝 ㈣配置）。封裝1340可經組態以符合-或多個標準或規 範諸如電子盗件工程聯合委員會（jedec)標準。 可將關於封裝1340之資訊散佈給各個產品設計者（諸 如，經由儲存於電腦1346處之組件程式庫）。電腦⑽可 包括耦接至記憶體丨35〇之一處理器1348(諸如，一或多個 處理核心）。印刷電路板（PCB)工具可作為處理器可執行指 令而儲存於記憶體135〇處，以處理經由使用者介面1344: 自電腦1346之使用者接收的PCB設計資訊1342 〇 pcB設計 資訊1342可包括電路板上已封裝半導體器件之實體定位資 汛，§亥已封裝半導體器件對應於包括圖7之MTJ器件了丨斗的 封裝1340。 電腦1346可經組態以變換PcB設計資訊1342從而產生資 料檔案，諸如GERBER檔案1352，GERBER檔案1352具有 包括電路板上已封裝半導體器件之實體定位資訊以及電子 連接（諸如，跡線及通孔）之佈局的資料，其中該已封裝半 導體器件對應於包括圖7之MTJ器件714的封裝1340。在其 他實施例中，由經變換之PCB設計資訊所產生的資料樓案 可具有不同於GERBER格式之格式。 可在板組裝製程1354處接收GERBER檔案1352並使用 GERBER檔案1352以產生根據儲存於GERBER檔案1352内 之設計資訊所製造的PCB(諸如，代表性PCB 13 56)。舉例 148408.doc -23- 201108482 而言，可將GERBER檔案1352上載至一或多個機器以用於 執行PCB生產製程之各種步驟。PCB 1356可填入有包括封 裝1340之電子組件以形成代表性印刷電路總成 (PCA)1358。 可在產品製造過程136〇處接收PCA 1358且將pCA 1358 整合至一或多個電子器件（諸如，第一代表性電子器件 1362及第二代表性電子器件1364)中。作為一說明性、非 限制性實例，第一代表性電子器件1362、第二代表性電子 器件1364或兩者可選自以下各者之群：機上盒、音樂播放 器、視訊播放器、娛樂單元、導航器件、通信器件、個人 數位助理（PDA)、固定位置資料單元及電腦。作為另一說 明性、非限制性實例，電子器件1362及1364中之一或多者 可為遠端單元’諸如行動電話、手持型個人通信系統 (PCS)單元、諸如個人資料助理之攜帶型資料單元、具備 全球定位系統（GPS)功能之器件、導航器件、諸如儀錶讀 取設備之©定位置資料單元，或儲存錢取資料或電腦指 7之任何其他器件’或其任何組合。儘管圖^ 3根據本發明 之教不說明遠端單元，但本發明並不限於此等例示性所說 明翠疋。本發明之實施例可合適地用於包括主動積體電路 之任何件中’該積體電路包括記憶體及晶片上電路。 因此，如說明性製程13〇〇中所描述，可製造、處理圖7 之MTJ器件714並將其併入至電子器件中。關於圖】至圖^ 所揭不之實細例之一或多個態樣可包括於各種處理階段 處諸如在耘式庫檔案1312、GDSn檔案丨326及证仙⑽ 148408.doc -24- 201108482 槽案1352内’以及儲存於研究電腦13〇6之記憶體131〇、設 計電腦13 14之記憶體1318、電腦1346之記憶體1350、在各 種階段處（諸如’在板組裝製程1354處）所使用之一或多個 其他電腦或處理器（圖中未綠示）的記憶體處，且亦併入至 一或多個其他實體實施例中’諸如光罩1332、晶粒1336、 封裝1340、PCA 135 8、諸如原型電路或器件（圖中未繪示） 之其他產品或其任何組合。舉例而言，GDSII檔案1326或 製造過程1328可包括一儲存可由電腦執行之指令的電腦可 讀有形媒體，該等指令包括可由電腦執行以起始圖7之 MTJ器件714之形成的指令。儘管描繪了自實體器件設計 至最終產品的各種代表性生產階段，但在其他實施例中， 了使用更夕之階#又或可包括額外階段。類似地，可藉由單 一實體或藉由執行製程1300之各種階段的一或多個實體來 執行製程1300。 熟習此項技術者將進一步瞭解，結合本文中所揭示之實 施例所描述的各種說明性邏輯區塊、組態、模組、電路及 方法步驟可實施為電子硬體、由處理單元執行之電腦軟體 或兩者之組合。上文6大體在功能性方面描述了各種說明 性組件、區塊、組態、模組、電路及步驟。此功能性係實 施為硬體或是可執行處理指令視特^應用及強加於整個系 統之設計約束而定。熟習此項技術者可針對每—特定應用 以不同方式實施所描述之功能性，但此等 ϋ寻貫鈀決策不應解 譯為引起脫離本發明之範傳。 結合本文t所揭示之實施例所描述的方法或演算法之步 148408.doc •25- 201108482 驟可直接具體化於硬體中、由處理器執行之軟H模組中， 或者、’’ δ中。軟體模組可駐留於隨機存取記憶體 (RAM)、磁阻隨機存取記憶體（MRAM)、自旋扭矩轉移磁 阻隨機存取記憶體（STT_MRAM)、快閃記憶體、唯讀記憶 體(ROM)、可程式化唯讀記憶體(_)、可抹除可程式 化唯讀記憶體（EPRqm)、電可抹除可程式化唯讀記憶體 啊麵）、暫存器、硬碟、抽取式磁碟、緊密光碟唯讀 記憶體（CD-R0M) ’或此項技術中已知之任何其他形式的 儲^媒體中一例示性儲存媒㈣接至處理器，使得該處 理器可自該儲存媒體讀取資訊及將資訊寫入至該儲存媒 體。在替代例中’儲存媒體可與處理器成—體式。該處理 益及該儲存媒體可駐留於特殊應用積體電路（ASIC)中。該 趟C可駐留於計算器件或使用者終端機中。在替代例中了 "亥處理器及該儲存媒體可作為離散組件而駐留於計算器件 或使用者終端機中。 ""β =供所揭示之實施例的先前描述以使任何熟習此項技術 者此夠進行或使用所揭示之實施例。熟習此項技術者將容 易顯而易見對此等實施例之各種修改，且可在不脫離本發 明之範嗜的情況下將本t中所定義之原王里應用於其他實施 例1因此，本發明並不意欲限於本文中所展示之實施例， 而疋將符合可能與如由以下巾請專利範圍定義之原理及新 賴特徵—致的最寬範疇。 【圖式簡單說明】 圖1為在將一底部罩蓋層形成於第一絕緣層上之後在製 148408.doc -26- 201108482 造磁性穿隨接面（MTJ)器件之製㈣之至少_階段 — 說明性圖式； x 圖2為在將底部金屬填充型渠.溝及底部通孔形成於第一 系巴緣層中之後在製造磁性穿隧接面（MTj)器件之製程中之 至少一階段的第二說明性圖式； 圖3為在將光阻形成於硬式光罩層上以圖案化μ τ】結構 之後在製造磁性穿隧接面（M T j)器件之製程中之至少—階 段的第三說明性圖式； 白 圖4為在將第一絕緣層形成於μτ j結構上之後在製造磁 性穿隧接面（MTJ)器件之製程中之至少一階段的第四說明 性圖式； 圖5為在形成硬式光罩及光阻以圖案化頂部電極及底部 電極之後在製造磁性穿隧接面（MTJ)器件之製程中之至少 一階段的第五說明性圖式； 圖6為在形成及平坦化第三絕緣層之後在製造磁性穿隨 接面（MTJ)器件之製程中之至少一階段的第六說明性圖 式； 圖7為在將頂部銅填充型渠溝以及頂部通孔與邏輯通孔 形成於第三絕緣層中之後在製造磁性穿隧接面（MTJ)器件 之製程中之至少一階段的第七說明性圖式； 圖8為在將頂部銅填充型渠溝以及頂部通孔與邏輯通孔 .形成於第三絕緣層中之後在製造磁性穿隨接面（Mtj)器件 之製程中之至少一階段的第八說明性圖式，該頂部通孔與 該邏輯通孔具有不同於圖7之頂部通孔與邏輯通孔的高 148408.doc -27· 201108482 度； 圖9為一種形成磁性穿隧接面（MTJ)器件之方法之第—說 明性實施例的流程圖； 圖10為一種形成磁性穿隧接面（MTJ)器件之方法的第二 說明性實施例之第一部分的流程圖； 圖11為一種形成磁性穿隧接面（MTJ)器件之方法的第二 說明性實施例之第二部分的流程圖； 圖12為一攜帶型通信器件之一特定實施例的方塊圖，該 槁帶型通信器件包括具有具一偏移之MTJ軸之MTJ結構的 一模組；及 圖13為說明一種用於與磁性穿隧接面（MTJ)器件一起使 用之製造過程的資料流程圖。 【主要元件符號說明】 100 第一說明性圖式 102 基板 104 第一絕緣層 106 底部罩蓋層. 108 MRAM區域 110 邏輯區域 200 第二說明性圖式 202 底部渠溝 204 底部通孔 220 法向轴 230 銅塾 148408.doc • 28 · 201108482 300 第三說明性圖式 302 底部電極 304 磁性穿隧接面層 306 硬式光罩 308 光阻 400 第四說明性圖式 402 磁性穿隧接面結構 404 固定層 406 障壁層 408 自由層 410 磁性穿隧接面密封 412 第二絕緣層 420 MTJ軸 422 MTJ磁化轴 430 偏移量 500 第五說明性圖式 502 頂部電極 504 頂部 506 硬式光罩及光阻 600 第六說明性圖式 602 邏輯罩蓋層 604 第三絕緣層 700 第七說明性圖式 702 頂部渠溝 148408.doc -29- 201108482 704 706 708 710 712 714 800 1200 1210 1222 1226 1228 1230 1232 1234 1236 1238 1240 1242 1244 1264 1266 1268 頂部通孔 邏輯通孔 最終罩蓋層 裝置 結構 磁性穿隧接面（MTJ)器件 第八說明性圖式 糸統 處理器/數位信號處理器（DSP) 晶片上系統器件 顯示控制器 顯示器件 輸入器件 記憶體 編碼器/解碼器（CODEC) 揚聲器 麥克風 無線介面 無線天線 電源供應益 具有具偏移之MTJ軸及邏輯罩蓋層之MTJ結 構的模組 軟體 相機介面 148408.doc -30- 201108482 1270 視訊相機 1300 電子器件製造過程 1302 實體器件資訊 1304 使用者介面 _ 1306 研究電腦 1308 處理器 1310 記憶體 1312 程式庫檔案 1314 設計電腦 13 16 處理器 1318 記憶體 1320 電子設計自動化（EDA)工具 1322 電路設計資訊 1324 使用者介面 1326 GDSII檔案 1328 製造過程 1330 光罩製造商 1332 代表性光罩 1334 晶圓 1336 代表性晶粒 1338 封裝製程 1340 代表性封裝 1342 PCB設計資訊 1344 使用者介面 148408.doc -31 - 201108482 1346 電腦 1348 處理器 1350 記憶體 1352 GERBER 檔案 1354 板組裝製程
1356 代表性PCB 1358 代表性印刷電路總成（PCA) 1360 產品製造過程 1362 第一代表性電子器件 1364 第二代表性電子器件 -32- 148408.doc
Claims (1)
- 201108482 七 、申請專利範圍： 2. 3. 4. 5. .一種方法，其包含： 將—磁性穿㈣面（MT;)器件形成於— 構包含—底部罩蓋層及具有一法向軸之一 型渠、、羞 底部金屬填充 >、溝，該磁性穿隧接面器件包含一 Μ桩t Η 丄丨电極、磁性穿 輯罩蓋磁性㈣接面密封層、—頂部電極及一邏 - ΜΤ·;，该磁性穿隨接面器件具有自該法向轴偏移之 在該邏輯罩蓋層上方形成及平坦化一絕緣層；及 執仃-銅鑲嵌製程以在該絕緣層中敞 敞開至該頂部電極之一 貝口Ρ木溝 充型準^ 敞開至該底部金屬填 兄t渠屢十之金屬的一 該邏輯心丨“ 頂部通孔與 輯、孔、將銅沈積於該頂部渠溝中及該頂部通孔 u k輯通孔中或者該頂部通孔中與該邏輯通孔中， 及執行該所沈積之銅的-鋼化學機械平坦化。 ^請求们之方法，其中該MTJ軸自該法向軸之該偏移量 大於該等磁性穿隧接面層之一寬度。 吞青1夕古、l . 、 方法，其中該底部金屬填充型渠溝大體上 填充有鋼。 如請求項1之方法 ^ /、中该底部金屬填充型渠溝形成一 鋼塾，日甘士 4 Μ ^底°卩電極之至少一部分形成於該銅墊 上。 如請求項4之方：±« - 々决’其中該等磁性穿隧接面層並非位於 該銅塾上方。148408.doc 201108482 6.如請求項1 -制法，其中該頂部通孔及該邏輯通孔係在 ，、问製程階段中形成。 7 ·如s青求項1 古 一者' 、，v、中該等磁性穿隧接面層中之至少 ㈣磁化軸磁性㈣接面磁性退火對準該磁 隧接面器件的—磁場定向。 8·如凊求項丨之方法，其 化矽。 τ Λ履邛罩盍層包含碳化矽或氮 9.如請求項1之方法 屬填充型渠溝之前 1〇·如請求項1之方法 化矽或碳化矽。 11. 如請求項1之方法 且其中該頂部電極 12. 如請求項1之方法 化石夕。 13.如請求項1之方法 的0 ，其中該底部罩蓋層在形成該底部金 形成。 ，其中該磁性穿隧接面密封層包含氮 ’其中該底部電極包含组或氮化組， 包含钽或氮化鈕。 ’其中該邏輯罩蓋層包含碳化矽或氮 ’其中該頂部通孔之一高度為可調整 14·—種裝置，其包含： 藉由請求項1之方法形成之一半導體器件。 如。胃求項14之裝置，其整合於至少一半導體晶粒中。 如明求項14之裝置，其進一步包含選自由以下各者組成 群的一器件：—機上盒、一音樂播放器、一視訊播放 器、—娛樂單元 '一導航器件、一通信器件、一個人數 位助理（PDA)、一固定位置資料單元及一電腦，該半導 148408.doc 201108482 體器件整合至該器件中。 17. —種裝置，其包含： 、”α構，其包含圍繞一金屬墊之一底部罩蓋層；及 一磁性穿隧接面（MTJ)器件，其包含耦接至該結構之 。底邛私極，該MTJ器件包含磁性穿隧接面層、一頂部 電極及—邏輯罩蓋層’其中該MTJ器件相對於該金屬墊 而偏移。 18. 如請求項17之裝置，其中該偏移量界定在平行於該金屬 塾之表面之一方向上的一距離。 19 ·如清求項1 7之择罢 廿. ^ 八中該等磁性穿隨接面層中之至少 —者之—易磁化軸磁性穿隨接面磁性退火對準該磁性穿 隧接面器件的一磁場定向。 2〇·如請求項17之裝置，里φ 八中D亥底。(3罩蓋層包含碳化矽或氮 21 ‘如請求項1 7之裝置 之至少一者。 22. 如請求項17之裝置 之至少一者。 23. 如請求項17之裝置 化石夕。 其中该底部電極包含鈕與氮化鈕中 其中該頂部電極包含鈕與氮化钽中 '、中°玄邏輯革蓋層包含碳化石夕或氮 24_如請求項17之裝置，|致人 9…… 其整合於至少-半導體晶粒中。 25.如㈣未項24之裝置，其進一 〆巴含選自由以下各者组 之群的一器件：一機上各、—立 合有、，且成 放 個人數 ^ 曰樂播放器、一視·^播 通信器件 器、一娛举簟开、优1禪 炔眾早7L、一導航器件、 148408.doc 201108482 位助理（PDA)、一固定位置資料單元及一電腦，該至少 一半導體晶粒整合至該器件中。 26. —種方法，其包含： 將一第一絕緣層形成於一基板上方； 將一底部罩蓋層形成於該第一絕緣層上方； 執行一第一銅鑲嵌製程以在該第一絕緣層中敞開底部 渠溝及底部通孔、在該等底部渠溝中及該等底部通孔中 鍍銅，及執行一銅化學機械平坦化，該等銅填充型底部 渠溝各自具有一法向軸； 將一底部電極形成於該底部罩蓋層上方及該等銅填充 型底部渠溝上方； 將磁性穿隧接面層形成於該底部電極上方； 將一硬式光罩形成於該等磁性穿隧接面層上方； 圖案化磁性穿隧接面（MTJ)結構，該等MTj結構各自具 有自一鄰近之銅填充型底部渠溝之該法向軸偏移的一 MTJ 軸； 將一磁性穿隧接面密封層形成於該等磁性穿隧接面結 構上方並鄰近於其，及形成於該底部電極上方； 將一第二絕緣層形成於該磁性穿隧接面密封層上方； 平坦化該第二絕緣層且敞開該等磁性穿隧接面結構之 頂部； 將頂部電極形成於該經平坦化之第二絕緣層上方及 該等磁性穿隧接面結構之該等頂部上方； 圖案化該頂部電極及該底部電極； 148408.doc 201108482 將一邏輯罩蓋層形成於該底部罩蓋層上方，該邏輯罩 蓋層鄰近於該磁性穿隧接面密封層、鄰近於該第二絕緣 層且位於該經圖案化之頂部電極上方； 在該邏輯罩蓋層上方形成及平坦化一第三絕緣層；及 執行一第二銅鑲嵌製程以敞開至該經圖案化之一頂部 電極的頂部通孔與至該等鋼填充型底部渠溝中之一者之 J邏輯通孔中的至少一者及在該第三絕緣層中敞開一頂 邛尜溝、在該頂部渠溝中及該頂部通孔與該邏輯通孔中 之該至少一者中鍍銅，及執行一銅化學機械平坦化。 27. 28. 如請求項26之方法，其進一步包含將一最終罩蓋層形成 於該頂部金屬渠溝中之該銅上方及該第三絕緣層上方。 一種方法’其包含： 第一步驟，其用於將一磁性穿隧接面（MTJ)器件形 成於一結構上，該結構包含一底部罩蓋層及具有一法向 軸之底°卩金屬填充型渠溝，該磁性穿随接面器件包含 底邛電極、磁性穿隧接面層、一磁性穿隧接面密封 層、一頂部電極及一邏輯罩蓋層，該磁性穿隧接面器件 具有自該法向轴偏移之一 MTJ轴； 一第二步驟，其用於在該邏輯罩蓋層上方形成及平坦 化一絕緣層；及 一第二步驟，其用於執行一銅鑲嵌製程以在該絕緣層 中敞開一頂部渠溝、敞開至該頂部電極之一頂部通孔、 敞開至該底部金屬填充型渠溝中之金屬的一邏輯通孔或 敞開該頂邹通孔及該邏輯通孔、將銅沈積於該頂部渠溝 148408.doc 201108482 中及該頂部通孔中、哕 μ C輯通孔中或者該頂部通孔中與 該邏輯通孔中，及勃 " 坦化 丁該所沈積之銅的一銅化學機械平 29. 30. 31. 一種方法，其包含： 接收表示一半導體器件之至少-實體屬性的設計資 訊’該半導體器件包含： 構，其包含圍繞一金屬墊之一底部罩蓋層；及 -磁性穿隧接面(MTJ)器件，纟包含耦接至該結構 之一底部電極，該MTJ器件包含磁性穿隧接面層、一 頂。卩電極及一邏輯罩蓋層，其中該MTJ器件相對於該 金屬墊而偏移； 菱換6亥設計資訊以遵從一擋案格式；及 產生包含該經變換之設計資訊的一資料檔案。 如凊求項29之方法，其中該資料檔案包含—柊 式。 一種方法，其包含： 接收包含對應於一半導體器件之設計資訊的一資料檔 案，及 根據該設計資訊製造該半導體器件，其中該半導體器 件包含： ° 一結構，其包含圍繞一金屬墊之一底部罩蓋層；及 一磁性穿隧接面（MTJ)器件，其包含耦接至該結構 之一底部電極，該MTJ器件包含磁性穿隧接面層、— 頂部電極及一邏輯罩蓋層，其中該MTJ器件相對於該 148408.doc 201108482 金屬墊而偏移。 32. 33. 34. 35. 月长項31之方法，其中戎資料檔案具有一 格 式。 一種方法，其包含： 接收认计資訊，該設計資訊包含一電路板上一已封裝 半導體器件之實體定位資訊，該已封裝半導體器件包含 一半導體結構，該半導體結構包含： 結構，其包含圍繞一金屬墊之一底部罩蓋層；及 一磁性穿隧接面（MTJ)器件，其包含耦接至該結構 之一底部電極，該MTJ器件包含磁性穿隧接面層、一 頂部電極及一邏輯罩蓋層，其中該MTJ器件相對於該 金屬墊而偏移；及 變換S亥設計資訊以產生一資料檔案。 如請求項33之方法，其中該資料檔案具有一GERBER格 式。 一種方法’其包含： 接收包含設計資訊之一資料檔案’該設計資訊包含一 電路板上—已封裝半導體器件之實體定位資訊；及 根據該設計資訊來製造經組態以收納該已封裝半導體 器件之該電路板，其中該已封裝半導體器件包含一半導 體結構’該半導體結構包含： 一結構，其包含圍繞一金屬墊之一底部罩蓋層；及 一磁性穿隧接面（MTJ)器件，其包含耦接至該結構 之一底部電極’該MTJ器件包含磁性穿隧接面層、一 148408.doc 201108482 頂部電極及— 金屬墊而偏移 36.如請求項35之方 式0 邏輯罩篕層，其中該ΜΤ〗||件相對於該 〇 法’其中該資料檔案具有一 GERBER格 /、進一步包含將該電路板整合 37.如請求項35之 自由以下各者組成之群的一哭杜地 外的器件中.一機上盒、一音勞 播放器、一視訊播放一 丄 炔朱早凡、一導航器件、- 通k器件、一個人數位助 取丨此助理〔PDA)、一固定位置資料4 元及一電腦。 38. —種裝置，其包含： 用於起始一磁性穿隧接面（MTJ)器件在一結構上之形 成的構件，該結構包含一底部罩蓋層及具有—法向軸之 底部金屬填充型渠溝，該磁性穿隧接面器件包含一底 邓電極、磁性穿隧接面層、一磁性穿隧接面密封層、一 頂部電極及一邏輯罩蓋層，該磁性穿隧接面器件具有自 該法向軸偏移之一 MTJ軸； 用於起始一絕緣層在該邏輯罩蓋層上方之形成及平坦 化的構件；及 用於起始一銅鑲嵌製程以在該絕緣層中敞開一頂部渠 溝、敞開至該頂部電極之一頂部通孔、敞開至該底部金 屬填充型渠溝中之金屬的一邏輯通礼或敞開該頂部通孔 及該邏輯通孔、將銅沈積於該頂部渠溝中及該頂部通孔 中、該邏輯通孔中或者該頂部通孔中與該邏輯通孔中， 及執行該所沈積之銅的一銅化學機械平坦化的構件。 148408.doc -8 - 201108482 39·如請求項38之裝置， ’其中該用於起始該MTJ件中之一處理器處。 始5亥MT J器件之形成 成及平坦化的構件及 施於整合至一電子器 40. —種裝置，其包含： /於免於在-絕緣層中形成凹區的第―保護構件該 苐保s蔓構件圍繞一金屬鸯ι ;及 一磁性穿隧接面（MTJ)器件，其包含： 用於將該MTJ器件耦接至該金屬墊的構件，其中該 MTJ器件相對於該金屬墊而偏移； 磁性穿隧接面層； 一頂部電極；及 用於密封該MTJ器件之第二保護構件。 41. 如請求項40之裝置’其整合於至少一半導體晶粒中。 42. 如請求項41之裝置，其進一步包含選自由以下各者組成 之群的一器件：一機上盒、一音樂播放器 '一視訊播放 器、一娛樂單元、一導航器件、一通信器件、—個人數 位助理（PDA)、一固定位置資料單元及一電腦，該至少 一半導體晶粒整合至該器件中。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/465,744 US8455267B2 (en) | 2009-05-14 | 2009-05-14 | Magnetic tunnel junction device and fabrication |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201108482A true TW201108482A (en) | 2011-03-01 |
Family
ID=42562591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099115591A TW201108482A (en) | 2009-05-14 | 2010-05-14 | Magnetic tunnel junction device and fabrication |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8455267B2 (zh) |
| EP (1) | EP2430661B1 (zh) |
| JP (2) | JP5781065B2 (zh) |
| KR (1) | KR101308577B1 (zh) |
| CN (1) | CN102422421B (zh) |
| TW (1) | TW201108482A (zh) |
| WO (1) | WO2010132773A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI420127B (zh) * | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
| TWI568041B (zh) * | 2011-12-20 | 2017-01-21 | 英特爾公司 | 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 |
| TWI576992B (zh) * | 2015-04-16 | 2017-04-01 | 台灣積體電路製造股份有限公司 | 磁阻式隨機存取記憶體裝置及其形成方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7884433B2 (en) * | 2008-10-31 | 2011-02-08 | Magic Technologies, Inc. | High density spin-transfer torque MRAM process |
| US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| EP2496061A4 (en) | 2009-10-30 | 2014-01-08 | Panasonic Corp | PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD |
| US9332642B2 (en) | 2009-10-30 | 2016-05-03 | Panasonic Corporation | Circuit board |
| US8681536B2 (en) * | 2010-01-15 | 2014-03-25 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) on planarized electrode |
| KR101779566B1 (ko) * | 2010-11-29 | 2017-09-19 | 삼성전자주식회사 | 반도체 소자의 제조 방법 및 그 제조 장치 |
| US8557610B2 (en) | 2011-02-14 | 2013-10-15 | Qualcomm Incorporated | Methods of integrated shielding into MTJ device for MRAM |
| US8753899B2 (en) * | 2011-08-23 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory (MRAM) device and fabrication methods thereof |
| US20140061827A1 (en) * | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
| US20140203381A1 (en) * | 2013-01-24 | 2014-07-24 | Qualcomm Incorporated | Process and apparatus for transforming nitridation/oxidation at edges, and protecting edges of magnetoresistive tunnel junction (mtj) layers |
| US8952504B2 (en) * | 2013-02-08 | 2015-02-10 | Qualcomm Incorporated | Small form factor magnetic shield for magnetorestrictive random access memory (MRAM) |
| KR101713871B1 (ko) | 2013-03-14 | 2017-03-09 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| WO2014142978A1 (en) * | 2013-03-15 | 2014-09-18 | Intel Corporation | Logic chip including embedded magnetic tunnel junctions |
| JP6177986B2 (ja) * | 2013-03-15 | 2017-08-09 | インテル・コーポレーション | 埋め込まれた磁気トンネル接合を含む論理チップ |
| WO2015038118A1 (en) * | 2013-09-11 | 2015-03-19 | Intel Corporation | Clocked all-spin logic circuit |
| EP3053197B1 (en) * | 2013-09-30 | 2019-05-29 | Intel Corporation | Spintronic logic element |
| CN104716257A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9406875B2 (en) | 2013-12-17 | 2016-08-02 | Qualcomm Incorporated | MRAM integration techniques for technology scaling |
| US9318696B2 (en) * | 2014-03-03 | 2016-04-19 | Qualcomm Incorporated | Self-aligned top contact for MRAM fabrication |
| KR102244115B1 (ko) * | 2014-03-28 | 2021-04-26 | 인텔 코포레이션 | 주입을 통한 자기 특성들의 조절 및 연관 구조체들 |
| US9269893B2 (en) * | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
| US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
| US9461094B2 (en) * | 2014-07-17 | 2016-10-04 | Qualcomm Incorporated | Switching film structure for magnetic random access memory (MRAM) cell |
| KR102266709B1 (ko) | 2014-09-22 | 2021-06-22 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US9548333B2 (en) * | 2014-09-25 | 2017-01-17 | Qualcomm Incorporated | MRAM integration with low-K inter-metal dielectric for reduced parasitic capacitance |
| US10062833B2 (en) * | 2014-10-03 | 2018-08-28 | Crocus Technology Sa | Electrical interconnecting device for MRAM-based magnetic devices |
| CN105489753B (zh) * | 2014-10-11 | 2019-02-22 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存储器及其制作方法 |
| KR102376480B1 (ko) * | 2014-12-17 | 2022-03-21 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
| US9865798B2 (en) * | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
| US9614143B2 (en) | 2015-06-09 | 2017-04-04 | Qualcomm Incorporated | De-integrated trench formation for advanced MRAM integration |
| US10109674B2 (en) * | 2015-08-10 | 2018-10-23 | Qualcomm Incorporated | Semiconductor metallization structure |
| US20170084819A1 (en) * | 2015-09-19 | 2017-03-23 | Qualcomm Incorporated | Magnetresistive random-access memory and fabrication method thereof |
| US9929338B2 (en) * | 2015-10-09 | 2018-03-27 | The Regents Of The University Of California | Spin current devices and methods of fabrication thereof |
| KR102514501B1 (ko) * | 2015-10-15 | 2023-03-29 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US10269401B2 (en) | 2015-10-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
| US9905751B2 (en) | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
| US9780301B1 (en) * | 2016-04-15 | 2017-10-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing mixed-dimension and void-free MRAM structure |
| US10032828B2 (en) * | 2016-07-01 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor memory device and method for fabricating the same |
| US10164169B2 (en) * | 2016-09-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device having a single bottom electrode layer |
| US10586914B2 (en) * | 2016-10-14 | 2020-03-10 | Applied Materials, Inc. | Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions |
| CN108232008B (zh) * | 2016-12-21 | 2021-06-29 | 上海磁宇信息科技有限公司 | 一种磁性随机存储器底电极接触及其制备方法 |
| KR102621752B1 (ko) * | 2017-01-13 | 2024-01-05 | 삼성전자주식회사 | Mram을 포함한 씨모스 이미지 센서 |
| KR102449605B1 (ko) | 2017-06-05 | 2022-10-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10573687B2 (en) * | 2017-10-31 | 2020-02-25 | International Business Machines Corporation | Magnetic random access memory with permanent photo-patternable low-K dielectric |
| US10644231B2 (en) * | 2017-11-30 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and fabrication method thereof |
| US10374005B2 (en) * | 2017-12-29 | 2019-08-06 | Globalfoundries Singapore Pte. Ltd. | Density-controllable dummy fill strategy for near-MRAM periphery and far-outside-MRAM logic regions for embedded MRAM technology and method for producing the same |
| US10833010B2 (en) * | 2018-10-31 | 2020-11-10 | International Business Machines Corporation | Integration of artificial intelligence devices |
| US11476415B2 (en) * | 2018-11-30 | 2022-10-18 | International Business Machines Corporation | Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features |
| US11744083B2 (en) * | 2019-04-12 | 2023-08-29 | International Business Machines Corporation | Fabrication of embedded memory devices utilizing a self assembled monolayer |
| KR20210117395A (ko) | 2020-03-18 | 2021-09-29 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
| US20220044717A1 (en) * | 2020-08-10 | 2022-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for MRAM Devices with a Slot Via |
| CN114284311A (zh) | 2020-09-28 | 2022-04-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4693292B2 (ja) | 2000-09-11 | 2011-06-01 | 株式会社東芝 | 強磁性トンネル接合素子およびその製造方法 |
| AU2002225761A1 (en) * | 2000-11-30 | 2002-06-11 | Asm America, Inc. | Thin films for magnetic devices |
| US6756237B2 (en) * | 2002-03-25 | 2004-06-29 | Brown University Research Foundation | Reduction of noise, and optimization of magnetic field sensitivity and electrical properties in magnetic tunnel junction devices |
| JP2004228187A (ja) * | 2003-01-21 | 2004-08-12 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
| JP2004296859A (ja) | 2003-03-27 | 2004-10-21 | Renesas Technology Corp | 磁気記録素子及び磁気記録素子の製造方法 |
| CN100541819C (zh) * | 2003-06-24 | 2009-09-16 | 国际商业机器公司 | 用于磁性随机存取存储装置的自对准导电线及其形成方法 |
| US20050014295A1 (en) * | 2003-07-16 | 2005-01-20 | Manish Sharma | Method of manufacture of a magneto-resistive device |
| JP4483231B2 (ja) * | 2003-08-27 | 2010-06-16 | ソニー株式会社 | 磁気メモリ装置の製造方法 |
| US6794697B1 (en) * | 2003-10-01 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Asymmetric patterned magnetic memory |
| US7009877B1 (en) * | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
| JP2005303231A (ja) * | 2004-04-16 | 2005-10-27 | Sony Corp | 磁気メモリ装置 |
| US7088609B2 (en) * | 2004-05-11 | 2006-08-08 | Grandis, Inc. | Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same |
| US7246343B2 (en) * | 2004-09-01 | 2007-07-17 | Invarium, Inc. | Method for correcting position-dependent distortions in patterning of integrated circuits |
| US7300711B2 (en) * | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials |
| JP2006261592A (ja) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 磁気抵抗効果素子及びその製造方法 |
| JP2007103471A (ja) * | 2005-09-30 | 2007-04-19 | Sony Corp | 記憶素子及びメモリ |
| US7304493B2 (en) * | 2005-09-30 | 2007-12-04 | International Business Machines Corporation | FPGA powerup to known functional state |
| JP5072012B2 (ja) * | 2005-11-14 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007165505A (ja) | 2005-12-13 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7430135B2 (en) * | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
| JP4991155B2 (ja) * | 2006-01-19 | 2012-08-01 | 株式会社東芝 | 半導体記憶装置 |
| JP4997789B2 (ja) * | 2006-02-23 | 2012-08-08 | Ｔｄｋ株式会社 | 磁気メモリ |
| US8058696B2 (en) * | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
| US8145341B2 (en) * | 2006-02-27 | 2012-03-27 | Jaroszewski Brian B | Product based configuration and control of manufacturing equipment |
| US7479671B2 (en) * | 2006-08-29 | 2009-01-20 | International Business Machines Corporation | Thin film phase change memory cell formed on silicon-on-insulator substrate |
| JP4384183B2 (ja) | 2007-01-26 | 2009-12-16 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| US7598579B2 (en) * | 2007-01-30 | 2009-10-06 | Magic Technologies, Inc. | Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current |
| JP2008218736A (ja) | 2007-03-05 | 2008-09-18 | Renesas Technology Corp | 磁気記憶装置 |
| JP2008252289A (ja) * | 2007-03-29 | 2008-10-16 | Brother Ind Ltd | 画像形成システム、データ処理装置、プログラム、及び画像形成装置 |
| JP2008310573A (ja) * | 2007-06-14 | 2008-12-25 | Denso Wave Inc | Ｃａｄ図面の表示方法 |
| JP5243746B2 (ja) * | 2007-08-07 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置の製造方法および磁気記憶装置 |
| US9929211B2 (en) | 2008-09-24 | 2018-03-27 | Qualcomm Incorporated | Reducing spin pumping induced damping of a free layer of a memory device |
| US8455267B2 (en) | 2009-05-14 | 2013-06-04 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
-
2009
- 2009-05-14 US US12/465,744 patent/US8455267B2/en not_active Expired - Fee Related
-
2010
- 2010-05-14 KR KR1020117029996A patent/KR101308577B1/ko active IP Right Grant
- 2010-05-14 JP JP2012511043A patent/JP5781065B2/ja not_active Expired - Fee Related
- 2010-05-14 TW TW099115591A patent/TW201108482A/zh unknown
- 2010-05-14 EP EP10720328.3A patent/EP2430661B1/en not_active Not-in-force
- 2010-05-14 WO PCT/US2010/034901 patent/WO2010132773A1/en active Application Filing
- 2010-05-14 CN CN201080020987.3A patent/CN102422421B/zh not_active Expired - Fee Related
-
2013
- 2013-04-29 US US13/872,338 patent/US9203013B2/en active Active
-
2014
- 2014-04-17 JP JP2014085712A patent/JP5969533B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI420127B (zh) * | 2011-07-05 | 2013-12-21 | Voltafield Technology Corp | 穿隧式磁阻感測器 |
| US8629519B2 (en) | 2011-07-05 | 2014-01-14 | Voltafield Technology Corporation | Tunneling magnetoresistance sensor |
| US9224939B2 (en) | 2011-07-05 | 2015-12-29 | Voltafield Technology Corporation | Tunneling magnetoresistance sensor |
| TWI568041B (zh) * | 2011-12-20 | 2017-01-21 | 英特爾公司 | 用於縮減磁性記憶體元件接頭之尺寸並對其作中央定位的方法 |
| US9793467B2 (en) | 2011-12-20 | 2017-10-17 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
| TWI576992B (zh) * | 2015-04-16 | 2017-04-01 | 台灣積體電路製造股份有限公司 | 磁阻式隨機存取記憶體裝置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102422421A (zh) | 2012-04-18 |
| JP2014135518A (ja) | 2014-07-24 |
| US9203013B2 (en) | 2015-12-01 |
| KR20120025523A (ko) | 2012-03-15 |
| EP2430661A1 (en) | 2012-03-21 |
| JP5969533B2 (ja) | 2016-08-17 |
| CN102422421B (zh) | 2016-03-16 |
| JP5781065B2 (ja) | 2015-09-16 |
| US8455267B2 (en) | 2013-06-04 |
| KR101308577B1 (ko) | 2013-09-13 |
| EP2430661B1 (en) | 2013-12-18 |
| US20100289098A1 (en) | 2010-11-18 |
| JP2012527129A (ja) | 2012-11-01 |
| WO2010132773A1 (en) | 2010-11-18 |
| US20130235656A1 (en) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201108482A (en) | Magnetic tunnel junction device and fabrication | |
| KR101755567B1 (ko) | 수평 및 수직 부분들을 포함하는 다마신-타입 자기 터널 접합 구조 및 그 구조를 형성하는 방법 | |
| KR101525551B1 (ko) | 단일 마스크를 사용하여 자기 터널 접합을 형성하는 방법 | |
| CN102007614B (zh) | 使用两个掩模的磁性隧道结元件的制造方法 | |
| US8866242B2 (en) | MTJ structure and integration scheme | |
| US8912012B2 (en) | Magnetic tunnel junction device and fabrication | |
| TWI635610B (zh) | 使用空穴來分佈導電圖案化殘留物以製造半導體元件的方法以及使用該方法製造的元件 | |
| US8492858B2 (en) | Magnetic tunnel junction device and fabrication | |
| US20110049656A1 (en) | Magnetic Tunnel Junction Device and Fabrication | |
| TW201731088A (zh) | 用於磁致伸縮式隨機存取記憶體（mram）的小形狀因數磁遮罩 | |
| JP2013517629A (ja) | 平坦化された電極上の磁気トンネル接合（ｍｔｊ） | |
| TW201131846A (en) | Magnetic tunnel junction device and fabrication |