JP3531628B2 - 磁気記憶装置の製造方法 - Google Patents
磁気記憶装置の製造方法Info
- Publication number
- JP3531628B2 JP3531628B2 JP2001213438A JP2001213438A JP3531628B2 JP 3531628 B2 JP3531628 B2 JP 3531628B2 JP 2001213438 A JP2001213438 A JP 2001213438A JP 2001213438 A JP2001213438 A JP 2001213438A JP 3531628 B2 JP3531628 B2 JP 3531628B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- film
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Description
【０００１】
【発明の属する技術分野】本発明は、磁気記憶装置の製
造方法に関し、詳しくはＴＭＲ（Tunnel Magnetic Resi
stance）膜を用いた磁気記憶装置の製造方法に関する。
造方法に関し、詳しくはＴＭＲ（Tunnel Magnetic Resi
stance）膜を用いた磁気記憶装置の製造方法に関する。
【０００２】
【従来の技術】情報通信機器、特に携帯端末などの個人
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子には、高集積化、高速化、低
消費電力化等、一層の高性能化が要請されている。特に
不揮発性メモリの高密度・大容量化は、可動部分の存在
により本質的に小型化が不可能なハードディスクや光デ
ィスクを置き換える技術として、ますます重要になって
きている。
用小型機器の飛躍的な普及にともない、これを構成する
メモリ素子やロジック素子には、高集積化、高速化、低
消費電力化等、一層の高性能化が要請されている。特に
不揮発性メモリの高密度・大容量化は、可動部分の存在
により本質的に小型化が不可能なハードディスクや光デ
ィスクを置き換える技術として、ますます重要になって
きている。
【０００３】不揮発性メモリとしては、半導体を用いた
フラッシュメモリや強誘電体を用いたＦＲＡＭ（Ferro
electric Random Access Memory）等があげられる。し
かしながら、フラッシュメモリは書き込み速度がμｓの
オーダーと遅いという課題がある。一方、ＦＲＡＭは、
書き換え可能回数が少ないという課題を有している。
フラッシュメモリや強誘電体を用いたＦＲＡＭ（Ferro
electric Random Access Memory）等があげられる。し
かしながら、フラッシュメモリは書き込み速度がμｓの
オーダーと遅いという課題がある。一方、ＦＲＡＭは、
書き換え可能回数が少ないという課題を有している。
【０００４】上記課題を有さない不揮発性メモリとして
注目されているのが、例えば「Wang et al.,IEEE Tran
s. Magn.33 (1997),4498」に記載されているような、Ｍ
ＲＡＭ（Magnetic Random Access Memory）と呼ばれる
磁気メモリであり、近年のＴＭＲ（Tunnel Magneto Res
istance）材料の特性向上により、注目を集めるように
なってきている。
注目されているのが、例えば「Wang et al.,IEEE Tran
s. Magn.33 (1997),4498」に記載されているような、Ｍ
ＲＡＭ（Magnetic Random Access Memory）と呼ばれる
磁気メモリであり、近年のＴＭＲ（Tunnel Magneto Res
istance）材料の特性向上により、注目を集めるように
なってきている。
【０００５】ＭＲＡＭは、構造が単純であるため高集積
化が容易であり、また磁気モーメントの回転により記録
を行うために、十分な書き換え可能回数が得られる。ま
たアクセス時間についても非常に高速であることが予想
され、すでにナノ秒台で動作することが確認されてい
る。
化が容易であり、また磁気モーメントの回転により記録
を行うために、十分な書き換え可能回数が得られる。ま
たアクセス時間についても非常に高速であることが予想
され、すでにナノ秒台で動作することが確認されてい
る。
【０００６】上述した通り、高集積化が容易という長所
を有するＭＲＡＭは、その実現に際して、ＴＭＲ素子の
微細形成技術が非常に重要となる。まず、抵抗変化は強
磁性体に挟まれた酸化アルミニウムを代表する極薄絶縁
膜でのトンネル現象に起因しており、その一般的な膜厚
は１ｎｍ以下である。かかる絶縁膜側面に金属膜が付着
した場合には、リーク経路が形成されることになり、抵
抗変化率が大きく低下することになる。そのため、絶縁
膜側面への再付着を防止し得る加工技術が必須である。
またＴＭＲ素子と信号配線（ビット線）との接続に関し
ては、配線ルールを縮小する上で、自己整合的な接続孔
の形成技術が好ましい。かかるＴＭＲ素子の一般的な形
成方法としては以下のような製造方法がある。
を有するＭＲＡＭは、その実現に際して、ＴＭＲ素子の
微細形成技術が非常に重要となる。まず、抵抗変化は強
磁性体に挟まれた酸化アルミニウムを代表する極薄絶縁
膜でのトンネル現象に起因しており、その一般的な膜厚
は１ｎｍ以下である。かかる絶縁膜側面に金属膜が付着
した場合には、リーク経路が形成されることになり、抵
抗変化率が大きく低下することになる。そのため、絶縁
膜側面への再付着を防止し得る加工技術が必須である。
またＴＭＲ素子と信号配線（ビット線）との接続に関し
ては、配線ルールを縮小する上で、自己整合的な接続孔
の形成技術が好ましい。かかるＴＭＲ素子の一般的な形
成方法としては以下のような製造方法がある。
【０００７】第１の製造方法は、リフトオフ法を用いる
製造方法である。これは、ハードディスクドライブ用薄
膜磁気ヘッドのアボット接合の形成に広く採用されてい
る技術で、素子形成用のマスク材としてフォトレジスト
を用い、加工（エッチング）と成膜を連続的に行い、そ
の後にレジストとともにレジスト上の成膜物質を除去す
る製造方法である。この製造方法は自己整合的に接続孔
が形成できる長所を有している。
製造方法である。これは、ハードディスクドライブ用薄
膜磁気ヘッドのアボット接合の形成に広く採用されてい
る技術で、素子形成用のマスク材としてフォトレジスト
を用い、加工（エッチング）と成膜を連続的に行い、そ
の後にレジストとともにレジスト上の成膜物質を除去す
る製造方法である。この製造方法は自己整合的に接続孔
が形成できる長所を有している。
【０００８】第２の製造方法は、ＴＭＲ素子を加工した
後、ウエハ全域にわたり、絶縁材料を成膜して、その
後、レジストをマスクにして反応性イオンエッチング
（ＲＩＥ：Reactive Ion Etching）等で接続孔を形成す
る一般的な製造方法である。
後、ウエハ全域にわたり、絶縁材料を成膜して、その
後、レジストをマスクにして反応性イオンエッチング
（ＲＩＥ：Reactive Ion Etching）等で接続孔を形成す
る一般的な製造方法である。
【０００９】第３の製造方法は、ＴＭＲ膜上にプラグと
なる金属膜をスパッタリングで成膜した後、リソグラフ
ィー技術、加工、絶縁材の成膜、化学的機械研磨による
平坦化を行う製造方法である。この製造方法によると、
自己整合的な接続孔形成が可能となる。
なる金属膜をスパッタリングで成膜した後、リソグラフ
ィー技術、加工、絶縁材の成膜、化学的機械研磨による
平坦化を行う製造方法である。この製造方法によると、
自己整合的な接続孔形成が可能となる。
【００１０】以上のように、加工精度と自己整合的な接
続孔形成とを両立させることは困難となっており、それ
を解決することが求められている。
続孔形成とを両立させることは困難となっており、それ
を解決することが求められている。
【００１１】
【発明が解決しようとする課題】しかしながら、第１の
製造方法のリフトオフ法における選択的な成膜を実現す
るには、図７に示すように、レジストパターン７１１端
部で、成膜された膜７２１を分離する必要があり、その
ためにレジストパターン７１１の底部側に切り込み７１
３を形成する特殊なパターン形成技術が必須である。こ
のことは、微細化にともない、レジストと基板との接触
面積がデザインルール以上に小さくなることを意味し、
形状の維持が非常に困難になると予想される。
製造方法のリフトオフ法における選択的な成膜を実現す
るには、図７に示すように、レジストパターン７１１端
部で、成膜された膜７２１を分離する必要があり、その
ためにレジストパターン７１１の底部側に切り込み７１
３を形成する特殊なパターン形成技術が必須である。こ
のことは、微細化にともない、レジストと基板との接触
面積がデザインルール以上に小さくなることを意味し、
形状の維持が非常に困難になると予想される。
【００１２】また第２の製造方法では、上述した通り、
素子と接続孔とのアライメント、寸法変動を考慮したマ
ージン設定が必要となり、デザインルールの縮小を阻害
する。
素子と接続孔とのアライメント、寸法変動を考慮したマ
ージン設定が必要となり、デザインルールの縮小を阻害
する。
【００１３】さらに第３の製造方法は、プラグの加工が
必須になるため、ＴＭＲ素子の加工精度、すなわち加工
形状と加工深さの精度を著しく低下させる。
必須になるため、ＴＭＲ素子の加工精度、すなわち加工
形状と加工深さの精度を著しく低下させる。
【００１４】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた磁気記憶装置の製造方法である。
決するためになされた磁気記憶装置の製造方法である。
【００１５】本発明の磁気記憶装置の製造方法は、所定
の素子形状に形成されたマスク層を用いて、磁化固定層
と記憶層との間にトンネルバリア層を挟んでなる磁気抵
抗効果膜を所定の素子形状に加工する工程を備えた磁気
記憶装置の製造方法において、前記マスク層は電気的な
接続部を形成するもので金属からなる導電体とし、前記
導電体をめっき法により形成するに際し、前記磁気抵抗
効果膜上にトップコート層を介して形成しためっき下地
層上に開口部を有するレジスト膜を形成し、前記開口部
のみに前記導電体を選択的にめっき成長させることを特
徴とする。すなわち、基板上に下地層、磁気抵抗効果
（ＴＭＲ）膜、トップコート層、めっき下地層を順に形
成した後、めっき下地層上に所定の素子形状と同形状の
開口部を形成したレジスト膜を形成し、めっき法によ
り、開口部内のめっき下地層上に金属からなる導電体を
選択的に成長させてめっき層を形成する．その後、レジ
スト膜を除去した後、めっき層をマスク層に用いてめっ
き下地層から磁気抵抗効果膜の記憶層までを加工し、磁
気抵抗効果（ＴＭＲ）素子を形成する。
の素子形状に形成されたマスク層を用いて、磁化固定層
と記憶層との間にトンネルバリア層を挟んでなる磁気抵
抗効果膜を所定の素子形状に加工する工程を備えた磁気
記憶装置の製造方法において、前記マスク層は電気的な
接続部を形成するもので金属からなる導電体とし、前記
導電体をめっき法により形成するに際し、前記磁気抵抗
効果膜上にトップコート層を介して形成しためっき下地
層上に開口部を有するレジスト膜を形成し、前記開口部
のみに前記導電体を選択的にめっき成長させることを特
徴とする。すなわち、基板上に下地層、磁気抵抗効果
（ＴＭＲ）膜、トップコート層、めっき下地層を順に形
成した後、めっき下地層上に所定の素子形状と同形状の
開口部を形成したレジスト膜を形成し、めっき法によ
り、開口部内のめっき下地層上に金属からなる導電体を
選択的に成長させてめっき層を形成する．その後、レジ
スト膜を除去した後、めっき層をマスク層に用いてめっ
き下地層から磁気抵抗効果膜の記憶層までを加工し、磁
気抵抗効果（ＴＭＲ）素子を形成する。
【００１６】上記磁気記憶装置の製造方法では、めっき
法によって、レジスト膜に形成した開口部内に選択的に
成長させてめっき層を形成し、そのめっき層をマスク層
にしてＴＭＲ素子を形成することから、上記めっき層に
ワード書き込み線を接続することにより、ＴＭＲ素子と
ワード書き込み線との接続をめっき層により行えるの
で、自己整合的なコンタクト形成が可能になる。
法によって、レジスト膜に形成した開口部内に選択的に
成長させてめっき層を形成し、そのめっき層をマスク層
にしてＴＭＲ素子を形成することから、上記めっき層に
ワード書き込み線を接続することにより、ＴＭＲ素子と
ワード書き込み線との接続をめっき層により行えるの
で、自己整合的なコンタクト形成が可能になる。
【００１７】また、本発明の製造方法では、リフトオフ
用の特殊なレジスト形状を必要としないため、より微細
なＴＭＲ素子の形成が可能になる。またレジストに開口
部を形成し、その開口部を利用してめっき法により接続
部となるめっき層を形成することから、ホール縮小技術
の適用が可能となり、露光装置の解像限界以下の開口部
の形成が可能となり、それによって、解像限界以下のＴ
ＭＲ素子形成が可能となる。
用の特殊なレジスト形状を必要としないため、より微細
なＴＭＲ素子の形成が可能になる。またレジストに開口
部を形成し、その開口部を利用してめっき法により接続
部となるめっき層を形成することから、ホール縮小技術
の適用が可能となり、露光装置の解像限界以下の開口部
の形成が可能となり、それによって、解像限界以下のＴ
ＭＲ素子形成が可能となる。
【００１８】マスク層を選択めっきにより導電体（例え
ば金属）で形成することにより、エッチング耐性の高い
マスク層が形成されることになるので、形状およびエッ
チング深さの制御性が向上する。
ば金属）で形成することにより、エッチング耐性の高い
マスク層が形成されることになるので、形状およびエッ
チング深さの制御性が向上する。
【００１９】
【００２０】まず、一般的なＭＲＡＭの構成の一部を、
図２の簡略化した概略構成斜視図により説明する。この
図２では、読み出し回路部分は省略してある。
図２の簡略化した概略構成斜視図により説明する。この
図２では、読み出し回路部分は省略してある。
【００２１】図２に示すように、９個のメモリセルを含
み、相互に交差するビット書き込み線１０１、１０２、
１０３およびワード書き込み線１０４、１０５、１０６
を有する。それらの書き込み線の交点には、磁気抵抗効
果（ＴＭＲ）素子１１１〜１１９が配置されている。Ｔ
ＭＲ素子は、ニッケル、鉄もしくはコバルト、またはそ
れらのうちの少なくとも２種以上の合金からなる磁性体
を有する情報記憶層を含み、記録線に流す書き込み電流
により発生する磁界によって、情報記憶層の磁化方向を
変化させることにより、情報の書き込みを行う。各書き
込み線は、一般にアルミニウム（Ａｌ）もしくは銅もし
くはこれらの合金のような導電性物質（金属）で形成さ
れている。各書き込み線は、化学的もしくは物理的に堆
積された導電性物質（金属）を選択的にエッチングする
ことで形成される。
み、相互に交差するビット書き込み線１０１、１０２、
１０３およびワード書き込み線１０４、１０５、１０６
を有する。それらの書き込み線の交点には、磁気抵抗効
果（ＴＭＲ）素子１１１〜１１９が配置されている。Ｔ
ＭＲ素子は、ニッケル、鉄もしくはコバルト、またはそ
れらのうちの少なくとも２種以上の合金からなる磁性体
を有する情報記憶層を含み、記録線に流す書き込み電流
により発生する磁界によって、情報記憶層の磁化方向を
変化させることにより、情報の書き込みを行う。各書き
込み線は、一般にアルミニウム（Ａｌ）もしくは銅もし
くはこれらの合金のような導電性物質（金属）で形成さ
れている。各書き込み線は、化学的もしくは物理的に堆
積された導電性物質（金属）を選択的にエッチングする
ことで形成される。
【００２２】上記図２によって説明したＭＲＡＭの原理
回路を図３の回路図によって説明する。
回路を図３の回路図によって説明する。
【００２３】図３に示すように、このＭＲＡＭの回路で
は、６個のメモリセルを含み、図１に対応する相互に交
差するワード書き込み線１０４、１０５、１０６、およ
びビット書き込み線１０１、１０２を有する。これらの
書き込み線の交点には、記憶素子となるＴＭＲ素子１１
１、１１２、１１４、１１５、１１７、１１８が配置さ
れ、さらに読み出しの際に素子選択を行うもので各記憶
素子に対応して電界効果トランジスタ１２１、１２２、
１２４、１２５、１２７、１２８が接続されている。さ
らに電界効果トランジスタ１２１、１２４、１２７には
センス線１３１が接続され、電界効果トランジスタ１２
２、１２５、１２８にはセンス線１３２が接続されてい
る。
は、６個のメモリセルを含み、図１に対応する相互に交
差するワード書き込み線１０４、１０５、１０６、およ
びビット書き込み線１０１、１０２を有する。これらの
書き込み線の交点には、記憶素子となるＴＭＲ素子１１
１、１１２、１１４、１１５、１１７、１１８が配置さ
れ、さらに読み出しの際に素子選択を行うもので各記憶
素子に対応して電界効果トランジスタ１２１、１２２、
１２４、１２５、１２７、１２８が接続されている。さ
らに電界効果トランジスタ１２１、１２４、１２７には
センス線１３１が接続され、電界効果トランジスタ１２
２、１２５、１２８にはセンス線１３２が接続されてい
る。
【００２４】上記センス線１３１はセンスアンプ１３３
に接続され、センス線１３２はセンスアンプ１３４に接
続され、それぞれ素子に記憶された情報を検出する。ま
た、ビット書き込み線１０１の両端には、書き込み線用
双方向性電流源１４１、１４２が接続、ビット書き込み
線１０２の両端には、書き込み線用双方向性電流源１４
３、１４４が接続されている。さらにワード書き込み線
１０４には、ワード書き込み線用双方向性電流源１５１
が接続され、ワード書き込み線１０５には、ワード書き
込み線用双方向性電流源１５２が接続され、ワード書き
込み線１０６には、ワード書き込み線用双方向性電流源
１５３が接続されている。
に接続され、センス線１３２はセンスアンプ１３４に接
続され、それぞれ素子に記憶された情報を検出する。ま
た、ビット書き込み線１０１の両端には、書き込み線用
双方向性電流源１４１、１４２が接続、ビット書き込み
線１０２の両端には、書き込み線用双方向性電流源１４
３、１４４が接続されている。さらにワード書き込み線
１０４には、ワード書き込み線用双方向性電流源１５１
が接続され、ワード書き込み線１０５には、ワード書き
込み線用双方向性電流源１５２が接続され、ワード書き
込み線１０６には、ワード書き込み線用双方向性電流源
１５３が接続されている。
【００２５】前記図２および図３に対応するＭＲＡＭの
単一セルの断面構成を、図４の概略構成断面図によって
説明する。
単一セルの断面構成を、図４の概略構成断面図によって
説明する。
【００２６】図４に示すように、半導体基板２１１上
に、ゲート領域２１２、ソース領域２１３、ドレイン領
域２１４よりなる電界効果型トランジスタ２１５が配置
され、その上部にワード書き込み線２２１、ＴＭＲ素子
層２３１、ビット書き込み線２４１が配置されている。
また、ドレイン領域２１４にはプラグ２１６を介してセ
ンスライン２５１が接続されている。
に、ゲート領域２１２、ソース領域２１３、ドレイン領
域２１４よりなる電界効果型トランジスタ２１５が配置
され、その上部にワード書き込み線２２１、ＴＭＲ素子
層２３１、ビット書き込み線２４１が配置されている。
また、ドレイン領域２１４にはプラグ２１６を介してセ
ンスライン２５１が接続されている。
【００２７】次に、メモリセルに使用するＴＭＲ膜の構
成を図５の概略構成斜視図によって説明する。
成を図５の概略構成斜視図によって説明する。
【００２８】図５に示すように、ＴＭＲ膜３１０は、磁
化が比較的容易に回転する記憶層３１１と磁化固定層と
を含む。磁化固定層は、第１の磁化固定層３１３と第２
の磁化固定層３１５との二つの磁化固定層を有し、その
間には、これらの磁性層が反強磁性的に結合するような
導体層３１４が配置されている。この導体層３１４の材
料としては、ルテニウム（Ｒｕ）、銅（Ｃｕ）、クロム
（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）等が使用できる。
化が比較的容易に回転する記憶層３１１と磁化固定層と
を含む。磁化固定層は、第１の磁化固定層３１３と第２
の磁化固定層３１５との二つの磁化固定層を有し、その
間には、これらの磁性層が反強磁性的に結合するような
導体層３１４が配置されている。この導体層３１４の材
料としては、ルテニウム（Ｒｕ）、銅（Ｃｕ）、クロム
（Ｃｒ）、金（Ａｕ）、銀（Ａｇ）等が使用できる。
【００２９】第２の磁化固定層３１５は反強磁性層３１
６と接して形成されていて、第２の磁化固定層３１５と
反強磁性層３１６との層間に働く交換相互作用によっ
て、第２の磁化固定層３１５は強い一方向の磁気異方性
を持つことになる。反強磁性層３１６の材料としては、
鉄（Ｆｅ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、イリジ
ウム（Ｉｒ）、ロジウム（Ｒｈ）などのマンガン合金、
コバルトやニッケル等の酸化物などが使用できる。
６と接して形成されていて、第２の磁化固定層３１５と
反強磁性層３１６との層間に働く交換相互作用によっ
て、第２の磁化固定層３１５は強い一方向の磁気異方性
を持つことになる。反強磁性層３１６の材料としては、
鉄（Ｆｅ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、イリジ
ウム（Ｉｒ）、ロジウム（Ｒｈ）などのマンガン合金、
コバルトやニッケル等の酸化物などが使用できる。
【００３０】また、記憶層３１１と第１の磁化固定層３
１３との間にはアルミニウム、マグネシウム、シリコン
等の酸化層、もしくは窒化物からなる絶縁体によるトン
ネルバリア層３１２が配置されており、記憶層３１１と
主に第１の磁化固定層３１３との磁気的結合を切るとと
もに、トンネル電流を流すための役割を担う。上記トン
ネルバリア層３１２以外の上記各膜は主にスパッタリン
グ法により形成され、トンネルバリア層３１２はスパッ
タリングで形成された金属膜を酸化もしくは窒化させる
ことにより得ることができる。
１３との間にはアルミニウム、マグネシウム、シリコン
等の酸化層、もしくは窒化物からなる絶縁体によるトン
ネルバリア層３１２が配置されており、記憶層３１１と
主に第１の磁化固定層３１３との磁気的結合を切るとと
もに、トンネル電流を流すための役割を担う。上記トン
ネルバリア層３１２以外の上記各膜は主にスパッタリン
グ法により形成され、トンネルバリア層３１２はスパッ
タリングで形成された金属膜を酸化もしくは窒化させる
ことにより得ることができる。
【００３１】上記構成のメモリセルでは、磁気抵抗効果
によるトンネル電流の変化を検出して情報を読み出す
が、その効果は記憶層と磁化固定層との相対磁化方向に
依存する。
によるトンネル電流の変化を検出して情報を読み出す
が、その効果は記憶層と磁化固定層との相対磁化方向に
依存する。
【００３２】以上のように、ＭＲＡＭのアレイでは、ビ
ット書き込み線およびワード書き込み線からなる格子の
交点にメモリセルが配置されている。ＭＲＡＭの場合、
ワード書き込み線とビット書き込み線とを使用すること
で、アステロイド磁化反転特性を利用し、選択的に個々
のメモリセルに書き込むことが一般的である。
ット書き込み線およびワード書き込み線からなる格子の
交点にメモリセルが配置されている。ＭＲＡＭの場合、
ワード書き込み線とビット書き込み線とを使用すること
で、アステロイド磁化反転特性を利用し、選択的に個々
のメモリセルに書き込むことが一般的である。
【００３３】単一の記憶領域における合成磁化は、それ
に印加された容易軸方向磁界ＨEAと困難軸方向磁界Ｈ
HA とのベクトル合成によって決まる。ビット書き込み
線を流れる電流はセルに容易軸方向の磁界（ＨEA ）を
印加し、ワード書き込み線を流れる電流はセルに困難軸
方向の磁界（ＨHA ）を印加する。
に印加された容易軸方向磁界ＨEAと困難軸方向磁界Ｈ
HA とのベクトル合成によって決まる。ビット書き込み
線を流れる電流はセルに容易軸方向の磁界（ＨEA ）を
印加し、ワード書き込み線を流れる電流はセルに困難軸
方向の磁界（ＨHA ）を印加する。
【００３４】図６に示すアステロイド曲線は、印加され
た容易軸方向磁界ＨEA および困難軸方向磁界ＨHA によ
る記憶層磁化方向の反転しきい値を示している。アステ
ロイド曲線外部に相当する合成磁界ベクトルが発生する
と、磁界反転が生じる。アステロイド曲線内部の合成磁
界ベクトルは、その電流双安定状態の一方からセルを反
転させることはない。また、電流を流しているワード線
およびビット線の交点以外のセルにおいても、ワード線
もしくはビット線単独で発生する磁界が印加されるた
め、それらの大きさが一方向反転磁界ＨK 以上の場合
は、交点以外のセルの磁化方向も反転するので、合成磁
界が斜線で示す部分４０１にある場合のみ、選択された
セルを選択書き込みが可能となる。
た容易軸方向磁界ＨEA および困難軸方向磁界ＨHA によ
る記憶層磁化方向の反転しきい値を示している。アステ
ロイド曲線外部に相当する合成磁界ベクトルが発生する
と、磁界反転が生じる。アステロイド曲線内部の合成磁
界ベクトルは、その電流双安定状態の一方からセルを反
転させることはない。また、電流を流しているワード線
およびビット線の交点以外のセルにおいても、ワード線
もしくはビット線単独で発生する磁界が印加されるた
め、それらの大きさが一方向反転磁界ＨK 以上の場合
は、交点以外のセルの磁化方向も反転するので、合成磁
界が斜線で示す部分４０１にある場合のみ、選択された
セルを選択書き込みが可能となる。
【００３５】以上、ＭＲＡＭの一般的な構造および記録
再生の動作原理を説明したが、本発明の製造方法では、
前記図４に示す素子層の形成方法および前記図４に示す
ビット書き込み線との接続を目的とした接続孔の形成方
法に関する。その工程に限定して、図４に示すビット書
き込み線および素子層との接続用プラグの形成工程以降
の具体的な製造工程を以下によって説明する。
再生の動作原理を説明したが、本発明の製造方法では、
前記図４に示す素子層の形成方法および前記図４に示す
ビット書き込み線との接続を目的とした接続孔の形成方
法に関する。その工程に限定して、図４に示すビット書
き込み線および素子層との接続用プラグの形成工程以降
の具体的な製造工程を以下によって説明する。
【００３６】本発明の磁気記憶装置の製造方法に係る第
１の実施の形態を、図１の概略構成断面図によって説明
する。なお、一般的な膜構成については、前記図５によ
って説明した通りである。この図１では、上層より、め
っき下地層／トップコート層／記憶層／トンネルバリア
層／磁化固定層／下地層／支持基板に略して記載した。
１の実施の形態を、図１の概略構成断面図によって説明
する。なお、一般的な膜構成については、前記図５によ
って説明した通りである。この図１では、上層より、め
っき下地層／トップコート層／記憶層／トンネルバリア
層／磁化固定層／下地層／支持基板に略して記載した。
【００３７】図１の（１）に示すように、半導体素子
（図示せず）、配線１１１、プラグ１１２等が形成され
た基板１０上に、下地層１１を形成し、次いで磁化固定
層１２、トンネルバリア層１３、記憶層１４を順に成膜
して磁気抵抗効果（以下ＴＭＲという）膜１５を形成す
る。さらにトップコート層１６、めっき下地層１７を順
に形成する。上記各膜は、例えばスパッタリング法によ
って成膜するが、トンネルバリア層１３は、例えばスパ
ッタリングにより成膜した後、その成膜した膜を酸化処
理して形成する。したがって、上記ＴＭＲ膜１５は基板
１０の表面側の全面に形成される。
（図示せず）、配線１１１、プラグ１１２等が形成され
た基板１０上に、下地層１１を形成し、次いで磁化固定
層１２、トンネルバリア層１３、記憶層１４を順に成膜
して磁気抵抗効果（以下ＴＭＲという）膜１５を形成す
る。さらにトップコート層１６、めっき下地層１７を順
に形成する。上記各膜は、例えばスパッタリング法によ
って成膜するが、トンネルバリア層１３は、例えばスパ
ッタリングにより成膜した後、その成膜した膜を酸化処
理して形成する。したがって、上記ＴＭＲ膜１５は基板
１０の表面側の全面に形成される。
【００３８】次いで、図１の（２）に示すように、レジ
スト塗布技術により上記めっき下地層１７上にレジスト
膜１８を成膜した後、リソグラフィー技術により上記レ
ジスト膜１８にＴＭＲ素子形状の開口部１９を形成す
る。その後、めっき法によって導電材料を上記開口部１
９内のみに選択的に成長させ、めっき層２０を形成す
る。上記導電材料には銅（Ｃｕ）、銅合金等を用いるこ
とが可能である。この場合、めっき下地層１７には銅を
用い、またトンネルバリア層１３には窒化タンタルを用
いる。
スト塗布技術により上記めっき下地層１７上にレジスト
膜１８を成膜した後、リソグラフィー技術により上記レ
ジスト膜１８にＴＭＲ素子形状の開口部１９を形成す
る。その後、めっき法によって導電材料を上記開口部１
９内のみに選択的に成長させ、めっき層２０を形成す
る。上記導電材料には銅（Ｃｕ）、銅合金等を用いるこ
とが可能である。この場合、めっき下地層１７には銅を
用い、またトンネルバリア層１３には窒化タンタルを用
いる。
【００３９】または、上記めっき法によって埋め込む金
属に金を用いる場合には、めっき下地層１７に金を用
い、トンネルバリア層に例えばチタンタングステンを用
いる。なお、上記チタンタングステンは熱処理による拡
散を防止することが確認されている。また上記記載した
めっき層２０を形成するめっき材料（導電材料）、めっ
き下地層１７は、めっき可能な金属材料で低抵抗な材料
（例えば銅、金程度の比抵抗を有するもの）であれば、
いかなる材料であってもよい。
属に金を用いる場合には、めっき下地層１７に金を用
い、トンネルバリア層に例えばチタンタングステンを用
いる。なお、上記チタンタングステンは熱処理による拡
散を防止することが確認されている。また上記記載した
めっき層２０を形成するめっき材料（導電材料）、めっ
き下地層１７は、めっき可能な金属材料で低抵抗な材料
（例えば銅、金程度の比抵抗を有するもの）であれば、
いかなる材料であってもよい。
【００４０】上記めっき法としては、一例として電解め
っき法を用いる。例えば銅めっきの場合には、硫酸銅を
主成分とするめっき液中に基板と陽極（銅板）を浸漬
し、基板を負極に接続し、陽極に+の電位を与えること
により基板上に銅を析出させてめっきを行う。
っき法を用いる。例えば銅めっきの場合には、硫酸銅を
主成分とするめっき液中に基板と陽極（銅板）を浸漬
し、基板を負極に接続し、陽極に+の電位を与えること
により基板上に銅を析出させてめっきを行う。
【００４１】選択めっき法は、上記説明したように、レ
ジスト膜１８に形成したＴＭＲ素子形状の開口部１９の
底部に露出するめっき下地層１７上に選択的に成長す
る。その後、濡れ性を改善する表面処理（例えば酸素プ
ラズマ処理）を行う。次に、めっき下地層１７表面の酸
化膜を除去する表面処理（例えば弱酸性溶液によるライ
トエッチング）を行って、酸化膜の除去を行う。その
後、電解めっきによりめっき下地層１７上に銅膜を選択
的に成長させる。
ジスト膜１８に形成したＴＭＲ素子形状の開口部１９の
底部に露出するめっき下地層１７上に選択的に成長す
る。その後、濡れ性を改善する表面処理（例えば酸素プ
ラズマ処理）を行う。次に、めっき下地層１７表面の酸
化膜を除去する表面処理（例えば弱酸性溶液によるライ
トエッチング）を行って、酸化膜の除去を行う。その
後、電解めっきによりめっき下地層１７上に銅膜を選択
的に成長させる。
【００４２】めっきが終了した後、レジスト膜１８を剥
離する。通常はここで、めっき下地層１７をイオンエッ
チングで除去して配線が完成する。本発明の実施の形態
では、めっき下地層１７の除去工程は磁気抵抗素子の形
成工程に含まれる。
離する。通常はここで、めっき下地層１７をイオンエッ
チングで除去して配線が完成する。本発明の実施の形態
では、めっき下地層１７の除去工程は磁気抵抗素子の形
成工程に含まれる。
【００４３】次いで、図１の（３）に示すように、上記
めっき層２０をエッチングのマスク層に用いて、めっき
下地層１７、トップコート層１６、記憶層１４をエッチ
ングし、ＴＭＲ素子２１を形成する。
めっき層２０をエッチングのマスク層に用いて、めっき
下地層１７、トップコート層１６、記憶層１４をエッチ
ングし、ＴＭＲ素子２１を形成する。
【００４４】上記エッチングでは、アルゴンイオンの入
射による物理的なエッチング（例えばイオンエッチング
もしくはイオンミリング）またはフッ素系ガスもしくは
塩素系ガスを用いた反応性イオンエッチングにより行
う。ＴＭＲ構成材料のエッチングでは、従来は物理的エ
ッチングが主流であったが、近年では、薄膜の加工とい
うことで反応性イオンエッチングも採用されつつある。
射による物理的なエッチング（例えばイオンエッチング
もしくはイオンミリング）またはフッ素系ガスもしくは
塩素系ガスを用いた反応性イオンエッチングにより行
う。ＴＭＲ構成材料のエッチングでは、従来は物理的エ
ッチングが主流であったが、近年では、薄膜の加工とい
うことで反応性イオンエッチングも採用されつつある。
【００４５】また、金属からなるめっき層２０をエッチ
ングマスクに用いることは、エッチング加工速度が遅い
ことから非常に有効である。
ングマスクに用いることは、エッチング加工速度が遅い
ことから非常に有効である。
【００４６】すなわち、ボトムタイプの磁気抵抗効果膜
では、ＴＭＲのトンネルバリア層（酸化アルミニウム
膜）で加工が終了するプロセスを想定している。通常、
全面成膜と加工プロセスでは、自由層（２ｎｍ〜５ｎ
ｍ）／キャップ層（２ｎｍ〜５ｎｍ）／トンネルバリア
層（数ｎｍ）／金属マスク層（０．５μｍ〜１．０μ
ｍ）を反応性イオンエッチングで加工することになり、
概ね０．５μｍ〜１μｍの厚さの金属材料を加工して、
酸化アルミニウム膜（およそ１ｎｍ）内で加工を終了す
る必要が生じる。成膜のばらつき、エッチングばらつき
は膜厚に応じて増加するため、非常に困難であると考え
られる。
では、ＴＭＲのトンネルバリア層（酸化アルミニウム
膜）で加工が終了するプロセスを想定している。通常、
全面成膜と加工プロセスでは、自由層（２ｎｍ〜５ｎ
ｍ）／キャップ層（２ｎｍ〜５ｎｍ）／トンネルバリア
層（数ｎｍ）／金属マスク層（０．５μｍ〜１．０μ
ｍ）を反応性イオンエッチングで加工することになり、
概ね０．５μｍ〜１μｍの厚さの金属材料を加工して、
酸化アルミニウム膜（およそ１ｎｍ）内で加工を終了す
る必要が生じる。成膜のばらつき、エッチングばらつき
は膜厚に応じて増加するため、非常に困難であると考え
られる。
【００４７】一方、本発明の製造方法では、自由層（２
ｎｍ〜５ｎｍ）／キャップ層（２ｎｍ〜５ｎｍ）／トン
ネルバリア層（数ｎｍ）／下地層（２０ｎｍ〜５０ｎ
ｍ）が被加工部となるので、最大であっても１００ｎｍ
程度の金属材料を加工して、トンネルバリア層１３でエ
ッチングを停止すればよい。したがって、基板全面にお
いて、所定の位置（トンネルバリア層１３内）で加工を
終了することができる。なお、エッチング終点の発光を
モニタリングすることで検出が可能である。
ｎｍ〜５ｎｍ）／キャップ層（２ｎｍ〜５ｎｍ）／トン
ネルバリア層（数ｎｍ）／下地層（２０ｎｍ〜５０ｎ
ｍ）が被加工部となるので、最大であっても１００ｎｍ
程度の金属材料を加工して、トンネルバリア層１３でエ
ッチングを停止すればよい。したがって、基板全面にお
いて、所定の位置（トンネルバリア層１３内）で加工を
終了することができる。なお、エッチング終点の発光を
モニタリングすることで検出が可能である。
【００４８】一方、イオンミリング法の場合も、反応性
イオンエッチングの場合と同様に、加工膜が薄くなるこ
とは加工性で有利に働く。
イオンエッチングの場合と同様に、加工膜が薄くなるこ
とは加工性で有利に働く。
【００４９】このように、トンネルバリア層１３でエッ
チングを終了させることは、アルゴンイオンを直接入射
した場合に生じる再デポジションを無視することができ
るため、パターン密度を高密度化して集積度を高めた場
合にも対応することが可能である。
チングを終了させることは、アルゴンイオンを直接入射
した場合に生じる再デポジションを無視することができ
るため、パターン密度を高密度化して集積度を高めた場
合にも対応することが可能である。
【００５０】次に、リソグラフィー技術およびエッチン
グ技術を用いて、バイパス配線（図示せず）を形成す
る。その後、上記エッチングで用いたレジスト膜（図示
せず）を剥離する。
グ技術を用いて、バイパス配線（図示せず）を形成す
る。その後、上記エッチングで用いたレジスト膜（図示
せず）を剥離する。
【００５１】次いで、図１の（４）に示すように、例え
ばスパッタリング法により、基板１０上の全面に上記Ｔ
ＭＲ素子２１を覆う絶縁膜を成膜する。この絶縁膜３１
には、例えば酸化シリコン、酸化アルミニウム等の無機
絶縁材料を用いる。なお、ポリアリールエーテル系樹
脂、ポリイミド系樹脂、フッ素系樹脂等の有機絶縁材料
を用いることも可能である。
ばスパッタリング法により、基板１０上の全面に上記Ｔ
ＭＲ素子２１を覆う絶縁膜を成膜する。この絶縁膜３１
には、例えば酸化シリコン、酸化アルミニウム等の無機
絶縁材料を用いる。なお、ポリアリールエーテル系樹
脂、ポリイミド系樹脂、フッ素系樹脂等の有機絶縁材料
を用いることも可能である。
【００５２】その後、図１の（５）に示すように、上記
絶縁膜３１表面を平坦化する。この平坦化には例えば化
学的機械研磨を用いた。それによって、上記絶縁膜３１
表面に上記めっき層２０の上面を露出させる。次いで、
上記絶縁膜３１上に上記めっき層２０に接続するワード
書き込み線４１を形成する。したがって、めっき層２０
はＴＭＲ素子２１とワード書き込み線４１とを接続する
接続部（プラグ）になる。このワード書き込み線４１は
一般的な配線形成技術により形成することができる。そ
の後、図示はしないが、周辺回路との接続、パッシベー
ション膜の形成等の工程を行う。
絶縁膜３１表面を平坦化する。この平坦化には例えば化
学的機械研磨を用いた。それによって、上記絶縁膜３１
表面に上記めっき層２０の上面を露出させる。次いで、
上記絶縁膜３１上に上記めっき層２０に接続するワード
書き込み線４１を形成する。したがって、めっき層２０
はＴＭＲ素子２１とワード書き込み線４１とを接続する
接続部（プラグ）になる。このワード書き込み線４１は
一般的な配線形成技術により形成することができる。そ
の後、図示はしないが、周辺回路との接続、パッシベー
ション膜の形成等の工程を行う。
【００５３】上記製造方法では、金属からなるめっき層
２０をマスク層に用いてＴＭＲ素子２１を加工し、絶縁
膜３１を平坦化する工程で接続部となるめっき層２０の
接続面を露出させる方法である。接続面の露出させる方
法に用いる化学的機械研磨の精度に応じてマスク層とな
るめっき層２０の膜厚を設定する必要がある。一般的な
化学的機械研磨を考慮すれば、５００ｎｍ以上の厚さが
必要である。
２０をマスク層に用いてＴＭＲ素子２１を加工し、絶縁
膜３１を平坦化する工程で接続部となるめっき層２０の
接続面を露出させる方法である。接続面の露出させる方
法に用いる化学的機械研磨の精度に応じてマスク層とな
るめっき層２０の膜厚を設定する必要がある。一般的な
化学的機械研磨を考慮すれば、５００ｎｍ以上の厚さが
必要である。
【００５４】一方、ＴＭＲのトップコート膜１６から記
憶層１４までの厚さは概ね１０ｎｍ以下である。トンネ
ルバリア層１３で加工を停止する（トンネルバリア層１
３の側面でのショート防止に適した）製造方法において
は、金属からなるマスク層での加工ばらつきが支配的に
なり、非常に困難だと予想される。一方、本発明の製造
方法によれば、選択めっき法を用いることで、上記加工
の際に増加する膜厚は、めっき下地層１７のみであり、
概ね５０ｎｍ以下に設定することが可能である。そのた
め、加工精度に及ぼす影響はほぼ無視できると考えてよ
い。
憶層１４までの厚さは概ね１０ｎｍ以下である。トンネ
ルバリア層１３で加工を停止する（トンネルバリア層１
３の側面でのショート防止に適した）製造方法において
は、金属からなるマスク層での加工ばらつきが支配的に
なり、非常に困難だと予想される。一方、本発明の製造
方法によれば、選択めっき法を用いることで、上記加工
の際に増加する膜厚は、めっき下地層１７のみであり、
概ね５０ｎｍ以下に設定することが可能である。そのた
め、加工精度に及ぼす影響はほぼ無視できると考えてよ
い。
【００５５】また、上記レジスト膜１８に形成される開
口部１９を解像限界以下の大きさに縮小するプロセスの
一例を以下に説明する。
口部１９を解像限界以下の大きさに縮小するプロセスの
一例を以下に説明する。
【００５６】磁気トンネル接合部となる磁気抵抗素子を
形成するためのレジスト膜に形成される開口部がコンタ
クトホールパターンに近い形状であることから、Resolu
tionEnhancement Lithography Assisted by Chemical S
hrink（略してＲＥＬＡＣＳプロセス）なる方法の適用
が可能である。
形成するためのレジスト膜に形成される開口部がコンタ
クトホールパターンに近い形状であることから、Resolu
tionEnhancement Lithography Assisted by Chemical S
hrink（略してＲＥＬＡＣＳプロセス）なる方法の適用
が可能である。
【００５７】通常の方法によってレジストパターンを形
成した後、ＲＥＬＡＣＳプロセスを行う。すなわち、レ
ジストパターン上にＲＥＬＡＣＳ用化学材料を塗布した
後、ベーキングを行うことによって開口部内を含むレジ
ストパターン表面にクロスリンク層を形成する。その
後、余剰なＲＥＬＡＣＳ用化学材料を除去する。これに
よって、クロスリンク層が形成された分、開口部は露光
装置の解像限界以下の寸法に縮小される。以降は、上記
説明したレジストパターンを形成した後のプロセスと同
様なプロセスを行う。
成した後、ＲＥＬＡＣＳプロセスを行う。すなわち、レ
ジストパターン上にＲＥＬＡＣＳ用化学材料を塗布した
後、ベーキングを行うことによって開口部内を含むレジ
ストパターン表面にクロスリンク層を形成する。その
後、余剰なＲＥＬＡＣＳ用化学材料を除去する。これに
よって、クロスリンク層が形成された分、開口部は露光
装置の解像限界以下の寸法に縮小される。以降は、上記
説明したレジストパターンを形成した後のプロセスと同
様なプロセスを行う。
【００５８】上記磁気記憶装置の製造方法では、めっき
法によって、レジスト膜１８に形成した開口部１９内に
選択的に導電体（金属）を成長させてめっき層２０を形
成し、そのめっき層２０をマスク層にしてＴＭＲ素子２
１を形成することから、上記めっき層２０にワード書き
込み線４１を接続することにより、ＴＭＲ素子２１とワ
ード書き込み線４１との接続をめっき層２０により行え
るようになる。すなわち、自己整合的な接続部の形成と
なっている。
法によって、レジスト膜１８に形成した開口部１９内に
選択的に導電体（金属）を成長させてめっき層２０を形
成し、そのめっき層２０をマスク層にしてＴＭＲ素子２
１を形成することから、上記めっき層２０にワード書き
込み線４１を接続することにより、ＴＭＲ素子２１とワ
ード書き込み線４１との接続をめっき層２０により行え
るようになる。すなわち、自己整合的な接続部の形成と
なっている。
【００５９】また、本発明の製造方法では、リフトオフ
用の特殊なレジスト形状を必要としないため、より微細
なＴＭＲ素子の形成が可能になる。またレジスト１８に
開口部１９を形成し、その開口部１９を利用してめっき
法により接続部となるめっき層２０を形成することか
ら、ホール縮小技術の適用が可能となり、露光装置の解
像限界以下で開口部を形成することが可能となり、それ
によって、解像限界以下のＴＭＲ素子形成が可能とな
る。
用の特殊なレジスト形状を必要としないため、より微細
なＴＭＲ素子の形成が可能になる。またレジスト１８に
開口部１９を形成し、その開口部１９を利用してめっき
法により接続部となるめっき層２０を形成することか
ら、ホール縮小技術の適用が可能となり、露光装置の解
像限界以下で開口部を形成することが可能となり、それ
によって、解像限界以下のＴＭＲ素子形成が可能とな
る。
【００６０】選択めっきにより導電体（例えば金属）か
らなるめっき層２１を形成し、それをマスク層に用いる
ことから、エッチング耐性の高いマスク層が形成される
ことになるので、形状およびエッチング深さの制御性が
向上する。
らなるめっき層２１を形成し、それをマスク層に用いる
ことから、エッチング耐性の高いマスク層が形成される
ことになるので、形状およびエッチング深さの制御性が
向上する。
【００６１】
【発明の効果】以上、説明したように本発明の磁気メモ
リの製造方法によれば、ＴＭＲ素子とワード書き込み線
との接続において、自己整合的な接続部の形成が可能に
なる。また、リフトオフ用の特殊なレジスト形状を必要
としないため、より微細なＴＭＲ素子の形成が可能にな
る。さらに、ホール縮小技術の適用が可能となり、露光
装置の解像限界以下の素子形成が可能となる。また、選
択めっきで金属からなるめっき層を形成し、それをマス
ク層に用いることので、形状およびエッチング深さの制
御性が向上する。以上のような効果により、素子の微細
化が可能になり、またＭＲＡＭの集積度の向上が図れ
る。
リの製造方法によれば、ＴＭＲ素子とワード書き込み線
との接続において、自己整合的な接続部の形成が可能に
なる。また、リフトオフ用の特殊なレジスト形状を必要
としないため、より微細なＴＭＲ素子の形成が可能にな
る。さらに、ホール縮小技術の適用が可能となり、露光
装置の解像限界以下の素子形成が可能となる。また、選
択めっきで金属からなるめっき層を形成し、それをマス
ク層に用いることので、形状およびエッチング深さの制
御性が向上する。以上のような効果により、素子の微細
化が可能になり、またＭＲＡＭの集積度の向上が図れ
る。
【図１】本発明の磁気記憶装置の製造方法に係る第１の
実施の形態を示す概略構成断面図である。
実施の形態を示す概略構成断面図である。
【図２】ＭＲＡＭの構成の一部を簡略化して示した概略
構成斜視図である。
構成斜視図である。
【図３】ＭＲＡＭの原理回路を示す回路図である。
【図４】ＭＲＡＭの単一セルの断面構成を示す概略構成
断面図である。
断面図である。
【図５】メモリセルに使用するＴＭＲ膜の構成を示す概
略構成斜視図である。
略構成斜視図である。
【図６】容易軸方向磁界ＨEA および困難軸方向磁界Ｈ
HA による記憶層磁化方向の反転しきい値を示すアステ
ロイド曲線である。
HA による記憶層磁化方向の反転しきい値を示すアステ
ロイド曲線である。
【図７】課題の一例を説明する概略構成断面図である。
１２…磁化固定層、１３…トンネルバリア層、１４…記
憶層、１５…磁気抵抗効果膜、２０…めっき層（マスク
層）
憶層、１５…磁気抵抗効果膜、２０…めっき層（マスク
層）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平11−293480（ＪＰ，Ａ)
特開2001−156358（ＪＰ，Ａ)
特開 昭63−197085（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
H01L 43/08
H01L 43/12
H01L 21/3065
Claims (3)
- 【請求項１】 所定の素子形状に形成されたマスク層を
用いて、磁化固定層と記憶層との間にトンネルバリア層
を挟んでなる磁気抵抗効果膜を所定の素子形状に加工す
る工程を備えた磁気記憶装置の製造方法において、 前記マスク層は電気的な接続部を形成するもので金属か
らなる導電体とし、 前記導電体を めっき法により形成するに際し、 前記磁気抵抗効果膜上にトップコート層を介して形成し
ためっき下地層上に開口部を有するレジスト膜を形成
し、 前記開口部のみに前記導電体を選択的にめっき成長させ
る ことを特徴とする磁気記憶装置の製造方法。 - 【請求項２】 前記磁気抵抗効果膜を保護するトップコ
ート層上にめっき下地層を形成することを特徴とする請
求項１記載の磁気記憶装置の製造方法。 - 【請求項３】 基板上に下地層を成膜した後、磁化固定
層、トンネルバリア層、記憶層を順に成膜して磁気抵抗
効果膜を形成し、さらにトップコート層、めっき下地層
を順に形成する工程と、 前記めっき下地層上にレジスト膜を形成した後前記レジ
スト膜に所定の素子形状と同形状の開口部を形成する工
程と、 めっき法により、前記開口部内の前記めっき下地層上に
金属からなる導電体を選択的に成長させてめっき層を形
成する工程と、 前記レジスト膜を除去した後、前記めっき層をマスク層
に用いて前記めっき下地層から前記記憶層までを加工し
て磁気抵抗効果素子を形成する工程と、 前記めっき層とともに前記磁気抵抗効果素子を覆う絶縁
膜を形成する工程と、 前記絶縁膜表面を平坦化するとともに前記めっき層上面
を前記絶縁膜表面に露出させる工程とを備え、 前記露出されためっき層を前記磁気抵抗効果素子と前記
絶縁膜上に形成されるワード書き込み線との接続部とし
て用いる ことを特徴とする請求項１記載の磁気記憶装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213438A JP3531628B2 (ja) | 2001-07-13 | 2001-07-13 | 磁気記憶装置の製造方法 |
| US10/189,821 US6572917B2 (en) | 2001-07-13 | 2002-07-03 | Manufacturing method of magnetic memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213438A JP3531628B2 (ja) | 2001-07-13 | 2001-07-13 | 磁気記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031772A JP2003031772A (ja) | 2003-01-31 |
| JP3531628B2 true JP3531628B2 (ja) | 2004-05-31 |
Family
ID=19048414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001213438A Expired - Fee Related JP3531628B2 (ja) | 2001-07-13 | 2001-07-13 | 磁気記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6572917B2 (ja) |
| JP (1) | JP3531628B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482953B2 (en) | 2009-03-12 | 2013-07-09 | Fujitsu Limited | Composite resistance variable element and method for manufacturing the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4483231B2 (ja) | 2003-08-27 | 2010-06-16 | ソニー株式会社 | 磁気メモリ装置の製造方法 |
| US6929958B2 (en) * | 2003-11-21 | 2005-08-16 | Headway Technologies, Inc. | Method to make small isolated features with pseudo-planarization for TMR and MRAM applications |
| US20050136648A1 (en) * | 2003-12-23 | 2005-06-23 | Mariah Sharma | Method and system for forming a contact in a thin-film device |
| US7368299B2 (en) * | 2004-07-14 | 2008-05-06 | Infineon Technologies Ag | MTJ patterning using free layer wet etching and lift off techniques |
| JP2006165031A (ja) * | 2004-12-02 | 2006-06-22 | Ulvac Japan Ltd | トンネル接合素子の製造方法およびその製造装置 |
| KR100719345B1 (ko) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | 자기 기억 장치의 형성 방법 |
| JP2007294511A (ja) * | 2006-04-21 | 2007-11-08 | Tdk Corp | レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法 |
| KR20080024770A (ko) * | 2006-09-14 | 2008-03-19 | 삼성전자주식회사 | 마이크로 렌즈 및 그 형성 방법 |
| JP5277629B2 (ja) * | 2007-12-21 | 2013-08-28 | ソニー株式会社 | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 |
| KR101566863B1 (ko) | 2011-08-25 | 2015-11-06 | 캐논 아네르바 가부시키가이샤 | 자기저항 소자의 제조 방법 및 자기저항 필름의 가공 방법 |
| EP2769742A1 (en) * | 2013-02-22 | 2014-08-27 | Cardiatis S.A. | MRI visible medical device. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481116A (en) * | 1994-06-10 | 1996-01-02 | Ibis Technology Corporation | Magnetic system and method for uniformly scanning heavy ion beams |
| US6261386B1 (en) * | 1997-06-30 | 2001-07-17 | Wisconsin Alumni Research Foundation | Nanocrystal dispersed amorphous alloys |
| US6593836B1 (en) * | 1998-10-20 | 2003-07-15 | Vlt Corporation | Bobbins, transformers, magnetic components, and methods |
| US6462456B1 (en) * | 1998-11-06 | 2002-10-08 | Honeywell International Inc. | Bulk amorphous metal magnetic components for electric motors |
| US6207963B1 (en) * | 1998-12-23 | 2001-03-27 | Axcelis Technologies, Inc. | Ion beam implantation using conical magnetic scanning |
-
2001
- 2001-07-13 JP JP2001213438A patent/JP3531628B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-03 US US10/189,821 patent/US6572917B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482953B2 (en) | 2009-03-12 | 2013-07-09 | Fujitsu Limited | Composite resistance variable element and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031772A (ja) | 2003-01-31 |
| US6572917B2 (en) | 2003-06-03 |
| US20030026894A1 (en) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| US6165803A (en) | Magnetic random access memory and fabricating method thereof | |
| US7602032B2 (en) | Memory having cap structure for magnetoresistive junction and method for structuring the same | |
| US6831314B2 (en) | Magnetoresistive effect element and magnetic memory device | |
| KR101154468B1 (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열 방법 | |
| JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2003273335A (ja) | Ｍｒａｍデバイスにおいて用いるための改善されたダイオードおよびその製造方法 | |
| JP2004128015A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP3531628B2 (ja) | 磁気記憶装置の製造方法 | |
| JP2004071897A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| TWI392013B (zh) | Dry etching method and manufacturing method of magnetic memory device | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| JP2003133529A (ja) | 情報記憶装置およびその製造方法 | |
| JP2004214458A (ja) | 不揮発性磁気メモリ装置及びその製造方法 | |
| JP4590862B2 (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2004146614A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2002246566A (ja) | 磁気メモリ装置 | |
| JP4389423B2 (ja) | 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置 | |
| JP2004022135A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| US20020146887A1 (en) | Method for forming magnetoresistive random access memory with magnetic tunnelling junction | |
| CN112863565B (zh) | 基于自旋轨道矩的差分存储单元及其制备方法 | |
| US6803274B2 (en) | Magnetic memory cell having an annular data layer and a soft reference layer | |
| JP2006148039A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2003332650A (ja) | トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法 | |
| JP2005056976A (ja) | 磁気メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |