JP2007294511A - レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法 - Google Patents

レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法 Download PDF

Info

Publication number
JP2007294511A
JP2007294511A JP2006117699A JP2006117699A JP2007294511A JP 2007294511 A JP2007294511 A JP 2007294511A JP 2006117699 A JP2006117699 A JP 2006117699A JP 2006117699 A JP2006117699 A JP 2006117699A JP 2007294511 A JP2007294511 A JP 2007294511A
Authority
JP
Japan
Prior art keywords
layer
resist
thin film
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006117699A
Other languages
English (en)
Inventor
Satoshi Uejima
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006117699A priority Critical patent/JP2007294511A/ja
Priority to US11/699,026 priority patent/US7846646B2/en
Publication of JP2007294511A publication Critical patent/JP2007294511A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Magnetic Heads (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)

Abstract

【課題】 本発明は、十分に微細化された薄膜パターンを形成することが可能なレジストパターンの形成方法及び薄膜パターンの形成方法を提供することを目的とする。さらに本発明は、十分に高密度化されたマイクロデバイスの製造方法を提供することを目的とする。
【解決手段】 基板１の一面上に形成され、かつパターン化され、かつ酸を供給可能なレジスト層４においてその表面４ａを、フルオロカーボン１６を含むガス雰囲気下でプラズマ処理する工程と、プラズマ処理されたレジスト層の表面に酸の存在下で架橋する樹脂組成物を付着させる工程と、レジスト層からの酸の供給により、樹脂組成物のうちレジスト層に接する部分を架橋させ、レジスト層を被覆する架橋層を形成する工程と、樹脂組成物のうち架橋層以外の部分を除去し、レジスト層とこれを被覆する架橋層とを有するレジストパターンを得る工程とを備えるレジストパターンの形成方法。
【選択図】 図１

Description

本発明は、レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法に関する。
近年、薄膜磁気ヘッド、半導体デバイス、ＭＥＭＳデバイス等のような、薄膜を有するマイクロデバイスの高密度化を目的として、薄膜パターンの微細化に関する研究が行われている。その代表例としては、以下に説明するレジストパターンを用いる方法がある。
まず、薄膜上にレジスト層を形成する。これにフォトマスクを介して露光し、アルカリ性の現像液を用いて現像することにより、レジストパターンを形成する。最後に、レジストパターンで覆われていない部分の薄膜をドライエッチング等により除去するか、レジストパターンで覆われていない部分の薄膜上にめっき層を析出させてからレジストパターンを除去し、めっき層で覆われていない部分の薄膜をドライエッチング等により除去することにより、薄膜パターンを形成することができる。
ここでレジストパターンの隙間（以下、「トレンチ幅」ともいう。）をより狭くすることで薄膜パターンはさらに微細化されるが、露光の際の光学的な限界から一定以上にトレンチ幅を狭くすることは困難であった。
これに対し、レジストパターンを用いて薄膜パターンを形成する方法において、さらにトレンチ幅を狭くすることのできる、いわゆる、ＲＥＬＡＣＳといわれる方法が報告されている。例えば、特許文献１〜３に開示されている方法によれば、加熱又は露光により酸を供給可能なレジスト層のパターンを形成し、このパターン上に酸の存在下で架橋する樹脂組成物を塗布し、加熱する事により、レジスト層の表面に架橋層を形成し、レジストパターンと架橋層とからなるよりトレンチ幅の狭い新たなレジストパターンを形成することができる。
特開平１１−２０４３９９号公報 特開平６−２５２０４０号公報 特開２００４−２４７３９９号公報
しかしながら近年では、より一層トレンチ幅の狭いレジストパターンを形成することが求められており、従来のＲＥＬＡＣＳ法では十分ではなかった。本発明は、上記課題に鑑みてなされたものであり、十分にトレンチ幅の狭いレジストパターンを形成することが可能なレジストパターンの形成方法、及び、これを用いた薄膜パターンの形成方法及びマイクロデバイスの製造方法を提供することを目的とする。
本発明者らは、上述のＲＥＬＡＣＳ法において、酸を供給可能なレジスト層は、アルカリ性の現像液を用いてパターニングされるため、その表面がアルカリ性となっていることを見出すとともに、このレジスト層の表面を所定のプラズマ処理によりあらかじめ酸性化することにより、このレジスト層上に形成される架橋層の厚みを従来に比して増やすことができることを見出し、本発明に想到した。
本発明にかかるレジストパターンの形成方法は、基板の一面上に形成され、かつパターン化され、かつ酸を供給可能なレジスト層の表面を、フルオロカーボンを含むガス雰囲気下でプラズマ処理する工程と、プラズマ処理されたレジスト層の表面に酸の存在下で架橋する樹脂組成物を付着させる工程と、レジスト層からの酸の供給により、樹脂組成物のうちレジスト層に接する部分を架橋させ、レジスト層を被覆する架橋層を形成する工程と、樹脂組成物のうち架橋層以外の部分を除去し、レジスト層とこれを被覆する架橋層とを有するレジストパターンを得る工程とを備える。
本発明によれば、従来よりも十分にトレンチ幅の狭いレジストパターンが形成可能である。本発明のレジストパターンの形成方法によりこのような効果が得られる理由は必ずしも明確ではないが、本発明者らは以下のように考えている。
フルオロカーボンを含むガス雰囲気下でプラズマを発生させると、フッ素ラジカル等が生成する。このフッ素ラジカルとレジスト層中の水分とが反応してフッ化水素酸等が生成する。これによりレジスト層の表面が効果的に酸性化される。したがって、レジスト層からの酸が、レジスト層の表面のアルカリの中和等によって消費されることなく、十分に樹脂組成物に供給されるため、十分に厚い架橋層を形成することが可能となり、十分にトレンチ幅の狭いレジストパターンを得ることができる。
さらに本発明の方法によれば、酸性液体や酸性ガスを用いることがないため、レジストパターン以外の部分を腐食する虞がほとんどない。
上記架橋層を形成する工程において、上記樹脂組成物のうち上記レジスト層に接する部分を、加熱又は露光により架橋されることが好ましい。これにより、さらに効果的にレジスト層から樹脂組成物に対して酸を供給することが可能になり、さらに厚い架橋層が得られる。
本発明の薄膜パターンの形成方法は、基体の一面上に薄膜が設けられた基板の当該薄膜上に上記本発明の方法によってレジストパターンを形成する工程と、当該レジストパターンによって覆われていない部分の薄膜をエッチングにより除去する工程と、レジストパターンを除去して薄膜パターンを得る工程とを備える。
あるいは、本発明の薄膜パターンの形成方法は、基体の一面上に薄膜が設けられた基板の当該薄膜上に上記本発明の方法によってレジストパターンを形成する工程と、当該レジストパターンによって覆われていない部分の薄膜上にめっき層を形成してからレジストパターンを除去する工程と、めっき層によって覆われていない部分の薄膜をエッチングにより除去して、めっき層が積層された薄膜パターンを得る工程とを備える。
これら本発明の薄膜パターンの形成方法によれば、上記本発明の方法によって形成された十分にトレンチ幅の狭いレジストパターンをマスクパターンとして用いていることにより、十分に微細化された薄膜パターンを製造することができる。
本発明はまた、上記本発明の薄膜パターンの形成方法によって薄膜パターンを形成する工程を備えるマイクロデバイスの製造方法である。本発明のマイクロデバイスの製造方法によれば、十分に高密度化されたマイクロデバイスが得られる。
本発明によれば、十分にトレンチ幅の狭いレジストパターンを形成可能なレジストパターンの形成方法、これを用いた薄膜パターンの形成方法及びマイクロデバイスの製造方法が提供される。
以下、本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。
図１及び図２は、レジストパターンの形成方法の一実施形態を示す断面図である。図１は、酸を供給可能でありかつパターン化されたレジスト層４を基板１の一面上に形成する工程（（ａ），（ｂ））、並びにレジスト層の表面４ａを、フルオロカーボン１６を含むガス雰囲気下でプラズマ処理し、酸性化する工程（ｃ）を示し、図２は、レジスト層４に酸の存在下で架橋する樹脂組成物を付着させる工程（ａ）、この状態でレジスト層からの酸の供給により、樹脂組成物のうちレジスト層の表面４ａに接する部分における部分が架橋して形成される架橋層６でレジスト層４を被覆する工程（ｂ）、並びに樹脂組成物のうち架橋層６以外の部分を除去する工程（ｃ）を示す。
この実施形態においては、まず、図１の（ａ）に示すように、基板１の一面上に形成された感光性樹脂層３に対して所定のパターンが描画されたマスクＭを介して紫外線等の活性光線を照射することにより、感光性樹脂層３の所定部分をアルカリ性水溶液に可溶化させる（露光）。その後、感光性樹脂層３をアルカリ性の現像液により現像して、図１の（ｂ）に示すように所定のパターンでパターン化されたレジスト層４を形成させる。感光性樹脂層３への露光においては、ステッパー、スキャナ等を用いて、波長２４８ｎｍ（ＫｒＦエキマレーザ）、波長１９２ｎｍ（ＡｒＦエキシマレーザ）等の光を照射する。ここで図1の（ｂ）のレジスト層４のトレンチ幅をＷｒとする。
基板１は、Ｓｉ、Ａｌ２Ｏ３・ＴｉＣ等のセラミック材料からなる基体１１上に、被パターニング膜としての薄膜１２が積層された構成を有する。薄膜１２は、例えば、Ｎｉ、Ｃｕ、ＮｉＦｅ等の導電性若しくは軟磁性の金属や、導電性金属酸化物、導電性有機物のような導電性材料、セラミック等の絶縁性材料からなり、その厚みは０．０１〜１．０μｍであることが好ましい。薄膜１２は、スパッタ法、ＣＶＤ法、蒸着法、無電解めっき法等の方法で形成される。
感光性樹脂層３は、加熱又は露光により酸を発生する酸発生材料を含み、活性光線での露光によりアルカリ性水溶液に可溶化する感光性樹脂からなる。感光性樹脂層３の厚さは、０．１〜１０μｍが好ましい。感光性樹脂層３は、例えば、感光性樹脂を溶剤に溶解又は分散させた塗布液をスピンコート等により基板１上に塗布し、加熱等により塗布液中の溶剤を除去して、形成させることができる。感光性樹脂層３に対して、露光の前に必要により加熱してプリベーク処理を施しておいてもよい。
酸発生材料を含む感光性樹脂としては、従来公知のものを用いることができる。例えば、酸発生材料であるナフトキノンジアジド誘導体（ＮＱＤ）とノボラック樹脂とを含有するＮＱＤ−ノボラックレジスト、ＮＱＤがエステル結合によりノボラック樹脂に結合したＮＱＤエステル化ノボラックレジスト、スルホニウム塩等のオニウム塩を酸発生材料として含むポリヒドロキシスチレン系化学増幅型レジストが好適に用いられる。
感光性樹脂層３を露光後、２．３８質量％のテトラメチルアンモニウムハイドロオキサイド水溶液等のアルカリ現像液を用いて露光部分を除去することにより感光性樹脂層３を現像して、パターン化されたレジスト層４が形成される。現像後、洗浄水で洗浄して、付着している現像液が除去される。
次に、図１の（ｃ）に示すように、フルオロカーボン１６を含むガス雰囲気下でパターン化されたレジスト層の表面４ａをプラズマ処理する。これにより、レジスト層の表面４ａは酸性化される。
上記フルオロカーボン１６を含むガスは、フルオロカーボン１６からなる単一のガスであってもよく、酸素、窒素、水素等のガスを含む混合ガスであってもよい。またフルオロカーボン１６は、炭素数１〜３のフルオロカーボンであることが好ましく、その具体例としては、フルオロメタン、ジフルオロメタン、トリフルオロメタン、等のハイドロフルオロカーボンや、パーフルオロメタン、パーフルオロエタン、パーフルオロプロパン等のパーフルオロカーボンが挙げられる。
なお、プラズマ処理は、パターン化されたレジスト層４を基板１と共に、プラズマ化したフルオロカーボンを含むガスにさらすことにより行う。ガスをプラズマ化する励起方法、プラズマの種類は、高周波によるラジオ波による誘導結合型プラズマ、容量結合型プラズマ、マイクロ波を用いた表面波プラズマ等いかなるものであってもよい。
プラズマ処理の際のフルオロカーボン１６を含むガスの全圧は、１００〜１５０Ｐａであることが好ましく、フルオロカーボン１６の分圧は、１０〜３０Ｐａであることが好ましい。また、プラズマ処理の際の電力は、１００〜１０００Ｗであることが好ましい。
続いて、図２の（ａ）に示すように、基板１及びレジスト層４上に、酸の存在下で架橋する樹脂組成物を付着させ、樹脂組成物層５を形成する。樹脂組成物層５は、スピンコート法等により形成され、その好ましい厚みは０．０１〜０．３μｍである。樹脂組成物層５の形成は、上記の洗浄水がレジスト層４に付着している状態で行ってもよいし、洗浄水を除去してから行ってもよい。
この状態で、レジスト層４及び樹脂組成物層５を加熱又は露光することにより、レジスト層から酸を供給して、樹脂組成物のうちレジスト層に接する部分を架橋させ、レジスト層を被覆する架橋層６を形成する（図２の（ｂ））。加熱によって架橋層６を形成させる場合、例えば、ホットプレート等を用いて、全体を８０〜１２０℃に加熱することが好ましい。
そして、架橋層６以外の部分の樹脂組成物を水洗等により除去して、レジスト層４及びこれを被覆する架橋層６からなるレジストパターン１０が得られる（図２の（ｃ））。ここで、レジストパターン１０のトレンチ幅をＷｆとする。
酸の存在下で架橋する樹脂組成物としては、特に限定されないが、例えば、水溶性のポリマーからなる水溶性樹脂と、この水溶性樹脂を架橋する水溶性架橋剤と、これらを溶解する溶剤とを含有するものが挙げられる。
水溶性樹脂としては、ポリアクリル酸、ポリビニルアセタール、ポリビニルピロリドン、ポリビニルピロリドン−ポリビニルアセテート共重合体、ポリビニルアルコール、ポリエチレンイミン、ポリエチレンオキシド、スチレン−マレイン酸共重合体、ポリビニルアミン樹脂、ポリアリルアミン、オキサゾリン基含有水溶性樹脂、水溶性メラミン樹脂、水溶性尿素樹脂、アルキッド樹脂、スルホンアミド樹脂等が挙げられる。これらを単独で又は複数組み合わせて用いることができる。
水溶性架橋剤は、水溶性樹脂であるポリマーと反応してこれと結合することにより、ポリマー同士を架橋する成分である。この水溶性架橋剤の好適な具体例としては、尿素、Ｎ−アルコキシメチレン尿素、エチレン尿素及びエチレン尿素カルボン酸等の尿素系架橋剤、メラミン及びアルコキシメチレンメラミン等のメラミン系架橋剤、ベンゾグアナミン及びグリコールウリル等のアミノ系架橋剤が挙げられる。
なお、上記のような水溶性架橋剤を用いるのに代えて、加熱又は露光により酸を発生する酸発生剤（例えば、パラトルエンスルホン酸トリエチルアミン塩等の有機酸アミン塩）を用いて、これから発生する酸の存在下で水溶性樹脂中のポリマー同士を反応させることにより、水溶性樹脂を架橋してもよい。また、この場合、水溶性架橋剤及び酸発生剤を併用することもできる。
水溶性樹脂を溶解する溶剤としては、水の他、アルコール等の水溶性の有機溶剤や水及び水溶性の有機溶剤の混合液を用いることができる。
樹脂組成物は、水溶性樹脂や、水溶性架橋剤、酸発生剤等の成分を溶解する溶剤を７０〜９５質量％含有していることが好ましい。
また、樹脂組成物は、以上のような成分の他、界面活性剤を含有していてもよい。界面活性剤としては、アセチレンアルコール及びそのポリエトキシレート、アセチレングリコール及びそのポリエトキシレート等を好適に用いることができる。界面活性剤として採用することのできるものの市販品としては、スリーエム社製の「フロラード」（商品名）、三洋化成社製の「ノニポール」（商品名）、川研ケミカル社製の「アセチレノールＥＬ」（商品名）等の水溶性界面活性剤が挙げられる。
このようにして得られたレジスト層４及び架橋層６を有するレジストパターン１０は、従来のレジストパターンと比してトレンチ幅を十分に狭くできる。これは、フルオロカーボンを含むガス雰囲気下でプラズマ処理することにより、レジスト層の表面が効果的に酸性化され、レジスト層からの酸が、レジスト層の表面のアルカリの中和等によって消費されることなく、十分に樹脂組成物に供給されることによるものと考えられる。なお、プラズマ処理の際の減圧下において、基板表面には、ほとんど水分が存在しないので、酸が生成されず、樹脂架橋層が基板表面上に残ることはない。
本発明の十分にトレンチ幅の狭いレジストパターン１０は、薄膜パターンを形成するためのマスクパターンとして用いられる。図３は、薄膜パターンの形成方法の一実施形態を説明するための断面図である。この実施形態においては、まず、レジストパターン１０によって覆われていない部分の薄膜１２をエッチングにより除去する（図３の（ａ））。薄膜１２のエッチングは、ミリング、ＲＩＥ等のドライエッチングで行うことが好ましい。
続いて、レジストパターン１０を除去して、基体１１上に形成された薄膜パターン２０を得る（図３の（ｂ））。レジストパターン１０は、ＮＭＰ、アセトン等の溶剤を用いて除去される。
図４は、薄膜パターンの形成方法の他の実施形態を説明するための断面図である。この実施形態においては、まず、導電性の薄膜１２を下地電極として、レジストパターン１０によって覆われていない部分の薄膜１２上にめっき層７を形成する（図４の（ａ））。めっき層７は、ＮｉＦｅ、Ｃｕ等のめっき層を形成させることが可能な材料の析出により形成される。薄膜１２はめっき層７と同一の材料で形成されることが好ましい。
続いて、レジストパターン１０を除去（図４の（ｂ））した後、めっき層７によって覆われていない部分の薄膜１２をエッチングにより除去して、めっき層７及び薄膜パターン２０を含む薄膜パターン２１を得る。レジストパターン１０の除去及び薄膜１２のエッチングは、図３を参照して説明した上記の実施形態と同様にして行われる。ここで、薄膜パターン２１自身の幅をＷｆｐとする。
図３の（ｂ）及び図４の（ｃ）に示す薄膜パターン２０及び２１は、その間隔及び幅が十分に狭小化されており、この薄膜パターンを、マイクロデバイスの一部、例えば薄膜磁気ヘッドの場合にはその磁極、リード等として用いることにより、十分に高密度のマイクロデバイスが得られる。
図５は、上記のような薄膜パターンの形成方法によって薄膜パターンを形成する工程を備えるマイクロデバイスの製造方法によって得られるマイクロデバイスの一実施形態としての、薄膜磁気ヘッドを模式的に示す断面図である。図５に示す薄膜磁気ヘッド１００は、その媒体対向面Ｓが記録媒体（図示せず）の記録面に対向配置されるような位置で磁気情報の記録動作を行う。図５において、（ａ）は媒体対向面Ｓに対して垂直な断面を、（ｂ）は媒体対向面Ｓ側から見た薄膜磁気ヘッドの端面を、それぞれ示す。
薄膜磁気ヘッド１００は、Ａｌ２Ｏ３・ＴｉＣ等のセラミック材料からなる基層６０上に、非磁性絶縁材料からなる絶縁層４１と、磁気抵抗効果を利用して磁気情報の読み取りを行う再生ヘッド部５０と、非磁性絶縁材料からなる分離層４２と、磁気記録処理を実行する記録ヘッド部３０と、非磁性絶縁材料からなるオーバーコート層４５とがこの順に積層された構成を有している。
記録ヘッド部３０は、分離層４２を挟んで再生ヘッド部５０上に設けられている。そして、記録ヘッド部３０は、分離層４２に隣接する補助磁極３６と、薄膜コイル３９が埋設されたギャップ層３８と、磁極３１と、がこの順に積層された構成を有している。磁極３１と補助磁極３６とは、ギャップ層３８の開口３８０に充填され磁性材料からなる連結部３７を介して磁気的に接続されている。
磁極３１は、ギャップ層３８に隣接して設けられている。すなわち、磁極３１は、基層６０、再生ヘッド部５０、分離層４２、補助磁極３６、薄膜コイル３９が埋設されたギャップ層３８及び連結部３７からなる積層体全体を基体として、この基体の主面の一面上に設けられている。
磁極３１は、媒体対向面Ｓ側に露出する露出面３２Ｓを有する磁束放出部３２と、磁束放出部３２のうち媒体対向面Ｓと反対側の部分を周囲から覆うとともに連結部３７と磁気的に接続されるように形成されるヨーク部３５と、を含んで構成されている。
磁束放出部３２は、媒体対向面Ｓ側に露出する露出面３２Ｓを有する棒状のポール部３２ａと、ポール部３２ａの露出面３２Ｓと反対側に設けられた支持部３２ｂと、支持部３２ｂに隣接して設けられたシード層３３と、で構成される。
上述の薄膜パターンの形成方法は、例えば、この磁束放出部３２を形成する際に適用される。すなわち、薄膜であるシード層３３を、上述の薄膜パターンの形成方法によってパターン化するとともに、シード層３３上に、ポール部３２ａ及び支持部３２ｂをめっき層として形成することによって、磁束放出部３２が形成される。この場合、めっき層を形成させる前に、例えば、レジストパターンを加熱してレジストパターンの壁面を傾斜させることにより、ポール部３２ａの側面を傾斜させることができる。
シード層３３、ポール部３２ａ及び支持部３２ｂは、例えば、鉄及び窒素を含む材料や、鉄、ジルコニア及び酸素を含む材料や、鉄及びニッケルを含む材料などの軟磁性材料で好適に形成される。より具体的には、例えば、パーマロイ（Ｎｉ：４５％，Ｆｅ：５５％）、窒化鉄（ＦｅＮ）、鉄コバルト合金、並びに鉄を含む合金であるＦｅＭ及びＦｅＣｏＭ（Ｍはニッケル、窒素、炭素、ホウ素、珪素、アルミニウム、チタン、ジルコニア、ハフニウム、モリブデン、タンタル、ニオブ及び銅からなる群より選ばれる少なくとも１種）等を採用することができる。
ギャップ層３８は、３つのギャップ層部分３８ａ、３８ｂ及び３８ｃで構成される。ギャップ層部分３８ａは補助磁極３６に隣接して設けられ、ギャップ層部分３８ａ上には、開口３８０を中心としてスパイラル状に巻回する巻線構造をなす薄膜コイル３９が設けられている。ギャップ層部分３８ｂは薄膜コイル３９の各巻線間よびその周辺領域を覆うように設けられており、更に、ギャップ層部分３８ｃが、ギャップ層部分３８ｂを覆うとともに、開口３８０を形成している。
再生ヘッド部５０は、絶縁層４１に隣接する下部リードシールド層５１ａと、シールドギャップ膜５２と、上部リードシールド層５１ａとが、この順に積層された構成を有している。シールドギャップ膜５２には、再生素子としての磁気抵抗効果素子５５が埋設され、磁気抵抗効果素子５５の一端面が媒体対向面Ｓ側に露出している。磁気抵抗効果素子５５は、例えば、巨大磁気抵抗効果（ＧＭＲ：Ｇｉａｎｔ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）またはトンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔｉｖｅ）などを利用して記録媒体の磁気情報を検知することにより、再生素子として機能する。
薄膜磁気ヘッド１００のうち、磁束放出部３２以外の部分については、薄膜磁気ヘッドの製造において通常用いられる材料及び形成方法を適宜採用して、形成させることができる。なお、本発明のマイクロデバイスの製造方法は、薄膜磁気ヘッドの製造方法において特に好適に採用されるが、これ以外にも、例えば、薄膜インダクタ、半導体デバイス、薄膜センサ、薄膜アクチュエータ等のマイクロデバイスの製造においてもその微細化を可能とする製造方法として好適なものである。
以下、本発明について、より具体的に説明する。
＜樹脂組成物の調製＞
樹脂組成物は、積水化学社製のポリビニルアセタールＫＷ３の５重量％水溶液１６０ｇ、（Ｎ−メトキシメチル）メトキシエチレン尿素の約１０重量％の水溶液２０ｇ、（Ｎ−メトキシメチル）ヒドロキシエチレン尿素２０ｇ及びＮ−メトキシメチル尿素２０ｇに純水２０ｇを加え、室温で６時間攪拌混合することにより得た。
なお、ポリビニルアセタールＫＷ３の５重量％水溶液は、１Ｌメスフラスコを用い、ポリビニルアセタール樹脂エレックスＫＷ３の２０重量％水溶液１００ｇに純水４００ｇを加え、室温で６時間攪拌混合することにより得た。また、（Ｎ−メトキシメチル）メトキシエチレン尿素水溶液は、１Ｌメスフラスコを用い、（Ｎ−メトキシメチル）メトキシエチレン尿素１００ｇに、純水８６０ｇ、ＩＰＡ（イソプロパノール）４０ｇを加え、室温で６時間攪拌混合することにより得た。
（実施例１〜６）
６インチ径のＳｉ基板の一面上に、スパッタ法によりＮｉの薄膜（厚さ１００ｎｍ）を成膜して、Ｓｉ基板及びＮｉの薄膜からなる基板（以下「Ｎｉの基板」という。）を得た。そして、このＮｉの基板上に、パターン化されたレジスト層を以下のようにして形成させた。
波長２４８ｎｍ（ＫｒＦエキマレーザ）用のレジストで、加熱により酸を発生する酸発生材料を含有する化学増幅型ポリヒドロキシスチレン系レジストである「ＡＺ ＤＸ５１０５Ｐ」（商品名、ＡＺエレクトロニックマテリアルズ（株）製）を、スピンコート法により、プリベーク後に厚さ５００ｎｍとなるようにＮｉの基板上に塗布した。塗布したレジストをホットプレートにより１００℃で９０秒間加熱してプリベークし、クーリングプレートにより室温まで冷却後、ＤＵＶステッパー（Ｎｉｋｏｎ社製「ＮＳＲ−ＥＸ１４Ｄ」（商品名）、ＮＡ＝０．６５、σ＝０．７）を用いてマスクを介して露光した。さらにホットプレートにより１１０℃で９０秒間加熱し、クーリングプレートにより室温まで冷却後、２．３８質量％のテトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液で６０秒間の現像を行い、パターン化されたレジスト層を形成させた。なおこのレジスト層のトレンチ幅Ｗｒを（株）日立製作所製のＣＤ−ＳＥＭ「Ｓ９２００」（以下、「ＣＤ−ＳＥＭ」という）を用いて測定したところ、３００ｎｍであった。
次に、レジスト層を基板ごと、フルオロカーボンを含むガス雰囲気下でプラズマ処理した。プラズマ処理は、マトリックス社製のＳｙｓｔｅｍ１０４を用い、１３３．３２２Ｐａ（１Ｔｏｒｒ）の圧力、２００Ｗの電力、２０ｓｃｃｍの窒素ガス流量、５ｓｃｃｍのテトラフルオロメタンガス流量で行った。また、基板温度は３０℃とし、処理時間は３秒間とした。なおこの時、トレンチ幅Ｗｒは変化しなかった。
続いて、上記の方法で調製した樹脂組成物を、プラズマ処理されたレジスト層を覆うように塗布してからホットプレートにより８０℃で６０秒間加熱した後、実施例１〜６の順番で、９５、１００、１０５、１１０、１１５、１２０℃でさらに９０秒間加熱した。クーリングプレートにより室温まで冷却後、水洗により架橋層以外の部分の樹脂組成物を除去して、レジスト層が架橋層で被覆された実施例１〜６のレジストパターンを得た。得られたレジストパターンのトレンチ幅ＷｆをＣＤ−ＳＥＭを用いて測定した。
さらに、得られたレジストパターンからめっきパターンを形成した。
まず、めっきのための前処理として、レジストパターンが形成されたＮｉの基板を、５％のＨＣｌ水溶液で洗浄した後、水洗した。
次に、表１に示した成分および組成のめっき液のＮｉＦｅめっき浴を用い、上記のフレームを用いたフレームめっき法により、ＮｉＦｅを約４μｍの厚さに形成した後、水洗および乾燥を行った。なお、めっきは、浴温：４０℃、電流密度：３．５×１０−３Ａ／ｃｍ２、陽極：ＮｉＦｅの条件で行った。
Figure 2007294511
次に、フレームをアセトンで溶解除去した後、乾燥することによりめっきパターンを得た。
このめっきパターンをマスクとして３分間のミリングを行い、このミリング後のめっきパターン断面の幅ＷｆｐをＦＩＢにより測定したところ、いずれの場合もその値は、レジストパターンのトレンチ幅Ｗｆと等しかった。
（比較例１〜６）
プラズマ処理工程を除いたこと以外は、実施例１〜６と同様にして比較例１〜６のレジストパターンを得た。得られたレジストパターンのトレンチ幅ＷｆをＣＤ−ＳＥＭを用いて測定した。
なお、実施例１〜６及び比較例１〜６におけるＣＤ−ＳＥＭ測定、ミリング及びＦＩＢ測定は、以下の条件で行った。
＜ＣＤ−ＳＥＭ＞
・装置：日立製作所製「Ｓ９２００」（商品名）
・加速電圧：８００Ｖ
・ビーム電流：１０ｐＡ
・測定倍率：２０万倍
・画像積分回数：６４回
・自動測定時のシュレッシュホールド：５０％
＜ミリング＞
・ミリング装置：Ｖｅｅｃｏ社製「ＩＢＥ−ＩＢＤ」（商品名）
・ガス：Ａｒ
・ガス流量：１０ＳＣＣＭ
・圧力：２×１０−４Ｔｏｒｒ
・ミリング角度：９０°（基板表面に対して）
・ビーム電流：３００ｍＡ
・ビーム電圧：３００Ｖ、ＤＣ
・加速電圧：−５００Ｖ
＜ＦＩＢ＞
装置：ＦＥＩ社製ＤＢ−８６５
加速電圧：１０ｋＶ
ビーム電流：１００ｐＡ
測定倍率：２万倍
画像積分回数：１回
自動測定時のスレッシュホールド：５０％
実施例１〜６及び比較例１〜６で得られたレジストパターンのトレンチ幅Ｗｆをレジスト層のトレンチ幅Ｗｒから引いた値をトレンチ狭小幅（Ｗｒ−Ｗｆ）として、２回目の加熱温度とともに表２に示す。
Figure 2007294511
表２から、実施例１〜６で得られたレジストパターンは、同じ温度で樹脂組成物を架橋させた比較例１〜６で得られたものに比べ、トレンチ狭小幅（Ｗｒ−Ｗｆ）が大きく、したがって、トレンチ幅Ｗｆを十分に小さくできることは明らかである。
本発明によるレジストパターンの形成方法の一実施形態を説明するための断面図である。 本発明によるレジストパターンの形成方法の一実施形態を説明するための断面図である。 本発明による薄膜パターンの形成方法の一実施形態を説明するための断面図である。 本発明による薄膜パターンの形成方法の一実施形態を説明するための断面図である。 本発明によるマイクロデバイスの製造方法によって得られるマイクロデバイスの一実施形態としての薄膜磁気ヘッドを示す端面図である。
符号の説明
１…基板、３…感光樹脂組成物層、４…レジスト層、４ａ…レジスト層の表面、５…樹脂組成物層、６…架橋層、７…めっき層、１０…レジストパターン、１１…基体、１２…薄膜、１６…フルオロカーボン、２０，２１…薄膜パターン、３０…記録ヘッド部、３１…磁極、３２…磁束放出部、３２ａ…ポール部、３２ｂ…支持部、３３…シード層、３５…ヨーク部、３８…ギャップ層、５０…再生ヘッド部、１００…薄膜磁気ヘッド。

Claims (5)

  1. 基板の一面上に形成され、かつパターン化され、かつ酸を供給可能なレジスト層の表面を、フルオロカーボンを含むガス雰囲気下でプラズマ処理する工程と、
    前記プラズマ処理されたレジスト層の表面に酸の存在下で架橋する樹脂組成物を付着させる工程と、
    前記レジスト層からの酸の供給により、前記樹脂組成物のうち前記レジスト層に接する部分を架橋させ、前記レジスト層を被覆する架橋層を形成する工程と、
    前記樹脂組成物のうち前記架橋層以外の部分を除去し、前記レジスト層とこれを被覆する前記架橋層とを有するレジストパターンを得る工程と、を備えるレジストパターンの形成方法。
  2. 前記架橋層を形成する工程において、前記樹脂組成物のうち前記レジスト層に接する部分を、加熱又は露光により架橋させる、請求項１記載のレジストパターンの形成方法。
  3. 基体の一面上に薄膜が設けられた基板の当該薄膜上に請求項１又は２記載の方法によってレジストパターンを形成する工程と、
    当該レジストパターンによって覆われていない部分の前記薄膜をエッチングにより除去する工程と、
    前記レジストパターンを除去して薄膜パターンを得る工程と、を備える薄膜パターンの形成方法。
  4. 基体の一面上に薄膜が設けられた基板の当該薄膜上に請求項１又は２記載の方法によってレジストパターンを形成する工程と、
    当該レジストパターンによって覆われていない部分の前記薄膜上にめっき層を形成してから前記レジストパターンを除去する工程と、
    前記めっき層によって覆われていない部分の前記薄膜をエッチングにより除去して、前記めっき層が積層された薄膜パターンを得る工程と、を備える薄膜パターンの形成方法。
  5. 請求項３又は４記載の方法によって薄膜パターンを形成する工程を備える、マイクロデバイスの製造方法。
JP2006117699A 2006-04-21 2006-04-21 レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法 Withdrawn JP2007294511A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006117699A JP2007294511A (ja) 2006-04-21 2006-04-21 レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法
US11/699,026 US7846646B2 (en) 2006-04-21 2007-01-29 Resist pattern forming method, thin-film pattern forming method, and microdevice manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006117699A JP2007294511A (ja) 2006-04-21 2006-04-21 レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2007294511A true JP2007294511A (ja) 2007-11-08

Family

ID=38619864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006117699A Withdrawn JP2007294511A (ja) 2006-04-21 2006-04-21 レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法

Country Status (2)

Country Link
US (1) US7846646B2 (ja)
JP (1) JP2007294511A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012521661A (ja) * 2009-03-23 2012-09-13 マイクロン テクノロジー， インク． 基板上にパターンを形成する方法
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US9429842B2 (en) 2013-11-26 2016-08-30 Samsung Sdi Co., Ltd. Positive photosensitive resin composition, photosensitive resin film prepared by using the same, and display device
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US8409457B2 (en) * 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
US8039399B2 (en) * 2008-10-09 2011-10-18 Micron Technology, Inc. Methods of forming patterns utilizing lithography and spacers
US8273634B2 (en) 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8822347B2 (en) * 2009-04-27 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wet soluble lithography
US8304179B2 (en) * 2009-05-11 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device using a modified photosensitive layer
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252040A (ja) 1993-02-23 1994-09-09 Mitsubishi Electric Corp レジストパターン形成方法及びレジスト表面酸処理装置
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
US6416933B1 (en) * 1999-04-01 2002-07-09 Advanced Micro Devices, Inc. Method to produce small space pattern using plasma polymerization layer
JP2001100428A (ja) * 1999-09-27 2001-04-13 Mitsubishi Electric Corp 半導体装置の製造方法、微細パターン形成用薬液および半導体装置
JP3531628B2 (ja) * 2001-07-13 2004-05-31 ソニー株式会社 磁気記憶装置の製造方法
JP2004247399A (ja) 2003-02-12 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
KR100489660B1 (ko) * 2003-03-17 2005-05-17 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조방법

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901700B2 (en) 2008-05-05 2014-12-02 Micron Technology, Inc. Semiconductor structures
US8629527B2 (en) 2008-05-05 2014-01-14 Micron Technology, Inc. Semiconductor structures
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
US9653315B2 (en) 2008-12-04 2017-05-16 Micron Technology, Inc. Methods of fabricating substrates
US8703570B2 (en) 2008-12-04 2014-04-22 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8563228B2 (en) 2009-03-23 2013-10-22 Micron Technology, Inc. Methods of forming patterns on substrates
JP2012521661A (ja) * 2009-03-23 2012-09-13 マイクロン テクノロジー， インク． 基板上にパターンを形成する方法
US9153458B2 (en) 2011-05-05 2015-10-06 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8846517B2 (en) 2012-07-06 2014-09-30 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9429842B2 (en) 2013-11-26 2016-08-30 Samsung Sdi Co., Ltd. Positive photosensitive resin composition, photosensitive resin film prepared by using the same, and display device
KR101750463B1 (ko) * 2013-11-26 2017-06-23 제일모직 주식회사 포지티브형 감광성 수지 조성물, 감광성 수지막, 및 표시 소자

Also Published As

Publication number Publication date
US20070248916A1 (en) 2007-10-25
US7846646B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
JP2007294511A (ja) レジストパターンの形成方法、薄膜パターンの形成方法及びマイクロデバイスの製造方法
JP3858730B2 (ja) レジストパターン改善化材料およびそれを用いたパターンの製造方法
JP5602475B2 (ja) レジストパターンの形成方法及びモールドの製造方法
JP6124459B2 (ja) レジスト現像液
US6635408B2 (en) Resist pattern forming method, frame plating method and manufacturing method of thin-film magnetic head
JP5619458B2 (ja) レジストパターンの形成方法及びモールドの製造方法
JP3355175B2 (ja) フレームめっき方法および薄膜磁気ヘッドの磁極の形成方法
KR20050010821A (ko) 포토 마스크 제조 및 반도체 공정에서 사용하기 위한감광성의 화학적 증폭형 포토레지스트
JP2006292896A (ja) レジストパターンの形成方法、薄膜パターンの形成方法、マイクロデバイス及びその製造方法、並びに架橋性樹脂組成物
Fulton et al. New approach to electron beam lithography
JP3883004B2 (ja) パターン化薄膜形成方法およびマイクロデバイスの製造方法
JP5837811B2 (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP5837812B2 (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP4946494B2 (ja) パターン形成方法、電子機器の製造方法および電子機器
Kato et al. Nanofabrication using atomic force microscopy lithography for molecular devices
JP3867017B2 (ja) パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法
JP2000330285A (ja) 化学増幅型レジスト組成物
JP2012150441A (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP4117775B2 (ja) パターン化薄膜形成方法およびマイクロデバイスの製造方法
JP2001159816A (ja) ホールパターンの形成方法
JP5125444B2 (ja) 半導体装置の製造方法及びマスクの製造方法
JP2004325653A (ja) 微細パターン形成方法、磁気記録装置の製造方法、及び、微細パターン形成装置
JP2012150442A (ja) レジスト現像剤、レジストパターンの形成方法及びモールドの製造方法
JP2004207656A (ja) マスク形成方法、パターン化薄膜形成方法およびマイクロデバイスの製造方法
JP3195941B2 (ja) ホールパターンの形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090707