TW201814929A - 磁阻元件以及磁性記憶體 - Google Patents

Abstract

本發明提供一種可抑制絕緣不良之磁阻元件及磁性記憶體。 本實施形態之磁阻元件具備：第1層、第1磁性層、配置於上述第1層與上述第1磁性層之間之第2磁性層、配置於上述第1磁性層與上述第2磁性層之間之非磁性層、及至少配置於上述第1非磁性層之側面之絕緣層，且上述第1層含有由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素及由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb及P所組成之第2群中之至少一種元素，上述絕緣層含有上述第1群中之至少一種元素。

Description

磁阻元件以及磁性記憶體

本發明之實施形態係關於一種磁阻元件及磁性記憶體。

作為MRAM(Magnetic Random Access Memory，磁性隨機存取記憶體)之磁阻元件，使用MTJ(magneto tunnel junction，磁穿隧接面)元件。該MTJ元件含有磁性材料或MgO等絕緣材料等。故而，難以使用半導體領域中通常所使用之鹵氣，利用RIE(Reactive Ion Etching，反應式離子蝕刻)進行加工。又，若MTJ元件之加工使用RIE，則產生如下問題：因耐蝕性較差而導致腐蝕，或因MTJ元件含有較多難以蝕刻之材料，故而本身無法蝕刻。作為該問題之對策，正在研究於對MTJ元件進行加工時，使用惰性氣體之Ar離子之研磨加工。然而，藉由Ar離子之研磨加工會物理性地彈飛原子。故而，彈飛之原子附著於MTJ元件之側面，由此導致於MTJ元件之隧道勢壘層形成分路(shunt pass)。故而，引起MR(Magnetic Resistance，磁阻)之下降，最壞之情形引起元件之短路不良。因此，於對MTJ元件進行研磨加工之情形時，重要的是以不引起附著層所導致之分路之形成之方式進行MTJ元件加工。

本實施形態提供一種可抑制絕緣不良之磁阻元件及磁性記憶體。 本實施形態之磁阻元件具備：第1層、第1磁性層、配置於上述第1層與上述第1磁性層之間之第2磁性層、配置於上述第1磁性層與上述第2磁性層之間之非磁性層、及至少配置於上述非磁性層之側面之絕緣層，且上述第1層含有由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素及由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb及P所組成之第2群中之至少一種元素，上述絕緣層含有上述第1群中之至少一種元素。

以下，參照圖式說明實施形態。其中需留意：圖式為示意性或概念性者，各圖式之尺寸及比率等未必與現實者相同。又，於圖式之相互間表示相同部分之情形時，亦存在以相互之尺寸之關係或比率不同之方式表示之情形。尤其，以下所示之若干實施形態係例示用以將本發明之技術思想具體化之磁阻元件者，並非藉由構成零件之形狀、結構、配置等，而特定出本發明之技術思想者。再者，於以下之說明中，對於具有相同之功能及構成之要素，標註相同符號，於必要之情形時進行重複說明。(第1實施形態)第1實施形態之磁阻元件之截面示於圖1。該第1實施形態之磁阻元件10具有依序積層下部電極11、基底層(第1層)12、磁性層14、非磁性層16、磁性層18、上部電極20而成之結構。又，於包含基底層12、磁性層14、非磁性層16及磁性層18之積層結構之側面設置有包含絕緣體之保護層19。再者，該保護層19只要以至少覆蓋非磁性層16之側面之方式設置即可。此處，所謂側面係指沿積層結構之積層方向之面，係不同於與積層結構之積層方向交叉之下表面及上表面之面。磁性層14及磁性層18中之一者成為記憶層，另一者成為參照層。記憶層之磁化方向可變，參照層之磁化方向固定。此處，所謂「磁化方向可變」係指向磁阻元件10之下部電極11與上部電極20之間流通寫入電流前(寫入前)與流通寫入電流後(寫入後)磁化方向可改變。又，所謂「磁化方向固定」係指向磁阻元件10之下部電極11與上部電極20之間流通寫入電流前(寫入前)與流通寫入電流後(寫入後)磁化方向不變化。記憶層及參照層之各自之磁化方向可相對於上述積層結構之積層方向為平行，亦可為垂直。於與積層方向平行之情形時，記憶層及參照層分別具有垂直磁各向異性。又，於與積層方向垂直之情形時，記憶層及參照層分別具有面內磁各向異性。(寫入動作)對向如此構成之第1實施形態之磁阻元件10之寫入動作進行說明。為使說明簡單，該寫入動作中，例如將磁性層14設為記憶層，將磁性層18設為參照層。寫入電流係於下部電極11與上部電極20之間於與膜面垂直之方向流通。於磁性層14為記憶層，磁性層18為參照層且磁性層14之磁化方向與磁性層18之磁化方向為反平行(相反方向)之情形時，自磁性層14向磁性層18流通寫入電流。於該情形時，電子自磁性層18通過非磁性層16流至磁性層14。並且，藉由通過磁性層18而經自旋偏極之電子流至磁性層14。具有與磁性層14之磁化相同方向之自旋之經自旋偏極之電子通過磁性層14，則具有與磁性層14之磁化相反方向之自旋之經自旋偏極之電子起到如下作用：將自旋力矩作用於磁性層14之磁化，使磁性層14之磁化方向朝向與磁性層18之磁化相同之方向。藉此，磁性層14之磁化方向發生反轉，變得與磁性層18之磁化方向平行(相同方向)。相對於此，於磁性層14之磁化方向與磁性層18之磁化方向平行之情形時，自磁性層18向磁性層14流通寫入電流。於該情形時，電子自磁性層14通過非磁性層16流至磁性層18。並且，藉由通過磁性層14而經自旋偏極之電子流至磁性層18。具有與磁性層18之磁化相同方向之自旋之經自旋偏極之電子通過磁性層18，具有與磁性層18之磁化反向之自旋之經自旋偏極之電子於非磁性層16與磁性層18之界面發生反射，通過非磁性層16流入至磁性層14。藉此起到如下作用：將自旋力矩作用於磁性層14之磁化，使磁性層14之磁化方向朝向與磁性層18之磁化相反之方向。藉此，磁性層14之磁化方向發生反轉，變得與磁性層18之磁化方向反平行。自第1實施形態之磁阻元件10之讀出例如藉由於下部電極11與上部電極20之間流通讀出電流，測定下部電極11與上部電極20之間之電壓而進行。再者，於上述說明中，磁性層14為記憶層，磁性層18為參照層，亦可磁性層14為參照層，磁性層18為記憶層。關於該情形時之寫入，寫入電流之方向與上述說明相反。其次，對構成磁阻元件10之各構件之材料加以說明。(下部電極11)下部電極11較佳為使用低電阻及耐擴散性優異之材料。例如，作為下部電極11，為實現低電阻化，例如較佳為使用Cu，為提高耐擴散性，例如較佳為使用Ta。故而，更佳為使用以Ta夾持Cu之Ta/Cu/Ta之積層結構。(基底層12)作為基底層12，於下述製造方法中，藉由劃定包含基底層12、磁性層14、非磁性層16及磁性層18之積層結構之外形形狀之蝕刻而至少附著於非磁性層16之側面之情形時，較佳為使用易於氧化或氮化，藉由氧化或氮化而具有絕緣性且絕緣破壞電壓較高之材料。例如，作為基底層12，使用含有選自由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素與選自由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb及P所組成之第2群中之至少一種元素的非晶質層。再者，此處，非晶質層可於一部分含有結晶。非晶質層之平坦性較佳，於該非晶質層上形成磁性層之情形時，可獲得結晶性較高之磁性層。於該情形時，基底層12亦可為含有選自上述第1群中之至少一種元素與選自上述第2群中之至少一種元素之合金層。(磁性層14及磁性層18)磁性層14及磁性層18較佳為具有單向各向異性。其有效膜厚較佳為0.1 nm至20 nm。此處，所謂有效膜厚係指減去磁性消失層(magnetic dead layer)膜厚後的僅對具有磁序(magnetic order)之區域進行換算所得之膜厚。進而，該等磁性層之有效膜厚必須為不成為超順磁性(super paramagnetism)之程度之厚度，更理想為0.4 nm以上。作為磁性層14或磁性層18，可使用豪斯勒合金(Heusler Alloy)，例如Co₂ FeAl_1-x Si_x 或Co₂ Mn_1-x Fe_x Si等。又，作為上述磁性層14、18，可使用含有Co、Fe、Ni中之至少一種元素之金屬、該等之合金，例如Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、Co-Cr-Pt、Co-Pd、NiMnSb、Co₂ MnGe、Co₂ MnAl、Co₂ MnSi、CoCrFeAl、MnGa、Mn₃ Ga、Mn₃ Ge等。再者，作為記憶層，例如可使用厚度0.4 nm～2.0 nm之CoFeB。又，作為參照層，例如可使用TbCoFe、將Co與Pt積層而成之人工晶格、或使FePt成為L1₀ 型有序結構之結晶層等。再者，藉由於參照層與非磁性層(中間層)16之間夾持作為界面磁性層之CoFeB，可提高參照層與非磁性層之界面之自旋極化率，獲得較高之MR比(磁阻比)。此時，成為界面磁性層之CoFeB之厚度例如較佳為0.1 nm～5.0 nm，更佳為0.4 nm～3.0 nm。又，作為上述磁性層14、18，可使用GeMn、SiCNi、SiCMn、SiCFe、ZnMnTe、ZnCrTe、BeMnTe、ZnVO、ZnMnO、ZnCoO、GaMnAs、InMnAs、InMnAb、GaMnP、GaMnN、GaCrN、AlCrN、BiFeTe、SbVTe、PbSnMnTe、GeMnTe、CdMnGeP、ZnSiNMn、ZnGeSiNMn、BeTiFeO、CdMnTe、ZnMnS、TiCoO、SiMn、SiGeMn等磁性半導體。再者，可於上述磁性層14、18中添加Ti(鈦)、V(釩)、Cr(鉻)、Ag(銀)、Cu(銅)、Au(金)、Al(鋁)、Ga(鎵)、P(磷)、In(銦)、Ru(釕)、Os(鋨)、Re(錸)、Ta(鉭)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(鈀)、Pt(鉑)、Hf(鉿)、Zr(鋯)、Ir(銥)、W(鎢)、Mo(鉬)、Nb(鈮)、稀土類元素等，從而調節磁特性，或調節結晶性、機械特性、化學特性等各種物性。(非磁性層16)非磁性層16包含非磁性材料，可使用非磁性金屬、非磁性半導體、絕緣體等。作為非磁性層16，於使用絕緣體之情形時，成為隧道勢壘層，磁阻元件10成為MTJ元件。又，作為非磁性層16，例如可使用厚度1 nm左右之MgO。於該情形時，可獲得較高之MR比。(保護層19)保護層19係由含有至少一種與基底層12中所含之元素同種之元素之絕緣材料形成。即，保護層19係由含有基底層12中所含之元素，例如選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素之絕緣材料，或含有基底層12中所含之選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素與B之絕緣材料形成。保護層19係藉由對構成基底層12之材料進行氧化或氮化而絕緣化，包含使構成基底層12之材料中含有氧(O)或氮(N)而成之材料。再者，保護層19之氧化物、氮化物與價數狀態無關，只要確保絕緣性即可。(上部電極20)作為上部電極20，除作為電極之功能外，亦可用作將磁阻元件10圖案化時之遮罩。故而，作為上部電極20，較理想為低電阻及耐擴散性優異，且耐蝕刻性或耐研磨性優異之材料。例如，作為上部電極20，可使用Ta/Ru之積層膜。(變化例)第1實施形態之變化例之磁阻元件之截面示於圖2。作為該變化例之磁阻元件10A，於圖1所示之第1實施形態之磁阻元件10中，基底層(第1層)12具備具有基底層(第2層)12a、及配置於該基底層12a上之基底層(第3層)12b之積層結構。基底層12a係含有選自由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素之層，基底層12b係含有選自由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb、P所組成之第2群中之至少一種元素之層。再者，基底層12亦可為基底層12a與基底層12b交替積層兩組以上而成之積層結構。於該情形時，基底層12a可含有第2群之元素，基底層12b可含有第1群之元素。基底層12可為15 nm以上或20 nm以上。較佳為基底層12a厚於基底層12b。基底層12a未達10 nm，可為5 nm以下。基底層12b例如可為1原子層以上且數nm以下。又，基底層12較佳為含有選自由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素與選自由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb、P所組成之第2群中之至少一種元素之層，且具有第1區域及位於該第1區域與磁性層14之間之第2區域，選自第2群中之元素之濃度於第2區域中高於第1區域。於該情形時，選自第1群中之元素之濃度可於第1區域中高於第2區域，亦可於第2區域中高於第1區域。再者，第2區域較佳為距離與磁性層14之界面例如為數十埃以下之範圍。又，基底層12亦可為含有選自由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素與選自由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb、P所組成之第2群中之至少一種元素之合金。(製造方法)其次，參照圖3A至圖3C對第1實施形態之變化例之磁阻元件10A之製造方法進行說明。即，基底層12如圖2所示，具備具有基底層12a與基底層12b之積層結構。如圖3A所示，形成以基底層12、磁性層14、非磁性層16、磁性層18及上部電極20之順序積層而成之積層結構。繼而，使用第1離子研磨進行用以劃定磁阻元件之外形形狀(平面形狀)之圖案化。該第1離子研磨係使用Ar、Kr、Xe等惰性氣體。再者，於本例中使用Ar離子。又，於第1離子研磨中，入射之離子之角度調整為相對於與上部電極20之上表面垂直之方向傾斜50°左右之方向。藉此，可不使非磁性層16之側面形成離子研磨所導致之堆積層。該第1離子研磨係實施直至基底層12之上部，例如基底層12b得以加工為止。其次，如圖3B所示，將Ar離子之入射角度改變為相對於膜面垂直之方向，進行第2離子研磨。於第2離子研磨中，進而對基底層12進行離子研磨。其結果，藉由Ar離子而被離子研磨掉之基底層12之一部分，例如基底層12a堆積於磁阻元件10之側壁，形成堆積層22。再者，較理想為第2離子研磨之離子之入射方向相對於磁阻元件10之膜面，比第1離子研磨之離子之入射方向更接近相對於上部電極之上表面垂直之方向。其次，如圖3C所示，將堆積於磁阻元件10之側面之堆積層22氧化或氮化，形成經絕緣化之保護層19。此處，堆積層22之氧化例如藉由大氣暴露而實施。其中，堆積層22之氧化亦可使用大氣暴露以外之方法，藉由於真空中暴露於氧氣、氧自由基、氧電漿或氧簇離子中，可實現堆積層22之充分之氧化。又，堆積層22之氮化例如藉由氮自由基、氮電漿或氮簇離子而實施。再者，保護層19之氧化物、氮化物與價數狀態無關，只要確保絕緣性即可。若堆積於非磁性層16之側面之堆積層22具有導電性，則磁性層14與磁性層18經由形成於非磁性層16之側面之堆積層22而發生短路。為防止該短路，堆積層22氧化而成之保護層19之電阻率較理想為0.0005 Ωcm² 以上。又，即使堆積於非磁性層16之側面之堆積層藉由氧化等而成為經絕緣化之保護層19，若該保護層19之破壞電壓低於非磁性層16，則表觀上之元件之絕緣破壞電壓下降，反覆進行對磁阻元件10之讀寫之情形時之耐性劣化。即，堆積於非磁性層16之側面之堆積層22之材料較理想為與非磁性層16同種之材料或氧化時具有較高之絕緣破壞電場。若非磁性層16中使用MgO或含有B之MgO，則絕緣破壞電場成為5 MV/cm～12 MV/cm左右。故而，堆積層22較理想為於氧化狀態下使用MgO、MgBO，或使用藉由氧化而絕緣破壞電場成為5 MV/cm以上之材料。例如較佳為由含有選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素之絕緣材料形成。又，於圖3C所示之步驟中，用以使堆積層22絕緣化之氧化必須進行暴露於氧氣或氧自由基、氧電漿中之步驟。若於堆積層22之氧化製程中，氧濃度過強，則磁性層14及磁性層18被氧化，導致磁特性劣化。磁特性之劣化會引起熱騷動耐性之劣化，故而欠佳。因此，用以使堆積層22氧化之氧化製程較理想為即使為不使磁性體氧化之程度之較弱之氧化，亦可使堆積層22完全氧化。即，較佳為與磁性層14及磁性層18相比，堆積層22為易於氧化之材料。於形成Hf、Zr、Al、Cr、Mg、Fe或Co之氧化物之情形時，該氧化物之標準自由能ΔG(kJ/mol)不同。氧化鎂(Mg-O)、氧化鉿(Hf-O)、氧化鋯(Zr-O)、氧化鋁(Al-O)及氧化鉻(Cr-O)具有形成負值較大之氧化物之標準自由能。即，可知Hf、Zr、Al、Cr及Mg比於磁性層14及磁性層18中使用之Fe或Co易於與氧鍵結。因此，作為堆積層22，使含有Hf、Zr、Al、Cr或Mg之材料堆積於磁阻元件10之側面，僅藉由不使磁性層14及磁性層18氧化之程度之較弱之氧化，例如暴露於氧氣，即可使堆積層22充分氧化，而可使堆積層22成為良好之絕緣體。即，作為堆積層22，較佳為使用含有Hf、Zr、Al、Cr或Mg之材料。又，為實現堆積層22之絕緣化，亦可進行氮化。氮化處理例如藉由氮自由基、氮電漿或氮簇離子而實施。於該情形時，可抑制對磁性體之氧化損傷，並且使堆積層22高電阻化。再者，堆積層19之氧化物、氮化物與價數狀態無關，只要確保絕緣性即可。如以上所說明，根據第1實施形態，磁阻元件10之基底層12例如使用含有選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素之材料。並且，於磁阻元件10之研磨加工中，於磁阻元件10之側面堆積自基底層12濺射出之原子之一部分。形成堆積層22。進而，藉由使堆積層22絕緣化，於磁阻元件10之側面形成包含含有構成基底層12之元素之絕緣物的保護層19。作為構成此種堆積層22之材料，尤其若使用含有Hf、Zr、Al、Cr或Mg之材料，則該等材料比構成磁性層14及磁性層18之材料易於氧化，且Hf、Zr、Al、Cr或Mg之氧化物之絕緣破壞電場較高。如以上所說明，根據本實施形態，可獲得可抑制絕緣不良之磁阻元件。通常，若形成於非磁性層16之側面之保護層19中殘留導電性，則伴隨磁阻元件之電阻R變小，電阻變化率MR變小。然而，於本實施形態中，如圖4所示，可知並無較低之電阻R下電阻變化率MR較低之磁阻元件，由保護層19之絕緣不良所導致之不良位元之元件數得以抑制，從而可提高良率。再者，圖4係表示藉由圖3A至3C所示之製造方法而製作之複數個磁阻元件之面積電阻RA(Ωμm² )與MR(任意單位)之測定結果之圖表。(第2實施形態)第2實施形態之磁阻元件之截面示於圖5。該第2實施形態之磁阻元件10B具有於圖1所示之第1實施形態之磁阻元件10中，將磁性層14置換為磁性層14A之構成。磁性層14A具備：配置於基底層12上之磁性層14a、配置於該磁性層14a上之結晶斷離層(第4層)14b、及配置於該結晶斷離層14b上之磁性層14c。磁性層14a與磁性層14c經由結晶斷離層14b而進行鐵磁性耦合或反鐵磁性耦合。磁性層14a為具有較高之磁各向異性之層，使用FePt、FeNi或FePd、MnGa等人工晶格或L1₀ 結構合金，CoPd、CoPt或CoNi等人工晶格或合金，CoCrPt合金，或DO₂₂ 結構之MnGa合金。又，作為磁性層14a，可使用SmCo或TbCo等稀土類磁性化合物。即，磁性層14a包含含有Fe或MnGa之L1₀ 結構之合金、含有Co之人工晶格、CoCrPt、DO₂₂ 結構之MnGa合金及稀土類磁性化合物中之至少一者。磁性層14c使用與圖1所示之磁性層14相同之材料。結晶斷離層14b係設置於磁性層14a與磁性層14c之間，用以將磁性層14a與磁性層14c之結晶結構斷離之層。作為結晶斷離層14b，含有選自由B、Zr、Hf、Ta、Nb、Mo、W、Ti、V、Cr、Mn、Ni、Cu、Ru、Ag、Mg及稀土類元素所組成之群中之至少一種元素。該第2實施形態亦可與第1實施形態同樣地獲得可抑制絕緣不良之磁阻元件。再者，第2實施形態之磁阻元件10B具有將圖1所示之第1實施形態之磁阻元件10之磁性層14置換為磁性層14A之構成，亦可具有將圖2所示之第1實施形態之變化例之磁阻元件10A之磁性層14置換為磁性層14A之構成。(第3實施形態)第3實施形態之磁阻元件之截面示於圖6。該第3實施形態之磁阻元件10C具有於圖5所示之第2實施形態之磁阻元件10B中，於基底層12與磁性層14a之間配置有層(第5層)13之構成。層13係改善磁性層14a之結晶性，改善磁各向異性之層，亦可為以單質形式含有選自由Hf、Zr、Al、Cr及Mg所組成之群中之一種元素之結晶層。又，層13亦可為含有選自由Ru、Pt、Pd、Mo、W及Ti所組成之群中之至少一種元素之結晶層。於該情形時，亦可改善磁性層14a之結晶性，而改善磁各向異性。該第3實施形態亦可與第2實施形態同樣地獲得可抑制絕緣不良之磁阻元件。再者，第3實施形態之磁阻元件10C具有於圖5所示之第2實施形態之磁阻元件10B中，於基底層12與磁性層14a之間配置有層13之構成，亦可具有於圖2所示之第1實施形態之變化例之磁阻元件10A中，於基底層12b與磁性層14之間配置有層13之構成。(第4實施形態)第4實施形態之磁阻元件之截面示於圖7。該第4實施形態之磁阻元件10D具有於圖6所示之第3實施形態之磁阻元件10C中，配置有層(第5層)13a代替層13之構成。該層13a係改善磁性層14a之結晶性，改善磁各向異性之層，含有選自由Hf、Zr、Al、Cr、Ti、Sc及Mg所組成之群中之至少一種元素之氮化物。該第4實施形態亦可與第3實施形態同樣地獲得可抑制絕緣不良之磁阻元件。又，藉由使層13a為氮化物，可抑制磁性層14a與層12間之元素擴散，故而耐熱性提高。故而存在向既有半導體製程中之整合性提高，且獲得陡峭之界面的優點。再者，第4實施形態之磁阻元件10D具有於圖6所示之第3實施形態之磁阻元件10C中，配置有層13a代替層13之構成，亦可具有於圖2所示之第1實施形態之變化例之磁阻元件10A中，於基底層12b與磁性層14之間配置有層13a之構成。(第5實施形態)第5實施形態之磁阻元件之截面示於圖8。該第5實施形態之磁阻元件10E具有於圖1所示之第1實施形態之磁阻元件10中，將磁性層14置換為磁性層14B，並且將基底層12置換為第3實施形態中說明之層13之構成。磁性層14B具有於磁性層14中含有選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素之構成。該第5實施形態亦可與第1實施形態同樣地獲得可抑制絕緣不良之磁阻元件。(第6實施形態)第6實施形態之磁阻元件之截面示於圖9。該第6實施形態之磁阻元件10F具有於圖8所示之第5實施形態之磁阻元件10E中，將磁性層14B置換為磁性層14C之構成。磁性層14C具有以磁性層14a1、非磁性層14b、磁性層14c1之順序積層而成之積層結構。磁性層14a1、14c1分別具有於圖5所示之第2實施形態中說明之磁性層14a、14c中含有選自由Hf、Zr、Al、Cr及Mg所組成之群中之至少一種元素的構成。又，非磁性層14b具有與圖5所示之第2實施形態中說明之非磁性層14b相同之構成。即，非磁性層14b含有選自由B、Zr、Hf、Ta、Nb、Mo、W、Ti、V、Cr、Mn、Ni、Cu、Ru、Ag、Mg及稀土類元素所組成之群中之至少一種元素。該第6實施形態亦可與第5實施形態同樣地獲得可抑制絕緣不良之磁阻元件。再者，本說明書中之「氮化物」、「氧化物」可混入B、N、O或C，只要為「含氮物」、「含氧物」即可。(第7實施形態)其次，對第7實施形態之磁性記憶體(MRAM)加以說明。本實施形態之MRAM具有複數個記憶胞。本實施形態之MRAM之一個記憶胞之主要部分之截面示於圖10。各記憶胞具備第1至第6實施形態及該等之變化例之任一磁阻元件作為記憶元件。該第7實施形態中，將記憶元件設為第1實施形態之磁阻元件10進行說明。如圖10所示，磁阻元件10之上表面經由上部電極20與位元線32連接。又，磁阻元件10之下表面經由下部電極11、引出電極34、插頭(plug)35與半導體基板36之表面之源極/汲極區域中之汲極區域37a連接。汲極區域37a與源極區域37b、形成於基板36上之閘極絕緣膜38、及形成於閘極絕緣膜38上之閘極電極39一同構成選擇電晶體Tr。選擇電晶體Tr與磁阻元件10構成MRAM之一個記憶胞。源極區域37b經由插頭41與另一個位元線42連接。再者，亦可不使用引出電極34，而於下部電極11之下方設置插頭35，使下部電極11與插頭35直接連接。位元線32、42、下部電極11、上部電極20、引出電極34、及插頭35、41係由W、Al、AlCu、Cu等形成。於本實施形態之MRAM中，藉由例如以矩陣狀設置複數個圖10所示之1個記憶胞，可形成MRAM之記憶胞陣列。圖11係表示本實施形態之MRAM之主要部分之電路圖。如圖11所示，包含磁阻元件10與選擇電晶體Tr之複數個記憶胞53以矩陣狀配置。屬於同一行之記憶胞53之一端子與同一個位元線32連接，另一端子與同一個位元線42連接。屬於同一列之記憶胞53之選擇電晶體Tr之閘極電極(字元線)39相互連接，進而與列解碼器51連接。位元線32經由電晶體等之開關電路54而與電流源/宿電路(current source/sink circuit)55連接。又，位元線42經由電晶體等之開關電路56而與電流源/宿電路57連接。電流源/宿電路55、57將寫入電流供給至所連接之位元線32、42，或自所連接之位元線32、42抽出。位元線42又與讀出電路52連接。讀出電路52亦可與位元線32連接。讀出電路52含有讀出電流電路、感測放大器等。寫入時，藉由使與寫入對象之記憶胞連接之開關電路54、56及選擇電晶體Tr成為開啟狀態，形成經由對象之記憶胞之電流路徑。並且，電流源/宿電路55、57中，根據欲寫入之資訊，其中一者作為電流源(current source)而發揮功能，另一者作為電流宿(current sink)而發揮功能。其結果，寫入電流於與欲寫入之資訊對應之方向流通。作為寫入速度，可以具有數奈秒至數微秒之脈衝寬度之電流進行自旋注入寫入。讀出時，以與寫入相同之方式，藉由讀出電路52對指定之磁阻元件10供給不引起磁化反轉之程度之較小之讀出電流。並且，關於讀出電路52，藉由將與磁阻元件10之磁化狀態對應之電阻值所引起之電流值或電壓值與參照值進行比較，而判定其電阻狀態。再者，較理想為讀出時之電流脈衝寬度短於寫入時。藉此，讀出時之電流下之誤寫入減少。其係基於：寫入電流之脈衝寬度較短時，寫入電流值之絕對值變大。如以上所說明，根據本實施形態，可獲得具備可抑制絕緣不良之磁阻元件之磁性記憶體。對本發明之若干實施形態進行了說明，但該等實施形態為例示者，並非意欲限定發明之範圍。該等實施形態可以其他各種形態而實施，可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化例包含於發明之範圍或主旨，同樣地亦包含於申請專利範圍中記載之發明及其均等之範圍。 [相關申請之交叉引用] 本申請案係基於2016年9月20日於日本提出申請之先前之日本專利申請案N0.2016-183305並主張優先權，其全文以引用之方式被併入本文。

10‧‧‧磁阻元件

10A‧‧‧磁阻元件

10B‧‧‧磁阻元件

10C‧‧‧磁阻元件

10D‧‧‧磁阻元件

10E‧‧‧磁阻元件

10F‧‧‧磁阻元件

11‧‧‧下部電極12、12a、12b‧‧‧基底層

13、13a‧‧‧層

14、14A、14B、14C、14a、14a1、14c、14c1‧‧‧磁性層

14b‧‧‧結晶斷離層(非磁性層)

16‧‧‧非磁性層

18‧‧‧磁性層

19‧‧‧保護層

20‧‧‧上部電極

22‧‧‧堆積層

32‧‧‧位元線

34‧‧‧引出電極

35‧‧‧插頭

36‧‧‧半導體基板

37a‧‧‧汲極

37b‧‧‧源極

38‧‧‧閘極絕緣膜

39‧‧‧閘極電極

41‧‧‧插頭

42‧‧‧位元線

51‧‧‧列解碼器

52‧‧‧讀出電路

53‧‧‧記憶胞

54、56‧‧‧開關電路

55、57‧‧‧電流源/宿電路

MR‧‧‧磁阻

RA‧‧‧面積電阻

Tr‧‧‧選擇電晶體

S‧‧‧源極區域

D‧‧‧汲極區域

圖1係表示第1實施形態之磁阻元件之剖視圖。圖2係表示第1實施形態之變化例之磁阻元件之剖視圖。圖3A至3C係說明第1實施形態之磁阻元件之製造方法之剖視圖。圖4係表示第1實施形態之磁阻元件之面積電阻RA(Ωμm² )與MR(任意單位)之關係之圖表。圖5係表示第2實施形態之磁阻元件之剖視圖。圖6係表示第3實施形態之磁阻元件之剖視圖。圖7係表示第4實施形態之磁阻元件之剖視圖。圖8係表示第5實施形態之磁阻元件之剖視圖。圖9係表示第6實施形態之磁阻元件之剖視圖。圖10係表示第7實施形態之磁性記憶體之剖視圖。圖11係第7實施形態之磁性記憶體之電路圖。

Claims (10)

1. 一種磁阻元件，其具備：第1層、第1磁性層、配置於上述第1層與上述第1磁性層之間之第2磁性層、配置於上述第1磁性層與上述第2磁性層之間之非磁性層、及至少配置於上述非磁性層之側面之絕緣層，且上述第1層含有由Hf、Zr、Al、Cr及Mg所組成之第1群中之至少一種元素及由Ta、W、Mo、Nb、Si、Ge、Be、Li、Sn、Sb及P所組成之第2群中之至少一種元素， 上述絕緣層含有上述第1群中之至少一種元素。
2. 如請求項1之磁阻元件，其中上述第1層含有上述第1群中之至少一種元素與上述第2群中之至少一種元素之合金。
3. 如請求項1之磁阻元件，其中上述第1層具有第1區域及位於上述第1區域與上述第2磁性層之間之第2區域，上述第2群中之至少一種元素於第2區域中具有高於上述第1區域之濃度。
4. 如請求項1之磁阻元件，其中上述第1層具有含有上述第1群中之至少一種元素之第2層與含有上述第2群中之至少一種元素之第3層積層而成之積層結構。
5. 如請求項1至4中任一項之磁阻元件，其中上述第2磁性層具備：第3磁性層、配置於上述第3磁性層與上述非磁性層之間之第4磁性層、及配置於上述第3磁性層與上述第4磁性層之間之第4層，上述第3磁性層包含含有Fe或MnGa之L1₀ 結構之合金、含有Co之人工晶格、CoCrPt、DO₂₂ 結構之MnGa合金及稀土類磁性化合物中之至少一種， 上述第4層含有B、Zr、Hf、Ta、Nb、Mo、W、Ti、V、Cr、Mn、Ni、Cu、Ru、Ag、Mg及稀土類元素中之至少一種元素。
6. 如請求項5之磁阻元件，其進而具備第5層，該第5層配置於上述第1層與上述第3磁性層之間，含有Hf、Zr、Al、Cr及Mg中之至少一種元素或含有Ru、Pt、Pd、Mo、W及Ti中之至少一種元素。
7. 如請求項5之磁阻元件，其進而具備第5層，該第5層配置於上述第1層與上述第3磁性層之間，含有Hf、Zr、Al、Cr、Ti、Sc及Mg中之至少一種元素之氮化物。
8. 一種磁阻元件，其具備：第1層、第1磁性層、配置於上述第1層與上述第1磁性層之間之第2磁性層、配置於上述第1磁性層與上述第2磁性層之間之非磁性層、及至少配置於上述非磁性層之側面之絕緣層，且上述第1層為含有Hf、Zr、Al、Cr及Mg中之一種元素之層或含有Ru、Pt、Pd、Mo、W及Ti中之至少一種元素之層，上述第2磁性層含有Hf、Zr、Al、Cr及Mg中之至少一種元素， 上述絕緣層含有Hf、Zr、Al、Cr及Mg中之至少一種元素。
9. 如請求項8之磁阻元件，其中上述第2磁性層具備：第3磁性層、配置於上述第3磁性層與上述非磁性層之間之第4磁性層、配置於上述第3磁性層與上述第4磁性層之間之第2層，上述第3磁性層包含含有Fe或MnGa之L1₀ 結構之合金、含有Co之人工晶格、CoCrPt、DO₂₂ 結構之MnGa合金及稀土類磁性化合物中之至少一種，上述第2層含有B、Zr、Hf、Ta、Nb、Mo、W、Ti、V、Cr、Mn、Ni、Cu、Ru、Ag、Mg及稀土類元素中之至少一種元素， 上述第3及第4磁性層中之至少一者含有Hf、Zr、Al、Cr及Mg中之至少一種元素。
10. 一種磁性記憶體，其具備：如請求項1至9中任一項之磁阻元件、與上述磁阻元件之上述第1磁性層電性連接之第1配線、及 與上述磁阻元件之上述第2磁性層電性連接之第2配線。