KR20140103771A - 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법 - Google Patents

자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법 Download PDF

Info

Publication number
KR20140103771A
KR20140103771A KR1020130017662A KR20130017662A KR20140103771A KR 20140103771 A KR20140103771 A KR 20140103771A KR 1020130017662 A KR1020130017662 A KR 1020130017662A KR 20130017662 A KR20130017662 A KR 20130017662A KR 20140103771 A KR20140103771 A KR 20140103771A
Authority
KR
South Korea
Prior art keywords
layer
free layers
magnetization
layers
magnetization free
Prior art date
Application number
KR1020130017662A
Other languages
English (en)
Inventor
이성철
김광석
김기원
장영만
피웅환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130017662A priority Critical patent/KR20140103771A/ko
Priority to US14/182,660 priority patent/US20140231941A1/en
Publication of KR20140103771A publication Critical patent/KR20140103771A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법에 관해 개시되어 있다. 개시된 자기저항구조는 자화 자유층, 상기 자화 자유층보다 큰 폭을 갖는 분리층 및 상기 자화 자유층보다 큰 폭을 갖는 자화 고정층을 포함할 수 있다. 상기 자화 자유층은 복수 개로 구비될 수 있다. 상기 분리층 및/또는 상기 자화 고정층은 상기 복수의 자화 자유층을 커버하는 구조를 가질 수 있다. 상기 복수의 자화 자유층 상에 상기 분리층이 구비될 수 있고, 상기 분리층 상에 상기 자화 고정층이 구비될 수 있다.

Description

자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법{Magnetoresistive structure, memory device including the same and manufacturing methods thereof}
자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법에 관한 것이다.
MRAM(Magnetic random access memory)은 MTJ(magnetic tunneling junction) 요소와 같은 자기저항요소(magnetoresistive element)의 저항 변화 현상을 이용해서 데이터를 저장하는 메모리소자이다. MTJ 요소의 저항은 자유층(free layer)의 자화 방향에 따라 달라진다. 즉, 자유층의 자화 방향이 고정층(pinned layer)의 자화 방향과 동일할 때, 상기 MTJ 요소는 낮은 저항값을 갖고, 반대인 경우에 높은 저항값을 갖는다. 상기 MTJ 요소가 낮은 저항값을 가질 때, 데이터 '0'에 대응될 수 있고, 높은 저항값을 가질 때, 데이터 '1'에 대응될 수 있다. 이러한 MRAM은 비휘발성을 갖고, 고속 동작이 가능하며, 높은 내구성(endurance)을 갖는 등의 이점으로 인해 차세대 비휘발성 메모리소자의 하나로 주목받고 있다.
MRAM의 기록 밀도를 높이기 위해서는, 즉, 고밀도 MRAM을 구현하기 위해서는, MTJ 요소의 사이즈를 감소시켜야 한다. 그런데 MTJ 요소의 폭이 수십 나노미터(nm) 이하로 감소되면, MTJ 요소의 식각 손상(etch damage)에 의한 문제가 커지기 때문에, MRAM의 특성 및 균일성이 나빠질 수 있다. 또한, MTJ 요소의 사이즈가 감소하면, 고정층의 부피가 작아지면서 고정층의 열적 안정성(thermal stability)을 확보하기가 어려워질 수 있다. 그 밖에도 다양한 문제가 유발될 수 있다.
우수한 성능을 갖는 자기저항구조(magnetoresistive structure) 및 이를 포함하는 메모리소자를 제공한다.
고집적화(고밀도화)에 유리한 자기저항구조 및 이를 포함하는 메모리소자를 제공한다.
식각 손상에 의한 문제를 방지/극복할 수 있는 자기저항구조 및 이를 포함하는 메모리소자를 제공한다.
고정층의 열적 안정성이 우수한 자기저항구조 및 이를 포함하는 메모리소자를 제공한다.
상기 자기저항구조 및 메모리소자의 제조방법을 제공한다.
본 발명의 일 측면(aspect)에 따르면, 복수의 자화 자유층; 상기 복수의 자화 자유층 중 적어도 두 개를 커버하는 분리층; 및 상기 분리층을 사이에 두고 상기 복수의 자화 자유층과 대향하는 자화 고정층;을 포함하는 자기저항구조(magnetoresistive structure)가 제공된다.
상기 분리층의 양측면은 상기 복수의 자화 자유층과 이격될 수 있다.
상기 분리층은 상기 복수의 자화 자유층의 양측으로 연장된 구조를 가질 수 있다.
상기 복수의 자화 자유층 상에 상기 분리층이 구비될 수 있고, 상기 분리층 상에 상기 자화 고정층이 구비될 수 있다.
상기 분리층과 상기 자화 고정층은 동일한 평면 구조를 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수평 자기이방성(in-plane magnetic anisotropy)을 가질 수 있다.
상기 복수의 자화 자유층 각각은 수평요소 및 상기 수평요소에서 연장된 적어도 하나의 수직요소를 포함할 수 있다.
상기 복수의 자화 자유층 각각은 그 양단에서 돌출된 돌출요소를 더 포함할 수 있다.
복수의 상기 분리층이 서로 이격하여 구비될 수 있고, 상기 복수의 분리층 각각에 대응하는 복수의 자화 자유층이 구비될 수 있다.
복수의 상기 자화 고정층이 서로 이격하여 구비될 수 있고, 상기 복수의 자화 고정층 각각에 대응하는 복수의 자화 자유층이 구비될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 자기저항구조를 포함하는 메모리소자가 제공된다.
상기 메모리소자는 상기 복수의 자화 자유층 각각에 연결된 스위칭요소를 더 포함할 수 있다.
상기 메모리소자는 MRAM(magnetic random access memory)일 수 있다.
상기 메모리소자는 STT-MRAM(spin transfer torque magnetic random access memory)일 수 있다.
본 발명의 다른 측면에 따르면, 복수의 자화 자유층; 상기 복수의 자화 자유층 중 적어도 두 개에 의해 공유된 자화 고정층; 및 상기 복수의 자화 자유층과 상기 자화 고정층 사이에 구비된 분리층;을 포함하는 자기저항구조가 제공된다.
상기 자기저항구조는 상기 자화 고정층이 상기 복수의 자화 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수평 자기이방성(in-plane magnetic anisotropy)을 가질 수 있다.
본 발명의 다른 측면에 따르면, 전술한 자기저항구조를 포함하는 메모리소자가 제공된다.
상기 메모리소자는 상기 복수의 자화 자유층 각각에 연결된 스위칭요소를 더 포함할 수 있다.
상기 메모리소자는 MRAM(magnetic random access memory)일 수 있다.
상기 메모리소자는 STT-MRAM(spin transfer torque magnetic random access memory)일 수 있다.
본 발명의 다른 측면에 따르면, 자화 자유층; 상기 자화 자유층 상에 구비되고, 상기 자화 자유층보다 큰 폭을 갖는 분리층; 및 상기 분리층 상에 구비되고, 상기 자화 자유층보다 큰 폭을 갖는 자화 고정층;을 포함하는 자기저항구조가 제공된다.
상기 자화 자유층이 복수 개 구비될 수 있다.
상기 분리층 및/또는 상기 자화 고정층은 상기 복수의 자화 자유층을 커버하는 구조를 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다.
상기 복수의 자화 자유층 및 상기 자화 고정층은 수평 자기이방성(in-plane magnetic anisotropy)을 가질 수 있다.
식각 손상에 의한 문제를 방지/극복할 수 있는 자기저항구조를 구현할 수 있다. 우수한 열적 안정성을 갖는 자기저항구조를 구현할 수 있다. 스트레이 필드(stray field)에 의한 스위칭 불균형(switching asymmetry) 문제를 억제/방지할 수 있는 자기저항구조를 구현할 수 있다. 스케일 다운(scale down)에 유리한 자기저항구조를 구현할 수 있다. 이러한 자기저항구조를 적용하면, 고밀도/고성능 메모리소자를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 자기저항구조(magnetoresistive structure)를 포함하는 메모리소자를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 자기저항구조가 수직 자기이방성(perpendicular magnetic anisotropy)을 갖는 경우의 일례를 보여주는 단면도이다.
도 3은 본 발명의 실시예에 따른 자기저항구조가 수평 자기이방성(in-plane magnetic anisotropy)을 갖는 경우의 일례를 보여주는 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 자기저항구조를 보여주는 단면도이다.
도 5는 본 발명의 실시예에 따른 자기저항구조의 평면 구조를 예시적으로 보여주는 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 자기저항구조의 평면 구조를 예시적으로 보여주는 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 자기저항구조를 보여주는 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 자기저항구조를 보여주는 단면도이다.
도 9a 내지 도 9g는 본 발명의 실시예에 따른 자기저항구조를 포함하는 메모리소자의 제조방법을 보여주는 단면도이다.
이하, 본 발명의 실시예에 따른 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 실시예에 따른 자기저항구조(magnetoresistive structure)(M100)를 포함하는 메모리소자(1000)를 보여주는 단면도이다.
도 1을 참조하면, 메모리소자(1000)는 자기저항구조(M100)를 포함할 수 있다. 자기저항구조(M100)는 복수의 자화 자유층(magnetization free layer)(이하, 자유층)(FL11, FL12)을 포함할 수 있다. 예컨대, 복수의 자유층(FL11, FL12)은 제1 자유층(FL11) 및 제2 자유층(FL12)을 포함할 수 있다. 제1 자유층(FL11)과 제2 자유층(FL12)은 수평 방향(예컨대, X축 방향)으로 서로 이격하여 배치될 수 있다. 자기저항구조(M100)는 복수의 자유층(FL11, FL12)을 커버하는 분리층(separation layer)(SL10)을 포함할 수 있다. 또한, 자기저항구조(M100)는 분리층(SL10)을 사이에 두고 상기 복수의 자유층(FL11, FL12)과 대향하는 자화 고정층(magnetization pinned layer)(이하, 고정층)(PL10)을 포함할 수 있다. 고정층(PL10)은 복수의 자유층(FL11, FL12)에 의해 공유된 층이라 할 수 있다.
복수의 자유층(FL11, FL12)은 자화 방향을 변동할 수 있는 자성층으로, 소정의 강자성(ferromagnetic) 물질로 형성될 수 있다. 상기 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있고, 그 밖에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수 있다. 각 자유층(FL11, FL12)의 두께는 0.5∼15nm 정도, 예컨대, 1∼10nm 정도일 수 있다. 고정층(PL10)은 고정된 자화 방향을 갖는 자성층으로, 예컨대, Co, Fe 및 Ni 중 적어도 하나를 포함하는 강자성 물질로 형성될 수 있다. 상기 강자성 물질은 Co, Fe, Ni 이외에 다른 원소, 예컨대, B, Cr, Pt, Pd 등을 더 포함할 수도 있다. 자유층(FL11, FL12)과 고정층(PL10)은 서로 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다. 고정층(PL10)의 두께는, 예컨대, 약 15nm 이하일 수 있다.
자유층(FL11, FL12) 및 고정층(PL10)은 수직 자기이방성(perpendicular magnetic anisotropy)을 가질 수 있다. 이 경우, 자유층(FL11, FL12) 및/또는 고정층(PL10)은 Co 계열의 물질 또는 Fe 계열의 물질을 포함할 수 있고, 단층 또는 다층 구조를 가질 수 있다. 예컨대, 자유층(FL11, FL12) 및/또는 고정층(PL10)은 Co, CoFe, CoFeB, CoCr 및 CoCrPt 중 적어도 하나를 포함하거나, Co, Fe, Co 합금 및 Fe 합금 중 적어도 하나로 형성된 제1층과 Pt, Ni 및 Pd 중 적어도 하나로 형성된 제2층이 교대로 적층된 다층구조를 가질 수 있다. 상기 다층구조는, 예컨대, [Co/Pd]n 구조, [Co/Ni]n 구조, [Co/Pt]n 구조 또는 [Fe/Pd]n 구조 등을 포함할 수 있다. [Co/Pd]n 구조에서 n은 Co와 Pd가 교대로 반복 적층된 횟수를 의미한다. 이는 [Co/Ni]n, [Co/Pt]n 및 [Fe/Pd]n 에서도 마찬가지이다. 또는, 자유층(FL11, FL12) 및 고정층(PL10)은 L10 구조를 갖는 FePt층 또는 CoPt층을 포함하거나, 희토류 원소(rare-earth element)와 전이금속(transition metal)의 합금층을 포함할 수 있다. 상기 희토류 원소는 Tb 및 Gd 중 적어도 하나일 수 있고, 상기 전이금속은 Ni, Fe 및 Co 중 적어도 하나일 수 있다. 그러나, 여기서 제시한 자유층(FL11, FL12) 및 고정층(PL10)의 구체적인 물질은 예시적인 것이고, 그 밖에 다양한 물질이 자유층(FL11, FL12) 및 고정층(PL10) 물질로 적용될 수 있다.
자유층(FL11, FL12) 및 고정층(PL10)은 수평 자기이방성(in-plane magnetic anisotropy)을 가질 수도 있다. 자유층(FL11, FL12) 및 고정층(PL10)이 수평 자기이방성을 갖는 경우, 이들은 연자성(soft magnetic) 물질로 형성될 수 있다. 상기 연자성 물질의 자기이방성 에너지는, 예컨대, 104∼105 erg/cc 정도일 수 있다. 상기 연자성 물질은, 예컨대, Ni, Co, NiCo, NiFe, CoFe, CoFeB, CoZrNb 및 CoZrCr 등일 수 있다. 자유층(FL11, FL12) 및 고정층(PL10)이 수평 자기이방성을 갖는 경우, 이들의 자화 용이축(magnetization easy axis)은 형상 이방성(shape anisotropy)에 의해 결정될 수 있다. 이와 관련해서, 자유층(FL11, FL12)은 소정 방향, 예컨대, X축 방향으로 길쭉한 모양을 가질 수 있다. 예컨대, 자유층(FL11, FL12)은 X축 방향으로 장변을 갖고 Y축 방향으로 단변을 갖는 직사각형 모양을 가질 수 있다. 또는, 타원형이나 그와 유사한 모양을 가질 수 있다.
분리층(SL10)은 절연 물질로 형성될 수 있다. 예컨대, 분리층(SL10)은 Mg 산화물 및 Al 산화물과 같은 절연성 산화물을 포함할 수 있다. 분리층(SL10)이 절연 물질로 구성된 경우, 자기저항구조(M100)는 MTJ(magnetic tunneling junction) 구조일 수 있다. 그러나 분리층(SL10)의 물질은 절연 물질로 한정되지 않는다. 경우에 따라서는, 분리층(SL10)을 도전 물질로 형성할 수도 있다. 이 경우, 분리층(SL10)은 Ru, Cu, Al, Au, Ag 및 이들의 혼합물 중 적어도 하나의 도전 물질(금속)을 포함할 수 있다. 분리층(SL10)의 두께는 약 5nm 이하, 예컨대, 약 3nm 이하일 수 있다. 분리층(SL10)은 터널층(tunnel layer) 또는 베리어층(barrier layer)이라 할 수 있다.
분리층(SL10)의 양측면(식각면)은 복수의 자유층(FL11, FL12)과 이격될 수 있다. 분리층(SL10)의 상기 양측면은 X축 방향에 따른 양측면일 수 있다. 또한, 분리층(SL10)은 복수의 자유층(FL11, FL12)의 양측(X축 방향에 따른 양측)으로 연장된 구조를 가질 수 있다. 고정층(PL10)은 분리층(SL10)과 동일한(혹은 거의 유사한) 평면 구조를 가질 수 있다. 다시 말해, 위에서 보았을 때, 고정층(PL10)과 분리층(SL10)은 동일한(혹은 거의 유사한) 구조를 가질 수 있다.
복수의 자유층(FL11, FL12) 상에 분리층(SL10)이 구비될 수 있고, 분리층(SL10) 상에 고정층(PL10)이 구비될 수 있다. 다시 말해, 자기저항구조(M100)는 고정층(PL10)이 복수의 자유층(FL11, FL12) 위쪽에 구비된 탑-핀드(top-pinned) 구조를 가질 수 있다.
부가해서, 고정층(PL10)은 SAF(synthetic antiferromagnetic) 구조를 가질 수 있다. 이 경우, 고정층(PL10)은 하부 고정층과 상부 고정층 및 이들 사이에 구비된 스페이서(spacer)를 포함할 수 있다. 상기 하부 고정층, 스페이서 및 상부 고정층은 SAF 구조를 형성한다고 할 수 있다. 이러한 SAF 구조에서는 스페이서를 사이에 두고 인접하게 배치된 두 개의 고정층(상기 상하부 고정층)이 서로 반대 방향으로 고정된 자화 방향을 가질 수 있다. 상기 상하부 고정층의 물질은 동일하거나 유사할 수 있다. 상기 스페이서는 도전 물질, 예컨대, Ru, Cu, Al, Au, Ag 및 이들의 혼합물 중 적어도 하나를 포함할 수 있고, 스페이서의 두께는 약 5nm 이하, 예컨대, 약 3nm 이하일 수 있다.
자기저항구조(M100)에서 제1 자유층(FL11)과 그에 대응하는 분리층(SL10) 영역 및 고정층(PL10) 영역은 '제1 셀 영역'을 구성할 수 있다. 이와 유사하게, 제2 자유층(FL12)과 그에 대응하는 분리층(SL10) 영역 및 고정층(PL10) 영역은 '제2 셀 영역'을 구성할 수 있다.
메모리소자(1000)는 각 자유층(FL11, FL12)에 전기적으로 연결된 복수의 스위칭요소(SW10, SW20)를 더 포함할 수 있다. 예컨대, 복수의 스위칭요소(SW10, SW20)는 제1 자유층(FL11)에 연결된 제1 스위칭요소(SW10) 및 제2 자유층(F12)에 연결된 제2 스위칭요소(SW20)를 포함할 수 있다. 복수의 스위칭요소(SW10, SW20)는 트랜지스터일 수 있다. 이 경우, 제1 스위칭요소(SW10)는 기판(SUB10) 내에 구비된 제1 드레인영역(D10) 및 공통 소오스영역(S15)을 포함할 수 있고, 제1 드레인영역(D10)과 공통 소오스영역(S15) 사이의 기판(SUB10) 상에 구비된 제1 워드라인(WL10)을 포함할 수 있다. 제1 워드라인(WL10)은 '게이트라인'이라 할 수 있다. 제1 스위칭요소(SW10)는 제1 워드라인(WL10)과 기판(SUB10) 사이에 구비된 제1 게이트절연층(GI10)을 더 포함할 수 있다. 제2 스위칭요소(SW20)는 기판(SUB10) 내에 구비된 제2 드레인영역(D20) 및 공통 소오스영역(S15)을 포함할 수 있고, 제2 드레인영역(D20)과 공통 소오스영역(S15) 사이의 기판(SUB10) 상에 구비된 제2 워드라인(WL20)을 포함할 수 있다. 제2 스위칭요소(SW20)는 제2 워드라인(WL20)과 기판(SUB10) 사이에 구비된 제2 게이트절연층(GI20)을 더 포함할 수 있다. 제1 드레인영역(D10)과 제2 드레인영역(D20) 사이에 공통 소오스영역(S15)이 구비될 수 있다. 제1 스위칭요소(SW10)와 제2 스위칭요소(SW20)는 공통 소오스영역(S15)을 공유하고 있다고 할 수 있다. 제1 드레인영역(D10)과 공통 소오스영역(S15)의 역할은 뒤바뀔 수 있고, 이와 유사하게, 제2 드레인영역(D20)과 공통 소오스영역(S15)의 역할도 뒤바뀔 수 있다. 제1 스위칭요소(SW10)와 제2 스위칭요소(SW20)의 구성은 예시적인 것이고, 이들은 다양하게 변형될 수 있다. 예컨대, 제1 스위칭요소(SW10)와 제2 스위칭요소(SW20)는 공통 소오스영역(S15)을 공유하지 않고, 각각 별도의 소오스영역을 포함할 수 있다.
제1 드레인영역(D10)은 제1 자유층(FL11)에 전기적으로 연결될 수 있고, 제2 드레인영역(D20)은 제2 자유층(FL12)에 전기적으로 연결될 수 있다. 제1 드레인영역(D10)과 제1 자유층(FL11)은 제1 콘택플러그(CP10) 및 제1 연결배선(CW10)을 통해 연결될 수 있다. 제2 드레인영역(D20)과 제2 자유층(FL12)은 제2 콘택플러그(CP20) 및 제2 연결배선(CW20)을 통해 연결될 수 있다. 공통 소오스영역(S15)에 연결된 소오스라인(SLN10)이 구비될 수 있다. 공통 소오스영역(S15)과 소오스라인(SLN10)은 제3 콘택플러그(CP30)에 의해 연결될 수 있다. 스위칭요소(SW10, SW20)와 자기저항구조(M100)의 연결 관계는 예시적인 것이고, 다양하게 변형될 수 있다. 예컨대, 제1 연결배선(CW10)을 사용하지 않고, 제1 콘택플러그(CP10) 상에 제1 자유층(FL11)을 직접 구비시킬 수 있다. 이와 유사하게, 제2 연결배선(CW20)을 사용하지 않고, 제2 콘택플러그(CP20) 상에 제2 자유층(FL12)을 직접 구비시킬 수 있다. 그 밖에도 다양한 변형 구조가 가능하다.
고정층(PL10) 상에 캡핑층(capping layer)(CL10)이 구비될 수 있다. 캡핑층(CL10)은 자성층인 고정층(PL10)을 보호하기 위한 층으로, 비자성 물질, 예컨대, 소정의 금속으로 형성될 수 있다. 캡핑층(CL10)은 고정층(PL10)과 동일한 혹은 유사한 평면 구조를 가질 수 있다. 고정층(PL10) 자체를 비트라인으로 사용하거나, 고정층(PL10)과 캡핑층(CL10)의 적층 구조를 비트라인으로 사용할 수 있다. 그러나, 경우에 따라서는, 캡핑층(CL10) 상에 별도의 비트라인(미도시)을 더 구비시킬 수도 있다.
본 실시예에서 복수의 자유층(FL11, FL12)은 셀 단위로 분리되어 있지만, 분리층(SL10) 및 고정층(PL10)은 셀 단위로 분리되지 않고 복수의 자유층(FL11, FL12)을 커버하는 큰 사이즈를 갖는다. 이 경우, 분리층(SL10)의 식각 손상(etch damage)에 의한 자기저항요소의 특성 열화 및 자기저항비(magnetoresistance ratio)(즉, MR 비) 불균일화 등의 문제가 억제/방지될 수 있다. 또한, 고정층(PL10)의 부피가 증가하기 때문에, 고정층(PL10)의 열적 안정성(thermal stability)이 크게 개선될 수 있다. 또한, 고정층(PL10)의 스트레이 필드(stray field)에 의한 자유층(FL11, FL12)의 스위칭 불균형(switching asymmetry) 문제를 억제/방지할 수 있다. 고정층(PL10)이 자유층(FL11, FL12)보다 상대적으로 큰 사이즈를 갖는 경우, 자유층(FL11, FL12)에 대한 고정층(PL10)의 스트레이 필드(stray field)의 영향을 감소시킬 수 있다. 특히, 고정층(PL10)을 SAF 구조로 형성하는 경우, 고정층(PL10)의 사이즈가 클수록, 상기 스트레이 필드(stray field)를 용이하게 상쇄시킬 수 있다. 위와 같은 이유로, 본 발명의 실시예에 따르면, 메모리소자(1000)의 성능, 균일성, 신뢰성 등을 향상시킬 수 있고, 메모리소자(1000)의 기록 밀도를 높일 수 있다.
종래의 MTJ(magnetic tunneling junction) 요소의 경우, 자유층과 베리어층 및 고정층을 증착한 후, 이들을 패터닝(식각)하여 셀 단위로 분리한다. 따라서, MTJ 셀에서 자유층과 베리어층 및 고정층은 동일한(거의 동일한) 평면 구조를 갖고, 이들의 측면(식각면)은 동일한(거의 동일한) 수직선 상에 존재할 수 있다. 이 경우, MTJ 셀의 측면 식각 손상은 셀의 R·A(저항×면적) 산포 및 MR 비 산포에 영향을 준다. 상기 측면 식각 손상의 영향은 MTJ 셀의 사이즈가 작아질수록 증가한다. 따라서, 상기 측면 식각 손상으로 인한 문제는 고밀도 MRAM 구현을 저해하는 요인이 된다. 또한, 상기 MTJ 셀의 사이즈가 감소할수록, 고정층의 부피가 감소하기 때문에, 고정층의 열적 안정성(thermal stability)을 확보하기가 어려워진다. 또한, 상기 MTJ 셀의 사이즈가 감소할수록, 고정층에 발생하는 스트레이 필드(stray field)에 의한 자유층의 스위칭 불균형(switching asymmetry) 문제가 커질 수 있다. 이러한 문제들은 고밀도 MRAM 구현을 저해하는 요인이 된다.
본 발명의 실시예에서는 복수의 자유층(FL11, FL12)을 셀 단위로 형성한 후, 분리층(SL10) 및 고정층(PL10)은 셀 단위로 분리하지 않고 복수의 자유층(FL11, FL12)을 커버하는 큰 사이즈로 형성한다. 따라서, 앞서 설명한 바와 같은, 종래의 MTJ 셀의 문제들을 방지하거나 최소화할 수 있다. 즉, 분리층(SL10)의 식각 손상에 의한 문제를 원천적으로 방지할 수 있고, 고정층(PL10)의 열적 안정성이 크게 증가하는 효과를 얻을 수 있으며, 스트레이 필드(stray field)에 의한 스위칭 불균형(switching asymmetry) 문제를 억제할 수 있다. 이와 관련해서, 고밀도 MRAM을 용이하게 구현할 수 있다. 또한, 우수한 성능을 갖고, 균일성, 신뢰성, 안정성 등이 개선된 MRAM을 구현할 수 있다.
도 2는 본 발명의 실시예에 따른 자기저항구조(M120)가 수직 자기이방성(perpendicular magnetic anisotropy)을 갖는 경우의 일례를 예시적으로 보여주는 단면도이다.
도 2를 참조하면, 복수의 자유층(FL2)과 이들을 커버하는 분리층(SL20) 및 고정층(PL20)이 구비될 수 있다. 복수의 자유층(FL2)과 고정층(PL20)은 수직 자기이방성을 가질 수 있다. 복수의 자유층(FL2)과 고정층(PL20)에 도시된 화살표는 이들이 가질 수 있는 자화 방향을 예시적으로 보여준다.
도 3은 본 발명의 실시예에 따른 자기저항구조(M130)가 수평 자기이방성(in-plane magnetic anisotropy)을 갖는 경우의 일례를 예시적으로 보여주는 단면도이다.
도 3을 참조하면, 복수의 자유층(FL3)과 이들을 커버하는 분리층(SL30) 및 고정층(PL30)이 구비될 수 있다. 복수의 자유층(FL3)과 고정층(PL30)은 수평 자기이방성을 가질 수 있다. 복수의 자유층(FL3)과 고정층(PL30)에 도시된 화살표는 이들이 가질 수 있는 자화 방향을 예시적으로 보여준다.
도 4는 본 발명의 다른 실시예에 따른 자기저항구조(M140)를 보여주는 단면도이다.
도 4를 참조하면, 복수의 자유층(FL4)과 이들을 커버하는 분리층(SL40) 및 고정층(PL40)이 구비될 수 있다. 복수의 자유층(FL4)은 수평요소(n1)와 상기 수평요소(n1)에서 수직 방향으로 돌출된 적어도 하나의 수직요소(n2)를 포함할 수 있다. 예컨대, 수평요소(n1)의 양단에서 아래 방향으로 돌출된 수직요소(n2)가 구비될 수 있다. 이 경우, 자유층(FL4)의 단면은 'n'자형 구조 혹은 그와 유사한 구조를 가질 수 있다. 상기 수직요소(n2)가 수평요소(n1)의 제1 방향에 따른 양단에서 돌출된 요소라고 하면, 수평요소(n1)의 제2 방향에 따른 양단에서 돌출된 다른 수직요소(미도시)가 더 구비될 수 있다. 상기 제2 방향은 상기 제1 방향에 수직한 방향일 수 있다. 다시 말해, 상기 수직요소(n2)가 수평요소(n1)의 X축 방향에 따른 양단에서 돌출된 요소라고 하면, 수평요소(n1)의 Y축 방향에 따른 양단에서 돌출된 다른 수직요소(미도시)가 더 구비될 수 있다. 그 밖에도, 수직요소(n2)의 위치 및 개수 등은 다양하게 변형될 수 있다. 또한, 도시하지는 않았지만, 도 4에서 두 개의 수직요소(n2) 사이의 수평요소(n1) 하면에 비자성 물질층이 더 구비될 수 있다. 상기 비자성 물질층은, 예컨대, 금속으로 형성될 수 있다.
도 4와 같이, 자유층(FL4)이 수평요소(n1)와 적어도 하나의 수직요소(n2)를 포함하는 구성을 가질 때, 자유층(FL4)의 열적 안정성이 향상될 수 있다. 자유층(FL4)의 수평요소(n1)의 자화 방향을 바꿔주려면, 수평요소(n1) 뿐만 아니라 수직요소(n2)의 자화 방향까지 바꿔줘야 하기 때문에, 자유층(FL4)은 우수한 열적 안정성을 가질 수 있다. 도 3의 자유층(FL3)의 사이즈가 감소할수록, 열적 안정성을 확보하기가 쉽지 않을 수 있기 때문에, 도 4와 같이 'n'자형 구조 혹은 그와 유사한 구조로 자유층(FL4)을 형성함으로써, 자유층(FL4)의 열적 안정성을 용이하게 확보할 수 있다. 도 4와 같은 'n'자형 단면을 갖는 자유층(FL4)은 수평 자기이방성을 갖는 경우로 한정되지 않고, 수직 자기이방성을 갖는 경우에도 적용될 수 있다. 또한, 'n'자형 구조는 다양하게 변형될 수 있다.
도 5 및 도 6은 본 발명의 실시예에 따른 자기저항구조의 평면 구조를 예시적으로 보여주는 평면도이다.
도 5를 참조하면, 복수의 자유층(FL5)이 서로 이격하여 배치될 수 있다. 복수의 자유층(FL5)은 복수의 행 및 열을 이루도록 배열될 수 있다. 여기에는, 복수의 자유층(FL5)이 3행 및 5열을 이루는 경우가 도시되어 있지만, 이는 예시적인 것이고 다양하게 변화될 수 있다. 각 행의 복수의 자유층(FL5)을 커버하는 분리층(SL50) 및 고정층(PL50)이 구비될 수 있다. 분리층(SL50) 및 고정층(PL50)은 라인(line) 형태를 가질 수 있다. 자유층(FL5)들은 X축 방향으로 장축을 갖는 타원 모양을 가질 수 있다.
도 5에서 자유층(FL5)의 모양은 다양하게 변형될 수 있다. 그 일례가 도 6에 도시되어 있다. 도 6을 참조하면, 자유층(FL6)은 직사각형 모양을 가질 수 있다.
도 5 및 도 6의 평면 구조는 도 2 내지 도 4의 자기저항구조(M120, M130, M140)에 대해 적용될 수 있다.
도 7은 본 발명의 다른 실시예에 따른 자기저항구조를 보여주는 단면도이다. 본 실시예에서는 복수의 분리된 고정층(PL710, PL720, PL730)이 구비되고, 각 고정층(PL710, PL720, PL730)에 대응하는 복수의 자유층(FL71∼FL73, FL74∼FL76, FL77∼FL79)이 구비된다.
도 7을 참조하면, 복수의 자유층(FL71∼FL79)이 구비될 수 있고, 이들은 복수의 그룹(GG1∼GG3)으로 나눠질 수 있다. 예컨대, 제1 그룹(GG1)은 제1 내지 제3 자유층(FL71∼FL73)을 포함할 수 있고, 제2 그룹(GG2)은 제4 내지 제6 자유층(FL74∼FL76)을 포함할 수 있고, 제3 그룹(GG3)은 제7 내지 제9 자유층(FL77∼FL79)을 포함할 수 있다. 제1 그룹(GG1)의 자유층들(FL71∼FL73)을 커버하는 제1 분리층(SL710) 및 제1 고정층(PL710)이 구비될 수 있다. 제2 그룹(GG2)의 자유층들(FL74∼FL76)을 커버하는 제2 분리층(SL720) 및 제2 고정층(PL720)이 구비될 수 있다. 제3 그룹(GG3)의 자유층들(FL77∼FL79)을 커버하는 제3 분리층(SL730) 및 제3 고정층(PL730)이 구비될 수 있다. 본 실시예에서는 복수의 고정층(PL710, PL720, PL730)을 덮는 캡핑층(CL700)이 구비될 수 있다. 캡핑층(CL700)은 금속으로 형성될 수 있고, 비트라인으로 사용될 수 있다. 또는, 캡핑층(CL700)과 별도로, 캡핑층(CL700) 상에 비트라인(미도시)을 더 구비시킬 수도 있다.
다른 실시예에 따르면, 도 7에서 캡핑층(CL700)을 복수의 캡핑층으로 분리할 수 있고, 상기 복수의 캡핑층 상에 비트라인을 형성할 수 있다. 그 일례가 도 8에 도시되어 있다.
도 8을 참조하면, 각각의 고정층(PL710, PL720, PL730)에 대응하는 복수의 캡핑층(CL710, CL720, CL730)이 구비될 수 있고, 이들을 덮는 비트라인(BL700)이 구비될 수 있다. 각각의 캡핑층(CL710, CL720, CL730)은 그에 대응하는 고정층(PL710, PL720, PL730)과 동일한 평면 구조를 가질 수 있다.
본 발명의 실시예에 따른 다양한 자기저항구조는 메모리소자(자기메모리소자)에 적용될 수 있다. 그 일례가 도 1에 도시되어 있다. 도 1의 메모리소자(1000)는 MRAM 일 수 있다. 상기 MRAM은 STT-MRAM(spin transfer torque magnetic random access memory)일 수 있다. STT-MRAM의 경우, 기존의 MRAM과 달리 외부 자기장 발생을 위한 별도의 도선(즉, 디지트 라인)을 필요치 않기 때문에, 고집적화에 유리하고 동작 방법이 단순하다는 장점이 있다. 그러나, 본 발명의 실시예에 따른 자기저항구조는 STT-MRAM 뿐 아니라, 상기 디지트 라인을 사용하는 기존의 MRAM에도 적용될 수 있다. 또한, 상기 자기저항구조는 메모리소자(MRAM) 뿐만 아니라 그 밖에 다양한 소자에 여러 가지 목적으로 적용될 수 있다.
도 9a 내지 도 9g는 본 발명의 실시예에 따른 자기저항구조를 포함하는 메모리소자의 제조방법을 보여주는 단면도이다.
도 9a를 참조하면, 기판(SUB10) 내에 제1 및 제2 드레인영역(D10, D20) 및 공통 소오스영역(S15)을 형성할 수 있다. 제1 및 제2 드레인영역(D10, D20) 사이에 공통 소오스영역(S15)을 형성할 수 있다. 제1 드레인영역(D10)과 공통 소오스영역(S15) 사이의 기판(SUB10) 상에 제1 워드라인(WL10)을 형성할 수 있다. 기판(SUB10)과 제1 워드라인(WL10) 사이에 제1 게이트절연층(GI10)을 형성할 수 있다. 제2 드레인영역(D20)과 공통 소오스영역(S15) 사이의 기판(SUB10) 상에 제2 워드라인(WL20)을 형성할 수 있다. 기판(SUB10)과 제2 워드라인(WL20) 사이에 제2 게이트절연층(GI20)을 형성할 수 있다. 제1 드레인영역(D10), 공통 소오스영역(S15) 및 제1 워드라인(WL10)은 제1 스위칭요소(SW10)를 구성한다고 할 수 있다. 제2 드레인영역(D20), 공통 소오스영역(S15) 및 제2 워드라인(WL20)은 제2 스위칭요소(SW20)를 구성한다고 할 수 있다. 다음, 기판(SUB10) 상에 제1 및 제2 스위칭요소(SW10, SW20)를 덮는 제1 절연층(ILD10)을 형성할 수 있다. 즉, 제1 및 제2 드레인영역(D10, D20)과 공통 소오스영역(S15), 그리고, 제1 및 제2 워드라인(WL10, WL20)을 덮는 제1 절연층(ILD10)을 형성할 수 있다.
도 9b를 참조하면, 제1 절연층(ILD10)의 일부를 식각하여 제1 내지 제3 콘택홀(H10∼H30)을 형성할 수 있다. 제1 콘택홀(H10)은 제1 드레인영역(D10)을 노출할 수 있고, 제2 콘택홀(H20)은 제2 드레인영역(D20)을 노출할 수 있으며, 제3 콘택홀(H30)은 공통 소오스영역(S15)을 노출할 수 있다.
도 9c를 참조하면, 제1 내지 제3 콘택홀(H10∼H30) 내에 제1 내지 제3 콘택플러그(CP10∼CP30)를 형성할 수 있다. 다음, 제1 절연층(ILD10) 상에 제1 연결배선(CW10), 제2 연결배선(CW20) 및 소오스라인(SLN10)을 형성할 수 있다. 제1 연결배선(CW10)은 제1 콘택플러그(CP10)와 접촉할 수 있고, 제2 연결배선(CW20)은 제2 콘택플러그(CP20)와 접촉할 수 있다. 소오스라인(SLN10)은 제3 콘택플러그(CP30)와 접촉할 수 있다. 이후, 제1 및 제2 연결배선(CW10, CW20)과 소오스라인(SLN10) 주위에 이들과 동일한(혹은 유사한) 높이의 제2 절연층(ILD20)을 형성할 수 있다.
도 9d를 참조하면, 제2 절연층(ILD20)과 제1 연결배선(CW10), 제2 연결배선(CW20) 및 소오스라인(SLN10)을 덮는 제1 자성층(FL10)을 형성할 수 있다.
도 9e를 참조하면, 제1 자성층(FL10)을 식각(패터닝)하여, 복수의 자유층(FL11, FL12)을 형성할 수 있다. 복수의 자유층(FL11, FL12)은 제1 자유층(FL11) 및 제2 자유층(FL12)을 포함할 수 있다. 제1 자유층(FL11)은 제1 연결배선(CW10) 상에 형성할 수 있고, 제2 자유층(FL12)은 제2 연결배선(CW20) 상에 형성할 수 있다. 제1 자유층(FL11)은 제1 연결배선(CW10) 및 제1 콘택플러그(CP10)를 통해 제1 드레인영역(D10)에 전기적으로 연결될 수 있다. 이와 유사하게, 제2 자유층(FL12)은 제2 연결배선(CW20) 및 제2 콘택플러그(CP20)를 통해 제2 드레인영역(D20)에 전기적으로 연결될 수 있다.
도 9f를 참조하면, 복수의 자유층(FL11, FL12) 주위에 이들과 동일한(혹은 유사한) 높이의 제3 절연층(ILD30)을 형성할 수 있다.
도 9g를 참조하면, 제3 절연층(ILD30) 상에 복수의 자유층(FL11, FL12)을 커버하는 분리층(SL10) 및 고정층(PL10)을 형성할 수 있다. 분리층(SL10) 및 고정층(PL10)은 분리층 물질(절연층 또는 도전층) 및 고정층 물질(제2 자성층)을 순차로 증착한 후에, 이들을 동시에 소정의 형태(예컨대, 라인 형태)로 패터닝하여 형성할 수 있다. 따라서, 분리층(SL10) 및 고정층(PL10)은 도 5 및 도 6에 도시된 바와 같은 구조를 가질 수 있다. 필요에 따라, 고정층(PL10) 상에 캡핑층(CL10)을 더 형성할 수 있다. 캡핑층(CL10)은 소정의 비자성 물질, 예컨대, 금속 물질로 형성할 수 있다. 캡핑층(CL10)도 고정층(PL10)과 동일한(혹은, 거의 동일한) 평면 구조를 갖도록 형성할 수 있다. 분리층(SL10), 고정층(PL10) 및 캡핑층(CL10)을 하나의 식각 마스크를 사용해서 형성할 수 있다. 도시하지는 않았지만, 캡핑층(CL10) 상에 비트라인을 더 형성할 수 있다. 상기 비트라인도 고정층(PL10)과 동일한(혹은, 거의 동일한) 평면 구조를 가질 수 있다. 도 9g에서 복수의 자유층(FL11, FL12), 분리층(SL10) 및 고정층(PL10)은 하나의 '자기저항구조'를 구성한다고 할 수 있다. 제1 자유층(FL11)과 그에 대응하는 분리층(SL10) 영역 및 고정층(PL10) 영역은 '제1 셀 영역'을 구성할 수 있다. 이와 유사하게, 제2 자유층(FL12)과 그에 대응하는 분리층(SL10) 영역 및 고정층(PL10) 영역은 '제2 셀 영역'을 구성할 수 있다.
도 9a 내지 도 9g에서는 도 1에 도시된 바와 같은 자기저항구조(M100) 및 이를 포함하는 메모리소자(1000)를 제조하는 방법에 대해 도시하고 설명하였지만, 이 방법을 변형하면, 도 2 내지 도 8에 도시된 자기저항구조 및 이를 포함하는 메모리소자를 제조할 수 있다. 이러한 변형에 대해서는 당업자가 잘 알 수 있는바, 이에 대한 자세한 설명은 생략한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 8의 자기저항구조 및 메모리소자의 구조는 다양하게 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 분리층 및/또는 고정층이 하나의 자유층보다 큰 폭으로 패터닝되고, 복수의 자유층을 커버하지 않을 수도 있음을 알 수 있을 것이다. 또한, 자기저항구조는 복수의 자유층, 분리층 및 고정층 이외에 적어도 하나의 다른 층을 더 포함할 수 있음을 알 수 있을 것이다. 또한, 스위칭요소의 구성도 다양하게 변형될 수 있음을 알 수 있을 것이다. 부가해서, 본 발명의 실시예에 따른 자기저항구조는 도 1과 같은 메모리소자뿐 아니라 다른 구조의 메모리소자 또는 메모리소자가 아닌 다른 자성소자에도 적용될 수 있음을 알 수 있을 것이다. 그리고, 도 9a 내지 도 9g의 제조방법도 다양하게 변화될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
<도면의 주요 부분에 대한 부호의 설명>
M100∼M140 : 자기저항구조 FL2∼FL6, FL11, FL12 : 자유층
SL10∼SL50 : 분리층 PL10∼PL50 : 고정층
CL10, CL700 : 캡핑층 SW10, SW20 : 스위칭요소
WL10, WL20 : 워드라인 BL700 : 비트라인
GI10, GI20 : 게이트절연층 S15 : 소오스영역
D10, D20 : 드레인영역 CP10∼CP30 : 콘택플러그
CW10, CW20 : 연결배선 SLN10 : 소오스라인
H10∼H30 : 콘택홀 ILD10∼ILD30 : 절연층
SUB10 : 기판 1000 : 메모리소자

Claims (20)

  1. 복수의 자화 자유층;
    상기 복수의 자화 자유층 중 적어도 두 개를 커버하는 분리층; 및
    상기 분리층을 사이에 두고 상기 복수의 자화 자유층과 대향하는 자화 고정층;을 포함하는 자기저항구조(magnetoresistive structure).
  2. 제 1 항에 있어서,
    상기 분리층의 양측면은 상기 복수의 자화 자유층과 이격된 자기저항구조.
  3. 제 1 항에 있어서,
    상기 분리층은 상기 복수의 자화 자유층의 양측으로 연장된 구조를 갖는 자기저항구조.
  4. 제 1 항에 있어서,
    상기 복수의 자화 자유층 상에 상기 분리층이 구비되고,
    상기 분리층 상에 상기 자화 고정층이 구비된 자기저항구조.
  5. 제 1 항에 있어서,
    상기 분리층과 상기 자화 고정층은 동일한 평면 구조를 갖는 자기저항구조.
  6. 제 1 항에 있어서,
    상기 복수의 자화 자유층 및 상기 자화 고정층은 수직 자기이방성(perpendicular magnetic anisotropy)을 갖는 자기저항구조.
  7. 제 1 항에 있어서,
    상기 복수의 자화 자유층 및 상기 자화 고정층은 수평 자기이방성(in-plane magnetic anisotropy)을 갖는 자기저항구조.
  8. 제 7 항에 있어서,
    상기 복수의 자화 자유층 각각은 수평요소 및 상기 수평요소에서 연장된 적어도 하나의 수직요소를 포함하는 자기저항구조.
  9. 제 7 항에 있어서,
    상기 복수의 자화 자유층 각각은 그 양단에서 돌출된 돌출요소를 더 포함하는 자기저항구조.
  10. 제 1 항에 있어서,
    복수의 상기 분리층이 서로 이격하여 구비되고,
    상기 복수의 분리층 각각에 대응하는 복수의 자화 자유층이 구비된 자기저항구조.
  11. 제 1 항에 있어서,
    복수의 상기 자화 고정층이 서로 이격하여 구비되고,
    상기 복수의 자화 고정층 각각에 대응하는 복수의 자화 자유층이 구비된 자기저항구조.
  12. 청구항 1 내지 11 중 하나에 기재된 자기저항구조를 포함하는 메모리소자.
  13. 제 12 항에 있어서,
    상기 메모리소자는 상기 복수의 자화 자유층 각각에 연결된 스위칭요소를 더 포함하는 메모리소자.
  14. 제 12 항에 있어서,
    상기 메모리소자는 STT-MRAM(spin transfer torque magnetic random access memory)인 메모리소자.
  15. 복수의 자화 자유층;
    상기 복수의 자화 자유층 중 적어도 두 개에 의해 공유된 자화 고정층; 및
    상기 복수의 자화 자유층과 상기 자화 고정층 사이에 구비된 분리층;을 포함하는 자기저항구조.
  16. 제 15 항에 있어서,
    상기 자기저항구조는 상기 자화 고정층이 상기 복수의 자화 자유층 위에 구비되는 탑-핀드(top-pinned) 구조를 갖는 자기저항구조.
  17. 제 15 항에 있어서,
    상기 복수의 자화 자유층 및 상기 자화 고정층은 수직 자기이방성(perpendicular magnetic anisotropy)을 갖는 자기저항구조.
  18. 제 15 항에 있어서,
    상기 복수의 자화 자유층 및 상기 자화 고정층은 수평 자기이방성(in-plane magnetic anisotropy)을 갖는 자기저항구조.
  19. 청구항 15 내지 18 중 하나에 기재된 자기저항구조를 포함하는 메모리소자.
  20. 제 19 항에 있어서,
    상기 메모리소자는 상기 복수의 자화 자유층 각각에 연결된 스위칭요소를 더 포함하는 메모리소자.
KR1020130017662A 2013-02-19 2013-02-19 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법 KR20140103771A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130017662A KR20140103771A (ko) 2013-02-19 2013-02-19 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법
US14/182,660 US20140231941A1 (en) 2013-02-19 2014-02-18 Magnetoresistive structures, memory devices including the same, and methods of manufacturing the magnetoresistive structures and the memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017662A KR20140103771A (ko) 2013-02-19 2013-02-19 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법

Publications (1)

Publication Number Publication Date
KR20140103771A true KR20140103771A (ko) 2014-08-27

Family

ID=51350611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017662A KR20140103771A (ko) 2013-02-19 2013-02-19 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법

Country Status (2)

Country Link
US (1) US20140231941A1 (ko)
KR (1) KR20140103771A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601744B1 (ko) * 2022-07-05 2023-11-10 한양대학교 에리카산학협력단 고속 고에너지효율 자기터널접합 소자

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6437265B2 (ja) * 2014-10-01 2018-12-12 株式会社東芝 磁気ヘッド、磁気記録再生装置、および磁気ヘッドの製造方法
US9570509B2 (en) 2015-01-29 2017-02-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) device array

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174149A (ja) * 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
US8184411B2 (en) * 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR20120056019A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 발진기와 그 제조방법 및 동작방법
US8541855B2 (en) * 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP2013041912A (ja) * 2011-08-12 2013-02-28 Toshiba Corp 磁気ランダムアクセスメモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601744B1 (ko) * 2022-07-05 2023-11-10 한양대학교 에리카산학협력단 고속 고에너지효율 자기터널접합 소자
WO2024010347A1 (ko) * 2022-07-05 2024-01-11 한양대학교 에리카산학협력단 고속 고에너지효율 자기터널접합 소자

Also Published As

Publication number Publication date
US20140231941A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
KR102264836B1 (ko) 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템
JP6089081B1 (ja) 磁気メモリ
US6845038B1 (en) Magnetic tunnel junction memory device
TWI597823B (zh) 磁性接面
CN102804279B (zh) 用于提供反向双磁隧道结元件的方法和系统
US8913350B2 (en) Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8446761B2 (en) Method and system for providing multiple logic cells in a single stack
US7957179B2 (en) Magnetic shielding in magnetic multilayer structures
US20120155154A1 (en) Three-Dimensional Magnetic Random Access Memory With High Speed Writing
KR20070106701A (ko) 스핀-전달 스위칭을 위해 구성된 고 스핀 분극 층들을 갖는 ｍｔｊ 소자 및 자기 소자를 이용한 스핀트로닉 장치
KR20130006375A (ko) 반-금속성 강자성체들을 이용한 자기 접합을 제공하는 방법 및 시스템
US8218356B2 (en) Spin-torque memory with unidirectional write scheme
KR101946457B1 (ko) 열적으로 안정한 자기터널접합 셀 및 이를 포함하는 메모리 소자
JP2001273759A (ja) 磁気メモリセルと磁気メモリ装置
US8987006B2 (en) Method and system for providing a magnetic junction having an engineered barrier layer
US9054029B2 (en) Memory devices with magnetic random access memory (MRAM) cells and associated structures for connecting the MRAM cells
KR20140103771A (ko) 자기저항구조와 이를 포함하는 메모리소자 및 이들의 제조방법
KR101901323B1 (ko) 자기저항요소 및 이를 포함하는 메모리소자
JP2011114108A (ja) スピン注入型磁気ランダムアクセスメモリ
KR101909201B1 (ko) 자기저항요소 및 이를 포함하는 메모리소자
JP2013168667A (ja) 磁気抵抗効果素子及びｍｒａｍ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid