JPWO2019188252A1 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JPWO2019188252A1
JPWO2019188252A1 JP2020509850A JP2020509850A JPWO2019188252A1 JP WO2019188252 A1 JPWO2019188252 A1 JP WO2019188252A1 JP 2020509850 A JP2020509850 A JP 2020509850A JP 2020509850 A JP2020509850 A JP 2020509850A JP WO2019188252 A1 JPWO2019188252 A1 JP WO2019188252A1
Authority
JP
Japan
Prior art keywords
mtj element
resistance
semiconductor substrate
storage element
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020509850A
Other languages
English (en)
Other versions
JP7168241B2 (ja
Inventor
哲郎 遠藤
哲郎 遠藤
正二 池田
正二 池田
洋紀 小池
洋紀 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2019188252A1 publication Critical patent/JPWO2019188252A1/ja
Application granted granted Critical
Publication of JP7168241B2 publication Critical patent/JP7168241B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

動作効率を考慮して抵抗変化型記憶素子を多層配置した集積回路装置を提供する。集積回路装置１０００は、ＭＴＪ素子３０とＭＴＪ素子７０と、半導体回路が形成された半導体基板１を含み、ＭＴＪ素子７０の書き込み電流はＭＴＪ素子３０の書き込み電流よりも小さく、ＭＴＪ素子７０はＭＴＪ素子３０よりも半導体基板１から離れて配置されている。

Description

本発明は、抵抗変化型記憶素子を備える集積回路装置に関する。
素子の抵抗の高低によりデータを記憶する抵抗変化メモリが知られている。抵抗変化メモリとしては、例えば電界誘起巨大抵抗変化により電気抵抗が変化する抵抗変化型記憶素子を備えたＲｅＲＡＭ（Resistive Random Access Memory）、相変化メモリ（Phase Change Memory）、トンネル磁気抵抗効果を用いた磁気トンネル接合素子（Magnetic Tunnel Junction）を抵抗変化型記憶素子としたＭＲＡＭ（Magnetic Random Access Memory）等がある。
上記のＭＲＡＭのような抵抗変化型記憶素子を含む集積回路装置は、その素子に対するデータの書き込み、読み出しを行うために、ＣＭＯＳプロセスでＭＯＳＦＥＴ等の半導体の回路素子と組み合わせられる。このような集積回路装置では、半導体の回路素子が形成された半導体基板のメタル配線層上に抵抗変化型記憶素子が形成される（例えば、国際公開第２０１６／１５９０１７号を参照）。
国際公開第２０１６／１５９０１７号
バッテリーを電源とする集積回路装置、特にモバイル製品やユビキタス製品等において、消費電流の低減は最優先課題になっている。加えて、同用途での多機能化にともない、集積回路装置の動作についてもハイエンド製品に迫る高速化が求められている。抵抗変化型記憶素子は、不揮発性メモリであることから、リフレッシュを必要とするＤＲＡＭ等に比べて消費電力が少なく動作速度が速い記憶素子として注目され、各所で研究／開発が進められている。
しかしながら、これまでは抵抗変化型記憶素子、それ自体に関する動作速度や小型化についての個別検討はなされているが、集積回路装置全体として見た動作効率についての検討はなされていない。消費電力の問題やデータ処理速度の問題についてはこれから詳細に検討を進めようとする段階にある。また、高集積化を見据えて抵抗変化型記憶素子を多層配置すること、さらには抵抗変化型記憶素子を多層配置した集積回路装置において動作効率を高めることが望まれている。なお、動作効率は、素子自体の消費電力や動作速度等を評価する個別の性能指標はもとより、集積回路装置全体から見た消費電力や動作速度、さらには信号品位、周辺回路との整合性等も含む、広義の指標として用いている。
本発明は、動作効率を考慮して抵抗変化型記憶素子を多層配置した集積回路装置を提供することを目的とする。
抵抗変化型記憶素子の書き込み動作速度は、素子単体の動作速度だけで決まるものではなく、配線遅延の影響も考慮する必要がある。発明者らは、配線遅延は配線長すなわち抵抗変化型記憶素子の多層配置と密接に関係づけられ、抵抗変化型記憶素子の多層配置の仕方が動作効率に対して影響力の大きい因子になることを見出した。また、消費電力については、抵抗変化型記憶素子を含むメモリセル単体の低消費電流化はもちろん、集積回路装置全体としてみると、集積回路装置に搭載される各モジュールへの供給される電流量のダイナミックな分配率と密接に関係している。発明者らは、消費電流量に関しても、多層配置された抵抗変化型記憶素子の各層への電流分配の仕方が動作効率に対して影響力の大きい因子であることを見出した。本発明は、これらの知見に基づくものである。
本発明の集積回路装置は、半導体基板上に設けられた第１の抵抗変化型記憶素子と、前記半導体基板上に設けられた第２の抵抗変化型記憶素子と、前記半導体基板に形成され、前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子の書き込み及び読み出しを制御するための半導体回路とを備え、前記第２の抵抗変化型記憶素子は、書き込み電流が前記第１の抵抗変化型記憶素子の書き込み電流よりも小さくされるとともに、前記第１の抵抗変化型記憶素子よりも前記半導体基板から離れて配置されているものである。
本発明の集積回路装置は、半導体基板上に設けられた第１の抵抗変化型記憶素子と、前記半導体基板上に設けられた第２の抵抗変化型記憶素子と、前記半導体基板に形成され、前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子の書き込み及び読み出しを制御するための半導体回路とを備え、前記第１の抵抗変化型記憶素子は、書き込み時間が前記第２の抵抗変化型記憶素子の書き込み時間よりも短く、前記第２の抵抗変化型記憶素子は、前記第１の抵抗変化型記憶素子よりも前記半導体基板から離れて配置されているものである。
本発明によれば、ＭＴＪ素子を多層配置した集積回路装置の動作効率を向上させることができる。
第１実施形態の集積回路装置を示す断面模式図である。 第１メモリセルの回路を示す回路図である。 第２メモリセルの回路を示す回路図である。 第２実施形態の集積回路装置を示す断面模式図である。 第３実施形態の集積回路装置を示す断面模式図である。 第４実施形態の集積回路装置を示す断面模式図である。 第４実施形態の第１メモリセルを示す回路図である。 第５実施形態の集積回路装置を示す断面模式図である。
[第１実施形態]
第１実施形態は、スピン軌道書き込み方式のＭＴＪ素子（磁気トンネル接合素子）とスピン注入磁化反転方式のＭＴＪ素子とを半導体基板上に多層配置し、相対的に書き込み時間が長いスピン注入磁化反転方式のＭＴＪ素子を書き込み時間が短いスピン軌道書き込み方式のＭＴＪ素子よりも半導体基板から離した位置に配置したものである。
図１に模式的に示すように、半導体基板１上に不揮発性の第１メモリセル１００と第２メモリセル７００が設けられ、集積回路装置１０００が構成される。なお、図１では、それぞれ１個の第１メモリセル１００、第２メモリセル７００だけを描いてあるが、実際にはそれぞれ複数個の第１メモリセル１００、第２メモリセル７００がマトリックス状もしくは複数個の機能ブロックごとに配置されている。また、図１では、メタル配線（スルーホールを含む）、コンタクトホール以外の断面についてはハッチングを省略する。また、図示した各部の寸法比は、実際のものとは異なる。
第１メモリセル１００は、第１の抵抗変化型記憶素子としてのスピン軌道書き込み（ＳＯＴ:Spin Orbital Torque）方式のＭＴＪ素子３０と、ＭＴＪ素子３０の書き込み及び読み出しを制御するトランジスタ１１、１２を含む半導体回路から構成されている。また、第２メモリセル７００は、第２の抵抗変化型記憶素子としてのスピン注入磁化反転（ＳＴＴ:spin transfer torque）方式のＭＴＪ素子７０と、ＭＴＪ素子７０の書き込み及び読み出しを制御するトランジスタ１７を含む半導体回路から構成されている。この例では、トランジスタ１１、１２は、第１メモリセル１００の選択トランジスタとして、トランジスタ１７は、第２メモリセル７００の選択トランジスタとしてそれぞれ用いられる。
また、半導体基板１には、メタル配線層Ｍ１〜Ｍ５と、半導体基板１の表面を覆う下地絶縁層２と、メタル配線層の相互を電気的に絶縁する層間絶縁膜ＩＬＤ１〜ＩＬＤ５が設けられている。メタル配線層Ｍ１〜Ｍ５は、下地絶縁層２側からメタル配線層Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の順番で積層されており、層間絶縁膜ＩＬＤ１〜ＩＬＤ５は、下地絶縁層２の側からＩＬＤ１，ＩＬＤ２，ＩＬＤ３，ＩＬＤ４，ＩＬＤ５の順番で積層されている。
トランジスタ１１、１２、１７は、例えばＮ型のＭＯＳＦＥＴであり、半導体基板１の表面に通常のＣＭＯＳプロセスによって形成されている。トランジスタ１１、１２、１７は、素子分離領域１０によって電気的に分離されている。トランジスタ１１は、半導体基板１の表面上に形成されて下地絶縁層２内に埋め込まれたゲート１１ａと、半導体基板１の表面に形成されたドレイン１１ｂ、ソース１１ｃを有している。同様に、トランジスタ１２は、ゲート１２ａ、ドレイン１２ｂ、ソース１２ｃを有し、トランジスタ１７は、ゲート１７ａ、ドレイン１７ｂ、ソース１７ｃを有する。
ＭＴＪ素子３０とＭＴＪ素子７０とは、いずれも半導体基板１上に設けられるが、書き込み方式の違いによる書き込み時間の違いに基づいて、相対的に書き込み時間が長いＭＴＪ素子７０を書き込み時間が短いＭＴＪ素子３０よりも、半導体基板１から離して配置している。ここで、ＭＴＪ素子７０をＭＴＪ素子３０よりも半導体基板１から離して配置しているとは、半導体基板１の表面とＭＴＪ素子７０との距離（半導体基板１の表面の法線方向における半導体基板１の表面とＭＴＪ素子７０との間の長さ）を半導体基板１の表面とＭＴＪ素子３０との距離（半導体基板１の表面の法線方向における半導体基板１の表面とＭＴＪ素子３０との間の長さ）よりも大きくしてあることを意味する。
具体的には、ＭＴＪ素子３０は、メタル配線層Ｍ１上に配置され、層間絶縁膜ＩＬＤ１内に埋め込まれており、ＭＴＪ素子７０は、メタル配線層Ｍ３上に配置され、層間絶縁膜ＩＬＤ３内に埋め込まれている。これにより、ＭＴＪ素子３０とＭＴＪ素子７０とを比較した場合、ＭＴＪ素子３０は、それに対応する半導体回路（トランジスタ１１、１２）が形成された半導体基板１から近い位置に配置されて半導体回路との間の配線長を短くし、ＭＴＪ素子７０は、それに対応する半導体回路（トランジスタ１７）が形成された半導体基板１から離れた位置に配置されて半導体回路との間の配線長が長くなっている。
ここで、ＭＴＪ素子３０をメタル配線層Ｍ１上に配置し、ＭＴＪ素子７０をメタル配線層Ｍ３上に配置したのは、あくまでも一例であって、本発明の本質を損なわない範囲で適宜設定しうる。例えば、メタル配線層は半導体基板の設計によってＭ５以上あってもよく、ＭＴＪ素子３０をメタル配線層Ｍ２よりも上に配置し、ＭＴＪ素子７０をメタル配線層Ｍ５よりも上に配置してもよい。なお、後述する他の実施形態についても同様である。
図２に示すように、第１メモリセル１００のＭＴＪ素子３０は、メタル配線層Ｍ１上に、チャネル層３１、記録層３２ａ、障壁層３２ｂ、参照層３２ｃをこの順序で積層した積層構造を有し、この積層構造が層間絶縁膜ＩＬＤ１内に埋め込まれている。チャネル層３１は、一方向に延びた板状であり、中央部に記録層３２ａ、障壁層３２ｂ、参照層３２ｃが積層されている。チャネル層３１は導電層であり反強磁性体を含んで構成されていても良く、記録層３２ａ及び参照層３２ｃは強磁性体で形成されている。記録層３２ａは、例えばその膜面に垂直な方向（図２の上下方向）に磁化が向いている。記録層３２ａは、その膜面に垂直な方向に磁化容易軸を有し、その磁化の向きは、スピン軌道トルクを利用し参照層３１ａと同じ向きの平行状態と逆向きの反平行状態とのいずれかに変えることができる。障壁層３２ｂは、非磁性の絶縁体で形成されている。なお、別の形態として、参照層３２ｃの磁化を例えばその膜面内の方向（図２の左右方向）に向いたものとし、記録層３２ａがその膜面内の方向に磁化容易軸を有し、その磁化の向きがスピン軌道トルクを利用し参照層３１ａと同じ向きの平行状態と逆向きの反平行状態とのいずれかに変わるようにしてもよい。
ＭＴＪ素子３０は、三端子型の素子であって、端子Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃを有する。端子Ｔ１ａ、Ｔ１ｂは、チャネル層３１の記録層３２ａが接続されている面と反対側の面に、チャネル層３１の長手方向の両端に離して設けられている。端子Ｔ１ｃは参照層３２ｃの障壁層３２ｂが形成されている面と反対側の面に設けられている。端子Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃは、導電材料で形成される導電層の形態をなしてもよいが、層間絶縁膜ＩＬＤ１に開口部を設けてメタル配線層Ｍ１、Ｍ２を直接接触させる形態であってもよい。
チャネル層３１に設けた端子Ｔ１ａは、メタル配線層Ｍ１とコンタクトホールＣＯＮＴ（図１参照）とを介してトランジスタ１１のドレイン１１ｂに接続され、端子Ｔ１ｂは、メタル配線層Ｍ１とコンタクトホールＣＯＮＴとを介してトランジスタ１２のドレイン１２ｂに接続されている。また、参照層３２ｃに設けた端子Ｔ１ｃは、メタル配線層Ｍ２として埋設されたグランド線ＧＬに接続されている。
第１メモリセル１００は、メタル配線層Ｍ１として埋設された一対の第１ビット線ＢＬ１ａと第１ビット線ＢＬ１ｂとを有し、それぞれコンタクトホールＣＯＮＴを介して、第１ビット線ＢＬ１ａがトランジスタ１１のソース１１ｃに接続され、第１ビット線ＢＬ１ｂがトランジスタ１２のソース１２ｃに接続されている。トランジスタ１１のゲート１１ａ、トランジスタ１２のゲート１２ａは、それぞれ第１ワード線ＷＬ１に接続されている。トランジスタ１１、１２は、第１メモリセル１００の書き込み及び読み出しの際に、第１ワード線ＷＬ１が活性化されることによってそれぞれオンする。なお、第１ビット線ＢＬ１ａ、第１ビット線ＢＬ１ｂをメタル配線層Ｍ１、グランド線ＧＬをメタル配線層Ｍ２として説明しているが、回路上の接続が同じであれば、使用するメタル配線層は適宜設定しうる。
ＭＴＪ素子３０にデータ（「１」または「０」）を書き込む際は、端子Ｔ１ａと端子Ｔ１ｂとの間に書き込み電流を流し、スピン軌道トルクの作用によって記録層３２ａの磁化の向きを変えてデータを記憶する。すなわち、書き込み電流がチャネル層３１に流れることによって、チャネル層３１の内部に、その膜面に垂直な方向（図２の上下方向）で、書き込み電流の向きに応じたスピン流が生じ、記録層３２ａにスピン軌道トルクが作用する。このスピン軌道トルクが、チャネル層３１からの定常的な磁場が印加されている記録層３２ａに作用することで、記録層３２ａの磁化の向きが、スピン流の向きに応じて参照層３２ｃと同じ向き（平行状態）と逆向き（反平行状態）とのいずれかに変化する。記録層３２ａの磁化の向きに「０」と「１」の１ビットデータが予め割り当てられ、これにより、ＭＴＪ素子３０にデータを記憶することができる。
ＭＴＪ素子３０からデータを読み出す際には、端子Ｔ１ａ（または端子Ｔ１ｂ）と端子Ｔ１ｃとの間に、所定の読み出し電圧を印加して、記録層３２ａ、障壁層３２ｂ、参照層３２ｃの積層構造にそれを貫通する方向に読み出し電流を流し、読み出し電圧と読み出し電流とから抵抗の高低を判別して、ＭＴＪ素子３０が記憶している１ビットデータを特定する。
図３に示すように、第２メモリセル７００のＭＴＪ素子７０は、半導体基板１側から参照層７１ａ、障壁層７１ｂ、記録層７１ｃをこの順序で積層した積層構造を有し、この積層構造がメタル配線層Ｍ３上に設けられ、層間絶縁膜ＩＬＤ３内に埋め込まれている。これら参照層７１ａ、障壁層７１ｂ、記録層７１ｃは、ＭＴＪ素子３０の参照層３２ｃ、障壁層３２ｂ、記録層３２ａと同様である。第２メモリセル７００のＭＴＪ素子７０は、半導体基板１側から記録層７１ｃ、障壁層７１ｂ、参照層７１ａの順序で積層した積層構造でもよい。
ＭＴＪ素子７０は、端子Ｔ２ａ、Ｔ２ｂを有する二端子型の素子である。端子Ｔ２ａは、参照層７１ａの障壁層７１ｂが形成されている面と反対側の面に設けられている。一方、端子Ｔ２ｂは、記録層７１ｃの障壁層７１ｂが形成されている面と反対側の面に設けられている。なお、端子Ｔ２ａ、Ｔ２ｂは、導電材料で形成される導電層の形態をなしてもよいが、層間絶縁膜ＩＬＤ３に開口部を設けてメタル配線層Ｍ３、Ｍ４を直接接触させる形態であってもよい。
参照層７１ａ側に設けられた端子Ｔ２ａは、メタル配線層Ｍ３、Ｍ２、Ｍ１とコンタクトホールＣＯＮＴとを介して、トランジスタ１７のドレイン１７ｂに接続されている。また、トランジスタ１７のソース１７ｃはメタル配線層Ｍ１として埋設されたソース線ＳＬに接続されている。一方、記録層７１ｃ側に設けられた端子Ｔ２ｂは、メタル配線層Ｍ４として埋設された第２ビット線ＢＬ２に接続されている。また、トランジスタ１７のゲート１７ａは第２ワード線ＷＬ２に接続されている。なお、第２ビット線ＢＬ２をメタル配線層Ｍ４、ソース線ＳＬをメタル配線層Ｍ１として説明しているが、回路上の接続が同じであれば、使用するメタル配線層は適宜設定しうる。
ＭＴＪ素子７０にデータを書き込む際には、端子Ｔ２ｂから端子Ｔ２ａとの間に書き込むべきデータに応じた向きの書き込み電流を流し、注入した電子のスピントルクによって、記録層７１ｃの磁化の向きを変えてデータを記憶する。書き込み電流の向きに応じて記録層７１ｃの磁化の向きを、参照層７１ａと同じ向きと逆向きとのいずれかに変えることができる。
ＭＴＪ素子７０からデータを読み出す際には、端子Ｔ２ａと端子Ｔ２ｂとの間に所定の読み出し電圧を印加して、参照層７１ａ、障壁層７１ｂ、記録層７１ｃの積層構造を貫通する読み出し電流を流し、読み出し電圧と読み出し電流とから抵抗の高低を判別し、ＭＴＪ素子７０が記憶している１ビットデータを特定する。
スピン軌道書き込み方式のＭＴＪ素子３０と、スピン注入磁化反転方式のＭＴＪ素子７０とで比較すると、ＭＴＪ素子３０は、ＭＴＪ素子７０よりも書き込み時間が短い。具体的には、ＭＴＪ素子３０の書き込み時間が０．１〜１０ｎｓであるのに対して、ＭＴＪ素子７０の書き込み時間は０．５〜２００ｎｓと長い。
ところで、上述のようにＭＴＪ素子３０は、相対的に半導体基板１に近い位置に配置されてトランジスタ１１、１２と接続する接続配線の配線長が相対的に短く、ＭＴＪ素子３０の配線遅延（＝配線抵抗×配線容量）は相対的に小さい。よって、ＭＴＪ素子３０は、配線遅延による動作速度への影響が小さい。
一方、ＭＴＪ素子７０は、相対的に半導体基板１から離して配置されているので、トランジスタ１７と接続する接続配線の配線長が相対的に長く、ＭＴＪ素子７０の配線遅延は相対的に大きい。もちろん、ＭＴＪ素子７０についても配線遅延の影響が小さいことが望ましいが、ＭＴＪ素子３０と比較するとＭＴＪ素子７０は相対的に書き込みが遅いため、配線遅延の影響は小さい。
上記のように、集積回路装置１０００は、相対的に、書き込み時間が長く、配線遅延による影響は小さいＭＴＪ素子７０を半導体基板１から離して配置し、ＭＴＪ素子３０をその高速動作を活かすべく配線遅延が相対的に小さい配置となっている。
例えば、ＭＴＪ素子３０の好ましい利用形態として、高速動作を必要とする不揮発性の一次キャッシュメモリが挙げられる。一方のＭＴＪ素子７０は、動作は遅いが、ひとつのトランジスタ１７によって書き込みと読み出しの両方を制御できるため、トランジスタ占有面積の観点から有利であり、その好ましい利用形態として一次キャッシュメモリよりも大容量とされて高集積化を必要とする、不揮発性の二次キャッシュメモリが挙げられる。
上記の構成において、相対的に、半導体基板１から離れて配置されているＭＴＪ素子７０の書き込み電流を、半導体基板１に近いＭＴＪ素子３０の書き込み電流よりも小さくすることも好ましい。上述のように、半導体基板１から離れて配置されているＭＴＪ素子７０は、トランジスタ１７と接続する接続配線の配線長が相対的に長くなるため、これに起因して書き込み電流を流す時間が大きくなるが、書き込み電流を小さくすることで消費電力の増加が抑制される。一方、半導体基板１の近くに配置されているＭＴＪ素子３０は、相対的に書き込み電流が大きくなるが、トランジスタ１１、１２と接続する接続配線の配線長が相対的に短いため、書き込み電流を流す時間が小さくてよいので、消費電力の増加が抑制される。結果として、集積回路装置１０００における消費電力が抑えられ、動作効率が向上する。なお、後述する他の実施形態の集積回路装置においても、相対的に半導体基板から離れて配置されているＭＴＪ素子の書き込み電流を、半導体基板に近いＭＴＪ素子の書き込み電流よりも小さくした場合に、消費電力が抑えられ、動作効率を向上させることができる。
また、ＭＴＪ素子７０は、書き込み時間が長いため、書き込み電流を小さくすれば、消費電流量（＝書き込み電流値×書き込み時間）が小さくなる。この場合、ＭＴＪ素子３０は、ＭＴＪ素子７０よりも書き込み電流が大きくなるが、書き込み時間が短いため消費電流量が小さい。したがって、ＭＴＪ素子３０よりもＭＴＪ素子７０の書き込み電流を小さくすることは、集積回路装置１０００の低電力化を図る上で有利である。また、高速動作を必要とするＭＴＪ素子３０を半導体基板１の近くに配置することにより、当該ＭＴＪ素子３０の上方に配線を延設するスペースができる。このスペースを、第１メモリセル１００並びにそれを駆動する回路の電源線の強化や、制御信号線の低抵抗化のための裏打ち配線を走らせる領域として用いることができるので、ＭＴＪ素子３０を半導体基板１の近くに配置することは、さらなる高速動作に寄与する。
[第２実施形態］
第２実施形態では、スピン注入磁化反転方式の同一仕様のＭＴＪ素子を半導体基板上に多層配置し、相対的に半導体基板から離して配置されたＭＴＪ素子と半導体基板に近いＭＴＪ素子との書き込み電流のうちの前者の書き込み電流を後者よりも小さくしたものである。なお、以下に説明する他は、第１実施形態と同様であり、実質的に同じ構成部材には同一の符号を付してその詳細な説明を省略する。
図４に示すように、集積回路装置２０００は、半導体基板１上に不揮発性の第１メモリセル４００と第２メモリセル７００が設けられている。第１メモリセル４００は、第１の抵抗変化型記憶素子としてのスピン注入磁化反転方式のＭＴＪ素子４０と、このＭＴＪ素子４０の書き込み及び読み出しを制御するトランジスタ１４を含む半導体回路から構成されている。また、第２メモリセル７００は、第２の抵抗変化型記憶素子としてのスピン注入磁化反転方式のＭＴＪ素子７０と、ＭＴＪ素子７０の書き込み／読み出しを制御するトランジスタ１７を含む半導体回路から構成されている。集積回路装置２０００におけるＭＴＪ素子７０の構成、配置、トランジスタ１７との接続等は、第１実施形態と同じである。
ＭＴＪ素子４０は、ＭＴＪ素子７０と同一寸法及び同一縦構造を有する２端子型の素子である。このＭＴＪ素子４０は、メタル配線層Ｍ１上に配置され、層間絶縁膜ＩＬＤ１内に埋め込まれており、一方の端子がメタル配線層Ｍ１とコンタクトホールＣＯＮＴを介して、トランジスタ１４のドレイン１４ｂに接続され、他方の端子がメタル配線層Ｍ２として埋設された第１のビット線（図示省略）に接続されている。トランジスタ１４のゲート１４ａは、第１ワード線（図示省略）に、ソース１４ｃはメタル配線層Ｍ１として埋設されたソース線に接続されている。このように接続されたＭＴＪ素子４０とトランジスタ１４の回路構成及びその動作は、ＭＴＪ素子７０と同様である。
このようにＭＴＪ素子４０、７０が配置された集積回路装置２０００は、半導体基板１上にＭＴＪ素子４０とＭＴＪ素子７０とが設けられているが、相対的に、ＭＴＪ素子４０が半導体基板１の近くに配置され、ＭＴＪ素子７０が半導体基板１から離れて配置されている。このように配置されたＭＴＪ素子４０とＭＴＪ素子７０に対しては、相対的に、データを書き込む際の書き込み電流を前者のものを大きくし、後者のものを小さくしている。また、このような書き込み電流の下で、ＭＴＪ素子４０に対する書き込み電流のパルス幅をＭＴＪ素子７０のものよりも短くして高速動作（書き込み時間を短く）している。なお、書き込み電流は、電源回路からＭＴＪ素子４０、７０に印加される電圧を増減することによって調整している。
ここで、ＭＴＪ素子の書き込み速度（時間）を決める因子について、数式を参照しながら説明する。スピン注入磁化反転方式のＭＴＪ素子のスイッチング確率Ｐは、式（１）で表わされる。式（１）中のＭＴＪ素子の書き込み電流のパルス幅τは、式（２）で表わされる。スイッチング確率Ｐを「１」すなわち記録層の磁化の向きが反転する確率を１００％とするとき、電流のパルス幅τすなわち書き込み時間を短くする手法について以下に示す。書き込み時間は、記録層の磁化の向きを反転させるのに要する最小時間である。
Figure 2019188252
ここで、式（１）、式（２）中の、τ0は、Attempt frequencyの逆数であり、１０−９秒である。Δは記録層の熱的安定性であり、データ保持期間の指標である。ＩC0は臨界電流であり、書き込みに必要な電流である。Δ/ＩC0はスイッチング効率を表わし、この値が大きいということは高い熱安定性を有する記録層を小さな電流で書き込みできることを示している。
上記スイッチング効率Δ/ＩC0は、記録層と参照層の磁化が垂直方向を向いた場合、式（３）で表される。また、記録層と参照層との磁化の相対角度θに依存するスピントランスファー効率g(θ)は、式（４）で表わされる。
Figure 2019188252
ここで、αは記録層のダンピング定数、γは磁気ジャイロ定数、ｅは電気素量、ｋBはボルツマン定数、Ｔは絶対温度、μBはボーア磁子、Ｐspinはスピン分極率を表わす。参照層と記録層のＰspinが同一であるとすれば、ＰspinはＴＭＲ比と、式（５）の関係にある。式（５）中において、ＲＡＰとＲＰは参照層と記録層との磁化が反平行状態と平行状態のときの抵抗値である。
Figure 2019188252
書き込み電流のパルス幅τを小さく、すなわち書き込み時間を短くするためには、電流Ｉを大きくするか、スイッチング効率Δ/ＩC0を大きくすればよい。スイッチング効率Δ/ＩC0を大きくするには、ＭＴＪ素子の素子構造を変えて、記録層と参照層との間の磁化の相対角度θを大きくすればよい。
この第２実施形態では、ＭＴＪ素子４０とＭＴＪ素子７０とは、同一寸法及び同一縦構造であるからスイッチング効率Δ/ＩC0は同じであるが、上述のように、半導体基板１から離れたＭＴＪ素子７０は、半導体基板１に近いＭＴＪ素子４０よりも書き込み電流を相対的に小さくしているので、ＭＴＪ素子４０の書き込み電流Ｉを相対的に大きくするという上記条件が満たされている。
式（２）によれば、ＭＴＪ素子４０の書き込み電流Ｉを相対的に大きくすることによって、ＭＴＪ素子４０の書き込み電流のパルス幅τを相対的に短く（書き込み時間を相対的に短く）することができる。
上記の構成された集積回路装置２０００においても第１実施形態と同様に、ＭＴＪ素子４０は、相対的に半導体基板１に近い位置に配置されてトランジスタ１４と接続する接続配線の配線長が相対的に短く、ＭＴＪ素子４０の配線遅延は相対的に小さい。よって、ＭＴＪ素子４０は、配線遅延による動作速度への影響が小さい。また、ＭＴＪ素子７０は、相対的に半導体基板１から離して配置されているので、配線遅延は相対的に大きいが、相対的に書き込みが遅いため、配線遅延の影響は小さい。したがって、集積回路装置２０００は、相対的に、書き込み時間が長く、配線遅延による影響は小さいＭＴＪ素子７０を半導体基板１から離して配置し、ＭＴＪ素子４０をその高速動作を活かすべく配線遅延が相対的に小さい配置となっている。
さらに、集積回路装置２０００では、ＭＴＪ素子７０は相対的に書き込み時間が長いが、書き込み電流を小さくしているので、ＭＴＪ素子７０の動作による消費電流量が小さく、ＭＴＪ素子４０は、ＭＴＪ素子７０よりも書き込み電流が大きくなるが、書き込み時間が短いため消費電流量が小さい。したがって、集積回路装置２０００の動作速度に係る動作効率とともに、電力に係る動作効率が向上する。
[第３実施形態］
第３実施形態において、相対的に半導体基板の近くに接合面積の小さなスピン注入磁化反転方式のＭＴＪ素子を配置し、半導体基板から離れた位置に接合面積の大きなスピン注入磁化反転方式のＭＴＪ素子を配置したものである。なお、以下に説明する他は、第２実施形態と同様であり、実質的に同じ構成部材には同一の符号を付してその詳細な説明を省略する。
図５に示すように、集積回路装置３０００は、半導体基板１上に不揮発性の第１メモリセル５００と第２メモリセル７００が設けられている。第１メモリセル５００は、第１の抵抗変化型記憶素子としてのスピン注入磁化反転方式のＭＴＪ素子５０と、このＭＴＪ素子５０の書き込み及び読み出しを制御するトランジスタ１５を含む半導体回路から構成されている。また、第２メモリセル７００は、第２の抵抗変化型記憶素子としてのスピン注入磁化反転方式のＭＴＪ素子７０と、ＭＴＪ素子７０の書き込み及び読み出しを制御するトランジスタ１７を含む半導体回路から構成されている。集積回路装置３０００におけるＭＴＪ素子７０の構成、配置、トランジスタ１７との接続等は、第２実施形態と同じである。
ＭＴＪ素子５０は、ＭＴＪ素子７０と同一縦構造を有する２端子型の素子である。このＭＴＪ素子５０は、メタル配線層Ｍ１上に配置され、層間絶縁膜ＩＬＤ１内に埋め込まれており、トランジスタ１５と接続されている。ＭＴＪ素子５０とトランジスタ１５のゲート１５ａ、ドレイン１５ｂ、ソース１５ｃとの接続は、第２実施形態のＭＴＪ素子４０とトランジスタ１４との接続と同様であるので、その詳細な説明を省略する。
このようにＭＴＪ素子５０、７０が配置された集積回路装置３０００は、半導体基板１上にＭＴＪ素子５０とＭＴＪ素子７０とが設けられているが、相対的に、ＭＴＪ素子５０が半導体基板１の近くに配置され、ＭＴＪ素子７０が半導体基板１から離れて配置されている。ＭＴＪ素子５０の接合面積（障壁層を介して参照層と記録層が接合している面積）は、ＭＴＪ素子７０の接合面積よりも相対的に小さくしてある。
スイッチング効率Δ/ＩC0における熱的安定性Δよりも臨界電流ＩC0の方が接合面積依存性が大きいため、接合面積を小さくするとスイッチング効率Δ/ＩC0を大きくでき、上述の式（３）及び式（４）によれば、書き込み電流のパルス幅τを短く、すなわち書き込み時間を短くできる。
ＭＴＪ素子５０は、ＭＴＪ素子７０よりも接合面積が相対的に小さくされているので、ＭＴＪ素子５０の書き込み時間は、ＭＴＪ素子７０の書き込み時間よりも短くできる。この例においても、書き込み電流のパルス幅τを短くすることによって、ＭＴＪ素子５０の書き込み時間をＭＴＪ素子７０の書き込み時間よりも短くしている。この結果、第２実施形態と同様に、集積回路装置３０００は、相対的に、書き込み時間が長く、配線遅延による影響は小さいＭＴＪ素子７０を半導体基板１から離して配置し、ＭＴＪ素子５０をその高速動作を活かすべく配線遅延が相対的に小さい配置となっている。なお、この場合、ＭＴＪ素子５０及びＭＴＪ素子７０の書き込み電流の大きさが同じであってもよい。
さらに、集積回路装置３０００では、半導体基板１から近い位置に配置されているＭＴＪ素子５０の書き込み電流を相対的に大きくすることにより、式（２）に示されるように、書き込み電流Ｉを相対的に大きくしたことによる相乗効果によって、書き込み時間をさらに短くすることが可能である。
また、上記のように、ＭＴＪ素子５０とＭＴＪ素子７０とに対して、相対的に前者の書き込み電流を大きくし、後者の書き込み電流を小さくすることにより、ＭＴＪ素子７０は相対的に書き込み時間が長いが、書き込み電流を小さくしているので、ＭＴＪ素子７０の動作による消費電流量が小さく、ＭＴＪ素子５０は、ＭＴＪ素子７０よりも書き込み電流が大きくなるが、書き込み時間が短いため消費電流量が小さい。したがって、集積回路装置３０００の動作速度に係る動作効率とともに、電力に係る動作効率が向上する。
[第４実施形態］
第４実施形態は、相対的に半導体基板の近くに配置されたスピン注入磁化反転方式のＭＴＪ素子と、半導体基板から離れて配置されたスピン注入磁化反転方式のＭＴＪ素子とで、参照層の層数に差を持たせたものである。なお、この第４実施形態では、第１メモリセルに用いるＭＴＪ素子が異なる他は、第３実施形態と同様であり、実質的に同じ構成部材には同一の符号を付してその詳細な説明を省略する。
図６に示すように、集積回路装置４０００は、半導体基板１上に不揮発性の第１メモリセル６００と第２メモリセル７００が設けられている。第１メモリセル６００は、第１の抵抗変化型記憶素子としてのスピン注入磁化反転方式のＭＴＪ素子６０と、ＭＴＪ素子６０の書き込み及び読み出しを制御するトランジスタ１６を含む半導体回路から構成されている。第２メモリセル７００は、ＭＴＪ素子７０と、トランジスタ１７を含む半導体回路から構成されている。
ＭＴＪ素子６０は、メタル配線層Ｍ１上に配置され、層間絶縁膜ＩＬＤ１内に埋め込まれている。このＭＴＪ素子６０は、トランジスタ１６と接続されている。したがって、半導体基板１上にＭＴＪ素子６０とＭＴＪ素子７０とが設けられているが、相対的に、ＭＴＪ素子６０が半導体基板１の近くに配置され、ＭＴＪ素子７０が半導体基板１から離れて配置されている。
図７に示すように、ＭＴＪ素子６０は、参照層６１ａ、障壁層６１ｂ、記録層６１ｃ、非磁性層６１ｄ、参照層６１ｅをこの順序で積層した積層構造を有し、この積層構造が層間絶縁膜ＩＬＤ１内に埋め込まれている。参照層６１ａ、６１ｅ、記録層６１ｃは、強磁性体で形成され、障壁層６１ｂ、非磁性層６１ｄは、いずれも非磁性膜であり、非磁性の絶縁体で形成されている。参照層６１ａ、６１ｅは、いずれも磁化の向きが固定されているが、互いに相反する向きである。
ＭＴＪ素子７０は、参照層７１ａ、非磁性膜である障壁層７１ｂ、記録層７１ｃをこの順序で積層したものであって、記録層７１ｃの一方の面にのみ非磁性膜を挟んで参照層７１ａを設けられた積層構造であるのに対し、ＭＴＪ素子６０は、記録層の両面にそれぞれ非磁性膜を挟んで参照層が設けられた積層構造である。
ＭＴＪ素子６０は、端子Ｔ３ａ、Ｔ３ｂを有する二端子型の素子である。端子Ｔ３ａは、参照層６１ａの障壁層６１ｂが形成されている面と反対側の面に設けられている。端子Ｔ３ｂは、参照層６１ｅの非磁性層６１ｄが形成されている面と反対側の面に設けられている。なお、端子Ｔ３ａ、Ｔ３ｂは、導電材料で形成される導電層の形態をなしてもよいが、層間絶縁膜に開口部を設けてメタル配線層を直接接触させる形態であってもよい。
参照層６１ａに設けた端子Ｔ３ａは、メタル配線層Ｍ３、Ｍ２、Ｍ１とコンタクトホールＣＯＮＴとを介して、トランジスタ１６のドレイン１６ｂに接続されている。また、参照層６１ｅに設けた端子Ｔ２ｂは、メタル配線層Ｍ４として埋設された第１ビット線ＢＬ１に接続されている。トランジスタ１６のゲート１６ａは第１ワード線ＷＬ１に接続されている。また、トランジスタ１６のソース１６ｃはメタル配線層Ｍ１として埋設されたソース線ＳＬに接続されている。
上述の式（３）及び式（４）によれば、書き込み電流が同じであっても、記録層と参照層との間の磁化の相対角度θを大きくすることにより、スイッチング効率Δ/ＩC0を大きくし、書き込み電流のパルス幅τを短くすることができる。スピン注入磁化反転方式のＭＴＪ素子において記録層を挟んで参照層を２つ設けると、記録層と参照層との間の磁化の相対角度θが大きくなり、書き込み電流のパルス幅τを短く、すなわち書き込み時間を短くできる。
この例においても、書き込み電流のパルス幅τを短くすることによって、ＭＴＪ素子６０の書き込み時間をＭＴＪ素子７０の書き込み時間よりも短くしている。この結果、第２実施形態と同様に、集積回路装置４０００は、相対的に、書き込み時間が長く、配線遅延による影響は小さいＭＴＪ素子７０を半導体基板１から離して配置し、ＭＴＪ素子５０をその高速動作を活かすべく配線遅延が相対的に小さい配置となっている。なお、この場合、ＭＴＪ素子５０及びＭＴＪ素子７０の書き込み電流の大きさが同じであってもよい。
さらに、集積回路装置４０００では、半導体基板１から近い位置に配置されているＭＴＪ素子６０の書き込み電流を相対的に大きくすることにより、式（２）に示されるように、書き込み電流Ｉを相対的に大きくしたことによる相乗効果によって、書き込み時間をさらに短くすることが可能である。
また、上記のように、ＭＴＪ素子６０とＭＴＪ素子７０とに対して、相対的に前者の書き込み電流を大きくし、後者の書き込み電流を小さくすることにより、ＭＴＪ素子７０は相対的に書き込み時間が長いが書き込み電流を小さくしているので、ＭＴＪ素子７０の動作による消費電流量が小さく、ＭＴＪ素子６０は、ＭＴＪ素子７０よりも書き込み電流が大きくなるが書き込み時間が短いため消費電流量が小さい。したがって、集積回路装置４０００の動作速度に係る動作効率とともに、電力に係る動作効率が向上する。
[第５実施形態］
第５実施形態は、相対的に半導体基板の近くに配置されているＭＴＪ素子と、半導体基板から離れて配置されているＭＴＪ素子をそれぞれスピン軌道書き込み方式のものとし、半導体基板から離れたＭＴＪ素子の書き込み電流を半導体基板に近いＭＴＪ素子の書き込み電流よりも小さくしたものである。なお、この第５実施形態では、第２メモリセルに用いるＭＴＪ素子が異なる他は、第１実施形態と同様であり、実質的に同じ構成部材には同一の符号を付してその詳細な説明を省略する。
図８に示すように、集積回路装置５０００は、半導体基板１上に不揮発性の第１メモリセル１００と第２メモリセル８００が設けられている。第１メモリセル１００は、第１の抵抗変化型記憶素子としてのスピン軌道書き込み方式のＭＴＪ素子３０と、ＭＴＪ素子３０の書き込み及び読み出しを制御するトランジスタ１１、１２を含む半導体回路から構成されている。同様に、第２メモリセル８００は、第２の抵抗変化型記憶素子としてのスピン軌道書き込み方式のＭＴＪ素子８０と、ＭＴＪ素子８０の書き込み及び読み出しを制御するトランジスタ１８、１９を含む半導体回路から構成されている。
ＭＴＪ素子８０は、ＭＴＪ素子３０と同じ構造を有しており、メタル配線層Ｍ３上に配置され、層間絶縁膜ＩＬＤ３内に埋め込まれている。これにより、半導体基板１上にＭＴＪ素子３０とＭＴＪ素子８０とが設けられているが、相対的に、ＭＴＪ素子３０が半導体基板１の近くに配置され、ＭＴＪ素子８０が半導体基板１から離れて配置されている。ＭＴＪ素子８０は、そのチャネル層に設けた一方の端子は、メタル配線層Ｍ３、Ｍ２、Ｍ１とコンタクトホールＣＯＮＴとを介してトランジスタ１８のドレイン１８ｂに接続され、他方の端子Ｔ１ｂは、メタル配線層Ｍ３、Ｍ２、Ｍ１とコンタクトホールＣＯＮＴとを介してトランジスタ１９のドレイン１９ｂに接続されている。また、参照層に設けた端子は、メタル配線層Ｍ４として埋設されたグランド線に接続されている。第２メモリセル８００は、メタル配線層Ｍ１として埋設された一対の第２ビット線を有し、それぞれコンタクトホールＣＯＮＴを介して、トランジスタ１８、１９のソース１８ｃ、１９ｃが一対の第２ビット線に接続されている。トランジスタ１８、１９の各ゲート１８ａ、１９ａは、それぞれ第２ワード線に接続されている。この第２メモリセル８００の回路構成、動作等は、第１メモリセル１００と同様であるので、詳細な説明を省略する。
この第５実施形態では、半導体基板１から離れて配置されているＭＴＪ素子８０と、半導体基板１の近くに配置されているＭＴＪ素子３０とでは、相対的に前者の書き込み電流を小さくし、後者の書き込み電流を大きくしている。スピン軌道書き込み方式のＭＴＪ素子についても、書き込み電流を大きくすれば書き込み時間を短くすることができる。このため、ＭＴＪ素子３０は、その高速動作を活かすべく配線遅延が相対的に小さい配置となっているとともに、書き込み電流を相対的に大きくしたことによる相乗効果によって、書き込み時間をさらに短くすることが可能である。ＭＴＪ素子３０は、ＭＴＪ素子８０よりも書き込み電流が大きくなるが、書き込み時間が短いため消費電流量が小さい。また、ＭＴＪ素子８０については、その動作速度を若干遅くするものの、それでもなお高い動作速度（短い書き込み時間）を維持しつつ集積回路装置５０００の消費電流を大幅低減している。このように、集積回路装置５０００は、半導体基板１から離れて配置されているＭＴＪ素子８０の書き込み電流を相対的に小さくすることによって、消費電流を大幅低減に低減した動作効率に優れたものとなる。以上のように、集積回路装置５０００は、動作速度に係る動作効率とともに、電力に係る動作効率が向上する。
上記では、いくつかの実施形態について、説明しているが、本発明は、上記構成に限定されるものではない。例えば、２つの参照層を持つＭＴＪ素子を用いて、第２実施形態の集積回路装置のように、相対的に半導体基板から離して配置されたＭＴＪ素子と半導体基板に近いＭＴＪ素子との書き込み電流のうちの前者の書き込み電流を後者よりも小さくしてもよい。さらに、上記では２種類のＭＴＪを配置していたが、３種類以上のＭＴＪを多段に配置しても良い。
抵抗変化型記憶素子は、ＭＴＪ素子に限定されず、電気抵抗の違いを利用してデータを記憶するものを用いることができる。例えば、ＰＣＲＡＭ（Phase Change Random Access Memory）に用いられ、相変化材料層に電流を流した際に発生するジュール熱によって相変化材料の相状態を変化させてデータの書き換えを行う相変化素子、ＲｅＲＡＭ（Resistive RAM, Resistive Random Access Memory）に用いられ、電圧パルスの印加によってメモリセルの酸化物層の抵抗値を変化させる抵抗変化素子等であってもよい。このような相変化素子や抵抗変化素子は、２端子型及び３端子型の各種の動作方式のＭＴＪ素子に比べて、データを反転させるために必要な時間である書き込み時間が大きい。例えば、書き込み時間が１００ｎｓ程度の相変化素子あるいは書き込み時間が５０ｎｓ程度の抵抗変化素子と、書き込み時間が１ｎｓ程度のＭＴＪ素子とを混載する場合には、相対的に書き込み時間が短いＭＴＪ素子を第１の抵抗変化型記憶素子として半導体基板の表面の近くに配置し、書き込み時間が長い相変化素子あるいは抵抗変化素子を第２の抵抗変化型記憶素子としＭＴＪ素子よりも上層で半導体基板の表面から離して配置するのがよい。
また、本発明は、集積回路装置上に抵抗変化型記憶素子を含むメモリセルが二層以上存在する場合にも適用される。例えば、多層構造から任意に選ばれる二層について、本発明が適用されている場合も含まれる。
さらに、抵抗変化型記憶素子を多層化する方法は、１枚のシリコンウエハの上に薄膜を順次積層していく通常プロセスに限定されず、複数枚の基板のそれぞれに抵抗変化型記憶素子を含む多層配線を形成した後に、これらの多層配線を貼り合わせてもよい。この場合、集積回路装置の断面は、実施形態に示した断面と多少の相違が生じるかもしれないが、本発明にもとづいて集積回路装置を好ましく設計しうる。
１ 半導体基板
２ 下地絶縁層
１０ 素子分離領域
１１、１２、１４、１５、１６、１７、１８、１９ トランジスタ
３０、４０、５０、６０、７０、８０ 抵抗変化型記憶素子
３１ チャネル層
３２ａ、６１ｃ、７１ｃ 記録層
３２ｂ、６１ｂ、７１ｂ 障壁層
３２ｃ、６１ａ、６１ｅ、７１ａ 参照層
６１ｄ 非磁性層
１００、２００、４００、５００、６００、７００、８００ メモリセル
１０００、２０００、３０００、４０００、５０００ 集積回路装置
ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ ビット線
ＣＯＮＴ コンタクトホール
ＧＬ グランド線
ＩＬＤ１、ＩＬＤ２、ＩＬＤ３、ＩＬＤ４、ＩＬＤ５ 層間絶縁膜
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ メタル配線層
ＳＬ ソース線
Ｔ１ａ、Ｔ１ｂ、Ｔ１ｃ、Ｔ２ａ、Ｔ２ｂ、Ｔ３ａ、Ｔ３ｂ 端子
ＷＬ１、ＷＬ２ ワード線

Claims (7)

  1. 半導体基板上に設けられた第１の抵抗変化型記憶素子と、
    前記半導体基板上に設けられた第２の抵抗変化型記憶素子と、
    前記半導体基板に形成され、前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子の書き込み及び読み出しを制御するための半導体回路と
    を備え、
    前記第２の抵抗変化型記憶素子は、書き込み電流が前記第１の抵抗変化型記憶素子の書き込み電流よりも小さくされるとともに、前記第１の抵抗変化型記憶素子よりも前記半導体基板から離れて配置されている
    ことを特徴とする集積回路装置。
  2. 半導体基板上に設けられた第１の抵抗変化型記憶素子と、
    前記半導体基板上に設けられた第２の抵抗変化型記憶素子と、
    前記半導体基板に形成され、前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子の書き込み及び読み出しを制御するための半導体回路と
    を備え、
    前記第１の抵抗変化型記憶素子は、書き込み時間が前記第２の抵抗変化型記憶素子の書き込み時間よりも短く、
    前記第２の抵抗変化型記憶素子は、前記第１の抵抗変化型記憶素子よりも前記半導体基板から離れて配置されている
    ことを特徴とする集積回路装置。
  3. 前記第１の抵抗変化型記憶素子は、スピン軌道書き込み方式の磁気トンネル接合素子であり、
    前記第２の抵抗変化型記憶素子は、スピン注入磁化反転方式の磁気トンネル接合素子である
    ことを特徴とする請求項１または２に記載の集積回路装置。
  4. 前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子は、スピン注入磁化反転方式の磁気トンネル接合素子であることを特徴とする請求項１または２に記載の集積回路装置。
  5. 前記第１の抵抗変化型記憶素子は、前記第２の抵抗変化型記憶素子よりも接合面積が小さいことを特徴とする請求項４に記載の集積回路装置。
  6. 前記第１の抵抗変化型記憶素子は、記録層の両面にそれぞれ非磁性膜を挟んで参照層が設けられた積層構造であり、
    前記第２の抵抗変化型記憶素子は、記録層の一方の面にのみ非磁性膜を挟んで参照層が設けられた積層構造である
    ことを特徴とする請求項４に記載の集積回路装置。
  7. 前記第１の抵抗変化型記憶素子及び前記第２の抵抗変化型記憶素子は、スピン軌道書き込み方式の磁気トンネル接合素子であることを特徴とする請求項１に記載の集積回路装置。
JP2020509850A 2018-03-30 2019-03-12 集積回路装置 Active JP7168241B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018070349 2018-03-30
JP2018070349 2018-03-30
PCT/JP2019/010003 WO2019188252A1 (ja) 2018-03-30 2019-03-12 集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2019188252A1 true JPWO2019188252A1 (ja) 2021-04-08
JP7168241B2 JP7168241B2 (ja) 2022-11-09

Family

ID=68058910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020509850A Active JP7168241B2 (ja) 2018-03-30 2019-03-12 集積回路装置

Country Status (3)

Country Link
US (1) US11417378B2 (ja)
JP (1) JP7168241B2 (ja)
WO (1) WO2019188252A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557719B2 (en) * 2018-02-06 2023-01-17 Tohoku University Magnetoresistance effect element, circuit device, and circuit unit
WO2020006180A1 (en) * 2018-06-28 2020-01-02 Everspin Technologies, Inc. Stacked magnetoresistive structures and methods therefor
US11410714B2 (en) * 2019-09-16 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetoresistive memory device and manufacturing method thereof
US11189783B2 (en) * 2019-09-23 2021-11-30 International Business Machines Corporation Embedded MRAM device formation with self-aligned dielectric cap
WO2022003957A1 (ja) * 2020-07-03 2022-01-06 Tdk株式会社 集積装置及びニューロモーフィックデバイス
JP7520673B2 (ja) 2020-10-02 2024-07-23 Tdk株式会社 集積装置及びニューロモーフィックデバイス
JP7215645B2 (ja) * 2020-10-23 2023-01-31 Tdk株式会社 ニューロモーフィックデバイス
US11538858B2 (en) * 2021-03-05 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, method of forming the same, and memory array
WO2023171406A1 (ja) * 2022-03-11 2023-09-14 ヌヴォトンテクノロジージャパン株式会社 演算回路ユニット、ニューラルネットワーク演算回路、および、ニューラルネットワーク演算回路の駆動方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359355A (ja) * 2001-05-28 2002-12-13 Internatl Business Mach Corp <Ibm> 多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック
US20050087785A1 (en) * 2003-10-22 2005-04-28 International Business Machines Corporation Magnetic random access memory cell
JP2008227009A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
US20100019297A1 (en) * 2008-07-25 2010-01-28 Hynix Semiconductor Inc. Multi-Stacked Spin Transfer Torque Magnetic Random Access Memory and Method of Manufacturing the Same
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
WO2016159017A1 (ja) * 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359355A (ja) * 2001-05-28 2002-12-13 Internatl Business Mach Corp <Ibm> 多層構造の不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック
US20050087785A1 (en) * 2003-10-22 2005-04-28 International Business Machines Corporation Magnetic random access memory cell
JP2008227009A (ja) * 2007-03-09 2008-09-25 Toshiba Corp 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法
US20100019297A1 (en) * 2008-07-25 2010-01-28 Hynix Semiconductor Inc. Multi-Stacked Spin Transfer Torque Magnetic Random Access Memory and Method of Manufacturing the Same
WO2011087038A1 (ja) * 2010-01-13 2011-07-21 株式会社日立製作所 磁気メモリ、磁気メモリの製造方法、及び、磁気メモリの駆動方法
WO2016159017A1 (ja) * 2015-03-31 2016-10-06 国立大学法人東北大学 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路

Also Published As

Publication number Publication date
WO2019188252A1 (ja) 2019-10-03
JP7168241B2 (ja) 2022-11-09
US11417378B2 (en) 2022-08-16
US20210110857A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
JP7168241B2 (ja) 集積回路装置
US10276783B2 (en) Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
JP4682585B2 (ja) 記憶素子及びメモリ
CN1610001B (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
US7200036B2 (en) Memory including a transfer gate and a storage element
CN107204201A (zh) 磁存储器
JP2002299575A (ja) 半導体記憶装置
KR20110136707A (ko) 기억 장치
JP2008091703A (ja) 半導体記憶装置
JP5277312B2 (ja) 半導体記憶装置
CN110383461B (zh) 磁存储器、磁存储器记录方法以及磁存储器读取方法
KR20030060327A (ko) 고집적 자성체 메모리 소자 및 그 구동 방법
JP2015060970A (ja) 磁気抵抗素子および磁気メモリ
JP2008004199A (ja) 半導体記憶装置
US11468932B2 (en) Magnetic memory device with write current flowing simultaneously through non-adjacent lines in memory cell array
US10573363B2 (en) Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US8804408B2 (en) Semiconductor storage device
JP2006507656A (ja) 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法
US20040257849A1 (en) Method of reading information in a magnetic memory by a reversible resistance change in a magnetic tunnel junction
US10109331B2 (en) Magnetic storage device with a wiring having a ferromagnetic layer
US20140355336A1 (en) Semiconductor memory device
US10375698B2 (en) Memory system
US20190109276A1 (en) Magnetoresistive element, memory element, and electronic apparatus
KR20060036683A (ko) 메모리 장치 및 그 읽기 방법
US20200402559A1 (en) Perpendicular spin transfer torque mram memory cell with in-stack thermal barriers

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20200819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221020

R150 Certificate of patent or registration of utility model

Ref document number: 7168241

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150