JP7357901B2 - トランジスタおよび不揮発性メモリ - Google Patents
トランジスタおよび不揮発性メモリ Download PDFInfo
- Publication number
- JP7357901B2 JP7357901B2 JP2019122028A JP2019122028A JP7357901B2 JP 7357901 B2 JP7357901 B2 JP 7357901B2 JP 2019122028 A JP2019122028 A JP 2019122028A JP 2019122028 A JP2019122028 A JP 2019122028A JP 7357901 B2 JP7357901 B2 JP 7357901B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transistor
- charge storage
- ferroelectric
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
102 半導体基板
104 トンネル層
106 電荷蓄積層
108 強誘電性ブロック層
110 ゲート層
120 ドレイン電極
122 ソース電極
Claims (6)
- 半導体基板と、
前記半導体基板の上に形成されるトンネル層と、
前記トンネル層の上に形成される電荷蓄積層と、
前記電荷蓄積層の上に形成される強誘電性ブロック層と、
前記強誘電性ブロック層の上に形成されるゲート層と、
を備え、前記電荷蓄積層に蓄積される電荷と、前記強誘電性ブロック層の分極と、が独立に制御可能であり、前記電荷と前記分極の組み合わせに応じて、トランジスタの電気的特性が制御可能に構成されることを特徴とするトランジスタ。 - 前記トンネル層、前記電荷蓄積層、前記強誘電性ブロック層、前記ゲート層は、Hfの化合物であることを特徴とする請求項1に記載のトランジスタ。
- 前記トンネル層はHfO2、前記電荷蓄積層はHfN1.3、前記強誘電性ブロック層はFE-HfO2、前記ゲート層はHfN0.5であることを特徴とする請求項1に記載のトランジスタ。
- ゲート層、ブロック層、電荷蓄積層、トンネル層を含むMONOS(Metal-Oxide-Nitride-Oxide-Silicon)構造を備え、
前記ブロック層が強誘電性を有し、前記ブロック層の分極と、前記電荷蓄積層に蓄積される電荷と、が独立に制御可能であり、前記電荷と前記分極の組み合わせに応じて電気的特性が制御可能に構成されることを特徴とするトランジスタ。 - 前記分極は、前記ゲート層に印加するパルス状の制御電圧に応じて制御されることを特徴とする請求項1から4のいずれかに記載のトランジスタ。
- 請求項1から5のいずれかに記載のトランジスタを含むことを特徴とする不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019122028A JP7357901B2 (ja) | 2019-06-28 | 2019-06-28 | トランジスタおよび不揮発性メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019122028A JP7357901B2 (ja) | 2019-06-28 | 2019-06-28 | トランジスタおよび不揮発性メモリ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021009893A JP2021009893A (ja) | 2021-01-28 |
JP2021009893A5 JP2021009893A5 (ja) | 2022-07-04 |
JP7357901B2 true JP7357901B2 (ja) | 2023-10-10 |
Family
ID=74198556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019122028A Active JP7357901B2 (ja) | 2019-06-28 | 2019-06-28 | トランジスタおよび不揮発性メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7357901B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022190817A1 (ja) * | 2021-03-11 | 2022-09-15 | 国立大学法人東京工業大学 | 強誘電性薄膜の形成方法、それを備える半導体装置 |
JP7382988B2 (ja) * | 2021-06-29 | 2023-11-17 | キヤノンアネルバ株式会社 | 積層構造体の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270789A (ja) | 2001-03-14 | 2002-09-20 | Toshiba Corp | 強誘電体メモリ |
US20140254276A1 (en) | 2013-03-08 | 2014-09-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
WO2015141626A1 (ja) | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
US20160308070A1 (en) | 2015-04-14 | 2016-10-20 | National Chiao Tung University | Semiconductor device |
US20180182769A1 (en) | 2016-12-27 | 2018-06-28 | National Taiwan Normal University | Flash memory structure and method of manufacturing the same |
-
2019
- 2019-06-28 JP JP2019122028A patent/JP7357901B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270789A (ja) | 2001-03-14 | 2002-09-20 | Toshiba Corp | 強誘電体メモリ |
US20140254276A1 (en) | 2013-03-08 | 2014-09-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
JP2014175480A (ja) | 2013-03-08 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2015141626A1 (ja) | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
US20160372478A1 (en) | 2014-03-17 | 2016-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device, manufacturing method for semiconductor device, and ferroelectric layer |
US20160308070A1 (en) | 2015-04-14 | 2016-10-20 | National Chiao Tung University | Semiconductor device |
US20180182769A1 (en) | 2016-12-27 | 2018-06-28 | National Taiwan Normal University | Flash memory structure and method of manufacturing the same |
Non-Patent Citations (1)
Title |
---|
工藤聡也,Hf系MONOS型不揮発性メモリの作製条件依存性,応用物理学会春季学術講演会講演予稿集(CD-ROM),日本,2019年02月25日,Vol.66,No.10a-W934-4,p.11-092 |
Also Published As
Publication number | Publication date |
---|---|
JP2021009893A (ja) | 2021-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6783290B2 (ja) | 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法 | |
US10600808B2 (en) | Ferroelectric memory cell for an integrated circuit | |
US10043567B2 (en) | Multilevel ferroelectric memory cell for an integrated circuit | |
US10388786B2 (en) | Nonvolatile memory device | |
US9853150B1 (en) | Method of fabricating epitaxial gate dielectrics and semiconductor device of the same | |
US10403721B2 (en) | Field effect transistor, memory element and manufacturing method of charge storage structure using paraelectric and ferroelectric material | |
US20230106147A1 (en) | Ferroelectric semiconductor device and method of manufacturing the same | |
CN108511517A (zh) | 铁电存储器件和制造其的方法 | |
WO2010097862A1 (ja) | 半導体メモリセル及びその製造方法並びに半導体記憶装置 | |
TWI833965B (zh) | 非揮發性記憶裝置及其運作方法 | |
US11508755B2 (en) | Stacked ferroelectric structure | |
US10847541B2 (en) | Ferroelectric memory device and a method of manufacturing the same | |
KR20210138993A (ko) | 박막 구조체 및 이를 포함하는 반도체 소자 | |
CN112310086A (zh) | 半导体器件及其制造方法 | |
KR20090052682A (ko) | 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
JP7357901B2 (ja) | トランジスタおよび不揮発性メモリ | |
KR20090010758A (ko) | 전하 트랩형 메모리 소자 | |
US20220293766A1 (en) | Semiconducting Ferroelectric Device | |
TW202243262A (zh) | 鐵電場效電晶體裝置 | |
KR102629339B1 (ko) | 강유전체 성능 향상을 위한 산화물층을 갖는 v-nand 메모리 및 그 제조 방법 | |
KR20070000759A (ko) | 플래시 메모리 소자의 제조방법 | |
KR102635390B1 (ko) | 강유전체 성능 향상을 위한 이중 산화물층들을 갖는 v-nand 메모리 및 그의 제조 방법 | |
WO2022190817A1 (ja) | 強誘電性薄膜の形成方法、それを備える半導体装置 | |
US20230403862A1 (en) | Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles | |
TW202418963A (zh) | 鐵電結構、積體電路與其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7357901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |