JP2011009549A - 半導体記憶装置 - Google Patents

Abstract

【課題】大容量のデータを格納することができ、かつ、微細化に適した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板に設けられた複数のセルトランジスタと、セルトランジスタ上に設けられた層間絶縁膜と、層間絶縁膜の上方に設けられ、互いに異なる抗電圧を有する第１から第ｎ（ｎは２以上の整数）の強誘電体膜と、第１から第ｎの強誘電体膜を挟むように第１から第ｎの強誘電体膜の両側面にそれぞれ設けられた複数の電極を備え、第１から第ｎの強誘電体膜および電極がデータを保持する強誘電体キャパシタを構成する。
【選択図】図２

Description

本発明は、半導体記憶装置に関する。

強誘電体メモリの大容量化および微細化が進んでいる。微細化のために、金属プラグの上方に強誘電体キャパシタを形成する構造（ＣＯＰ（Capacitor On Plug）構造）が開発された。しかし、ＣＯＰ構造は、メモリの微細化に資するものの多値データに適していない。

また、多値データを格納するために、強誘電体膜の膜厚の異なる複数のキャパシタを並列に接続した構造がある。しかし、強誘電体膜の膜厚の異なる複数のキャパシタを設けることは微細化に不利であり、かつ、製造工程数を増大させる。

特開２００８−１８２０８３号公報 特開平８−３１５５８５号公報

大容量のデータを格納することができ、かつ、微細化に適した半導体記憶装置を提供する。

本発明に係る実施形態に従った半導体記憶装置は、半導体基板に設けられた複数のセルトランジスタと、前記セルトランジスタ上に設けられた層間絶縁膜と、前記層間絶縁膜の上方に設けられ、互いに異なる抗電圧を有する第１から第ｎ（ｎは２以上の整数）の強誘電体膜と、前記第１から第ｎの強誘電体膜を挟むように前記第１から第ｎの強誘電体膜の両側面にそれぞれ設けられた複数の電極を備え、前記第１から第ｎの強誘電体膜および前記電極がデータを保持する強誘電体キャパシタを構成することを特徴とする。

本発明に係る実施形態に従った半導体記憶装置の製造方法は、半導体基板上にセルトランジスタを形成し、前記セルトランジスタを被覆する層間絶縁膜を形成し、前記セルトランジスタのソース層またはドレイン層の一方に接続されたコンタクトプラグを前記層間絶縁膜内に形成し、互いに抗電圧の異なる第１から第ｎ（ｎは２以上の整数）の強誘電体膜の各材料を前記層間絶縁膜の上方にｎの小さい順に堆積し、前記第１から第ｎの強誘電体膜の材料をエッチングして、前記コンタクトプラグに達するコンタクトホールを形成し、前記コンタクトホールに導電材料を埋め込むことによって、前記コンタクトプラグに電気的に接続する電極を形成することを具備する。

本発明による半導体記憶装置は、大容量のデータを格納することができ、かつ、微細化に適している。

本発明に係る実施形態に従った強誘電体メモリの構成を示す回路図。 第１の実施形態による強誘電体メモリの構成の一例を示す断面図。 第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の分極特性を示す概略的なグラフ。 データ書込み時におけるプレート線ＰＬの電位を示す図。 第３、第２および第１の強誘電体膜ＦＥ３、ＦＥ２およびＦＥ１の分極特性を示すグラフ。 データ書込み時におけるプレート線ＰＬの電位と強誘電体キャパシタＦＣの分極特性との関係を示すグラフ。 データ読出し時におけるプレート線ＰＬの電位を示す図。 第１の実施形態による強誘電体メモリの製造方法を示す断面図。 図８に示す構造の平面図。 図８に続く製造方法を示す断面図。 図１０に続く製造方法を示す断面図。 図１１に示す構造の平面図。 図２に示す構造の平面図。 第１の実施形態の変形例の平面図。 本発明に係る第３の実施形態に従った強誘電体メモリの構成の一例を示す断面図。 第２の実施形態による強誘電体メモリの構成を示す平面図。

以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。

（第１の実施形態）
図１は、本発明に係る実施形態に従った強誘電体メモリの構成を示す回路図である。本実施形態による強誘電体メモリは、セルトランジスタＣＴのソース−ドレイン間に強誘電体キャパシタＦＣの両端をそれぞれ接続し、これをユニットセル（メモリセルＭＣ）とし、このユニットセル（メモリセルＭＣ）を複数直列に接続したＴＣ並列ユニット直列接続型強誘電体メモリ（Series connected TC unit type ferroelectric RAM）でよい。

本実施形態による強誘電体メモリは、ロウ方向へ延伸する複数のワード線ＷＬと、ロウ方向に対して直交するカラム方向へ延伸する複数のビット線ＢＬと、ロウ方向へ延伸する複数のプレート線ＰＬと、ブロック選択トランジスタＢＳＴとを備える。

１つのメモリセルＭＣは、マルチビットデータを強誘電体キャパシタに記憶するように構成されている。メモリセルＭＣは、ワード線ＷＬとビット線ＢＬとの交点に対応して設けられている。各ワード線ＷＬは、ロウ方向に配列するセルトランジスタＣＴのゲートに接続され、あるいは、ゲートとして機能している。各ビット線ＢＬは、カラム方向に配列するセルトランジスタＣＴのソースまたはドレインに接続されている。

強誘電体メモリは、互いに並列に接続された強誘電体キャパシタＦＣおよびセルトランジスタＴＣを含むメモリセルＭＣが複数個直列に接続されて構成されたセルストリングＣＳを複数備えている。尚、図１では、１つのセルストリングＣＳのみ図示されている。セルストリングＣＳの一端は、ブロック選択トランジスタＢＳＴの一端に接続されている。セルストリングＣＳの他端はプレート線ＰＬに接続されている。ブロック選択トランジスタＢＳＴの他端は、ビット線ＢＬに接続されている。即ち、ビット線ＢＬは、ブロック選択トランジスタＢＳＴを介してセルストリングＣＳに接続されている。

図２は、第１の実施形態による強誘電体メモリの構成の一例を示す断面図である。第１の実施形態による強誘電体メモリは、シリコン基板１０と、セルトランジスタＣＴと、層間絶縁膜ＩＬＤと、コンタクトプラグＰＬＧ１と、中間絶縁膜２０〜２２と、第１の強誘電体膜ＦＥ１と、第２の強誘電体膜ＦＥ２と、第３の強誘電体膜ＦＥ３と、電極３０とを備えている。

複数のセルトランジスタＣＴは、シリコン基板１０上に設けられている。各セルトランジスタＣＴは、ゲートおよびワード線として機能するＷＬ（ワード線ＷＬという）と、ワード線ＷＬの両側のシリコン基板１０に形成された拡散層（ソース層およびドレイン層）４０とを含む。隣接するセルトランジスタＣＴは、拡散層４０を共有している。

層間絶縁膜ＩＬＤは、セルトランジスタＣＴを被覆するように設けられている。コンタクトプラグＰＬＧ１は、拡散層４０上に設けられており、層間絶縁膜ＩＬＤを貫通して拡散層４０に電気的に接続されている。

中間絶縁膜２０は、層間絶縁膜ＩＬＤ上に設けられている。第１の強誘電体膜ＦＥ１は、中間絶縁膜２０を介して層間絶縁膜ＩＬＤ上に設けられている。第２の強誘電体膜ＦＥ２は、中間絶縁膜２１を介して第１の強誘電体膜ＦＥ１上に設けられている。さらに、第３の強誘電体膜ＦＥ３は、中間絶縁膜２２を介して第２の強誘電体膜ＦＥ２上に設けられている。即ち、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３は、層間絶縁膜ＩＬＤの上方に縦方向にスタックされている。中間絶縁膜２０〜２２は、層間絶縁膜ＩＬＤと第１の強誘電体膜ＦＥ１との間、第１の強誘電体膜ＦＥ１と第２の強誘電体膜ＦＥ２との間、並びに、第２の強誘電体膜ＦＥ２と第３の強誘電体膜ＦＥ３との間にそれぞれ設けられている。

中間絶縁膜２０〜２２は、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の比誘電率よりも低い誘電率を有するｌｏｗ−ｋ材料からなり、例えば、Ａｌ_ｘＯ_ｙ（具体的には、Ａｌ_２Ｏ_３）、 Ｔｉ_ｘＯ_ｙ（具体的には、ＴｉＯ_２)、ＺｒＯ_ｘ（具体的には、ＺｒＯ_２）から成る。尚、ｘおよびｙは正数である。

中間絶縁膜２０〜２２を配置することにより、分極反転時における第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の間の相互作用が無くなる。これにより、データ値のばらつきが小さくなり、“０”と“１”との信号差（電圧差）が大きくなる。

図３（Ａ）から図３（Ｃ）は、それぞれ第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の分極特性を示す概略的なグラフである。第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３は、互いに抗電圧ＶＣ１〜ＶＣ３において異なる。より詳細には、第１の強誘電体膜ＦＥ１の抗電圧ＶＣ１が最も大きく、続いて、第２の強誘電体膜ＦＥ２の抗電圧ＶＣ２、第３の強誘電体膜ＦＥ３の抗電圧ＶＣ３の順に小さくなる。

このように、抗電圧を変更するためには、第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の材料を変更すればよい。例えば、第１の実施形態では、第１の強誘電体膜ＦＥ１はＰｂＴｉＯ_３であり、第２の強誘電体膜ＦＥ２は、Ｐｂ（Ｚｒ_０．２Ｔｉ_０．８）Ｏ_３であり、第３の強誘電体膜ＦＥ３はＰｂ（Ｚｒ_０．４Ｔｉ_０．６）Ｏ_３である。第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の膜厚は、例えば、２００ｎｍである。第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３は、ＰＺＴ（Ｐｂ（Ｚｒ_ｘＴｉ_{（１−ｘ）}）Ｏ_３）のジルコニウムおよびチタンの含有率において異なる。ジルコニウムの含有率を減少させると、強誘電体膜の抗電圧が上昇する。従って、抗電圧ＶＣ３が最も小さく、続いて、抗電圧ＶＣ２、ＶＣ１の順に大きくなる。

本実施形態では、最下層にある第１の強誘電体膜ＦＥ１の材料の抗電圧が最も大きく、最上層にある第３の強誘電体膜ＦＥ３の材料の抗電圧が最も小さく設定されている。その理由は次の通りである。メモリセルＭＣの間に電極を形成するために、第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３をエッチングすると、第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の側面は、通常、順テーパー状に形成される。即ち、第１の強誘電体膜ＦＥ１の幅Ｗ１が最も広く、第２の強誘電体膜ＦＥ２の幅Ｗ２、第３の強誘電体膜ＦＥ３の幅Ｗ３の順に狭くなる（Ｗ１＞Ｗ２＞Ｗ３）。

尚、ここで言う強誘電体膜の“幅”は、ワード線ＷＬの延伸方向に直交する断面における電極３０間の強誘電体膜の幅である。強誘電体膜の幅が広いと、必然的に抗電圧が大きくなる。このため、最下層にある第１の強誘電体膜ＦＥ１の材料を抗電圧の大きい材料とし、最上層にある第３の強誘電体膜ＦＥ３の材料を抗電圧の小さい材料とすることによって、抗電圧ＶＣ１〜ＶＣ３の差をさらに大きくすることができる。

抗電圧ＶＣ１〜ＶＣ３の差が大きいことは、データの信号差が大きくなることを意味する。即ち、データの信号差は、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料と第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の電極３０間の幅との相乗効果によって増大される。

再度、図２を参照する。電極３０は、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３を挟むように第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の両側面にそれぞれ設けられている。電極３０は、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３を貫通してコンタクトプラグＰＬＧ１に接続されている。電極３０は、コンタクトプラグＰＬＧ１を介して拡散層４０に電気的に接続されている。電極３０は、隣接する２つのメモリセルＭＣに共有されている。第１〜第３の強誘電体膜ＦＥ１〜ＦＥ３の１組、および、それらの両側に設けられた２つの電極３０は、１つの強誘電体キャパシタＦＣを構成する。

強誘電体キャパシタＦＣは、それぞれセルトランジスタＣＴに１対１で対応している。強誘電体キャパシタＦＣの２つの電極は、コンタクトプラグＰＬＧ１を介して、対応するセルトランジスタＣＴの２つの拡散層４０にそれぞれ電気的に接続されている。これにより、強誘電体キャパシタＦＣは、セルトランジスタＣＴに並列に接続され、メモリセルＭＣを構成している。隣接する２つのメモリセルＭＣにおいて、一方の拡散層４０および一方の電極３０が共有化されている。これにより、複数のメモリセルＭＣが直列に接続され、セルストリングＣＳを構成している。

読出しまたは書込み動作において、セルストリングＣＳが非選択状態の場合、そのセルストリングＣＳ内のワード線ＷＬは総て高レベル電位に設定され、セルトランジスタＣＴは総てオン状態である。また、ブロック選択信号ＢＳは低レベル電位であり、ブロック選択トランジスタＢＳＴはオフ状態である。従って、非選択のセルストリングＣＳはビット線ＢＬから切断されており、かつ、強誘電体キャパシタＦＣの両側の電極は短絡されている。その結果、非選択のセルストリングＣＳ内の強誘電体キャパシタＦＣには電位差が生じず、メモリセルＭＣのデータは保存される。

読出しまたは書込み動作において、セルストリングＣＳが選択された場合、ブロック選択信号ＢＳは高レベル電位になり、セルストリングＣＳの一端がビット線ＢＬに接続される。選択されたワード線ＷＬのみが低レベル電位になり、その他の非選択ワード線ＷＬは高レベル電位を維持する。これにより、選択メモリセルＭＣのセルトランジスタＣＴのみがオフ状態となり、選択メモリセルＭＣの強誘電体キャパシタＦＣの両端にビット線ＢＬとプレート線ＰＬとの間の電位差が印加される。その結果、選択メモリセルＭＣにデータを書込み、あるいは、選択メモリセルＭＣからデータを読み出すことができる。

強誘電体キャパシタＦＣの強誘電体膜は、ＦＥ１〜ＦＥ３の積層膜である。第１から第３の強誘電体膜ＦＥ１〜ＦＥ３は、強誘電体キャパシタＦＣの両側の２つの電極によって、ビット線ＢＬとプレート線ＰＬとの間の電位差を受ける。

図４は、データ書込み時におけるプレート線ＰＬの電位を示す図である。図５（Ａ）〜図５（Ｃ）は、それぞれ第３、第２および第１の強誘電体膜ＦＥ３、ＦＥ２およびＦＥ１の分極特性を示すグラフである。図６は、データ書込み時におけるプレート線ＰＬの電位ＶＰＬ１〜ＶＰＬ３、−ＶＰＬ１〜−ＶＰＬ３と強誘電体キャパシタＦＣの分極特性との関係を示すグラフである。

図４に示すように、書込みデータに応じて、６種類のプレート線ＰＬの電位ＶＰＬ１〜ＶＰＬ３、−ＶＰＬ１〜−ＶＰＬ３のいずれかが印加される。ＶＰＬ１は、ＶＣ１以上かつＶＣ２未満であり、ＶＰＬ２は、ＶＣ２以上かつＶＣ３未満であり、ＶＰＬ３は、ＶＣ３以上の電圧である。また、−ＶＰＬ１は、−ＶＣ１以下かつ−ＶＣ２より大きく、ＶＰＬ２は、−ＶＣ２未満かつ−ＶＣ３より大きく、ＶＰＬ３は、−ＶＣ３以下の電圧である。即ち、ＶＣ１≦｜ＶＰＬ１｜＜ＶＣ２、ＶＣ２≦｜ＶＰＬ２｜＜ＶＣ３、ＶＣ３≦｜ＶＰＬ３｜である。例えば、抗電圧ＶＣ１〜ＶＣ３は、図５に示すようにそれぞれ０．５Ｖ、１．２Ｖおよび１．５Ｖとする。このとき、図６に示すように、０．５Ｖ≦｜ＶＰＬ１｜＜１．２Ｖ、１．２Ｖ≦｜ＶＰＬ２｜＜１．５Ｖ、１．５Ｖ≦｜ＶＰＬ３｜である。

図６において、分極特性が最も低いＩＮＴを初期状態とする。もし、プレート線ＰＬにＶＰＬ１の電位が印加された場合、図２に示す第３の強誘電体膜ＦＥ３のみの分極特性が反転し、第１および第２の強誘電体膜ＦＥ１およびＦＥ２がそのままの状態を維持する。もし、プレート線ＰＬにＶＰＬ２の電位が印加された場合、図２に示す第３の強誘電体膜ＦＥ３および第２の強誘電体膜ＦＥ２の分極特性が反転し、第１の強誘電体膜ＦＥ１がそのままの状態を維持する。このように、１つの強誘電体キャパシタＦＣが６つの状態を保持することができる。即ち、本実施形態によるメモリセルＭＣは、６値データを保持することができる。尚、積層される強誘電体膜が２種類の場合には、４値データを保持することができる。また、積層される強誘電体膜がｎ種類（ｎは整数）の場合、（２×ｎ）値データを保持することができる。この場合、第ｎの強誘電体膜は、第（ｎ−１）の強誘電体膜の上方に設けられ、第１から第（ｎ−１）の強誘電体膜のいずれの抗電圧とも異なる抗電圧を有する。すなわち、第１から第ｎの強誘電体膜の各抗電圧は、互いに異なる。第１から第ｎの強誘電体膜のそれぞれの間には、第１から第（ｎ−１）の中間絶縁膜が設けられる。

図７は、データ読出し時におけるプレート線ＰＬの電位を示す図である。データ読出し時には、プレート線ＰＬにＶＰＬ３以上の電圧が印加される。このとき、センスアンプＳ／Ａが強誘電体キャパシタＦＣの反転電流を検出する。これにより、選択されたメモリセルＭＣのデータがセンスアンプＳ／Ａに読み出される。尚、選択メモリセルＭＣのデータは破壊されるので、データ読出し後には、リストア電圧Ｖｒｓｔをプレート線ＰＬに印加する。リストアは、読み出したデータと同じ論理のデータを同一メモリセルＭＣへ書き戻す動作である。リストアの動作は、データ書込み動作と同様である。

以上のように、本実施形態による強誘電体メモリは、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３が縦方向に積層されているため、微細化に適している。一方、本実施形態による強誘電体メモリは、分極特性の異なる複数の強誘電体膜ＦＥ１〜ＦＥ３を有しているので、多値データを保持することができる。電極３０が縦方向に長く形成されており、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３に対して共通に設けられている。このため、本実施形態による強誘電体メモリはさらに微細化に適している。

図８は、第１の実施形態による強誘電体メモリの製造方法を示す断面図である。図９は、図８に示す構造の平面図である。まず、シリコン基板１０上にセルトランジスタＣＴを形成する。セルトランジスタＣＴは、既知のトランジスタの形成方法と同様でよい。ただし、セルトランジスタＣＴのゲートは、ワード線ＷＬとして機能する。このため、図９に示すように、セルトランジスタＣＴのゲートは、ロウ方向に延伸するようにストライプ状に形成されている。セルトランジスタＣＴの拡散層４０は、ワード線ＷＬをマスクとして用いて不純物を導入することによって形成される。このため、図８に示すように、隣接するセルトランジスタＣＴは、拡散層４０を共有している。

次に、セルトランジスタＣＴを被覆するように層間絶縁膜ＩＬＤを堆積する。次に、層間絶縁膜ＩＬＤを加工して、拡散層４０に達するコンタクトホールを形成する。コンタクトホール内に金属（例えば、タングステン）を埋め込むことによって、コンタクトプラグＰＬＧ１が形成される。コンタクトプラグＰＬＧ１は、図９に示すように、マトリクス状に配置される。カラム方向に隣接する２つのコンタクトプラグＰＬＧ１は、ワード線ＷＬを挟むように形成されている。

次に、中間絶縁膜２０をコンタクトプラグＰＬＧ１上に堆積する。中間絶縁膜２０は、例えば、Ａｌ_２Ｏ_３からなり、その膜厚は、例えば、約５０ｎｍである。中間絶縁膜２０は、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料を堆積する際に、第１の強誘電体膜ＦＥ１と層間絶縁膜ＩＬＤ１との反応を抑制するために設けられている。

次に、第１の強誘電体膜ＦＥ１の材料（例えば、ＰｂＴｉＯ_３）を中間絶縁膜２０上に堆積する。中間絶縁膜２１を第１の強誘電体膜ＦＥ１の材料上に堆積する。次に、第２の強誘電体膜ＦＥ２の材料（例えば、Ｐｂ（Ｚｒ_０．２Ｔｉ_０．８）Ｏ_３）を中間絶縁膜２１上に堆積する。中間絶縁膜２２を第２の強誘電体膜ＦＥ２の材料上に堆積する。さらに、第３の強誘電体膜ＦＥ３（例えば、Ｐｂ（Ｚｒ_０．４Ｔｉ_０．６）Ｏ_３）を中間絶縁膜２２上に堆積する。これにより、図１０に示す構造が得られる。

第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料は、ＣＶＤ（Chemical vapor deposition）法、あるいは、スパッタ法を用いて、例えば、６００〜６１０度の温度のもとで堆積する。例えば、ＰｂＴｉＯ_３、Ｐｂ（Ｚｒ_０．２Ｔｉ_０．８）Ｏ_３、および、Ｐｂ（Ｚｒ_０．４Ｔｉ_０．６）Ｏ_３）のペロブスカイト結晶は約６００度の低温度でできる。即ち、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３は、低温で形成することができる。このように、各強誘電体膜は、同じ元素および同じ結晶構造で構成されているが、元素の組成を変更することによって、それぞれの抗電圧を異ならせてもよい。次に、図１１に示すように、ＲＩＥ（Reactive Ion Etching）を用いて、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料をエッチングして、コンタクトプラグＰＬＧ１に達するコンタクトホールＣＨを形成する。図１２は、図１１に示す構造の平面図である。コンタクトホールＣＨは、コンタクトプラグＰＬＧ１と同様にマトリクス状に配置され、ワード線ＷＬの両側に設けられている。

このとき、ＲＩＥで加工した場合、コンタクトホールＣＨは先細りになりやすい。このため、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の側面は、上述のように、順テーパーを有する。テーパー角度は、例えば、約８９度である。従って、最下層の第１の強誘電体膜ＦＥ１に抗電圧の大きな材料を用いることがデータの信号差の観点から好ましい。

次に、図２に示すように、ＣＶＤ法あるいはＡＬＤ法（Atomic Layer Deposition）を用いて、導電膜５０をコンタクトホールＣＨの内壁面に堆積し、その後、電極３０をコンタクトホールＣＨ内に埋め込む。導電膜５０は、例えば、ＳｒＲｕＯ_３から成る。電極３０は、例えば、ＩｒＯ_２あるいはＩｒから成る。電極３０は、コンタクトプラグＰＬＧ１に電気的に接続される。

さらに、電極３０を平坦化した後、さらに、配線等を形成することによって、本実施形態による強誘電体メモリが完成する。尚、本実施形態のようなＴＣ並列ユニット直列接続型強誘電体メモリでは、セルストリングＣＳ内の電極３０上にコンタクトは必要とされない。

図１３は、図２に示す構造の平面図である。図１３には、隣接する電極３０間の強誘電体キャパシタを記号で示している。図１３に示すように、セルストリングＣＳ内では、複数の強誘電体キャパシタＦＣが電極３０を介して直列に接続されている。

尚、本実施形態では、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料がワード線ＷＬの延伸方向（ロウ方向）に隣接する電極３０間に残存している。しかし、充分な信号差が得られる限りにおいて、ロウ方向に隣接する電極３０間の強誘電体膜ＦＥ１〜ＦＥ３の材料は除去する必要はない。この場合、製造工程を簡略化できるため、コスト低減に資する。

強誘電体膜は、４層以上であってもよい。この場合、第１から第ｎ（ｎは整数）の強誘電体膜の材料は、ｎの小さい順に積層される。第１から第ｎの強誘電体膜のそれぞれの間には、第１から第（ｎ−１）の中間絶縁膜が堆積される。第１から第（ｎ−１）の中間絶縁膜の比誘電率は、第１から第ｎの強誘電体膜の比誘電率よりも低い。

（第１の実施形態の変形例）
図１４は、第１の実施形態の変形例の平面図である。本変形例では、コンタクトホールＣＨの形成前または電極３０の形成後に、ロウ方向に隣接する電極３０間（隣接するセルストリングＣＳ間）にある第１から第３の強誘電体膜ＦＥ１〜ＦＥ３を除去する。第１から第３の強誘電体膜ＦＥ１〜ＦＥ３は、カラム方向に延伸し、ストライプ状に形成される。第１から第３の強誘電体膜ＦＥ１〜ＦＥ３を除去したセルストリングＣＳ間には、ＡＬＤ法等を用いて、Ａｌ_２Ｏ_３膜およびＳｉＯ_２膜を埋め込む。これによって、隣接するセルストリングＣＳ間において強誘電体キャパシタＦＣ間の干渉を抑制することができる。

本変形例のその他の構成は、第１の実施形態の構成と同様でよい。従って、本変形例は、第１の実施形態の効果をも得ることができる。

（第２の実施形態）
第２の実施形態による強誘電体メモリは、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料が異なるが、基本的な構成は図２に示す第１の実施形態の構成と同様でよい。従って、図示を省略する。

第２の実施形態では、第１の強誘電体膜ＦＥ１の材料はＳＢＴ（ＳｒＢｉ_２(Ｔａ，Ｎｂ)_２Ｏ_９)であり、第２の強誘電体膜ＦＥ２の材料はＢＬＴ（（Ｂｉ，Ｌａ）_４Ｔｉ_３Ｏ_１２)であり、第３の強誘電体膜ＦＥ３の材料はＰＺＴ（Ｐｂ（Ｚｒ_ｘＴｉ_{（１−ｘ）}）Ｏ_３）である。尚、ｘ、ｙ、ｚおよびａは、正数である。このように、各強誘電体膜は、構成元素または結晶構造の異なる材料で構成することによって、それぞれの抗電圧を異ならせてもよい。尚、ＰＺＴは、ペロブスカイト構造、ＳＢＴおよびＢＬＴは、層状ペロブスカイト構造を有する。

抗電圧は、ＰＺＴが最も高く、ＢＬＴ、ＳＢＴの順に低くなる。第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の側面が順テーパーを有することを考慮すると、抗電圧ＶＣ１〜ＶＣ３の差を大きくするために、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料は、それぞれＳＢＴ、ＢＬＴ、ＰＺＴであることが好ましい。

しかし、成膜温度は、ＳＢＴが最も高く、ＢＬＴ、ＰＺＴの順に低くなる。例えば、ＳＢＴの成膜温度は約７８０度であり、ＢＬＴの成膜温度は約７００度であり、ＰＺＴの成膜温度は約６００度である。従って、ＳＢＴ、ＢＬＴ、ＰＺＴの順に成膜する必要がある。このため、第１から第３の強誘電体膜ＦＥ１〜ＦＥ３の材料は、抗電圧に関わらず、成膜温度によって決定される。

第１から第３の強誘電体膜ＦＥ１〜ＦＥ３のテーパー角を可及的に９０度に近づけることによって、順テーパーによる信号差の劣化を抑制することができる。

第２の実施形態のその他の構成は、第１の実施形態の構成と同様でよい。従って、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。

尚、ＳＢＴおよびＢＬＴの高温成膜時に、コンタクトプラグＰＬＧ１（例えば、タングステン）が酸化爆発することが懸念される。しかし、コンタクトプラグＰＬＧ１上に中間絶縁膜２０（例えば、Ａｌ_２Ｏ_３）が設けられているので、このような爆発は生じない。

第２の実施形態において、ＳＢＴ、ＢＬＴ、ＰＺＴの他に、さらに他の強誘電体材料を追加してもよい。これにより、強誘電体キャパシタＦＣは、４層以上の強誘電体膜を有し、８値以上のデータを格納することができる。

（第３の実施形態）
図１５は、本発明に係る第３の実施形態に従った強誘電体メモリの構成の一例を示す断面図である。第３の実施形態では、各メモリセルＭＣのセルトランジスタＣＴと強誘電体キャパシタＦＣとは、第１〜第３のコンタクトプラグＰＬＧ１〜ＰＬＧ３を介してビット線ＢＬとプレート線ＰＬとの間に直列に接続されている。即ち、複数の強誘電体キャパシタＦＣは、セルストリングを構成せず、ビット線ＢＬとプレート線ＰＬとの間に並列に接続されている。ただし、各強誘電体キャパシタＦＣの構成は、第１の実施形態のそれと同様の構成である。

ビット線ＢＬの延伸方向（カラム方向）に隣接する強誘電体キャパシタＦＣは、電極を共有せず、それぞれが独自の第１および第２の電極３１および３２を有している。さらに、カラム方向に隣接する強誘電体キャパシタＦＣ間には、絶縁膜６０が設けられている。絶縁膜６０は、カラム方向に隣接する強誘電体キャパシタＦＣを分離している。

第１および第２のコンタクトプラグＰＬＧ１およびＰＬＧ２は、層間絶縁膜ＩＬＤ１を貫通して、セルトランジスタＣＴの２つの拡散層４０にそれぞれ接続されている。隣接する複数のセルトランジスタＣＴは、拡散層４０を共有していない。

カラム方向に延伸するビット線ＢＬは、第２のコンタクトプラグＰＬＧ２に接続されている。ビット線ＢＬは、第２のコンタクトプラグＰＬＧ２を介してセルトランジスタＣＴの一方の拡散層４０に電気的に接続されている。

強誘電体キャパシタＦＣの第２の電極３２は、第１のコンタクトプラグＰＬＧ１に接続されている。第２の電極３２は、第１のコンタクトプラグＰＬＧ１を介してセルトランジスタＣＴの他方の拡散層４０に電気的に接続されている。

強誘電体キャパシタＦＣの第１の電極３１は、第３のコンタクトプラグＰＬＧ３に接続されている。第１の電極３１は、第３のコンタクトプラグＰＬＧ３を介してプレート線ＰＬに接続されている。

これにより、強誘電体キャパシタＦＣおよびそれに対応するセルトランジスタＣＴは、ビット線ＢＬとプレート線ＰＬとの間に直列に接続される。

第１から第３の強誘電体膜ＦＥ１〜ＦＥ３は、第１または第２の実施形態によるそれらと同様でよい。これにより、第３の実施形態は、第１または第２の実施形態のいずれかの効果をも得ることができる。

図１６は、第２の実施形態による強誘電体メモリの構成を示す平面図である。ワード線ＷＬおよびプレート線ＰＬは、ロウ方向に延伸しており、ビット線ＢＬはカラム方向に延伸している。メモリセルＭＣは、ワード線ＷＬ、プレート線ＰＬとビット線ＢＬとの交点に設けられている。

第１のコンタクトプラグＰＬＧ１は、第２の電極３２の直下に設けられている。第２のコンタクトプラグＰＬＧ２は、ビット線ＢＬの直下に設けられている。ここで、ビット線ＢＬは、ロウ方向に隣接する強誘電体キャパシタＦＣ間に設けられている。よって、セルトランジスタＣＴの少なくとも一方の拡散層４０は、ロウ方向に延伸しており、第２のコンタクトプラグＰＬＧ２に電気的に接続されている。

第３のコンタクトプラグＰＬＧ３は、第１の電極３１の直上に設けられている。

このように、本発明は、通常の強誘電体メモリの構造にも適用することができる。

１０…シリコン基板、ＣＴ…セルトランジスタ、ＩＬＤ…層間絶縁膜
ＰＬＧ１…コンタクトプラグ、２０〜２２…中間絶縁膜、ＦＥ１…第１の強誘電体膜、ＦＥ２…第２の強誘電体膜、ＦＥ３…第３の強誘電体膜、３０…電極

Claims (5)

1. 半導体基板に設けられた複数のセルトランジスタと、
   前記セルトランジスタ上に設けられた層間絶縁膜と、
   前記層間絶縁膜の上方に設けられ、互いに異なる抗電圧を有する第１から第ｎ（ｎは２以上の整数）の強誘電体膜と、
   前記第１から第ｎの強誘電体膜を挟むように前記第１から第ｎの強誘電体膜の両側面にそれぞれ設けられた複数の電極を備え、
   前記第１から第ｎの強誘電体膜および前記電極がデータを保持する強誘電体キャパシタを構成することを特徴とする半導体記憶装置。
2. 前記層間絶縁膜中に形成され、前記セルトランジスタの拡散層に電気的にそれぞれ接続された複数のコンタクトプラグをさらに備え、
   前記電極は前記コンタクトプラグに電気的に接続され、
   複数の前記セルトランジスタは、それぞれ複数の前記強誘電体キャパシタに対応しており、
   互いに対応する１つの前記セルトランジスタと１つの前記強誘電体キャパシタとが前記コンタクトプラグを介して並列に接続されて１つのユニットセルを成し、
   複数の前記ユニットセルは、前記電極を介して直列に接続されて１つのセルストリングを成し、
   前記セルトランジスタのゲートがワード線として機能し、
   前記セルストリングの一端に選択トランジスタを介して接続されたビット線と、
   前記セルストリングの他端に接続されたプレート線とをさらに備えたことを特徴とする請求項１に記載の半導体記憶装置。
3. 前記層間絶縁膜中に形成され、前記セルトランジスタの拡散層に電気的にそれぞれ接続された第１および第２のコンタクトプラグと、
   前記強誘電体キャパシタの第１の電極上に設けられた第３のコンタクトプラグと、
   前記第２のコンタクトプラグに接続されたビット線と、
   前記第３のコンタクトプラグに接続されたプレート線とをさらに備え、
   前記強誘電体キャパシタの第２の電極は、前記第１のコンタクトプラグに電気的に接続され、
   前記第２の電極は、前記第３のコンタクトプラグを介して前記プレート線に電気的に接続され、
   複数の前記セルトランジスタは、それぞれ複数の前記強誘電体キャパシタに対応しており、
   互いに対応する１つの前記セルトランジスタおよび１つの前記強誘電体キャパシタは、前記第１から前記第３のコンタクトプラグを介して前記ビット線と前記プレート線との間に直列に接続されて１つのユニットセルを成し、
   前記セルトランジスタのゲートがワード線として機能し、
   前記ビット線と前記プレート線との交点に前記ユニットセルが設けられていることを特徴とする請求項１に記載の半導体記憶装置。
4. 前記第１から第ｎの強誘電体膜のうち第ｋ（１≦ｋ≦ｎ）の強誘電体膜の幅は、前記第ｋの強誘電体膜の上にある第（ｋ＋１）の強誘電体膜の幅よりも広いことを特徴とする請求項１から請求項３のいずれか一項に記載の半導体記憶装置。
5. 前記第１から第ｎの強誘電体膜の間をそれぞれ分離し、前記第１から第ｎの強誘電体膜の比誘電率よりも低い比誘電率を有する第１から第（ｎ−１）の中間絶縁膜をさらに備えたことを特徴とする請求項１から請求項４のいずれか一項に記載の半導体記憶装置。

Images