JPH07106528A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH07106528A JPH07106528A JP5251943A JP25194393A JPH07106528A JP H07106528 A JPH07106528 A JP H07106528A JP 5251943 A JP5251943 A JP 5251943A JP 25194393 A JP25194393 A JP 25194393A JP H07106528 A JPH07106528 A JP H07106528A
- Authority
- JP
- Japan
- Prior art keywords
- input
- gate electrode
- effect transistor
- field effect
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 一つのトランジスタで脳機能の基本である学
習記憶と多入力並列処理が可能となり、従来コンピュー
タで不得意な判断・認識を効率的に行うことができる電
界効果型トランジスタを提供することにある。 【構成】 Ｐ型シリコン基板１上には、シリコン酸化膜
２を介して所定の大きさのフローティングゲート電極３
が配置されている。フローティングゲート電極３の上に
は強誘電体膜４が設けられている。強誘電体膜４の上に
は、多入力ゲート電極５が形成されている。この多入力
ゲート電極５は、多入力化のため複数の入力ゲートとし
て分割されている。又、Ｐ型シリコン基板１には、Ｎ+
型拡散層よりなるソース領域６とＮ+ 型拡散層よりなる
ドレイン領域７が形成されている。
習記憶と多入力並列処理が可能となり、従来コンピュー
タで不得意な判断・認識を効率的に行うことができる電
界効果型トランジスタを提供することにある。 【構成】 Ｐ型シリコン基板１上には、シリコン酸化膜
２を介して所定の大きさのフローティングゲート電極３
が配置されている。フローティングゲート電極３の上に
は強誘電体膜４が設けられている。強誘電体膜４の上に
は、多入力ゲート電極５が形成されている。この多入力
ゲート電極５は、多入力化のため複数の入力ゲートとし
て分割されている。又、Ｐ型シリコン基板１には、Ｎ+
型拡散層よりなるソース領域６とＮ+ 型拡散層よりなる
ドレイン領域７が形成されている。
Description
【０００１】
【産業上の利用分野】本発明は、ニューロン素子として
使用することができる電界効果型トランジスタに関する
ものである。
使用することができる電界効果型トランジスタに関する
ものである。
【０００２】
【従来の技術】近年、スイッチング機能を有する電界効
果型トランジスタに対して、単なるスイッチング機能だ
けでなく、学習記憶機能や多入力並列処理機能といった
人間の脳細胞が持つニューロ機能を併わせ持つ素子が考
えられている。
果型トランジスタに対して、単なるスイッチング機能だ
けでなく、学習記憶機能や多入力並列処理機能といった
人間の脳細胞が持つニューロ機能を併わせ持つ素子が考
えられている。
【０００３】学習記憶機能とは、素子に過去に与えられ
た入力情報に応じて、この素子のスイッチングのし易さ
等が変化していく機能である。この機能を持たせるため
の技術が、「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒ
ｌｄ １９９２．１ 強誘電体薄膜を用いた自己学習型
ＭＩＳＦＥＴの提案」に開示されている。これは、図３
に示すように、半導体基板１６にソース領域１７・ドレ
イン領域１８・ゲート酸化膜１９及びゲート電極２０を
有し半導体基板１６を動作半導体層とする電界効果型ト
ランジスタにおいてゲート酸化膜１９の代わりに強誘電
体膜を用いたものがある。この電界効果型トランジスタ
は、ゲート電極２０に加えられた入力によって、入力を
取り去った後でも強誘電体に残留分極が存在し、電界効
果型トランジスタの反転し易さ、即ちスイッチングのし
易さが変化することを利用するものである。さらに、入
力を加えると残留分極の状態もさらに変化していくた
め、この電界効果型トランジスタが入力を学習記憶して
いくことになる。
た入力情報に応じて、この素子のスイッチングのし易さ
等が変化していく機能である。この機能を持たせるため
の技術が、「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒ
ｌｄ １９９２．１ 強誘電体薄膜を用いた自己学習型
ＭＩＳＦＥＴの提案」に開示されている。これは、図３
に示すように、半導体基板１６にソース領域１７・ドレ
イン領域１８・ゲート酸化膜１９及びゲート電極２０を
有し半導体基板１６を動作半導体層とする電界効果型ト
ランジスタにおいてゲート酸化膜１９の代わりに強誘電
体膜を用いたものがある。この電界効果型トランジスタ
は、ゲート電極２０に加えられた入力によって、入力を
取り去った後でも強誘電体に残留分極が存在し、電界効
果型トランジスタの反転し易さ、即ちスイッチングのし
易さが変化することを利用するものである。さらに、入
力を加えると残留分極の状態もさらに変化していくた
め、この電界効果型トランジスタが入力を学習記憶して
いくことになる。
【０００４】又、多入力並列処理機能は、複数の入力端
子及び一つの出力端子を持つ素子において、複数の入力
端子に各々入力を与えることにより一つの出力信号が決
まる機能のことである。この機能を持たせるための技術
が特開平３−６６７９号公報に開示されている。これ
は、図４，５に示すように、半導体基板２１にソース領
域２２・ドレイン領域２３・ゲート酸化膜２４及びゲー
ト電極２５を有し半導体基板２１を動作半導体層とする
電界効果型トランジスタにおいて、ゲート電極２５上に
ゲート酸化膜２６を設け、さらにゲート酸化膜２６上に
分割された複数のゲート電極２７を設けたものである。
この装置により、複数の入力ゲート電極２７に入力電圧
が加えられたときに、容量結合により決まる電圧がゲー
ト電極２５に加わることになり、多入力並列処理の機能
を果たすことになる。
子及び一つの出力端子を持つ素子において、複数の入力
端子に各々入力を与えることにより一つの出力信号が決
まる機能のことである。この機能を持たせるための技術
が特開平３−６６７９号公報に開示されている。これ
は、図４，５に示すように、半導体基板２１にソース領
域２２・ドレイン領域２３・ゲート酸化膜２４及びゲー
ト電極２５を有し半導体基板２１を動作半導体層とする
電界効果型トランジスタにおいて、ゲート電極２５上に
ゲート酸化膜２６を設け、さらにゲート酸化膜２６上に
分割された複数のゲート電極２７を設けたものである。
この装置により、複数の入力ゲート電極２７に入力電圧
が加えられたときに、容量結合により決まる電圧がゲー
ト電極２５に加わることになり、多入力並列処理の機能
を果たすことになる。
【０００５】
【発明が解決しようとする課題】ところが、一つの電界
効果型トランジスタで学習記憶機能と多入力並列処理機
能の両方の機能を持たせることはできなかった。人間の
脳細胞は、学習記憶機能と多入力並列処理機能の両方を
備えているが、ニューロン素子として、脳細胞の機能に
近づけるためには、学習記憶機能と多入力並列処理機能
の両方を持ち合わせた素子が期待される。
効果型トランジスタで学習記憶機能と多入力並列処理機
能の両方の機能を持たせることはできなかった。人間の
脳細胞は、学習記憶機能と多入力並列処理機能の両方を
備えているが、ニューロン素子として、脳細胞の機能に
近づけるためには、学習記憶機能と多入力並列処理機能
の両方を持ち合わせた素子が期待される。
【０００６】そこで、この発明の目的は、一つのトラン
ジスタで脳機能の基本である学習記憶と多入力並列処理
が可能となり、従来コンピュータで不得意な判断・認識
を効率的に行うことができる電界効果型トランジスタを
提供することにある。
ジスタで脳機能の基本である学習記憶と多入力並列処理
が可能となり、従来コンピュータで不得意な判断・認識
を効率的に行うことができる電界効果型トランジスタを
提供することにある。
【０００７】
【課題を解決するための手段】この発明は、半導体基板
に、ソース領域、ドレイン領域、ゲート誘電体膜及びゲ
ート電極を有して、前記半導体基板を動作半導体層とす
る電界効果型トランジスタにおいて、前記ゲート電極
（フローティングゲート電極）上に強誘電体膜を設け、
さらに前記強誘電体膜上に分割された複数のゲート電極
（多入力ゲート電極）を有する電界効果型トランジスタ
をその要旨とする。
に、ソース領域、ドレイン領域、ゲート誘電体膜及びゲ
ート電極を有して、前記半導体基板を動作半導体層とす
る電界効果型トランジスタにおいて、前記ゲート電極
（フローティングゲート電極）上に強誘電体膜を設け、
さらに前記強誘電体膜上に分割された複数のゲート電極
（多入力ゲート電極）を有する電界効果型トランジスタ
をその要旨とする。
【０００８】
【作用】図２において、複数のゲート電極（多入力ゲー
ト電極）の各々に入力電圧Ｖ1〜Ｖn が印加されると、
フローティングゲート電極にかかる電位φF は、 φF ＝（Ｃ1 ・Ｖ1 ＋Ｃ2 ・Ｖ2 ＋…＋Ｃn ・Ｖn ）／Ｃtot ・・・（１） となる。ここで、Ｃ1 Ｃ2 、…Ｃn は各入力に対する多
入力ゲート電極とフローティングゲート電極との間の強
誘電体膜を誘電体とする容量であり、Ｃtot ＝Ｃ 1 ＋Ｃ
2 ＋…＋Ｃn である。
ト電極）の各々に入力電圧Ｖ1〜Ｖn が印加されると、
フローティングゲート電極にかかる電位φF は、 φF ＝（Ｃ1 ・Ｖ1 ＋Ｃ2 ・Ｖ2 ＋…＋Ｃn ・Ｖn ）／Ｃtot ・・・（１） となる。ここで、Ｃ1 Ｃ2 、…Ｃn は各入力に対する多
入力ゲート電極とフローティングゲート電極との間の強
誘電体膜を誘電体とする容量であり、Ｃtot ＝Ｃ 1 ＋Ｃ
2 ＋…＋Ｃn である。
【０００９】この式から入力Ｖ1 ，Ｖ2 ，…，Ｖn によ
ってフローティングゲート電極の電圧が決まり、このφ
F がしきい値電圧ＶTHを越えると、電界効果型トランジ
スタがオンする（即ち、多入力並列処理動作）。このと
き、前記Ｃ1 ，Ｃ2 ，…，Ｃ n の各容量は強誘電体特性
により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，Ｖn 及び各
々の入力回数の伴って変化していく。従って、Ｖ1 ，Ｖ
2 ，…，Ｖn を印加する前の初期状態に対して、或いは
各入力が入ってくる毎に電界効果型トランジスタのオン
しやすさが変化していくことになる。このようにして、
学習記憶機能と多入力並列処理機能の両方を有すること
となる。
ってフローティングゲート電極の電圧が決まり、このφ
F がしきい値電圧ＶTHを越えると、電界効果型トランジ
スタがオンする（即ち、多入力並列処理動作）。このと
き、前記Ｃ1 ，Ｃ2 ，…，Ｃ n の各容量は強誘電体特性
により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，Ｖn 及び各
々の入力回数の伴って変化していく。従って、Ｖ1 ，Ｖ
2 ，…，Ｖn を印加する前の初期状態に対して、或いは
各入力が入ってくる毎に電界効果型トランジスタのオン
しやすさが変化していくことになる。このようにして、
学習記憶機能と多入力並列処理機能の両方を有すること
となる。
【００１０】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１に示すように、第１導伝型半導
体基板としてのＰ型シリコン基板１上には、ゲート誘電
体膜としてのシリコン酸化膜２を介して所定の大きさの
フローティングゲート電極３が配置されている。このフ
ローティングゲート電極３は、多結晶シリコン又は高融
点金属よりなる。フローティングゲート電極３の上には
強誘電体膜４が設けられている。この強誘電体膜４に
は、ＰＺＴ，ＰＬＺＴ，ＰｂＴｉＯ3 ，（Ｂａ，Ｓｒ）
ＴｉＯ3 ，ＳｒＴｉ3 Ｏ3 ，ＢａＭｇＦ4 或いはＢｉ4
Ｔi 3 Ｏ12が用いられる。さらに、強誘電体膜４の上に
は、多結晶シリコン又は金属よりなる多入力ゲート電極
５が形成されている。この多入力ゲート電極５は、多入
力化のため複数の入力ゲートとして分割されている。
又、Ｐ型シリコン基板１には、第２導伝型のＮ+ 型拡散
層よりなるソース領域６とＮ+ 型拡散層よりなるドレイ
ン領域７が形成されている。
に従って説明する。図１に示すように、第１導伝型半導
体基板としてのＰ型シリコン基板１上には、ゲート誘電
体膜としてのシリコン酸化膜２を介して所定の大きさの
フローティングゲート電極３が配置されている。このフ
ローティングゲート電極３は、多結晶シリコン又は高融
点金属よりなる。フローティングゲート電極３の上には
強誘電体膜４が設けられている。この強誘電体膜４に
は、ＰＺＴ，ＰＬＺＴ，ＰｂＴｉＯ3 ，（Ｂａ，Ｓｒ）
ＴｉＯ3 ，ＳｒＴｉ3 Ｏ3 ，ＢａＭｇＦ4 或いはＢｉ4
Ｔi 3 Ｏ12が用いられる。さらに、強誘電体膜４の上に
は、多結晶シリコン又は金属よりなる多入力ゲート電極
５が形成されている。この多入力ゲート電極５は、多入
力化のため複数の入力ゲートとして分割されている。
又、Ｐ型シリコン基板１には、第２導伝型のＮ+ 型拡散
層よりなるソース領域６とＮ+ 型拡散層よりなるドレイ
ン領域７が形成されている。
【００１１】このトランジスタの製造の際には、Ｐ型シ
リコン基板１に、シリコン酸化膜２を設け、フローティ
ングゲート電極３となる多結晶シリコン又は高融点金属
を所望の大きさに形成しておき、このフローティングゲ
ート電極３に対して自己整合的にＮ+ 型拡散層よりなる
ソース領域６とドレイン領域７を形成する。
リコン基板１に、シリコン酸化膜２を設け、フローティ
ングゲート電極３となる多結晶シリコン又は高融点金属
を所望の大きさに形成しておき、このフローティングゲ
ート電極３に対して自己整合的にＮ+ 型拡散層よりなる
ソース領域６とドレイン領域７を形成する。
【００１２】そして、このフローティングゲート電極３
の上に強誘電体膜４を配置し、その上に多結晶シリコン
又は金属よりなる多入力ゲート電極５を形成し、この多
入力ゲート電極５を多入力化のため複数の入力ゲートと
して分割しておく。
の上に強誘電体膜４を配置し、その上に多結晶シリコン
又は金属よりなる多入力ゲート電極５を形成し、この多
入力ゲート電極５を多入力化のため複数の入力ゲートと
して分割しておく。
【００１３】このようにして得られる構造により、ニュ
ーロン機能電界効果型トランジスタを構成することがで
きる。次に、このように構成した電界効果型トランジス
タの作用を説明する。
ーロン機能電界効果型トランジスタを構成することがで
きる。次に、このように構成した電界効果型トランジス
タの作用を説明する。
【００１４】図２において、複数の多入力ゲート電極５
の各々に入力電圧Ｖ1 〜Ｖn が印加されると、フローテ
ィングゲート電極３にかかる電位φF は、前記（１）式
にて表される。
の各々に入力電圧Ｖ1 〜Ｖn が印加されると、フローテ
ィングゲート電極３にかかる電位φF は、前記（１）式
にて表される。
【００１５】この式から入力Ｖ1 ，Ｖ2 ，…，Ｖn によ
ってフローティングゲート電極３の電圧が決まり、この
φF がしきい値電圧ＶTHを越えると、電界効果型トラン
ジスタがオンする。これが、多入力並列処理動作とな
る。このとき、前記Ｃ1 ，Ｃ2，…，Ｃn の各容量は強
誘電体特性により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，
Ｖn 及び各々の入力回数に伴って変化していく。従っ
て、Ｖ1 ，Ｖ2 ，…，Ｖnを印加する前の初期状態に対
して、或いは各入力が入ってくる毎に電界効果型トラン
ジスタのオンしやすさが変化していくことになる。
ってフローティングゲート電極３の電圧が決まり、この
φF がしきい値電圧ＶTHを越えると、電界効果型トラン
ジスタがオンする。これが、多入力並列処理動作とな
る。このとき、前記Ｃ1 ，Ｃ2，…，Ｃn の各容量は強
誘電体特性により、各々の入力電圧値Ｖ1 ，Ｖ2 ，…，
Ｖn 及び各々の入力回数に伴って変化していく。従っ
て、Ｖ1 ，Ｖ2 ，…，Ｖnを印加する前の初期状態に対
して、或いは各入力が入ってくる毎に電界効果型トラン
ジスタのオンしやすさが変化していくことになる。
【００１６】このようにして、学習記憶機能と多入力並
列処理機能の両方を併せ持つことができる。特に、従来
技術の２例を単純に組み合わせた場合、即ち、ゲート電
極（フローティングゲート電極）の下に強誘電体膜を使
用し、ゲート電極（フローティングゲート電極）の上に
ゲート酸化膜を介して複数のゲート電極（多入力ゲート
電極）を設けた場合は、学習記憶機能が複数の入力値に
対する容量結合で決まる１つの値として記憶されるにす
ぎない。しかしながら、本実施例のように、フローティ
ングゲート電極３と多入力ゲート電極５の間に強誘電体
を設けた場合は、各多入力ゲート電極５の入力値に対し
て学習記憶がなされるため、実際の脳細胞における複数
シナプスの学習記憶に相当することになる。
列処理機能の両方を併せ持つことができる。特に、従来
技術の２例を単純に組み合わせた場合、即ち、ゲート電
極（フローティングゲート電極）の下に強誘電体膜を使
用し、ゲート電極（フローティングゲート電極）の上に
ゲート酸化膜を介して複数のゲート電極（多入力ゲート
電極）を設けた場合は、学習記憶機能が複数の入力値に
対する容量結合で決まる１つの値として記憶されるにす
ぎない。しかしながら、本実施例のように、フローティ
ングゲート電極３と多入力ゲート電極５の間に強誘電体
を設けた場合は、各多入力ゲート電極５の入力値に対し
て学習記憶がなされるため、実際の脳細胞における複数
シナプスの学習記憶に相当することになる。
【００１７】このように本実施例では、Ｐ型シリコン基
板１（半導体基板）に、ソース領域６、ドレイン領域
７、シリコン酸化膜２（ゲート誘電体膜）及びゲート電
極３を有して、Ｐ型シリコン基板１を動作半導体層とす
る電界効果型トランジスタにおいて、ゲート電極３（フ
ローティングゲート電極）上に強誘電体膜４を設け、さ
らに強誘電体膜４上に分割された複数のゲート電極５
（多入力ゲート電極）を有するようにした。よって、学
習記憶機能と多入力並列処理機能の両方を併せ持つこと
ができる。
板１（半導体基板）に、ソース領域６、ドレイン領域
７、シリコン酸化膜２（ゲート誘電体膜）及びゲート電
極３を有して、Ｐ型シリコン基板１を動作半導体層とす
る電界効果型トランジスタにおいて、ゲート電極３（フ
ローティングゲート電極）上に強誘電体膜４を設け、さ
らに強誘電体膜４上に分割された複数のゲート電極５
（多入力ゲート電極）を有するようにした。よって、学
習記憶機能と多入力並列処理機能の両方を併せ持つこと
ができる。
【００１８】尚、この発明は上記実施例に限定されるも
のではなく、例えば、上記実施例ではＰ型シリコン基板
１に対しＮ+ 型拡散層よりなるソース・ドレイン領域
６，７としていたが、導伝型を逆にしてＮ型シリコン基
板１に対しＰ+ 型拡散層よりなるソース・ドレイン領域
６，７としてもよい。
のではなく、例えば、上記実施例ではＰ型シリコン基板
１に対しＮ+ 型拡散層よりなるソース・ドレイン領域
６，７としていたが、導伝型を逆にしてＮ型シリコン基
板１に対しＰ+ 型拡散層よりなるソース・ドレイン領域
６，７としてもよい。
【００１９】
【発明の効果】以上詳述したようにこの発明によれば、
一つのトランジスタで脳機能の基本である学習記憶と多
入力並列処理が可能となり、従来コンピュータで不得意
な判断・認識を効率的に行うことができる優れた効果を
発揮する。
一つのトランジスタで脳機能の基本である学習記憶と多
入力並列処理が可能となり、従来コンピュータで不得意
な判断・認識を効率的に行うことができる優れた効果を
発揮する。
【図１】実施例の電界効果型トランジスタの断面図であ
る。
る。
【図２】本発明の電界効果型トランジスタの回路図であ
る。
る。
【図３】従来の電界効果型トランジスタの断面図であ
る。
る。
【図４】従来の電界効果型トランジスタの断面図であ
る。
る。
【図５】従来の電界効果型トランジスタの回路図であ
る。
る。
１…半導体基板としてのＰ型シリコン基板、２…ゲート
誘電体膜としてのシリコン酸化膜、３…フローティング
ゲート電極、４…強誘電体膜、５…多入力ゲート電極、
６…ソース領域、７…ドレイン領域
誘電体膜としてのシリコン酸化膜、３…フローティング
ゲート電極、４…強誘電体膜、５…多入力ゲート電極、
６…ソース領域、７…ドレイン領域
Claims (1)
- 【請求項１】 半導体基板に、ソース領域、ドレイン領
域、ゲート誘電体膜及びゲート電極を有して、前記半導
体基板を動作半導体層とする電界効果型トランジスタに
おいて、 前記ゲート電極上に強誘電体膜を設け、さらに前記強誘
電体膜上に分割された複数のゲート電極を有することを
特徴とする電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251943A JP2929909B2 (ja) | 1993-10-07 | 1993-10-07 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5251943A JP2929909B2 (ja) | 1993-10-07 | 1993-10-07 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07106528A true JPH07106528A (ja) | 1995-04-21 |
| JP2929909B2 JP2929909B2 (ja) | 1999-08-03 |
Family
ID=17230290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5251943A Expired - Fee Related JP2929909B2 (ja) | 1993-10-07 | 1993-10-07 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2929909B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2772508A1 (fr) * | 1997-10-28 | 1999-06-18 | Fujitsu Ltd | Dispositif de memoire ferroelectrique et son procede de pilotage |
| EP1265254A2 (en) * | 2001-06-06 | 2002-12-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2003179485A (ja) * | 2001-12-10 | 2003-06-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変しきい値しきい素子回路、関数機能再構成可能集積回路および回路状態保持方法 |
| JP2015072610A (ja) * | 2013-10-03 | 2015-04-16 | 株式会社デンソー | 群情報記憶認識装置 |
| CN108110007A (zh) * | 2017-11-03 | 2018-06-01 | 中国科学院微电子研究所 | 铁电存储器及其访问方法 |
-
1993
- 1993-10-07 JP JP5251943A patent/JP2929909B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2772508A1 (fr) * | 1997-10-28 | 1999-06-18 | Fujitsu Ltd | Dispositif de memoire ferroelectrique et son procede de pilotage |
| US6191441B1 (en) | 1997-10-28 | 2001-02-20 | Fujitsu Limited | Ferroelectric memory device and its drive method |
| EP1265254A2 (en) * | 2001-06-06 | 2002-12-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| EP1265254A3 (en) * | 2001-06-06 | 2004-07-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6847071B2 (en) | 2001-06-06 | 2005-01-25 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6949780B2 (en) | 2001-06-06 | 2005-09-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2003179485A (ja) * | 2001-12-10 | 2003-06-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変しきい値しきい素子回路、関数機能再構成可能集積回路および回路状態保持方法 |
| JP2015072610A (ja) * | 2013-10-03 | 2015-04-16 | 株式会社デンソー | 群情報記憶認識装置 |
| US10055683B2 (en) | 2013-10-03 | 2018-08-21 | Denso Corporation | Group information storing and recognizing apparatus |
| CN108110007A (zh) * | 2017-11-03 | 2018-06-01 | 中国科学院微电子研究所 | 铁电存储器及其访问方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2929909B2 (ja) | 1999-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100896565B1 (ko) | 화상 표시 장치 및 그 제조 방법 | |
| US5119154A (en) | Ferroelectric capacitor and method for forming local interconnect | |
| KR100258751B1 (ko) | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 | |
| US5273927A (en) | Method of making a ferroelectric capacitor and forming local interconnect | |
| US6584008B2 (en) | Ferroelectric non-volatile memory device including a layered structure formed on a substrate | |
| JPH08335645A (ja) | 半導体装置とその制御方法 | |
| US6094369A (en) | Ferroelectric nonvolatile memory element having capacitors of same dielectric constant and method thereof | |
| JP3098629B2 (ja) | 強誘電体トランジスタ、それを用いた半導体記憶デバイス、半導体応用機器及び人工知能システム | |
| US10410708B1 (en) | Dual mode memory system and method of working the same | |
| JP3089671B2 (ja) | 半導体記憶装置 | |
| JP3627640B2 (ja) | 半導体メモリ素子 | |
| JP2929909B2 (ja) | 電界効果型トランジスタ | |
| JP3131340B2 (ja) | 強誘電体記憶素子 | |
| US6944044B2 (en) | Method for reading out or in a status from or to a ferroelectrical transistor of a memory cell and memory matrix | |
| WO1995026570A1 (fr) | Dispositif a memoire ferro-electrique | |
| JP3979947B2 (ja) | 強誘電体メモリ | |
| JP2000349251A (ja) | 半導体装置 | |
| JP2708194B2 (ja) | 半導体装置の駆動方法 | |
| EP0022266B1 (en) | Semiconductor circuit device | |
| JP2006237776A (ja) | 強誘電体コンデンサラッチ回路 | |
| JP2009283877A (ja) | 半導体記憶装置 | |
| JP2000323669A (ja) | 半導体不揮発メモリ素子 | |
| JP2002246487A (ja) | 半導体装置及び半導体演算装置 | |
| JP2933004B2 (ja) | 半導体メモリ及びその駆動方法 | |
| JPH07161854A (ja) | 不揮発性メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |