CN100592426C - 半导体存储装置的检查方法 - Google Patents

半导体存储装置的检查方法 Download PDF

Info

Publication number
CN100592426C
CN100592426C CN200480043138A CN200480043138A CN100592426C CN 100592426 C CN100592426 C CN 100592426C CN 200480043138 A CN200480043138 A CN 200480043138A CN 200480043138 A CN200480043138 A CN 200480043138A CN 100592426 C CN100592426 C CN 100592426C
Authority
CN
China
Prior art keywords
mentioned
voltage
polarized state
write
writes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200480043138A
Other languages
English (en)
Other versions
CN1957424A (zh
Inventor
彦坂幸信
高松知广
小畑义则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN1957424A publication Critical patent/CN1957424A/zh
Application granted granted Critical
Publication of CN100592426C publication Critical patent/CN100592426C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体存储装置的检查方法，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，在以第一极化状态放置了之后，包括：(a)写入与上述第一极化状态相反的第二极化状态的工序；(b)对上述第二极化状态进行放置的工序；(c)读取上述第二极化状态的工序，上述工序(a)的温度或电压比工序(c)的温度或电压低。提供一种能够在短时间内对印迹特性进行评价的半导体存储装置的检查方法。

Description

半导体存储装置的检查方法
技术领域
本发明涉及半导体存储装置的检查方法，特别涉及使用了铁电体的半导体存储装置的检查方法。
背景技术
近来，随着便携式设备的普及、节省能源的要求及削减废弃物的要求等，对切断电源也能保持存储内容的非易失性存储装置的需要不断提高。使用了铁电电容器的半导体存储装置(FeRAM)是能够低电压工作、多次改写的非易失性存储装置，在与逻辑电路混装的集成电路装置等上被广泛利用。
图6A是概要表示铁电电容器的结构的剖视图。在下部电极101与上部电极102之间夹有铁电体层105，从而构成铁电电容器。下部电极连接在例如板线PL上，上部电极通过例如开关晶体管而连接在位线BL上。
当对于下部电极101施加相对于上部电极102的正极性的脉冲电压时，在铁电体层105上形成向上的第一极化状态S1。当施加反极性的脉冲电压时，在铁电体层105上形成向下的第二极化状态S2。
图6B是表示铁电体层电容器的磁滞特性的曲线图。横轴是对下部电极101施加的、以上部电极为基准的电压。纵轴表示铁电体层的极化P(电荷)。当扫描施加电压时，如箭头所示，伴随着履历特性(磁滞特性)而发生状态变化。磁滞特性曲线与电压轴相交的点的电压是抗电压Vc。下面进行详细说明。现在，铁电体层处于极化S1的状态，对下部电极101施加正极性的脉冲电压Vp。
如图6C所示，下部电极的电压的增加的同时，铁电体层如箭头所示发生状态变化，向上的极化减少，当进一步增加电压时向下的极化增加。在峰值电压V1下，成为状态T1。这期间，正电荷流入下部电极，从上部电极102向位线BL放出正电荷量P。随着施加电压的下降，铁电体层从状态T1变化为状态S2。随着上述变化，从上部电极102向位线BL放出负电荷量Pa。
图6D表示对极化状态S2的铁电电容器的下部电极施加了正极性的脉冲Vp时的状态变化。随着脉冲电压的提升，铁电电容器从状态S2变化为状态T1，从上部电极102向位线BL放出正电荷量U。当脉冲电压下降时，铁电电容器从状态T1变化为状态S2，从上部电极102向位线BL放出负电荷量Ua。
图6E表示对极化状态S2的铁电电容器的下部电极施加了负极性的脉冲Vn时的状态变化。随着负极性的脉冲电压Vn的提升，铁电电容器从状态S2变化为状态T2，从上部电极102向位线BL放出负电荷量N。随着负极性的脉冲电压Vn的下降，铁电电容器由状态T2变化为状态S1，从上部电极102向位线BL放出正电荷量Na。
图6F表示对极化状态S1的铁电电容器的下部电极施加了负极性的脉冲Vn时的状态变化。随着负极性的脉冲电压的提升，铁电电容器从状态S1变化为状态T2，从上部电极102向位线BL放出负电荷量D。当负极脉冲电压下降时，铁电电容器由状态T2变化为状态S1，从上部电极102向位线BL放出正电荷量Da。
如图7A所示，在铁电电容器上现出了称为印迹(imprint)的现象。在图中，与图6B同样地，横轴、纵轴分别表示下部电极的电压、极化。当持续保持极化状态S1时，磁滞特性有从H0向H1变化的倾向。当持续保持反向的极化状态S2时，磁滞特性有从H0向与H1反向的H2变化的倾向。
如图7B所示，持续保持极化状态S1，当磁滞特性有从H0向H1变化的印迹时，在之后写入了反极性的S2时，储存的极化量减少了极化量ΔP1。
如图7C所示，持续保持极化状态S2，当磁滞特性有从H0向H2变化的印迹时，在之后写入了反极性的S1时，储存的极化量减少了极化量ΔP2。如果极化量减少而不能读取，则失去存储装置的功能。
图8A表示两个晶体管、两个电容器(2T/2C)的FeRAM的存储器单元结构例。一个FeRAM存储器单元包含两个铁电电容器Cx、Cy和在各个铁电电容器的上部电极上连接有漏电极的开关晶体管Tx、Ty。两个开关晶体管Tx、Ty的源电极连接在位线BL、/BL上，栅电极共同连接在字线WL上，铁电电容器Cx、Cy的下部电极共同连接在板线PL上。在位线BL、/BL之间连接有读出放大器SA。
在铁电电容器Cx、Cy中存储反极性的信息。例如存储“1”时，在铁电电容器Cx中存储信息“1”，在铁电电容器Cy中存储“0”。在读取时，读出放大器SA检测出位线BL与位线/BL的电压差。
也可以使用以一个晶体管、一个电容器构成一个存储单元的1T/1C结构。此时，可以使用例如右侧的晶体管与铁电电容器的组合，取代左侧的晶体管与铁电电容器的组合而使用参比池(reference cell)。虽然可识别的电荷量减半，但是并没有本质的差别，因此以下以2T/2C为例进行说明。
图8B表示FeRAM的检查顺序。图8C是表示按照图8B的步骤在一个FeRAM中所包含的两个铁电电容器Cx、Cy上施加的脉冲电压与在位线上放出的电荷输出的图。此外，脉冲电压表示以上部电极作为基准电压时的相对于下部电极的电压。
首先，在步骤ST100中，进行第一数据的写入。其后，进行同一数据的读取、反极性的第二数据的写入及读取，因此将第一数据称为同一状态(SS)，将第二数据称为反极性状态(OS)。
如图8C的左侧所示，首先，在电容器Cx、Cy上施加正极性的脉冲电压Vp，将两电容器置为“0”的极化状态。接着在电容器Cx上施加正极性的脉冲电压，在电容器Cy上施加负极性的脉冲电压，将“1”写入电容器Cx，将“0”写入电容器Cy。从而存储第一数据(SS)。
在接下来的步骤ST110中，在加热状态例如150℃下、长时间例如10小时的放置写入了第一数据(SS)的两电容器。在加热状态下加速了存储的信息的劣化。还有可能发生伴随印迹的磁滞移动。其后，在步骤ST120中读取第一数据(SS)。
如图8C的中央左侧所示，在两电容器上施加正极性的脉冲电压。脉冲电压提升时，分别从电容器Cx、电容器Cy向各自的位线上放出与“0”对应的正电荷量U、与“1”对应的正电荷量P，根据其差值而读取存储的第一数据(SS)。由于读取而会使存储的信息丢失，因此，基于读取的信息再次将“0”写入电容器Cx中、将“1”写入电容器Cy中。当极化进行退磁时，有时也会读不出第一数据。能够通过第一数据(SS)的读取来检查保持特性。
在步骤ST130中，写入反极性的第二数据(OS)。如图8C中央右侧所示，在两电容器上施加正极性的脉冲电压Vp，将两电容器置为“0”的极化状态，其后，在电容器Cx上施加负极性的脉冲电压Vn来写入“1”，在电容器Cy上施加正极性的脉冲电压Vp来写入“0”。当产生印迹时，存储的极化减少。
在步骤ST140中，写入的第二数据暂且放置例如5秒。进行松弛(relaxation)和温度的稳定化处理，具有防止印迹的评价不足的作用。
在接下来的步骤ST150中，进行第二数据(OS)的读取。如图8C右侧所示，在两电容器上施加正极性的脉冲电压Vp。当脉冲电压提升时，从电容器Cx、电容器Cy分别向各自的位线放出与“1”对应的正电荷量P、与“0”对应的正电荷量U，根据其差值来读取所存储的第二数据(OS)。由于读取而会使存储的信息丢失，因此，基于读取的信息再次将“1”写入电容器Cx中、将“0”写入电容器Cy中。
当因第一数据的印迹而极化量减少时，也有时会读不出第二数据。能够通过第二数据(OS)的读取来检查印迹特性。进行寿命评价时，从步骤ST150返回到步骤ST100，重复同样的检查步骤。
在实际的FeRAM的检查中，进行对全部存储器单元判定有无缺陷的器件检查、和对所选择的存储器单元测定所读取的电荷量的监控检查。
图9A是综合表示器件检查与监控检查的条件的图表。在各个步骤中表示器件检查与监控检查的电压、温度、时间。器件检查的电压以所有工作电压范围中的最小电压进行。这是为了使条件严格而进行严密的判定。热放置步骤ST110中的温度为150℃，其它的步骤中的温度为高温。热放置步骤ST110中的放置时间为10个小时，步骤ST140中的放置时间为5秒。监控检查的电压为工作电压范围的中心电压。热放置步骤ST110中的温度为150℃，其它的步骤中的温度为室温。热放置步骤ST110中的放置时间为10个小时，步骤ST140中的放置时间为30秒。在各个器件检查、监控检查中，数据写入、读取的工序的电压、温度一定。
例如在本申请中所引用的USP5,953,619中已经公开了FeRAM的结构、制造方法。例如在本申请中所引用的USP6,008,659中已经公开了FeRAM的检查方法。
FeRAM中特别成为问题的是印迹的检查。JP特开2001-67896号公报提出了如下方案：对在高温保存的前后反极性的数据的工作加减电压进行测定，以其差值来检查印迹的发生状况。JP特开2002-8397号公报提出了如下方案：在以最大工作电压写入第一数据(实施例中，仅写入规定的印迹产生的次数)而产生印迹之后，进行反极性的第二数据的写入、放置、读取，从而进行反映了印迹的检查。
发明的公开
本发明的目的在于提供能够在短时间内对印迹特性进行评价的半导体存储装置的检查方法。
根据本发明的一个观点，提供了一种半导体存储装置的检查方法，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序；
(b)对上述第一极化状态进行热放置的工序；
(c)以第一读取电压来读取上述第一极化状态的工序；
(d)在上述工序(c)之后，写入与上述第一极化状态相反的第二极化状态的工序；
(e)对上述第二极化状态进行放置的工序；
(f)以第二读取电压来读取上述第二极化状态的工序，
写入、读取的电压、温度的至少一方因工序而不同，在上述工序(a)、(b)、(c)中检查保持(retention)性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
根据本发明的其他的观点，提供了一种半导体存储装置的检查方法，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，在以第一极化状态放置后，包含：
(a)写入与上述第一极化状态相反的第二极化状态的工序；
(b)对上述第二极化状态进行放置的工序；
(c)读取上述第二极化状态的工序，
上述工序(a)的温度或电压与上述工序(c)的温度或电压不同。
通过使印迹变大或加速，而能够在短时间内评价印迹特性。
另外，本发明提供一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，在第一温度下，写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)在比上述第一温度高的第二温度下，以第二读取电压来读取上述第二极化状态的工序；
在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
另外，本发明提供一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，以第二写入电压来写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)以第二读取电压来读取上述第二极化状态的工序；
上述第二写入电压低于上述第一写入电压，在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
另外，本发明提供一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，以第二写入电压来写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)以第二读取电压来读取上述第二极化状态的工序；
上述第一写入电压高于上述第一读取电压，在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
附图的简单说明
图1是表示具有铁电电容器的半导体存储装置的检查方法的流程的流程图。
图2A-2D是说明改变了OS的写入、读取的温度的实验的表以及曲线图。
图3A-3C是说明高温进行OS写入后的放置、并改变了放置时间时的实验的表与曲线图。
图4A-4C是说明改变了OS写入电压时的实验的表与曲线图。
图5A-5C是说明改变了SS写入电压时的实验的表与曲线图。
图6A-6F是说明铁电电容器的剖视图及曲线图。
图7A-7C是说明铁电电容器的印迹的曲线图。
图8A-8C是说明铁电电容器的检查的等价电路图、流程图、图表。
图9A、9B是表示铁电电容器的检查方法的表、以及表示器件检查的寿命测定结果的曲线图。
实施发明的最佳方式
首先，表示本发明人等以现有技术的检查方法进行了FeRAM器件的寿命评价的结果。
图9B是表示重复进行图8B所示的检查流程而进行不良位的寿命评价的结果的曲线图。横轴表示累积时间、纵轴表示保持特性(SS)与印迹特性(OS)的不良位数。如果在504小时的寿命评价中没有出现1位SS不良位，则为良好。OS不良位在短时间内出现1位，超过100小时左右时开始增加，在504小时时成为5位。因为不良位数极少，所以检测印迹的发生要花500小时以上。在判明生成印迹时，主要对铁电体层的制造过程进行改善。当检测要花500小时以上时，反馈迟迟不出现，开发时间变长，开发成本也提高了。
图1是表示具有铁电电容器的半导体存储装置的检查方法的流程的流程图。基本上包括：与图8B所示的检查方法同样的SS写入步骤ST100、热放置步骤ST110、SS读取步骤ST120、OS写入步骤ST130、OS放置步骤ST140、OS读取步骤ST150，但尝试对数据写入与数据读取的电压、温度进行变更，从而使印迹看起来更大或者加速。
图2是说明改变了OS的写入、读取的温度的实验的表以及曲线图。图2A是综合表示实验条件的表。如最上段所示，针对SS写入步骤ST100、OS写入步骤ST130、OS放置步骤ST140、OS读取步骤ST150进行说明。以3.6V、室温(约25℃)来代替现有技术的最低电压、高温而执行SS写入步骤ST100。期待用高电压写入的方法通过铁电体施与强的印迹。与现有技术同样的进行热放置步骤ST110、SS读取步骤ST120。
在2.7V的电压下，以-45℃、-5℃、25℃的温度来执行OS写入步骤ST130；以15分钟长的时间、85℃的高温来执行放置步骤ST140；在2.7V的电压下，以-45℃、85℃来执行OS读取步骤ST150。写入温度、读取温度的组合有(-45℃、-45℃)、(-45℃、85℃)、(-5℃、85℃)、(25℃、85℃)四种。-45℃为最低工作温度，85℃为最高工作温度。
图2C表示铁电体处于低温时所期待的磁滞的变化。处于低温时，磁滞如从虚线向实线所示变化，在横向方向(电压方向)上扩展。高电压Vc增大，写入变得困难。
图2D表示将铁电体处于高温时所期待的磁滞的变化。处于高温时，磁滞如从虚线向实线所示变化，在纵向方向(极化方向)上收缩。由于极化减少(减磁)，读取变得困难。
图2B表示实验结果。在-45℃进行写入、读取时，缺陷位数为0。在最低工作温度下也能够正常地进行写入、读取。然而，当读取温度变更为85℃时，缺陷位数增加至1471。这大概由于印迹放大的缘故。当将写入温度升温至-5℃时，缺陷位数变为0。即使将写入温度升温至25℃(室温)，缺陷位数仍为0。
虽然详细的原因不清楚，但是认为是当对OS以低温写入、以高温读取时，印迹被加强而能够被检测出来。说明了器件检查的缺陷判定结果，但是只要进行监控检查，检测出电荷量，就可根据写入温度、读取温度的温度差的影响而明白。仅由上述结果来看，在90℃的温度差时印迹没有放大，在130℃的温度差时印迹显著放大。优选温度差为100℃以上。
分别以低温、高温来进行图1的步骤ST130、ST150，从而期望得到上述的印迹加强效果。
图3是说明高温进行OS写入后的放置，并改变了放置时间的情况的实验的表与曲线图。图3A是综合表示实验条件的表。在3.7V的电压下，以室温(约25℃)来执行SS写入步骤ST100。在2.6V的电压下，以室温来执行OS写入步骤ST130；在90℃的温度下，以0、1、10、20、60(分)的放置时间来执行其后的放置步骤ST140。在2.6V的电压下，以室温来执行OS读取步骤ST150。
图3B是表示OS放置时间依存性的曲线图。横轴表示SS热放置时间的累积值，纵轴表示OS读取时的来自电容器Cx的电荷量P与来自电容器Cy的电荷量U的差值。针对OS放置时间为0、1、10、20、60(分)的各样本，将测定结果绘制成图。不管在何种条件下，随着热放置时间的增加而OS电荷量减少。认为OS电荷量的减少表示印迹加深了。
图3C是以比率(OS比例)％来表示热放置时间为1000小时时的OS电荷量相对于热放置时间为24小时时的OS电荷量减少了多大程度的曲线图。对每个OS放置时间表示OS比例。认为因为在各个样本中产生印迹的步骤ST100、ST110是相同的，所以OS比例的绝对值越大，印迹的影响就表现得越强。当OS放置时间变长时，OS比例的绝对值显现出增大的倾向，但当OS放置时间超过10分钟时，增加的倾向达到饱和。
可判断出，要使印迹放大，只要将OS放置时间设为10分钟以上即可。此外，虽然将OS放置温度设为最高温度85℃，但在以比上述温度低的温度放置时，优选放置时间进一步变长。图1的步骤ST140的高温、10分钟以上就表示这种情况。
图4是说明改变了OS写入电压时的实验的表与曲线图。图4A是综合表示实验条件的表。SS写入步骤ST100、OS读取步骤ST150与图3A相同。将OS写入步骤ST130的写入电压变为2.2V、2.6V、3.0V。温度为室温。进而，将OS放置步骤ST140放置20分钟的足够长的时间，温度也进一步升高为90℃。
图4B是表示OS写入电压依存性的曲线图。横轴表示SS热放置时间的累积值，纵轴表示OS读取时的来自电容器Cx的电荷量P与来自电容器Cy的电荷量U的差值。针对OS写入电压为3.0V、2.6V、2.2V的各样本，将测定结果绘制成图。不管在何种条件下，随着热放置时间的增加而OS电荷量减少。认为OS电荷量的减少表示印迹加深了。
图4C是以比率(OS比例)％来表示热放置时间为1000小时时的OS电荷量相对于热放置时间为24小时时的OS电荷量减少了多大程度的曲线图。对每个OS写入电压表示OS比例。认为因为在各个样本中产生印迹的步骤ST100、ST110是相同的，所以OS比例的绝对值越大，印迹的影响就表现得越强。当OS写入电压变低时，OS比例的绝对值显现出增大的倾向。例如，优选以最低工作电压进行OS写入。图1的步骤ST130的低电压就表示这种情况。
图5是说明改变了SS写入电压时的实验的表与曲线图。图5A是综合表示实验条件的表。将SS写入步骤ST100的写入电压变为4.4V、3.7V、3.0V。温度为室温。以2.6V的电压、室温来执行OS写入步骤ST130。即，将SS写入电压设定得比SS读取电压高。OS放置步骤ST140、OS读取步骤ST150与图4A相同。
图5B是表示SS写入电压依存性的曲线图。横轴表示SS热放置时间的累积值，纵轴表示OS读取时的来自电容器Cx的电荷量P与来自电容器Cy的电荷量U的差值。针对SS写入电压为4.4V、3.7V、3.0V的各样本，将测定结果绘制成图。不管在何种条件下，随着热放置时间的增加而OS电荷量减少。认为OS电荷量的减少表示印迹加深了。
图5C是以比率(OS比例)％来表示热放置时间为1000小时时的OS电荷量相对于热放置时间为24小时时的OS电荷量减少了多大程度的曲线图。对每个SS写入电压表示OS比例。认为因为OS写入、放置、读取的条件相同，所以OS比例的绝对值越大，印迹发生就越强。当SS写入电压变高时，OS比例的绝对值显现出增大的倾向。例如，优选以最高工作电压来进行SS写入。图1的步骤ST100的高电压就表示这种情况。
以上，按照实施例对本发明进行了说明，但是本发明并不仅限定于此。例如，本技术领域的技术人员自然明白可进行各种的变更、改良及组合。

Claims (7)

1.一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，在第一温度下，写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)在比上述第一温度高的第二温度下，以第二读取电压来读取上述第二极化状态的工序；
在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
2.根据权利要求1所述的半导体存储装置的检查方法，其特征在于，上述工序(d)的第一温度比上述工序(f)的第二温度低100℃以上。
3.根据权利要求1或2所述的半导体存储装置的检查方法，其特征在于，上述第二写入电压比上述第一写入电压低。
4.根据权利要求1或2所述的半导体存储装置的检查方法，其特征在于，上述第一写入电压比上述第一读取电压高。
5.根据权利要求1或2所述的半导体存储装置的检查方法，其特征在于，上述工序(e)将上述第二极化状态放置10分钟以上。
6.一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，以第二写入电压来写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)以第二读取电压来读取上述第二极化状态的工序；
上述第二写入电压低于上述第一写入电压，在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
7.一种半导体存储装置的检查方法，其特征在于，对于具有使用了铁电电容器的非易失存储器的半导体存储装置的铁电电容器，包括：
(a)以第一写入电压来写入第一极化状态的工序，
(b)对上述第一极化状态进行热放置的工序，
(c)以第一读取电压来读取上述第一极化状态的工序，
(d)在上述工序(c)之后，以第二写入电压来写入与上述第一极化状态相反的第二极化状态的工序，
(e)对上述第二极化状态进行放置的工序，
(f)以第二读取电压来读取上述第二极化状态的工序；
上述第一写入电压高于上述第一读取电压，在上述工序(a)、(b)、(c)中检查保持性能，在接着的上述工序(d)、(e)、(f)中检查印迹性能。
CN200480043138A 2004-06-08 2004-06-08 半导体存储装置的检查方法 Expired - Fee Related CN100592426C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/007962 WO2005122180A1 (ja) 2004-06-08 2004-06-08 半導体記憶装置の検査方法

Publications (2)

Publication Number Publication Date
CN1957424A CN1957424A (zh) 2007-05-02
CN100592426C true CN100592426C (zh) 2010-02-24

Family

ID=35503339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480043138A Expired - Fee Related CN100592426C (zh) 2004-06-08 2004-06-08 半导体存储装置的检查方法

Country Status (4)

Country Link
US (1) US7982466B2 (zh)
JP (1) JP4387407B2 (zh)
CN (1) CN100592426C (zh)
WO (1) WO2005122180A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150124514A1 (en) * 2013-11-05 2015-05-07 Purdue Research Foundation Lifetime of Ferroelectric Devices
US9934840B2 (en) * 2014-03-11 2018-04-03 Texas Instruments Incorporated Method and circuit enabling ferroelectric memory to be fixed to a stable state
US9786349B1 (en) * 2016-07-01 2017-10-10 Micron Technology, Inc. Cell performance recovery using cycling techniques

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
US5432731A (en) * 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5677865A (en) * 1995-09-11 1997-10-14 Micron Technology, Inc. Ferroelectric memory using reference charge circuit
US6008659A (en) 1996-03-15 1999-12-28 Ramtron International Corporation Method of measuring retention performance and imprint degradation of ferroelectric films
JPH09288891A (ja) * 1996-04-19 1997-11-04 Matsushita Electron Corp 半導体メモリ装置
JP3305627B2 (ja) 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
JPH11102600A (ja) * 1997-09-29 1999-04-13 Fujitsu Ltd 強誘電体メモリの試験方法
US6281534B1 (en) * 1998-10-13 2001-08-28 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
JP2001067896A (ja) 1999-08-27 2001-03-16 Matsushita Electronics Industry Corp 半導体記憶装置の検査方法および半導体記憶装置
JP3884193B2 (ja) * 1999-09-14 2007-02-21 株式会社東芝 半導体記憶装置及びその試験方法
JP2002008397A (ja) 2000-06-22 2002-01-11 Matsushita Electric Ind Co Ltd 半導体記憶装置の検査方法
TW514918B (en) * 2000-11-17 2002-12-21 Macronix Int Co Ltd Method and structure for sensing the polarity of ferro-electric capacitor in the ferro-electric memory
US6735546B2 (en) * 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
US6878980B2 (en) * 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
US6898104B2 (en) * 2002-11-12 2005-05-24 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor memory with sense amplifier
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US7085150B2 (en) * 2004-12-20 2006-08-01 Texas Instruments Incorporated Methods for enhancing performance of ferroelectic memory with polarization treatment
JP4143094B2 (ja) * 2006-03-07 2008-09-03 株式会社東芝 強誘電体記憶装置
JP2008071440A (ja) * 2006-09-14 2008-03-27 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置及びその制御方法

Also Published As

Publication number Publication date
US7982466B2 (en) 2011-07-19
JP4387407B2 (ja) 2009-12-16
US20070058416A1 (en) 2007-03-15
WO2005122180A1 (ja) 2005-12-22
JPWO2005122180A1 (ja) 2008-04-10
CN1957424A (zh) 2007-05-02

Similar Documents

Publication Publication Date Title
US9830990B2 (en) Semiconductor memory device
US20020024837A1 (en) Semiconductor memory device and semiconductor integrated device using the same
JP2003297093A (ja) 半導体記憶装置
CN100585733C (zh) 半导体器件及其制造方法
DE69331214D1 (de) Dynamische RAM-Einrichtung mit einem Stromversorgungssystem mit angepasster Vorspannung für Transistoren und Kondensatoren in einem Einbrenntestverfahren
US7453714B2 (en) Over-driven access method and device for ferroelectric memory
US20020036939A1 (en) Qualfication test method and circuit for a non-volatile memory
CN110415744A (zh) 基于铁电晶体管的非易失存储器
JP2000067597A (ja) 強誘電体メモリ、強誘電体メモリの製造方法及び強誘電体メモリの試験方法
CN100592426C (zh) 半导体存储装置的检查方法
KR100679363B1 (ko) 강유전체 기억장치 및 강유전체 콘덴서를 이용한 기억방법
US7545696B2 (en) Ferro-electric memory device
KR20060110742A (ko) 불량 셀 보정이 가능한 메모리를 포함하는 ｒｆｉｄ 장치및 그 보정 방법
US7697356B2 (en) Method of testing semiconductor apparatus
KR100761407B1 (ko) 저 전압용 반도체 메모리 장치
JPH11102600A (ja) 強誘電体メモリの試験方法
JP3770282B2 (ja) 強誘電体記憶装置
TW200802393A (en) Method for testing memory under worse-than-normal conditions
KR100838639B1 (ko) 반도체 기억장치의 검사 방법
US20070109834A1 (en) Ferroelectric memory to be tested by applying disturbance voltage to a plurality of ferroelectric capacitors at once in direction to weaken polarization, and method of testing the same
EP1563510B8 (en) 2t2c signal margin test mode using a defined charge exchange between bl and /bl
CN101281786B (zh) 一种侦测存储阵列中字元线损坏的方法及相关装置
JP3767702B2 (ja) 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法
EP4080511A2 (en) Dynamic memory with long retention time
JP3767703B2 (ja) 強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100224

Termination date: 20210608