JP4143094B2 - 強誘電体記憶装置 - Google Patents

Description

本発明はデータ記憶装置に係り、特に強誘電体キャパシタにデータを記憶させる強誘電体記憶装置に関するものである。

一般的な強誘電体メモリは、セル構造を持っており、データはそれぞれのセルの強誘電体キャパシタに格納されている。データの読み出しは、強誘電体に電圧を印加して分極反転を起こさせ、外部に出てきた電荷量を検知することにより行う。このとき外部に取り出される電荷量には温度依存性があり、温度が高くなるほど出力電荷量は小さくなる。これは、強誘電体内の自発分極量が温度依存性を持つためである。

強誘電体キャパシタの電圧と分極の関係はヒステリシスを有しているが、常温と高温では、強誘電体キャパシタのヒステリシスループの形が変化する。このため、強誘電体キャパシタが保持している自発分極量は温度を上げると減少する。

従って、データ読み出し時に強誘電体メモリのメモリセルから出てくる出力信号は、温度が高くなるほど小さくなってしまい、その絶対値がセンスアンプの性能限界に近づくと読み出しエラーが起きる可能性が高くなってくる。

従来の強誘電体メモリでは、デバイスの温度は考慮せずに、外部からの命令によってセルのデータを読み出すようになっていた（たとえば非特許文献１参照）。また、デバイスの温度が高く、読み出しエラーが起こる可能性がある場合でも、データを読み出してしまうという問題点を有していた（たとえば特許文献１、２参照）。

さらに、強誘電体メモリは破壊読出しデバイスであるため、読み出しエラーが起きると誤ったデータを再書き込みしてしまうことになる。従って、保存されているデータそのものが破壊されてしまう即ち、読まなければ破壊しなくても済んだデータを破壊してしまう可能性があるという問題点も有していた。
S. Sheffield Eaton et al. ,"A Ferroelectric Nonvolatile Memory"IEEE International Solid State Circuit Conference 1998 Technical Digest p.130 特開２００１−３３２０８２号公報 特開２００１−２１００８０号公報

本発明は、データ保持に対する信頼性の高い読み出し方法を備えた強誘電体記憶装置を提供する。

本発明の一態様に係る強誘電体記憶装置は、強誘電体キャパシタを備えるメモリセルと、前記メモリセルからのデータの読み出し及び再書き込みを実行するように構成された読み出し／書き込み回路と、前記メモリセル周辺の温度を検知するように構成された温度検知回路と、前記温度検知回路で検知した温度に対応する温度検知信号が供給され、前記メモリセルからのデータの読み出し・再書き込みを命ずる信号を外部から受け取った場合に、前記温度検知回路で検知した温度が予め設定された温度より高いときに前記読み出し／書き込み回路によるデータの読み出し・再書き込み動作を禁止するように構成された読み出し／書き込み制御回路とを具備し、前記予め設定された温度は、前記強誘電体キャパシタにおける強誘電体の自発分極量が減少する温度であり、前記強誘電体キャパシタにおける強誘電体の相転移温度より低い。

本発明によれば、データ保持に対する信頼性の高い読み出し方法を備えた強誘電体記憶装置を提供できる。

以下、図面を参照して本発明の実施形態について詳細に説明する。

図１は本発明の実施形態に係る強誘電体記憶装置の構成を示すブロック図である。

この図に示されているように、本発明の強誘電体記憶装置１０は、セルアレイ１２、Ｒ(Read)／Ｗ(Write)回路１４、Ｒ／Ｗ制御回路１６、および温度検知回路１８から構成される。さらにセルアレイ１２は図２のような強誘電体キャパシタを備えたメモリセルをアレイ状に並べた構成になっている。強誘電体記憶装置１０は全体で１つのチップの上に搭載されていてよい。

Ｒ／Ｗ回路１４はセルアレイ１２の読み出し及び再書き込みを実行する。強誘電体メモリは破壊読出しデバイスである。従って、読み出しの後には、読み出したデータを再びセルアレイ１２に保持させるための再書き込みの動作が伴う。Ｒ／Ｗ制御回路１６は外部からの読み出し・再書き込み命令及び、温度検知回路１８からの信号を受け取って、Ｒ／Ｗ回路１４を制御する。温度検知回路１８にはセルアレイ周辺の温度を測定することができる温度センサ（図示せず）が搭載されている。Ｒ／Ｗ制御回路１６には、温度検知回路１８からの信号が入力されるようになっている。

本発明の実施形態に係る強誘電体記憶装置の動作を以下に説明する。

温度検知回路１８は、温度センサからの信号によってセルアレイ周辺の温度が予め設定された温度よりも高くなっていないかどうかを判定する。そして温度検知回路１８は、判定結果を示す信号をＲ／Ｗ制御回路１６に送る。Ｒ／Ｗ制御回路１６は、この信号を受け取って、セルアレイ周辺の温度が予め設定された温度以下である場合にのみ外部からの読み出し・再書き込み命令をそのままＲ／Ｗ回路１４へと伝える。

言い換えると、Ｒ／Ｗ制御回路１６は、セルアレイ周辺の温度が予め設定された温度より高い場合には、外部からの読み出し・再書き込み命令を受け取ってもＲ／Ｗ回路１４に読み出し・再書き込み動作を禁止する。

温度検知回路１８の温度検知は、常時実行していてもよいし、外部からＲ／Ｗ制御回路１６への読み出し・再書き込み命令が送られた時に実行するのでもよい。温度検知を常時実行する方が回路構成は簡単になるが、消費電力を節約するために読み出し・再書き込み命令が送られた時にのみ実行するようにしてもよい。後者の場合は、外部から読み出し・再書き込み命令が送られたことを温度検知回路１８に知らせる信号線を設け、読み出し・再書き込み命令が送られた時に温度検知回路１８に温度検知を実行させる。

温度検知回路１８において、温度センサからの信号によってセルアレイ周辺の温度が予め設定された温度より高くなっていると判断した場合は、温度検知回路１８は外部にエラー信号を出力し、外部からの読み出し・再書き込みの命令を無視させる信号をＲ／Ｗ制御回路１６に与える。上記のエラー信号は、強誘電体記憶装置１０を構成するチップにエラー信号のための出力ノードを備えて、そのノードに出力しても良いし、いくつかのノードへの出力の組み合わせとしてエラー信号を表しても良い。

以上説明した本実施形態に係る強誘電体記憶装置での読み出しのシーケンスのフローチャートを図３に示す。図３で示されているように、本実施形態の強誘電体記憶装置では、セルアレイ周辺の温度検知の結果に基づいて、実際の読み出し動作を行うかどうかが決定される。なお、温度検知を常時実行している場合は、図３の“読み出し命令”の後の“温度検知”のステップはあえて記述する必要はない。

強誘電体キャパシタの電圧と分極の関係は図４に示すようなヒステリシスを有している。図４の電圧ゼロにおける分極量が自発分極量であるが、温度が高温になるとヒステリシスループは点線で示したようなになり、自発分極量が減少する。このことを明示しているのが、温度と自発分極量の関係を示した図５である。ここで、自発分極量がゼロとなる温度が強誘電体の相転移温度Ｔ_Ｃである。また、図５に対応して、読み出し時の信号量の絶対値と温度の関係は図６のようになる。従って、上記予め設定された温度は、使用する強誘電体の特性及び検出器の検出限界等に依存した図６の関係を考慮して、強誘電体の性質が失われる相転移温度より低い温度として定めることができる。

ところで、自発分極量が高温で小さくなる現象は可逆的な現象である。従って、強誘電体の温度を高温から低温に戻せば再び大きな自発分極を示す。つまり、たとえ高温で自発分極が小さくなったとしても、高温でデータを読み出さなければ、正しいデータがそのまま保持されており、常温に戻した際には正しいデータが読みとれることになる。

従って、本発明の実施形態で示した強誘電体記憶装置のように、デバイスの温度が高くなり読み出しエラーが生ずる可能性がある場合にはデータを読み出さないようにすることで、読み出しエラーに起因する誤ったデータの再書き込み、即ち、読み出さなければ破壊しないで済んだデータを破壊してしまうという問題を解決することが出来る。

なお、高温時にはデータの（再書き込みでない）通常の書き込み動作も精度が不安点になるので、動作を保証しない旨のメッセージを出すようにしてもよい。

温度検知回路１８としては、セルアレイ１２を構成する強誘電体キャパシタの温度を推定することが出来る機構を備えていればいかなるものを用いてもよい。基本的な構成としては図７のように、温度センサ１８０、設定温度記憶部１８２、比較器１８４を備えたものが考えられる。

比較器１８４は、温度センサ１８０が測定した温度と、設定温度記憶部１８２に記憶された予め設定された温度とを比較する。温度センサ１８０が測定した温度が予め設定された温度より高い場合には、比較器１８４はＲ／Ｗ制御回路１６に外部からの読み出し・再書き込みの命令を無視させる信号を送る。同時に比較器１８４はエラー信号を出力する。

本実施形態においては温度センサ１８０が測定した温度と、セルアレイ１２を構成する強誘電体キャパシタの実際の温度とはほぼ一致していると想定しているが、厳密には一致しない場合もある。従って、使用する強誘電体の特性及び検出器の検出限界等に依存して予め設定された温度とその時の温度センサの測定温度とのずれを、製造時の最終的なテスト工程等で較正して、較正後の設定された温度を設定温度記憶部１８２に記憶させることも可能である。

さらに、温度検知に強誘電体キャパシタを用いて、図８のような温度検知回路及び読み出し制御回路の実施形態も可能である。一般に強誘電体キャパシタは、高温で抵抗が小さくなりリーク電流が増加する。常温から１２５℃まで温度を上げるとリーク電流が数桁上昇する場合もあり、検知が容易であると考えられる。図８の温度検知回路ではこの特性を利用して温度検知を行う。

温度が一定の温度閾値以下である常温付近の場合、強誘電体キャパシタ８２の抵抗が大きい。従って、次段のインバーター８４への入力はＲ１との抵抗分割比に従って電源電圧Ｖｃｃに近い電位となる。したがって、インバーター８４からの出力は０になり、ＡＮＤ回路８６への最終的な入力は１になる。この場合は読み出し命令信号（Ｒｅｂｌ１:Read enable 1）がそのままＡＮＤ回路８６の出力（Ｒｅｂｌ）に出力される。

これに対して、温度が上記一定の温度閾値を超えて高温になる場合は、強誘電体キャパシタ８２の抵抗が下がってリーク電流が増える。よって、次段のインバーター８４への入力は０Ｖに近くなる。従って、最終的にＡＮＤ回路８６への入力は０になる。この状態では、読み出し命令信号（Ｒｅｂｌ１）の値によらずＡＮＤ回路４６の出力（Ｒｅｂｌ）は０になり読み出しは起こらない。このときインバーター８４の出力信号は“１”となり、リードエラー信号（Ｒｅｒｒ）として外部に出力される。この実施形態の場合は、上述した予め設定された温度に相当する温度閾値は強誘電体キャパシタの特性として物理的に決定されることになる。

図９は、温度検知回路及び読み出し制御回路の実施形態の別の例である。この例では、トランジスタ９２を使って温度検知を行っている。すなわち、トランジスタ９２の閾値電圧が高温で高くなる、即ち抵抗が大きくなるという特性を用いている。ここでは、次段のインバーター９４への入力が、低温では０Ｖ付近に、高温ではＶｃｃ付近になるため、図８で説明した回路と論理が逆になる。しかし、回路動作の概念は図８に述べたものと基本的に同じである。

また、図８及び図９と同様の構成で、シリコン（Ｓｉ）のバンドギャップの温度変化や多結晶シリコンからなる配線の抵抗の温度変化を利用することも可能である。これらの場合も温度閾値は物理的に決定されることになる。

上記のように、抵抗値が温度変化する素子を温度検知に利用した場合、実際の製造工程における製造のばらつきのために、強誘電体キャパシタのリーク電流特性等もばらつくことが予想される。従って、図８のように単一の抵抗及び単一の強誘電体キャパシタを用いて上述した予め設定された温度を決定することは現実的ではない。

そこで、図１０或いは図１１のような構成にして、温度検知回路の設定温度をデバイスの製造後に調節できるようにした実施形態が考えられる。ヒューズ１００及び１１０のスイッチを組合わせ的或いは択一的に切り替えることによって製造後の試験結果に基づいて設定温度を調節して最適値を決定することができる。

図１０は、複数の抵抗（Ｒ_１、Ｒ_２、Ｒ_３）を並列にして１つの強誘電体キャパシタと接続し、各々の抵抗を使用するかどうか切り替えることができる複数のスイッチからなるヒューズ（Ｆｕｓｅ）１００を設けた温度検知回路及び読み出し制御回路の実施形態である。

ヒューズ１００の複数のスイッチを組合わせ的或いは択一的に切り替えることによって、電源から強誘電体キャパシタに接続される電流供給経路が組合わせ的或いは択一的に変化する。言い換えれば、電源と強誘電体キャパシタとを接続する抵抗値がスイッチの切り替えに応じて変化する。それによって同一温度下における抵抗分割比が変化して次段のインバーターへの入力電位が変わるので、その結果、設定温度を調節することができる。

図１１は、製造後に設定温度を調節可能な温度検知回路及び読み出し制御回路の別の構成である。この実施形態では、１つの抵抗と１つの強誘電体キャパシタからなる温度センサ、即ち図８の実施形態で用いた温度センサを複数設けてある。さらに、各々の温度センサを使用するかどうか切り替えることができる複数のスイッチからなるヒューズ１１０を設け、それを択一的に切り替えることによって設定温度を調節することができる。

図１０或いは図１１のような構成により、強誘電体キャパシタ等のように抵抗値が温度変化する素子を温度検知に利用した場合であっても、製品の製造ばらつきに対応して、読み出し回路を動作させるための設定温度をきめ細かく設定することができる。

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

本発明の実施形態に係る強誘電体記憶装置の構成を示すブロック図。 本発明の実施形態に係る強誘電体記憶装置のセルアレイの構成を示す図。 本発明の実施形態に係る強誘電体記憶装置での読み出しのシーケンスのフローチャート。 強誘電体キャパシタの電圧と分極の関係を示す図。 強誘電体キャパシタの温度と自発分極量の関係を示す図。 強誘電体キャパシタの読み出し時の信号量の絶対値と温度の関係を示す。 本発明の実施形態に係る温度検知回路の構成を示す図。 本発明の実施形態に係る温度検知回路及び読み出し制御回路図の構成を示す図。 本発明の実施形態に係る温度検知回路及び読み出し制御回路図の別の構成を示す図。 本発明の実施形態に係る製造後に設定温度を調節可能な温度検知回路及び読み出し制御回路図の構成を示す図。 本発明の実施形態に係る製造後に設定温度を調節可能な温度検知回路及び読み出し制御回路図の別の構成を示す図。

符号の説明

１０…強誘電体記憶装置、 １２…セルアレイ、 １４…Ｒ／Ｗ回路、
１６…Ｒ／Ｗ制御回路、 １８…温度検知回路、 １８０…温度センサ、
１８２…設定温度記憶部、 １８４…比較器、 ８２、９２…強誘電体キャパシタ、
８４、９４…インバーター、 ８６…ＡＮＤ回路、 １００、１１０…ヒューズ。

Claims (5)

1. 強誘電体キャパシタを備えるメモリセルと、
   前記メモリセルからのデータの読み出し及び再書き込みを実行するように構成された読み出し／書き込み回路と、
   前記メモリセル周辺の温度を検知するように構成された温度検知回路と、
   前記温度検知回路で検知した温度に対応する温度検知信号が供給され、前記メモリセルからのデータの読み出し・再書き込みを命ずる信号を外部から受け取った場合に、前記温度検知回路で検知した温度が予め設定された温度より高いときに前記読み出し／書き込み回路によるデータの読み出し・再書き込み動作を禁止するように構成された読み出し／書き込み制御回路とを具備し、
   前記予め設定された温度は、前記強誘電体キャパシタにおける強誘電体の自発分極量が減少する温度であり、
   前記強誘電体キャパシタにおける強誘電体の相転移温度より低い
   ことを特徴とする強誘電体記憶装置。
2. 前記読み出し／書き込み回路によるデータの読み出し動作を禁止したことを外部に報知するエラー信号を出力するための出力ノードを更に備え、
   前記温度検知回路で検知した温度が予め設定された温度より高いことが検知されたときに前記温度検知回路から出力される前記温度検知信号をエラー信号として前記出力ノードから出力する
   ことを特徴とする請求項１記載の強誘電体記憶装置。
3. 前記温度検知回路は、抵抗値が温度変化する素子と、前記素子に電流を流すように構成された電流供給回路と、前記素子の一方の電極の電位を検知するように構成された電位検知回路とを備える
   ことを特徴とする請求項１記載の強誘電体記憶装置。
4. 前記素子は強誘電体キャパシタである
   ことを特徴とする請求項３記載の強誘電体記憶装置。
5. 前記電流供給回路は、複数の電流供給経路を選択して前記素子に異なる電流を供給するスイッチを更に備える
   ことを特徴とする請求項３記載の強誘電体記憶装置。

Images