TW202044243A - 用於感測放大器電路之輸入電路裝置 - Google Patents

用於感測放大器電路之輸入電路裝置 Download PDF

Info

Publication number
TW202044243A
TW202044243A TW109108915A TW109108915A TW202044243A TW 202044243 A TW202044243 A TW 202044243A TW 109108915 A TW109108915 A TW 109108915A TW 109108915 A TW109108915 A TW 109108915A TW 202044243 A TW202044243 A TW 202044243A
Authority
TW
Taiwan
Prior art keywords
bit
path
coupled
input circuit
sense amplifier
Prior art date
Application number
TW109108915A
Other languages
English (en)
Inventor
厄爾 馬赫迪 彭迦瑪
賽麗兒 尼可拉斯 德瑞
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW202044243A publication Critical patent/TW202044243A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

根據本發明之特定實施方案，一種輸入電路提供用於感測放大器電路操作之一或多個參考路徑及位元路徑。在一個實施方案中，該輸入電路包含一參考路徑、一位元路徑及一CMOS電阻器。該參考路徑包含一第一MTJ裝置及一第一存取裝置，其中該參考路徑經由一第一輸入端子耦合至該感測放大器。該位元路徑包含一第二MTJ裝置及一第二存取裝置，其中該位元路徑經由一第二輸入端子耦合至該感測放大器。在特定實施方案中，該CMOS電阻器經耦合至該參考路徑或該位元路徑之一者。

Description

用於感測放大器電路之輸入電路裝置
本發明大體上係關於用於感測放大器電路之輸入電路裝置。
與習知隨機存取記憶體(RAM)晶片技術不同，在磁性RAM (MRAM)中，資料不儲存為電荷，而是藉由儲存元件之磁性極化來儲存。儲存元件由藉由一穿隧層分離之兩個鐵磁性層形成。稱為固定層或釘紮層之兩個鐵磁性層之一者具有固定於一特定方向上之一磁化。稱為自由層之另一鐵磁性磁層具有一磁化方向，該磁化方向可經更改以當自由層磁化反平行於固定層磁化時表示一「1」或當自由層磁化平行於固定層磁化時表示「0」，或反之亦然。具有一固定層、一穿隧層及一自由層之一個此裝置係一磁性穿隧接面(MTJ)。一MTJ之電阻取決於自由層磁化及固定層磁化是否彼此平行或反平行。一記憶體裝置(諸如MRAM)由一個別可定址MTJ陣列構建。
為了在一習知MRAM中讀取資料，一讀取電流經由用來將資料寫入MTJ中之相同電流路徑流動通過MTJ。若MTJ之自由層及固定層之磁化彼此平行而定向，則MTJ呈現不同於在自由層之磁化及固定層之磁化呈一反平行定向之情況下MTJ將呈現之電阻之一電阻。在一習知MRAM中，由MRAM之一位元單元中之一MTJ之兩個不同電阻定義兩種相異狀態。兩個不同電阻表示由MTJ儲存之一邏輯「0」值及一邏輯「1」值。當比較一二維笛卡爾圖上之讀取操作樣本之對數與電阻(kΩ)時，MRAM之一位元單元中之MTJ之兩個相異電阻被繪示為低電阻狀態(LRS)分佈及高電阻狀態(HRS)分佈。
電流感測放大器係輸出與一電力軌中流動之電流成比例之一電壓之專用放大器。通常，此等放大器利用一電流感測「電阻器類」裝置來將一電力軌中之一負載電流轉換為一小電壓，其接著由電流感測放大器進行放大。為了讀取一MRAM之一位元單元中之MTJ裝置，可使用一習知感測電路來判定差分電壓且可使用一習知電流感測放大器來將差分電壓放大至一經放大電壓。據此，可使用習知電流感測放大器之輸出來判定(即，讀取) MRAM位元單元之邏輯狀態。
出於此目的，作為至電流或電壓感測放大器之輸入，可比較來自一參考記憶體路徑(即，參考記憶體元件、參考路徑)之電流或電壓與一位元記憶體路徑(即，位元記憶體元件、位元路徑)之電流或電壓。參考路徑可構建有純互補金屬氧化物半導體(CMOS)裝置(例如，參考裝置可包含電晶體及/或多晶矽電阻器等)或構建為基於MTJ之裝置。利用純CMOS參考之一個缺點係LRS及HRS上可存在全域程序、電壓及溫度(PVT)變動。由於全域PVT變動，可防止準確追蹤能力，且因此，增加在所有條件下執行讀取操作之難度。此外，另一方面，利用基於MTJ之參考之一缺點係其等可需要在高溫(即，如基於特定應用判定之高於MTJ裝置合格性檢定之溫度(例如，在85°C與125°C之間))下進行額外再新以防止執行讀取操作時出現非穩定性及功能性問題。
據此，此項技術中需要可在感測放大器電路操作中利用、允許具有更少電路組件及更小系統複雜度之準確追蹤能力之經濟且穩定的參考及位元路徑電路。
根據本發明之特定實例實施方案，一種輸入電路提供用於感測放大器電路操作之一或多個參考路徑及位元路徑。在一個實施方案中，該輸入電路包含一參考路徑、一位元路徑及一CMOS電阻器。該參考路徑包含一第一MTJ裝置及一第一存取裝置，其中該參考路徑經由一第一輸入端子耦合至該感測放大器。該位元路徑包含一第二MTJ裝置及一第二存取裝置，其中該位元路徑經由一第二輸入端子耦合至該感測放大器。在特定實施方案中，該CMOS電阻器經耦合至該參考路徑或該位元路徑之一者。
根據本發明之一個實施方案，一種參考記憶體元件校準用於感測放大器電路操作之一參考路徑。該參考記憶體元件包括處於一低電阻狀態之一MTJ裝置、一存取裝置及一CMOS電阻器。該參考記憶體元件之阻抗可處於低電阻狀態與一高電阻狀態之間。
根據本發明之另一實施方案，一種位元記憶體元件校準用於感測放大器電路操作之一位元路徑。該參考記憶體元件包括處於一高電阻狀態之一MTJ裝置、一存取裝置及一CMOS電阻器。該位元記憶體元件之阻抗可為大於該高電阻狀態及小於該高電阻狀態之一者。
下文參考圖式描述本發明之特定實施方案。在描述中，貫穿圖式由共同元件符號指定共同特徵。
參考圖1A至圖1B，分別展示具有用於一實例感測放大器110之單個MTJ參考路徑160及位元路徑170之輸入電路100及150 (例如，電流或電壓感測放大器輸入配置)。電路100、150之各者繪示分別經由感測放大器110之第一輸入端子及第二輸入端子(例如，負輸入端子及正輸入端子，或替代地正輸入端子及負輸入端子) 112、114耦合之一參考路徑160 (即，參考、參考元件、參考記憶體元件、參考電路)(包含一參考阻抗)及一位元路徑170 (即，位元、位元元件、位元記憶體元件、位元電路)(包含一位元阻抗)。如本文中所論述，針對電路組態之各者，第一輸入端子112及第二輸入端子114可互換為正或負輸入端子。參考路徑160包含一第一MTJ裝置122 (例如，一LRS MTJ或一HRS MTJ)及一第一存取裝置124。位元路徑170包含一第二MTJ裝置132及一第二存取裝置134。再者，電路100、150之各者包含耦合至參考路徑160 (圖1A)或位元路徑170 (圖1B)之一CMOS電阻器140 (即，一CMOS電阻器移位器、一CMOS電阻器元件、一電阻偏移)(例如，一基於CMOS之電晶體及/或PDK電阻器)。1)。在替代實施例中，電路100、150之各者可耦合至兩個或更多個參考路徑(諸如複數個參考路徑660)及兩個或更多個位元路徑(諸如複數個位元路徑670)，如例如參考圖6A至圖6B所描述。
在一個實施方案中，如輸入電路100 (圖1A)中所展示，處於一低電阻狀態(LRS)之單個MTJ 122 (即，第一MTJ裝置、LRS電阻記憶體元件)可用作感測放大器110之參考部分。針對此一實施方案，參考路徑160係包括第一MTJ裝置122及CMOS電阻器140以及第一存取裝置124之一「混合參考方案」。位元路徑170包含一第二MTJ裝置132 (低電阻狀態/高電阻狀態電阻記憶體元件132 (LRS/HRS 132))及一第二存取裝置134。如所繪示，CMOS電阻器140用作串聯耦合至LRS MTJ 122及第一存取裝置124之一電阻偏移，使得參考路徑160之一總參考阻抗處於一LRS與一HRS中間。因此，參考路徑160之總參考阻抗可經構建使得其可在對應位元路徑170之一LRS與一HRS之間進行區分。作為使用圖1A之LRS參考方案之一優點，參考路徑比一HRS狀態更穩定且能夠維持更高溫度。據此，在高溫(即，高於MTJ合格性檢定之溫度)下將需要更少或甚至零再新。因此，可更容易地執行高溫操作。
在一替代實施方案中，如輸入電路150 (圖1B)中所展示，處於一高電阻狀態(HRS)之單個MTJ (即，第一MTJ裝置122、HRS電阻記憶體元件)可用作感測放大器110之一參考。針對此一實施方案，位元路徑170係包含一第二MTJ裝置132 (低電阻狀態/高電阻狀態電阻記憶體元件132 (LRS/HRS 132))、一第二存取裝置134及CMOS電阻器140之一「混合位元方案」，而參考路徑160包括第一MTJ裝置122 (即，HRS MTJ裝置122)及第一存取裝置124。如所繪示，CMOS電阻器140用作串聯耦合至第二MTJ裝置132及第二存取裝置134之一電阻偏移，使得位元路徑170之一總位元阻抗低於一HRS (例如，當第二MTJ裝置132處於一LRS時)或高於HRS (例如，當第二MTJ裝置132處於HRS時)。作為使用一HRS參考方案之一優點，參考路徑可能夠追蹤MTJ參數，諸如相對於電壓之穿隧磁阻(TMR)變動。
如圖1A至圖1B中所展示，第一MTJ裝置122及第二MTJ裝置132包括能夠在一高阻抗狀態(即，HRS)與一低阻抗狀態(LRS)之間切換之電阻記憶體元件，以便允許儲存邏輯值，諸如一邏輯「0」及一邏輯「1」。作為一項實例，參考圖1A，第一MTJ裝置122可回應於將記憶體元件置於一低阻抗狀態而儲存一邏輯「0」，且第二MTJ裝置132可回應於將記憶體元件置於一高阻抗狀態而儲存一邏輯「1」。在替代實例中，第一MTJ裝置122可儲存一邏輯「1」，而第二MTJ裝置可儲存一邏輯「0」。
在圖1A至圖1B之情況下，當參考路徑160位元線116經耦合至一參考節點(VREF )及第一輸入端子112時，可在位元線(BL)上執行一讀取操作，而位元路徑170位元線118經耦合至一位元節點(VBIT )及第二輸入端子114。例如，回應於一實例字線136處之一電壓信號(其可允許一電流自一輸入電壓VBL 傳導且流動通過感測放大器110)，感測放大器110將提供一輸出邏輯信號175。在特定實施方案中，回應於在節點VBIT 處存在包括小於VREF 處之一電壓信號之一值之一電壓信號，輸出邏輯信號175可包括一雙態輸出信號，諸如包括一相對低電壓之一信號。回應於在節點VBIT 處存在包括大於VREF 處之一電壓信號之一值之一信號，邏輯信號175之一第二狀態可包括一相對高電壓。在非限制性實例中，感測放大器110可不同地操作，諸如以回應於在信號節點VBIT 處存在包括大於VREF 處之一電壓信號之一值之一電壓而提供一相對高電壓，且回應於在節點VBIT 處存在包括小於VREF 處之一電壓信號之一值之一信號而提供一相對低電壓。如參考圖3A至圖11B所描述，可根據各自輸入電路配置，利用其他輸入電路實施方案在源極線及位元線上執行類似讀取操作。
使用一混合參考方案(例如，如圖1A中所展示)或一混合位元方案(例如，如圖1B中所展示)之優點亦包含可追蹤MTJ全域變動之一參考，且由於單個MTJ代替兩個MTJ用於參考路徑，故參考路徑亦將在效能、功率及面積(即，最佳PPA)方面最佳化電路設計。再者，因為與MTJ裝置相比，CMOS電阻器可具有顯著更小的可變性，所以可降低總體參考可變性。此外，取決於特定感測放大器設計，亦可採用「參考抖動」(即，隨機化)來達成更大讀取邊限(如下文參考圖8A至圖8B、圖9A至圖9B及圖11A至圖11B所描述)。此外，在特定實施方案中，混合參考方案及混合位元方案兩者可與電壓感測放大器及電流感測放大器兩者一起使用。
參考圖2，展示對應於實例感測放大器110之單個MTJ參考路徑160或單個MTJ位元路徑170之一綜合電阻路徑200。如所繪示，除單個MTJ (例如，具有一已知LRS/HRS值之參考路徑MTJ裝置122或具有一未知值(HRS或LRS)之位元路徑MTJ裝置132)及存取裝置(例如，第一存取裝置124或第二存取裝置134)之外，綜合電阻路徑200亦包含一位元線多工器210、一位元線寄生電阻220、一源極線多工器230、一源極線寄生電阻240及一讀取下拉裝置250。
參考圖3A及圖3B，分別在輸入電路300及350中展示用於使用單個LRS MTJ (即，第一MTJ裝置122)參考方案之實施方案在源極線(SL)上執行讀取操作之參考路徑160及位元路徑170。如圖3A至圖3B中所展示，參考路徑160包含自接地102串聯耦合至感測放大器110之一第二輸入端子114之CMOS電阻器140、第一MTJ裝置122及第一存取裝置124。再者，在圖3A至圖3B中，位元路徑170包含在位元線(BL) 118上耦合至接地102之第二MTJ裝置132 (其未知值係HRS或LRS)，而第二存取裝置134在SL 128上耦合至第一輸入端子112。在輸入電路300與350之間對比，在輸入電路300中，在參考路徑160上，CMOS電阻器140在位元線(BL) 116上耦合於第一MTJ裝置122與接地102之間，而第一存取裝置124在SL 126上耦合至第二輸入端子114。在輸入電路350中，在參考路徑160上，CMOS電阻器140在SL 126耦合於第一存取裝置124與第二輸入端子114之間，而第一MTJ裝置122在BL 116上耦合於第一存取裝置124與接地102之間。
作為一實例，再次參考圖1A中之輸入電路100，展示用於使用單個LRS MTJ (即，第一MTJ裝置122)參考方案之實施方案在位元線(BL)上執行讀取操作之一參考路徑160及位元路徑170。進一步參考上述段落中之描述，在參考路徑160上，CMOS電阻器140在BL 116上耦合於第一MTJ裝置122與第一輸入端子112之間，而第一存取裝置124在SL 126上耦合至接地102。再者，在位元路徑170上，第二MTJ裝置132在BL 118上耦合於第二存取裝置134與第二輸入端子114之間，而第二存取裝置134在SL 128上耦合至接地。在另一實施方案(未展示)中，在參考路徑160上，CMOS電阻器140在SL 126上耦合於第一存取裝置124與接地102之間，而第一MTJ裝置122在BL 116上耦合於第一存取裝置124與第一輸入端子112之間。再者，在此實施方案中，在位元路徑170上，第二MTJ裝置132在BL 118上耦合於第二存取裝置134與第二輸入端子114之間，而第二存取裝置134在SL 128上耦合至接地。
參考圖4A及圖4B，分別在輸入電路400及450中，展示用於使用單個HRS MTJ (即，第一MTJ裝置122)參考方案之實施方案在源極線(SL)上執行讀取操作之實例參考路徑160及位元路徑170。如圖4A至圖4B中所展示，參考路徑160包含自接地102串聯耦合至感測放大器110之第二輸入端子114之第一MTJ裝置122及第一存取裝置124。第一MTJ裝置122在BL 116耦合於第一存取裝置124與接地102之間，而第一存取裝置124經耦合至SL 126之第二輸入端子114。再者，在圖4A中，位元路徑170包含：CMOS電阻器140，其在BL 118上耦合於第二MTJ裝置132 (其未知值係HRS或LRS)與接地102之間，而第二存取裝置134在SL 128上耦合至第一輸入端子112。相比之下，在圖4B中，位元路徑170包含在SL 128上耦合於第二存取裝置134與第一輸入端子112之間的CMOS電阻器140，而第二MTJ裝置(其未知值係HRS或LRS)在BL 118上耦合至接地102。
在一個實施方案中，再次參考圖1B，展示用於使用單個HRS MTJ (即，第一MTJ裝置122)參考方案之實施方案在位元線(BL)上執行讀取操作之一參考路徑160及位元路徑170。此外，在參考路徑160上，第一MTJ裝置122在BL 116上耦合於第一輸入端子112與第一存取裝置124之間，而第一存取裝置124在SL 126上進一步耦合至接地102。再者，在位元路徑170上，CMOS電阻器140在BL 118上耦合於第二MTJ裝置132與第二輸入端子114之間，而第二存取裝置134在SL 128上耦合至接地102。在另一實施方案(未展示)中，在參考路徑160上，第一MTJ裝置122在BL 116上耦合於第一輸入端子112與第一存取裝置124之間，而第一存取裝置124在SL 126上進一步耦合至接地102。然而，在此實施方案中，在位元路徑170上，CMOS電阻器140在BL 118上耦合於第二存取裝置134與第二輸入端子114之間，而第二MTJ裝置132 (其未知值係HRS或LRS)在SL 128上耦合至接地102。
參考圖5，在輸入電路500中，一開關520經耦合至CMOS電阻器140。如所繪示，在一個實施方案中，開關520經耦合至CMOS電阻器140之第一端及第二端。據此，在操作中，當開關(SW1) 520閉合(即，接通) (在一實例讀取操作開始時執行)時，使CMOS電阻器140分流，且感測放大器之第一端子112直接連接至BL 116。因此，感測放大器110可直接將一正確電壓電荷提供至BL 116。當BL 116經充分充電時，開關可斷開(即，切斷)。有利地，開關520可使實例BL 116上之電壓動態加速。此外，在各種替代實施方案中(例如，類似於如參考圖1至圖4及圖6至圖11A至圖11B所描述之實施方案)，開關520可作為本文中所描述之實施方案之各者之額外電路設計同樣耦合至CMOS電阻器140。在特定實例中，當CMOS電阻器140可耦合至參考路徑160或位元路徑170時，開關520可耦合至CMOS電阻器140之第一端及第二端。當CMOS電阻器140可耦合至SL 126、128或BL 116、118時，開關520亦可耦合 至CMOS電阻器140之第一端及第二端。
參考圖6A至圖6B，分別在輸入電路600及650之各者中，一電壓降元件620經耦合至複數個參考路徑660 (即，一第一記憶體陣列、一參考記憶體陣列)(例如，兩個或更多個參考路徑160)及複數個位元路徑670 (即，一第二記憶體陣列、一位元記憶體陣列)(例如，兩個或更多個位元路徑170)。因此，在特定實施方案中，第一記憶體陣列660可包含各自複數個參考路徑660，而第二記憶體陣列可包含各自複數個位元路徑670。可利用如上述段落中所描述之電路實施方案之任一者實施各自複數個位元路徑660及參考路徑670。
如輸入電路600及650中所繪示，電壓降元件620經耦合至組合複數個參考路徑660及複數個位元路徑670與接地102之一節點630。在特定操作中，參考圖6A，位元路徑之位元線電壓(VBL BIT )及參考路徑之位元線電壓(VBL REF )可具有不同值(例如，在高溫下)，因此與位元路徑170之各者上之漏電相比，導致參考路徑160之各者上之一不同漏電。在特定操作中，參考圖6B，位元路徑之源極線電壓(VSL BIT )及參考路徑之源極線電壓(VSL REF )可具有不同值(例如，在高溫下)，因此與位元路徑170之各者上之漏電相較，導致參考路徑160之各者上之一不同漏電。此漏電差異可導致系統電壓偏移。電壓降元件620可經組態以減輕漏電及系統電壓偏移。如圖6A之輸入電路600中所展示，當自BL執行一讀取操作時，電壓降元件620經耦合至參考路徑160之各者及位元路徑170之各者之源極線。如圖6B之輸入電路650中所展示，當自SL執行一讀取操作時，電壓降元件620經耦合至參考路徑160及位元路徑170之各者之位元線。
在輸入電路600及650之各種實施方案中，電壓降元件620可為一電阻器、一電晶體或一電壓產生器。藉由包含電壓降元件620，在電流路徑上添加一串聯阻抗，從而導致一電壓升高。電壓升高係複數個存取裝置(即，NMOS存取裝置)(例如，存取裝置124、134)之各者之一負閘極至源極電壓(Vgs)。此外在操作中，負Vgs可成指數地減少所有未經存取位元單元之漏電且因此，使複數個位元路徑6700與複數個參考路徑660之間的漏電差異可忽略不計。在特定實施方案中，串聯阻抗可為「共模」使得其不將偏移添加至一讀取操作。
參考圖7，在輸入電路700中，電壓降元件620被展示為輸入電路100之實例實施方案之一附加電路元件。如描繪，圖7繪示如耦合至一參考路徑160及一位元路徑170之電壓降元件620。圖7亦可表示圖6之一簡化輸入電路圖，其中參考路徑160係複數個參考路徑660之一代表性參考路徑160，且位元路徑170係複數個位元路徑670之一代表性位元路徑170。除如上文參考圖1A所描述之特徵之外，當自BL執行一讀取操作時，電壓降元件620經耦合至各自參考路徑160及位元路徑170以及接地102之SL。在另一實施方案(未展示)中，當自BL執行一讀取操作時，電壓降元件620經耦合至各自參考路徑160及位元路徑170以及接地102之BL。
在如參考圖8A至圖8B、圖9A至圖9B及圖11A至圖11B所描述之特定實施方案中，當在兩個感測放大器之間「共用」參考元件時，可執行參考「抖動」(即，隨機化)。即，藉由分別在兩個不同階段(例如，感測放大器之一取樣階段及感測放大器之一放大階段)中與兩個感測放大器共用兩個輸入電路配置之不同參考，該等參考經平均化且因此，導致更好的讀取邊限結果。
參考圖8A至圖8B，參考路徑(即，參考記憶體路徑、參考記憶體元件) 860、862及位元路徑(即，位元記憶體路徑、位元記憶體元件) 870、872被展示為耦合至第一感測放大器810 (SA0)及第二感測放大器820 (SA1)(即，第一系統及第二系統)之第一電路輸入配置830及第二電路輸入裝置832。如在兩個階段(即，two stages)(一取樣階段800 (例如，圖8A (或在另一電路實施方案中，圖8B取決於感測放大器之內部工作))及一放大階段850 (例如，圖8B (或在另一電路實施方案中，圖8A取決於感測放大器之內部工作)))中所描繪，感測放大器810 (SA1)及820 (SA2)可經組態以判定(即，讀取)位元路徑870、872中之各自MTJ之邏輯狀態(無論是一HRS還是一LRS)。如圖8A至圖8B中所繪示，參考路徑860、862之各者包含一第一MTJ裝置122、CMOS電阻器140以及第一存取裝置124。再者，位元路徑870、872之各者包含一第二MTJ裝置132及一第二存取裝置134。
在一個實例操作中，在實例第一系統810及第二系統820之外，針對取樣階段800，(第一輸入電路830之)第一參考記憶體元件860可耦合至第二輸入端子114 (例如，正埠)。再者，期望被讀取之第一位元，即，(第一輸入電路830之)第一位元記憶體元件870可耦合至系統810 (SA0)之第一輸入端子112 (例如，負埠))。同樣，(第二輸入電路832之)第二參考記憶體元件862可耦合至第二輸入端子214 (例如，正埠)，且期望被讀取之第二位元，即，(第二輸入電路832之)第二位元記憶體元件872可耦合至系統820 (SA1)之第一輸入端子212 (例如，負埠)。相反，針對放大階段850，第一位元記憶體元件870可耦合至系統810 (SA0)之第二輸入端子114 (例如，正埠)且第二參考記憶體元件862可耦合至系統810 (SA0)之第一輸入端子112 (例如，負埠)。同樣，第一參考記憶體元件860可耦合至系統820 (SA1)之第一輸入端子212 (例如，負埠)且第二位元記憶體元件872可耦合至系統820 (SA1)之第二輸入端子214 (例如，正埠)。因此，在放大階段中，可在待讀取之所期望位元之間，即，在第一位元記憶體元件870及第二位元記憶體元件872之各者與參考記憶體元件860、862之間進行比較。在本文中所描述之各種實施方案中，輸入電路830及832可為如本文中所描述之輸入電路之任一者，其中諸如在圖1A、圖3A、圖3B、圖5、圖6A至圖6B及圖7中第一MTJ處於一LRS。
參考圖9A至圖9B，參考路徑(即，參考記憶體路徑、參考記憶體元件) 960、962及位元路徑(即，位元記憶體路徑、位元記憶體元件) 970、972被展示為耦合至第一感測放大器910 (SA0)及第二感測放大器920 (SA1)(即，第一系統及第二系統)之第一電路輸入配置930及第二電路輸入配置932。如在兩個階段(即，two stages)(一取樣階段900 (例如，圖9A (或在另一電路實施方案中，圖9B取決於感測放大器之內部工作))及一放大階段950 (例如，圖9B (或在另一電路實施方案中，圖9A取決於感測放大器之內部工作)))中所描繪，感測放大器910 (SA1)及920 (SA2)可經組態以判定(即，讀取)位元路徑970、972中之各自MTJ之邏輯狀態(無論是一HRS還是一LRS)。如所繪示，參考路徑960、962之各者包含一第一MTJ裝置122及第一存取裝置124。再者，位元路徑970、972之各者包含一第二MTJ裝置132、一第二存取裝置134以及一CMOS電阻器140。
在一個實例操作中，在實例第一系統910及第二系統920之外，針對取樣階段900，(第一輸入電路930之)第一參考記憶體元件960可耦合至第二輸入端子114 (例如，正埠)。再者，期望被讀取之第一位元，即，(第一輸入電路930之)第一位元記憶體元件970可耦合至系統910 (SA0)之第一輸入端子112 (例如，負埠)。同樣，(第二輸入電路932之)第二參考記憶體元件962可耦合至第二輸入端子214 (例如，正埠)，且期望被讀取之第二位元，即，(第二輸入電路932之)第二位元記憶體元件972可耦合至系統920 (SA1)之第一輸入端子212 (例如，負埠)。相反，針對放大階段950，第一位元記憶體元件970可耦合至系統910 (SA0)之第二輸入端子114 (例如，正埠)且第二參考記憶體元件962可耦合至系統910 (SA0)之第一輸入端子112 (例如，負埠)。同樣，第一參考記憶體元件960可耦合至系統920 (SA1)之第一輸入端子212 (例如，負埠)且第二位元記憶體元件972可耦合至系統920 (SA1)之第二輸入端子214 (例如，正埠)。因此，在放大階段950中，可在待讀取之所期望位元之間，即，在第一位元記憶體元件970及第二位元記憶體元件972之各者與第一參考記憶體元件960及第二參考記憶體元件962之間進行比較。在本文中所描述之各種實施方案中，輸入電路930及932可為如本文中所描述之輸入電路之任一者，其中諸如在圖1B、圖4A及圖4B中第一MTJ處於一HRS。
參考圖10A及圖10B，分別在輸入電路1000及1050中，展示用於使用單個LRS MTJ (即，第一MTJ裝置122)參考方案之實施方案在位元線(BL)上執行讀取操作之實例參考路徑160及位元路徑170。如圖10A至圖10B中所展示，參考路徑160之各者包含：自接地102串聯耦合至感測放大器110之第一輸入端子112之CMOS電阻器140、第一存取裝置124及第一MTJ裝置122。
如圖10A中所繪示，第一MTJ裝置122在BL 116上耦合於第一存取裝置124與第一輸入端子112之間，而CMOS電阻器140在SL 126上耦合於第一存取裝置124與接地102之間。如圖10A中所展示，當自BL 116執行一讀取操作時，參考路徑160包含第一MTJ裝置122與感測放大器110之間的一直接連接。有利地，此一直接連接將允許無干擾之參考路徑讀取操作。再者，在圖10A中，位元路徑170包含在BL 118上耦合於存取裝置134與接地102之間的第二MTJ裝置132 (其未知值係HRS或LRS)，而存取裝置134亦在SL 128上耦合至第二輸入端子114
在另一實施方案中，在圖10B中，參考路徑160包含自接地102串聯耦合至第一輸入端子112之第一存取裝置124、第一MTJ裝置122及CMOS電阻器140。如所繪示，第一MTJ裝置122及CMOS電阻器140在BL 116上耦合於第一存取裝置124與第一輸入端子112之間，而第一存取裝置124亦在SL 126上耦合至接地102。再者，在圖10B中，位元路徑170包含在BL 118上耦合於存取裝置134與接地102之間的第二MTJ裝置132 (其未知值係HRS或LRS)，而存取裝置134亦在SL 128上耦合至第二輸入端子114。
參考圖11A至圖11B，參考路徑(即，參考記憶體路徑、參考記憶體元件) 1160、1162及位元路徑(即，位元記憶體路徑、位元記憶體元件) 1170、1172被展示為耦合至第一感測放大器1110 (SA0)及第二感測放大器1120 (SA1)(即，第一系統及第二系統)之第一電路輸入配置1130及第二電路輸入配置1132。如在兩個階段(即，two stages)(一取樣階段1100 (例如，圖11A (或在另一電路實施方案中，圖11B取決於感測放大器之內部工作))及一放大階段1150 (例如，圖11B (或在另一電路實施方案中，圖11A取決於感測放大器之內部工作)))中所描繪，感測放大器1110 (SA1)及1120 (SA2)可經組態以判定(即，讀取)位元路徑1170、1172中之各自MTJ之邏輯狀態(無論是一HRS還是一LRS)。如圖11A至圖11B中所繪示，參考路徑1160、1162之各者包含一第一MTJ裝置122、一第一存取裝置124以及一CMOS電阻器140。再者，位元路徑1170、1172之各者包含一第二MTJ裝置132及一第二存取裝置134。
應注意，類似於如圖10A至圖10B所展示之耦合，在圖11A中，參考路徑1160及1162兩者包含自接地102串聯耦合至感測放大器之各自第一輸入端子(例如，至感測放大器1110之各自第一輸入端子112及至感測放大器1120之各自第一輸入端子212)之CMOS電阻器140、第一存取裝置124及第一MTJ裝置122。如所繪示，針對參考路徑1160及1162之各者，第一MTJ裝置122在BL 116上耦合於第一存取裝置124與第一輸入端子112之間，而CMOS電阻器140在SL 126上耦合於第一存取裝置124與接地102之間。再者，在圖11A中，位元路徑1170及1172兩者包含第二MTJ裝置132 (其未知值係HRS或LRS)在BL 118上耦合於存取裝置134與接地102之間，而存取裝置134在SL 128上耦合至感測放大器之各自第二輸入端子(例如，至感測放大器1110之各自第二輸入端子114及至感測放大器1120之各自第二輸入端子214)。
在一個實例操作中，在實例第一系統1110及第二系統1120之外，針對取樣階段1100，(第一輸入電路1130之)第一參考記憶體元件1160可耦合至系統1110 (SA0)之第一輸入端子112 (例如，正埠)。再者，期望被讀取之第一位元((第一輸入電路1130之)第一位元記憶體元件1170)可耦合至系統1110 (SA0)之第二輸入端子114 (例如，負埠)。同樣地，(第二輸入電路1132之)第二參考記憶體元件1162可耦合至系統1120 (SA1)之第一輸入端子212 (例如，正埠)，且期望被讀取之第二位元((第二輸入電路1132之)第二位元記憶體元件1172)可耦合至系統1120 (SA1)之第二輸入端子214 (例如，負埠)。相反，針對放大階段1150，第一位元記憶體元件1170可耦合至系統1110 (SA0)之第一輸入端子112 (例如，正埠)且第二參考記憶體元件1162可耦合至系統1110 (SA0)之第二輸入端子114 (例如，負埠)。同樣地，第一參考記憶體元件1160可耦合至系統1120 (SA1)之第二輸入端子214 (例如，負埠)且第二位元記憶體元件1172可耦合至系統1120 (SA1)之第一輸入端子212 (例如，正埠)。因此，在放大階段1150中，可在待讀取之所期望位元之間，即，在第一位元記憶體元件1170及第二位元記憶體元件1172之各者與第一參考記憶體元件1160及第二參考記憶體元件1162之間進行比較。在本文中所描述之實施方案中，輸入電路1130及1132可為如本文中所描述之輸入電路之任一者，其中舉例而言諸如在圖10A至圖10B中第一MTJ處於一LRS。
有利地，在一個實例中，如圖10A至圖10B至圖11A至圖11B中所展示，藉由自BL讀取參考路徑，可避免參考路徑上之讀取干擾。例如，由於參考MTJ可處於LRS (例如，一P狀態)且來自BL之一讀取操作將包含AP狀態至P狀態寫入路徑，故在讀取操作期間，將不干擾LRS MTJ。
針對如本文中參考圖1至圖11所描述之電路實施方案之各者，(若干)參考路徑可耦合至感測放大器之負埠(負輸入端子)，而(若干)位元路徑可耦合至正埠(正輸入端子)。再者，在替代電路實施方案中，(若干)參考路徑可耦合至感測放大器之正埠(正輸入端子)，而(若干)位元路徑可耦合至負埠(負輸入端子)。據此，在如本文中所論述之電路實施方案之各者中，分別地，負輸入端子可為第一輸入端子或第二輸入端子，且正輸入端子可為第二輸入端子或第一輸入端子。
儘管圖1A至圖11B之一或多者可繪示根據本發明之教示之系統及設備，但本發明不限於此等所繪示系統、設備或方法。如本文中所繪示或所描述之圖1A至圖11B之任一者之一或多個功能或組件可與圖1A至圖11B之另一者之一或多個其他部分組合。據此，在不脫離本發明之教示之情況下，本文中所描述之單個實施方案不應被解釋為限制性且本發明之實施方案可適當地組合。
熟習此項技術者將進一步明白，結合本文中所揭示之實施方案描述之各種闡釋性邏輯區塊、組態、模組、電路及演算法步驟可被實施為電子硬體、由一處理器執行之電腦軟體或兩者之組合。各種闡釋性組件、區塊、組態、模組、電路及步驟在上文已大體上關於其等功能性進行描述。此功能性是否被實施為硬體或處理器可執行指令取決於施加於總體系統上之特定應用及設計約束。熟習此項技術者可針對各特定應用以變動方式實施所描述功能性，但此實施方案決定不應被解釋為引起脫離本發明之範疇。
結合本發明所描述之一方法或演算法之步驟可直接在硬體中、在由一處理器執行之一軟體模組中或在兩者之一組合中實施。一軟體模組可駐留於隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可擦除可程式化唯讀記憶體(EPROM)、電可擦除可程式化唯讀記憶體(EEPROM)、暫存器、硬碟機、一可抽換磁碟、一光碟唯讀記憶體(CD-ROM)或此項技術中已知之任何其他形式之非暫時性儲存媒體中。一實例性儲存媒體經耦合至處理器使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。替代地，儲存媒體可與處理器成一體。處理器及儲存媒體可駐留於一特定應用積體電路(ASIC)中。ASIC可駐留於一運算裝置或一使用者終端機中。替代地，處理器及儲存媒體可作為離散組件駐留於一運算裝置或使用者終端機中。
提供前文描述以使熟習此項技術者能夠製作或使用所揭示實施方案。此等實施方案之各種修改對於熟習此項技術者將容易顯而易見，且本文中所定義之原理可在不脫離本發明之範疇之情況下應用於其他實施方案。因此，本發明並非意欲於限於本文中所展示之實施方案，而是應被賦予與如下文發明申請專利範圍所界定之原理及新穎特徵一致之最廣可能範圍。
100:輸入電路 102:接地 110:感測放大器 112:第一輸入端子 114:第二輸入端子 116:位元線 118:位元線 122:第一磁性穿隧接面(MTJ)裝置 124:第一存取裝置 126:源極線 128:源極線 132:第二磁性穿隧接面(MTJ)裝置 134:第二存取裝置 136:字線 140:互補金屬氧化物半導體(CMOS)電阻器 150:輸入電路 160:磁性穿隧接面(MTJ)參考路徑 170:磁性穿隧接面(MTJ)位元路徑 175:輸出邏輯信號 200:綜合電阻路徑 210:位元線多工器 220:位元線寄生電阻 230:源極線多工器 240:源極線寄生電阻 250:讀取下拉裝置 300:輸入電路 350:輸入電路 400:輸入電路 450:輸入電路 500:輸入電路 520:開關 600:輸入電路 620:電壓降元件 630:節點 650:輸入電路 660:參考路徑 670:位元路徑 700:輸入電路 800:取樣階段 810:第一感測放大器 820:第二感測放大器 830:第一電路輸入配置 832:第二電路輸入裝置 850:放大階段 860:參考路徑 862:參考路徑 870:位元路徑 872:位元路徑 900:取樣階段 910:第一感測放大器 920:第二感測放大器 930:第一電路輸入配置/第一輸入電路 932:第二電路輸入裝置/第二輸入電路 950:放大階段 960:第一參考記憶體元件/參考路徑 962:第一參考記憶體元件/參考路徑 970:位元路徑 972:位元路徑 1000:輸入電路 1050:輸入電路 1100:取樣階段 1110:第一感測放大器/第一系統 1120:第二感測放大器/第二系統 1130:第一電路輸入配置/第一輸入電路 1132:第二電路輸入裝置/第二輸入電路 1160:第一參考記憶體元件/參考路徑 1162:第二參考記憶體元件/參考路徑 1170:位元路徑 1172:位元路徑 VBIT:位元節點 VBL BIT:位元路徑之位元線電壓 VBL REF:參考路徑之位元線電壓 VREF:參考節點 VSL BIT:位元路徑之源極線電壓 VSL REF:參考路徑之源極線電壓
(若干)本技術將參考如隨附圖式中所繪示之其實施例藉由實例進一步描述。然而，應理解，隨附圖式僅繪示本文中所描述之各種實施方案且並非意謂限制本文中所描述之各種技術、系統、電路或設備之範疇。
圖1A至圖1B係根據特定實施例之用於一感測放大器之輸入電路。
圖2係根據特定實施例之一輸入電路之一參考路徑或位元路徑之一電路圖。
圖3A至圖3B係根據特定實施例之用於一實例感測放大器之輸入電路。
圖4A至圖4B係根據特定實施例之用於一感測放大器之輸入電路。
圖5係根據特定實施例之用於一感測放大器之一輸入電路。
圖6A至圖6B係根據特定實施例之用於一感測放大器之輸入電路。
圖7係根據特定實施例之用於一感測放大器之另一輸入電路。
圖8A至圖8B係根據特定實施例之用於感測放大器之輸入電路。
圖9A至圖9B係根據特定實施例之用於感測放大器之輸入電路。
圖10A至圖10B係根據特定實施例之用於感測放大器之輸入電路。
圖11A至圖11B係根據特定實施例之用於感測放大器之輸入電路。
在下文詳細描述中參考形成其部分之隨附圖式，其中貫穿全文類似元件符號可對應地及/或類似地指定類似部件。將明白，諸如為了簡單及清晰地繪示起見，圖不一定按比例繪製。例如，一些態様之尺寸可相對於其他態様之尺寸放大。此外，應理解，可利用其他實施例。此外，可在不脫離所主張標的物之情況下進行結構及/或其他變化。貫穿本說明書對「所主張標的物」之引用指代意欲於由一或多個技術方案或其任何部分涵蓋之標的物，且不一定意欲於指代一完整技術方案集、一特定技術方案集組合(例如，設備技術方案等)或一特定技術方案。因此，下文詳細描述將不應被視為限制所主張標的物及/或等效物。
100:輸入電路
102:接地
110:感測放大器
112:第一輸入端子
114:第二輸入端子
116:位元線
118:位元線
122:第一磁性穿隧接面(MTJ)裝置
124:第一存取裝置
126:源極線
128:源極線
132:第二磁性穿隧接面(MTJ)裝置
134:第二存取裝置
136:字線
140:互補金屬氧化物半導體(CMOS)電阻器
160:磁性穿隧接面(MTJ)參考路徑
170:磁性穿隧接面(MTJ)位元路徑
175:輸出邏輯信號

Claims (24)

  1. 一種用於一感測放大器之輸入電路，其包括： 一參考路徑，其包括一第一磁性穿隧接面(MTJ)裝置及一第一存取裝置，其中該參考路徑經由一第一輸入端子耦合至該感測放大器； 一位元路徑，其包括一第二MTJ裝置及一第二存取裝置，其中該位元路徑經由一第二輸入端子耦合至該感測放大器；及 一互補金屬氧化物半導體(CMOS)電阻器，其經耦合至該參考路徑及該位元路徑之一者。
  2. 如請求項1之輸入電路，其中該參考路徑及該位元路徑之各者包括一唯一MTJ裝置。
  3. 如請求項1之輸入電路，其中該位元路徑之一阻抗大於或小於該參考路徑之一阻抗。
  4. 如請求項1之輸入電路，其中該第一MTJ裝置對應於一低電阻狀態，且其中該參考路徑之一阻抗處於該低電阻狀態與一高電阻狀態之間。
  5. 如請求項1之輸入電路，其中該第一MTJ裝置對應於一高電阻狀態，其中該參考路徑之一阻抗對應於一高電阻狀態，且其中該位元路徑之一阻抗大於或小於該高電阻狀態。
  6. 如請求項1之輸入電路，其中該CMOS電阻器包括一電晶體或一PDK電阻器。
  7. 如請求項1之輸入電路，其中該CMOS電阻器自該第一輸入端子及接地以一串聯配置耦合至該第一存取裝置及該第一MTJ裝置，或該CMOS電阻器自該第二輸入端子及接地以一串聯配置耦合至該第二存取裝置及該第二MTJ裝置。
  8. 如請求項1之輸入電路，其中該參考路徑及該位元路徑之各者進一步包括一位元線多工器、一位元線寄生電阻、一源極線多工器、一源極線寄生電阻及一讀取下拉裝置。
  9. 如請求項1之輸入電路，其進一步包括耦合至該CMOS電阻器之第一端及第二端之一開關。
  10. 如請求項1之輸入電路，其中一讀取操作經組態以自一位元線或一源極線執行。
  11. 如請求項10之輸入電路，其中若在該位元線上執行該讀取操作且該第一MTJ裝置對應於一低電阻狀態，則判定該CMOS電阻器在該參考路徑上耦合於該第一MTJ裝置與該感測放大器之該第一輸入端子之間，或該CMOS電阻器經耦合於該第一存取裝置與接地之間。
  12. 如請求項10之輸入電路，其中若在該源極線上執行該讀取操作且該第一MTJ裝置對應於一低電阻狀態，則判定該CMOS電阻器在該參考路徑上耦合於該第一MTJ裝置與接地之間，或該CMOS電阻器經耦合於該第一存取裝置與該感測放大器之該第一端子之間。
  13. 如請求項10之輸入電路，其中若在該位元線上執行該讀取操作且該第一MTJ裝置對應於一高電阻狀態，則判定該CMOS電阻器在該位元路徑上耦合於該第二MTJ裝置與接地之間，或該CMOS電阻器經耦合於該第二存取裝置與該感測放大器之該第二端子之間。
  14. 如請求項10之輸入電路，其中若在該源極線上執行該讀取操作且該第一MTJ裝置對應於一高電阻狀態，則判定該CMOS電阻器在該位元路徑上耦合於該第二MTJ裝置與該感測放大器之該第二輸入端子之間，或該CMOS電阻器經耦合於該第二MTJ裝置與接地之間。
  15. 如請求項1之輸入電路，其進一步包括經組態以減輕漏電及系統電壓偏移之一電壓降元件，其中該電壓降元件經耦合於組合該參考路徑及該位元路徑之一節點與接地之間，且其中該電壓降元件包括一電阻器、一電晶體及一電壓產生器之一者。
  16. 如請求項15之輸入電路，其進一步包括兩個或更多個參考路徑及兩個或更多個位元路徑，其中該電壓降元件經耦合於組合該兩個或更多個參考路徑及該兩個或更多個位元路徑之一節點與接地之間。
  17. 如請求項1之輸入電路，其中用於一感測放大器之該輸入電路經整合至包括兩個或更多個輸入電路之一記憶體中。
  18. 如請求項17之輸入電路，其中該兩個或更多個輸入電路之一第一輸入電路經耦合至一第一感測放大器且該兩個或更多個輸入電路之一第二輸入電路經耦合至一第二感測放大器，且其中 在一取樣階段期間，該第一輸入電路之一位元路徑及一參考路徑經耦合至該第一感測放大器之各自第一輸入端子及第二輸入端子，且該第二輸入電路之一位元路徑及一參考路徑經耦合至該第二感測放大器之各自第一輸入端子及第二輸入端子，且 在一放大階段期間，該第二輸入電路之該參考路徑及該第一輸入電路之該位元路徑經耦合至該第一感測放大器之該等各自第一及第二輸入端子，且該第一輸入電路之該參考路徑及該第二輸入電路之該位元路徑經耦合至該第二感測放大器之該等各自第一及第二輸入端子。
  19. 一種用於校準一感測放大器電路之一參考記憶體路徑之參考記憶體元件，其包括： 一MTJ裝置，其對應於一低電阻狀態， 一存取裝置，及 一CMOS電阻器，其中該參考記憶體元件之一阻抗處於該低電阻狀態與一高電阻狀態之間。
  20. 如請求項19之參考記憶體元件，其中該參考記憶體元件經整合至一感測放大器輸入電路之該參考記憶體路徑中。
  21. 如請求項19之參考記憶體元件，其進一步包括一位元線多工器、一位元線寄生電阻、一源極線多工器、一源極線寄生電阻及一讀取下拉裝置。
  22. 一種用於校準一感測放大器電路之一位元記憶體路徑之位元記憶體元件，其包括： 一MTJ裝置，其對應一高電阻狀態， 一存取裝置，及 一CMOS電阻器移位器，其中該位元記憶體元件之一阻抗大於或小於該高電阻狀態。
  23. 如請求項22之位元記憶體元件，其中該位元元件經整合至一感測放大器輸入電路之該位元路徑中。
  24. 如請求項22之位元記憶體元件，其進一步包括一位元線多工器、一位元線寄生電阻、一源極線多工器、一源極線寄生電阻及一讀取下拉裝置。
TW109108915A 2019-05-21 2020-03-18 用於感測放大器電路之輸入電路裝置 TW202044243A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/418,821 2019-05-21
US16/418,821 US10910031B2 (en) 2019-05-21 2019-05-21 Input circuit devices for sense amplifier circuits

Publications (1)

Publication Number Publication Date
TW202044243A true TW202044243A (zh) 2020-12-01

Family

ID=73442175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108915A TW202044243A (zh) 2019-05-21 2020-03-18 用於感測放大器電路之輸入電路裝置

Country Status (4)

Country Link
US (1) US10910031B2 (zh)
KR (1) KR20200134144A (zh)
CN (1) CN111986716A (zh)
TW (1) TW202044243A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113361223B (zh) * 2021-06-09 2023-06-23 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 面向sot-mram相关电路的自旋电子工艺设计系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865117B2 (en) * 2000-02-11 2005-03-08 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
KR102024523B1 (ko) * 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9576632B2 (en) * 2015-03-03 2017-02-21 Kabushiki Kaisha Toshiba Magnetic storage device
US10311928B2 (en) * 2015-10-15 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor devices including reversible and one-time programmable magnetic tunnel junctions
US20190180173A1 (en) * 2017-12-11 2019-06-13 Gyrfalcon Technology Inc. Method and apparatus for using reference resistor in one-time programmable memory of an artificial intelligence integrated circuit

Also Published As

Publication number Publication date
KR20200134144A (ko) 2020-12-01
US20200372942A1 (en) 2020-11-26
CN111986716A (zh) 2020-11-24
US10910031B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
US9640239B2 (en) Sense circuits, semiconductor devices, and related methods for resistance variable memory
US7161861B2 (en) Sense amplifier bitline boost circuit
JP4536777B2 (ja) 電流センスアンプおよびメモリ装置
US9042152B2 (en) Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
JP4155975B2 (ja) データ記憶装置およびその方法
US6765820B2 (en) Magneto-resistive memory array
US8830733B2 (en) Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
JP4768770B2 (ja) 半導体記憶装置
WO2013103516A1 (en) Reference averaging for mram sense amplifiers
TWI674584B (zh) 記憶體裝置
TW202034625A (zh) 放大器電路裝置及方法
JP4361067B2 (ja) Ｍｒａｍメモリセル
KR20150014707A (ko) 반도체 메모리 장치의 전류 센스앰프 회로
US9767877B2 (en) Sense amplifier
KR20200031315A (ko) 쓰기 방향에 따른 비대칭 쓰기 동작을 실행하도록 구성되는 메모리 장치
US10803913B1 (en) Narrow range sense amplifier with immunity to noise and variation
US9779795B1 (en) Magnetic random access memory (MRAM) and method of operation
TW202044243A (zh) 用於感測放大器電路之輸入電路裝置
US20170047101A1 (en) Sensing and reference voltage scheme for random access memory
JP2011204287A (ja) 記憶装置
KR101685702B1 (ko) 낮은 임피던스를 이용한 오프셋 제거 비트-라인 감지 증폭기
KR101704933B1 (ko) 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로
JP6327902B2 (ja) 不揮発性連想メモリ
US10700644B1 (en) Circuits and methods for providing a trimmable reference impedance
EP3945521A1 (en) Magnetic random access memory cell and method for reading said cell