JP2001067896A - 半導体記憶装置の検査方法および半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来の高温保存後のインプリントデータの検
査では、強誘電体特性の時間による変化具合が判定でき
ず、検査精度の向上に問題があった。 【解決手段】 複数の強誘電体メモリセルを有する半導
体記憶装置の検査方法であって、データ保持試験用の高
温保存（Ｓ８）前後で、データ保持試験に使用するデー
タの反対データでの動作下限電圧値（Ｓ４およびＳ１
２）を測定しこれを比較（Ｓ１４）することによって、
短時間で高精度のインプリント試験を実施できる。ま
た、半導体記憶装置が前記の動作下限電圧を記憶する手
段を有することを特徴とし、これを検査時に容易に読み
出すことで検査精度の向上が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置の
検査方法に関し、特に強誘電体のインプリント特性を評
価する方法およびこの評価方法を利用した半導体記憶装
置の検査方法またこの検査方法を実現できる半導体記憶
装置に関するものである。

【０００２】

【従来の技術】近年、携帯用機器の普及や省エネルギ
ー、廃棄物削減要望に伴い、電源を切ってもデータの保
持ができる不揮発性メモリの需要が高まっている。その
中でも特に、従来からの不揮発性メモリの代表であるＥ
ＥＰＲＯＭやフラッシュメモリに比べ低電力で高速に書
き込みができ、かつ高書き換え回数の強誘電体メモリが
注目を集めている。

【０００３】まず、強誘電体メモリの動作について簡単
に説明する。

【０００４】図５は、強誘電体メモリの１個のメモリセ
ルと１個のセンスアンプを表わしている。通常、センス
アンプは複数個のメモリセルに対して１個ずつ配置され
るが、この例では説明を簡素化するため、１個のメモリ
セルと１個のセンスアンプを用いている。

【０００５】図５において、ＰＬはセルプレート線、Ｂ
Ｌと／ＢＬは一対のデータ線、ＷＬはワード線、ＳＡは
センスアンプである。Ｃ１とＣ２は強誘電体キャパシ
タ、Ｍ１とＭ２はＭＩＳトランジスタでＭＩＳトランジ
スタＭ１のソース電極は強誘電体キャパシタＣ１の一端
子に、ドレイン電極はデータ線ＢＬに、ゲート電極はワ
ード線ＷＬにそれぞれ接続され、強誘電体キャパシタＣ
１の他端子はセルプレート線ＰＬに接続されている。Ｍ
ＩＳトランジスタＭ２のソース電極は強誘電体キャパシ
タＣ２の一端子に、ドレイン電極は他方のデータ線／Ｂ
Ｌに、ゲート電極はワード線ＷＬにそれぞれ接続され、
強誘電体キャパシタＣ２の他端子はセルプレート線ＰＬ
に接続されている。また、データ線ＢＬと／ＢＬはセン
スアンプＳＡにも接続されている。

【０００６】このタイプのメモリセルは、メモリセル１
個につき２個のトランジスタと２個の強誘電体キャパシ
タで構成されているため２Ｔ２Ｃ型メモリセルと呼ばれ
ている。強誘電体メモリのメモリセルにはこの２Ｔ２Ｃ
型の他に１個のトランジスタと１個の強誘電体キャパシ
タで構成される１Ｔ１Ｃ型メモリセルと呼ばれるものも
ある。１Ｔ１Ｃ型メモリセルは読み出しには同じ構成の
ダミーセルを用いて動作を行うが、その動作原理はどち
らのタイプも同じであるのでここでは２Ｔ２Ｃ型のメモ
リセルで説明する。

【０００７】図６は、強誘電体のヒステリシスカーブ
で、印加電圧または電界と分極または電荷の関係を表わ
した図である。

【０００８】図７は、データの書き込みと読み出し時の
メモリセルへの印加波形である。

【０００９】さて、強誘電体メモリにデータを書き込む
場合の動作を図５から図７を用いて説明する。

【００１０】ここではデータ“０”の書き込みを行う場
合を説明する。

【００１１】まず、データ線ＢＬを“Ｌ”レベル、／Ｂ
Ｌを“Ｈ”レベルとしワード線ＷＬおよびセルプレート
線ＰＬを“Ｈ”レベルとする。するとＭＩＳトランジス
タＭ１とＭ２はオン状態となり、セルプレート線の電位
を基準とした場合に、強誘電体キャパシタＣ１の状態は
両端子間の電界によって図６中のヒステリシスカーブの
Ｃ点となる。一方強誘電体キャパシタＣ２は両端子間の
電界がほぼゼロの状態であるため、前回の分極状態であ
るＢ点またはＤ点にある。

【００１２】次に、セルプレート線ＰＬを“Ｌ”レベル
にすると、強誘電体キャパシタＣ１の状態は電界がゼロ
になるためヒステリシスループ上をＣ点からＤ’点に推
移する。一方強誘電体キャパシタＣ２は両端子間に電界
がかかりヒステリシスカーブ上をＢ点またはＤ点からＡ
点に推移する。

【００１３】次に、データ線対ＢＬと／ＢＬの双方を
“Ｌ”レベルにすると、強誘電体キャパシタＣ１の状態
は変化なくヒステリシスループのＤ’点にあり、一方強
誘電体キャパシタＣ２は両端子間の電界がゼロになるた
めヒステリシスカーブ上をＡ点からＢ’点に推移する。

【００１４】以上の経緯で強誘電体キャパシタＣ１は
“Ｌ”状態に、同Ｃ２は“Ｈ”状態となってデータ
“０”の書き込みが終了する。

【００１５】データ“１”の書き込みはデータ線対ＢＬ
と／ＢＬの電位を逆にするだけでよいためここでの説明
は省略する。

【００１６】次に、データ“０”の読み出しを行う場合
を説明する。

【００１７】データを保持している強誘電体キャパシタ
の分極状態は書き込みの動作で説明した通りであり、デ
ータ線対ＢＬ、／ＢＬは双方とも“Ｌ”レベルにプリチ
ャージされたフローティング状態である。まず、ワード
線ＷＬおよびセルプレート線ＰＬを“Ｈ”レベルとす
る。するとＭＩＳトランジスタＭ１とＭ２はオン状態と
なり、書き込み動作の場合と同じくセルプレート線の電
位を基準とした場合に、強誘電体キャパシタＣ１の状態
は両端子間の電界によって図６中のヒステリシスカーブ
上をＤ点からＣ点の方向に推移する。このとき、Ｄ点と
Ｃ点の分極量の差だけの電荷ΔＱ２が強誘電体キャパシ
タから流出する。この電荷をデータ線ＢＬと分配するた
め、データ線ＢＬにはＨ点から引いた負荷線Ｌ２とヒス
テリシスとの交点Ｇ点に相当する電位ＶＬ１が現われ
る。ここで負荷線Ｌ２の傾きはデータ線ＢＬの容量値に
よって決まる。

【００１８】一方、強誘電体キャパシタＣ２の状態は両
端子間の電界によって図６中のヒステリシス上をＢ点か
らＣ点の方向に推移する。このとき、Ｂ点とＣ点の分極
量の差だけの電荷ΔＱ１が強誘電体キャパシタから流出
する。この電荷をデータ線／ＢＬと分配するため、デー
タ線／ＢＬにはＦ点から引いた負荷線Ｌ１とヒステリシ
スとの交点Ｅ点に相当する電位ＶＨ１が現われる。ここ
で負荷線Ｌ１の傾きはデータ線／ＢＬの容量値によって
決まる。

【００１９】さらにセンスアンプ活性化信号ＳＡＥを
“Ｈ”レベルとし、センスアンプＳＡを動作状態として
データ線対の電位差ΔＶ１を増幅することによって強誘
電体メモリに格納されたデータの読み出しは完了する。

【００２０】ところが、強誘電体メモリは読み出したデ
ータの再格納をする必要がある。これには前記の書き込
み動作と同じ動作を行えばよい。すなわちセンスアンプ
ＳＡでデータ線対の電位差を十分増幅すると、強誘電体
キャパシタＣ１はＣ点にあり、強誘電体キャパシタＣ２
はＫ点にある。

【００２１】ここでセルプレート線ＰＬを“Ｌ”レベル
にすると、強誘電体キャパシタＣ１の状態は電界がゼロ
になるためヒステリシスカーブ上をＣ点からＤ’点に推
移する。

【００２２】一方強誘電体キャパシタＣ２は両端子間に
電界がかかりヒステリシスカーブ上をＫ点からＡ点に推
移する。

【００２３】次に、センスアンプ活性化信号ＳＡＥを
“Ｌ”レベルとしてセンスアンプの動作を停止し、デー
タ線対ＢＬと／ＢＬの双方を“Ｌ”レベルにすると、強
誘電体キャパシタＣ１の状態は変化なくヒステリシスカ
ーブのＤ’点にあるが、一方強誘電体キャパシタＣ２は
両端子間の電界がゼロになるためヒステリシスカーブ上
をＡ点からＢ’点に推移する。

【００２４】以上の経緯で強誘電体キャパシタＣ１は
“Ｌ”状態に、同Ｃ２は“Ｈ”状態となってデータ
“０”の再格納が終了する。

【００２５】データ“１”の読み出しと再格納はデータ
線対ＢＬと／ＢＬの電位を逆にするだけでよいためここ
での説明は省略する。

【００２６】さて、従来からの不揮発性メモリに比べ低
電力で高速に書き込みができ、かつ高書き換え回数とい
う優れた特徴を持つ強誘電体メモリであるが、インプリ
ントと呼ばれる他の不揮発性メモリにはない性質も持っ
ている。

【００２７】このインプリントは、データの保持を疎外
する性質で、現在のデータの保持性能が過去に保存され
ていたデータの温度や時間、書き込み電圧の影響を受け
るというものである。すなわち、前回のデータも今回の
データと同じであったならば今回のデータは保持されや
すいし、前回のデータが今回のデータと逆であったなら
ば今回のデータは保持されにくくなるという現象であ
る。

【００２８】図８はインプリントが起きた場合のヒステ
リシスカーブの変化を示したものである。前記の強誘電
体キャパシタが“Ｈ”状態すなわちＢ点の状態が続くと
ヒステリシスカーブはＨＣ１の状態に変化していく。ま
た逆に強誘電体キャパシタが“Ｌ”状態すなわちＤ点の
状態が続くとヒステリシスカーブはＨＣ２の状態に変化
していく。

【００２９】ここで、ヒステリシスカーブがシフトした
状態で現在とは逆のデータを書き込んだ場合を考える。
強誘電体キャパシタＣ１が“Ｌ”の状態で保存されたあ
とに“Ｈ”が書き込まれたとすると分極の状態は、ヒス
テリシスカーブ上をＤ１→Ａ１→Ｂ２と推移する。一方
強誘電体キャパシタＣ２は“Ｈ”の状態で保存されたあ
とに“Ｌ”が書き込まれるから分極の状態は、ヒステリ
シスカーブ上をＢ１→Ｃ１→Ｄ２と推移する。

【００３０】この状態から、記憶したデータ“１”の読
み出しを行ったとすると、先の場合と同じようにデータ
線の負荷線とヒステリシスカーブとの交点を求めると、
データ線ＢＬがＥ２点に相当する電位ＶＨ２、データ線
／ＢＬがＧ１点に相当する電位ＶＬ２となって、電位差
ΔＶ２はインプリントの起こる前に比べ小さくなる。

【００３１】さらにインプリントが進んで、ヒステリシ
スカーブが移動し電位差ΔＶ２がセンスアンプの感度以
下になった時、データは読み出せない。

【００３２】次に、従来の強誘電体キャパシタを有する
半導体記憶装置の検査方法を説明する。図９は、代表的
な強誘電体キャパシタを有する半導体記憶装置の検査フ
ローを示している。ステップＳ１０２によって通常の入
出力電流試験、電源電流試験およびファンクションテス
トを実施した後、ステップＳ１０４でデータ保持試験の
ためのデータ書き込みが行われる。ステップＳ１０６で
高温の保存をされた後、ステップＳ１０８で読み取りを
実施する。さらに、その後、ステップＳ１１０でＳ１０
４とＳ１０８とは反対データの書き込みと読み出しを行
う。書き込みと読み出しの間隔は強誘電体キャパシタの
両端子にかかる電圧をゼロにする時間である。

【００３３】この手順によって、データの保持とインプ
リントによる反対データの書き込み読み出し試験を行い
良品と不良品の判定を行っている。

【００３４】また、従来の半導体記憶装置は、自己の動
作下限電圧を格納するための手段は搭載していない。

【００３５】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体記憶装置の検査方法の場合は、次に
示す課題がある。

【００３６】従来の検査方法で述べた高温保存後のみの
インプリントデータの試験では、ヒステリシスカーブの
時間による変化具合が判定できない。このため、インプ
リント検査の確度の低さが課題であった。

【００３７】また、データの保持は書き込み電圧が低い
ほど、つまり残留分極量が少ないほど厳しい試験となる
が、インプリントの試験はこれとは逆にインプリントさ
せるデータを高い電圧で書き込むほど、つまり残留分極
量が多いほど、より厳しい試験となる。このことは、イ
ンプリントの試験において加速試験の実現が重要である
ことを示しているが、これまでの技術では加速係数の算
出が難しく、高精度の検査条件の設定ができなかった。

【００３８】また、従来の半導体記憶装置は、動作下限
の電圧を一個あるいは複数個格納し製品の検査に使用で
きる手段は持っておらず、製品の検査を行う検査システ
ムで製品の番号に対応させて記憶する必要があった。こ
の場合は、検査途中の検査装置のトラブルなどによるデ
バイスの消失や順序混入によってデバイスとデータとの
対応がとれなくなり検査の継続を不可能にする危険があ
った。

【００３９】この発明は上記の問題に鑑みてなされたも
のである。本発明は、データ保持とインプリントの双方
を十分厳しくかつ精度よく検査でき、製品の品質を向上
させることができる半導体記憶装置の検査方法と、イン
プリントの進行度合の指標となる動作下限電圧値のデー
タを半導体記憶装置自身に格納でき、そのデータを検査
中に書き込みまたは読み出すことによって、高い品質が
実現できる半導体記憶装置を提供することを目的とす
る。

【００４０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体記憶装置の検査方法は、メモリセル
に強誘電体キャパシタを有する半導体記憶装置におい
て、前記メモリセルに“１”または“０”のいずれかで
ある第１のデータの書き込みまたは読み出しができる第
１の最小電源電圧値を測定した後、前記メモリセルに前
記第１のデータとは反対の第２のデータをインプリント
可能な電圧で書き込む第１の工程と、前記半導体記憶装
置を所望の時間内にインプリントが発生する温度で保存
した後、前記第１のデータの書き込みまたは読み出しが
行える第２の最小電源電圧値を測定する第２の工程と、
前記書き込みができる第１および第２の最小電源電圧値
の差、または前記読み出しができる第１および第２の最
小電源電圧値の差をそれぞれ測定することにより、前記
半導体記憶装置のインプリント特性を評価する第３の工
程とを有することを特徴とする。

【００４１】本発明の半導体記憶装置は、上記第１の半
導体記憶装置の検査方法を適用する半導体記憶装置であ
って、メモリセルに“１”または“０”のいずれかであ
る第１のデータの書き込みと読み出しが行える第１およ
び第２の最小電源電圧値を格納することができる、予備
行デコーダと予備メモリセルアレイを有することを特徴
とする。

【００４２】

【発明の実施の形態】本発明の第１および他の半導体記
憶装置の検査方法は、強誘電体メモリのインプリント性
能を高精度でかつ容易に検査できるというものである。

【００４３】また、本発明の半導体記憶装置は、強誘電
体メモリのインプリント性能の検査が高精度でかつ容易
に実現できるというものである。

【００４４】以下、この発明の実施の形態について、図
面を参照しながら説明する。

【００４５】（実施の形態１）図１は本発明の第一の実
施の形態にかかる半導体記憶装置の検査方法のフローチ
ャートである。

【００４６】ステップＳ２によって通常の入出力テス
ト、電源電流テストおよびファンクションテストを実施
した後、ステップＳ４で第１データでの動作下限電圧値
（Ｖｍｉｎ１）の測定を行う。ステップＳ６で保持試験
のためのデータ書き込みが行われる。このとき書き込ま
れるデータは第２のデータであり、これはステップＳ４
で使用した第１データの逆データである。次にステップ
Ｓ８で高温での保存をされた後、ステップＳ１０で第２
データの読み出しを行う。さらにその後ステップＳ１２
で再び第１データでの動作下限電圧値（Ｖｍｉｎ２）の
測定を行う。

【００４７】そしてこのとき測定された２つの動作下限
電圧値の変化の度合（Ｖｍｉｎ２−Ｖｍｉｎ１）からイ
ンプリントの起き具合が判断でき、１０年の使用期間を
予想した際に不良となるであろうデバイスと他の試験項
目で不良判定されたデバイスを不良として取り除くので
ある。

【００４８】次に、インプリント試験の検査規格の決め
方の一例を説明する。

【００４９】我々の知得した事実ではインプリント量
は、保存温度と書き込み電圧すなわち残留分極量に依存
して大きくなる。図２は動作下限電圧と保存時間の関係
を示したグラフおよび図３は書き込み電圧と保存時間の
関係を示したグラフである。これら２つのグラフを用い
ればインプリント特性の温度における加速係数と書き込
み電圧における加速係数が算出できる。

【００５０】ところで、データ保持試験は通常、低電圧
で書き込みを行う。これは低電圧書き込み時すなわち少
残留分極量の時の方が厳しい試験となるからである。こ
の低電圧書き込みの状態でもより厳しいインプリントの
検査を実施するための検査規格値は先の電圧加速係数と
温度加速係数から算出し設定する。また、初期の動作下
限電圧値または保存後の動作下限電圧値を検査の判定に
組み入れることも可能である。

【００５１】（実施の形態２）図４は本発明の第二の実
施の形態である半導体記憶装置の概略構成図である。

【００５２】図４において、１はメモリセルアレイ、２
は予備メモリセルアレイ、３は行デコーダ、４は予備行
デコーダ、５はモード切り替え回路、６はセンスアンプ
と列デコーダ、７は電源電圧格納用Ａ／Ｄ変換器、８は
入出力回路、９はワード線、１０はデータ線である。メ
モリセルの動作原理は図５から図７の説明と同じである
のでここでは、省略する。

【００５３】さて、デバイスの検査中に動作下限電源電
圧をメモリセルに格納する時の動作について説明する。

【００５４】まず、半導体記憶装置の外部から信号を入
力して電源電圧格納モードにする。専用の入力端子を設
けるのも、既存の入力端子からの入力信号の組み合わせ
でこのモードに入れても構わない。この時、予備行デコ
ーダが動作して、通常のメモリアレイとは異なる電源電
圧値格納用のメモリアレイ中のワード線を選択状態とす
る。そして、電源電圧値をＡ／Ｄ変換した後のデータが
列デコーダを経て所定のメモリセルに書き込まれる。

【００５５】ところで電源電圧値格納用のメモリアレイ
中の選択されるワード線は一本とは限らない。これは、
高温保存後に使用するデータであるためそれ自身が高温
中で消去されないことが必須となるためであり、複数の
メモリセルに同じデータを書き込んだりパリティビット
を設けて誤りが起きにくくする対策も必要である。

【００５６】書き込んだ電圧値データを読み出す時も同
様である。すなわち、電源電圧格納モードに入れ、予備
行デコーダを作動させる。今回は通常メモリセルからデ
ータを読み出す場合と同じく、センスアンプを活性化し
て入出力回路を通し、信号パッドから取り出すのであ
る。

【００５７】また、この説明は、検査システム等を用い
て下限となる電圧の測定を行う場合についてであるが、
自己テスト回路を組み込まれた半導体記憶装置について
も同様に動作下限電圧値の格納は可能である。

【００５８】この明細書では回路動作の説明をすべてＮ
チャネルトランジスタを用いて行ったが、Ｐチャネルト
ランジスタを用いても実現できることは言うまでもな
い。

【００５９】

【発明の効果】本発明の第１およびその他に記載の半導
体記憶装置の検査方法は、一度の高温保存だけで強誘電
体メモリのインプリント性能を高精度でかつ容易に検査
できることから、検査コストの増加をほとんどせずに半
導体記憶装置の品質の向上が図れる効果がある。

【００６０】また、第１およびその他に記載の半導体記
憶装置は、強誘電体メモリのインプリント性能の検査に
おいて検査システムで製品と動作下限電圧データの対応
をする必要がなくなることから、良品への不良品混入な
どの検査トラブルの防止となり、検査システムの簡素化
が図れる効果がある。

【００６１】また、インプリントに関する検査の充実
は、強誘電体メモリに対する信頼性をさらに向上させ、
各種用途への使用が増加するなど産業上、その効果はき
わめて大きい。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態である半導体記憶装
置の検査方法のフローチャート

【図２】異なる温度についての強誘電体メモリにおける
動作下限電圧の保存時間依存性を示す図

【図３】異なる温度についての強誘電体メモリにおける
書き込み電圧の保存時間依存性を示す図

【図４】本発明の第二の実施の形態である半導体記憶装
置の概略構成図

【図５】２Ｔ２Ｃ型強誘電体メモリのメモリセルとセン
スアンプの等価回路図

【図６】強誘電体メモリの動作を表わす強誘電体キャパ
シタのインプリント前のヒステリシスカーブの図

【図７】２Ｔ２Ｃ型強誘電体メモリの動作を説明する主
要信号波形の図

【図８】強誘電体メモリの動作を表わす強誘電体キャパ
シタのインプリント後のヒステリシスカーブの図

【図９】従来例である半導体記憶装置の検査方法のフロ
ーチャート

【符号の説明】

１ メモリセルアレイ ２ 予備メモリセルアレイ ３ 行デコーダ ４ 予備行デコーダ ５ モード切り替え回路 ６ センスアンプ・列デコーダ ７ 電源電圧格納用Ａ／Ｄ変換器 ８ 入出力回路 ９ ワード線 １０ データ線 ＷＬ ワード線 ＢＬ、／ＢＬ データ線 ＰＬ セルプレート線 ＳＡ センスアンプ ＳＡＥ センスアンプ活性化信号 Ｍ１、Ｍ２ ＭＩＳトランジスタ Ｃ１、Ｃ２ 強誘電体キャパシタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 メモリセルに強誘電体キャパシタを有す
   る半導体記憶装置において、前記メモリセルに“１”ま
   たは“０”のいずれかである第１のデータの書き込みま
   たは読み出しができる第１の最小電源電圧値を測定した
   後、前記メモリセルに前記第１のデータとは反対の第２
   のデータをインプリント可能な電圧で書き込む第１の工
   程と、前記半導体記憶装置を所望の時間内にインプリン
   トが発生する温度で保存した後、前記第１のデータの書
   き込みまたは読み出しが行える第２の最小電源電圧値を
   測定する第２の工程と、前記書き込みができる第１およ
   び第２の最小電源電圧値の差、または前記読み出しがで
   きる第１および第２の最小電源電圧値の差をそれぞれ測
   定することにより、前記半導体記憶装置のインプリント
   特性を評価する第３の工程とを有することを特徴とする
   半導体記憶装置の検査方法。
2. 【請求項２】 請求項１に記載の検査方法を適用する半
   導体記憶装置であって、メモリセルに“１”または
   “０”のいずれかである第１のデータの書き込みと読み
   出しが行える第１および第２の最小電源電圧値を格納す
   ることができる、予備行デコーダと予備メモリセルアレ
   イを有することを特徴とする半導体記憶装置。