TW202105683A - 摻雜極性層及包含摻雜極性層的半導體器件 - Google Patents

摻雜極性層及包含摻雜極性層的半導體器件 Download PDF

Info

Publication number
TW202105683A
TW202105683A TW109111879A TW109111879A TW202105683A TW 202105683 A TW202105683 A TW 202105683A TW 109111879 A TW109111879 A TW 109111879A TW 109111879 A TW109111879 A TW 109111879A TW 202105683 A TW202105683 A TW 202105683A
Authority
TW
Taiwan
Prior art keywords
layer
polar
ferroelectric
semiconductor device
dopant
Prior art date
Application number
TW109111879A
Other languages
English (en)
Inventor
拉美席 拉瑪莫爾西
沙希坎 曼尼派崔尼
葛拉夫 塔瑞賈
Original Assignee
美商凱普勒運算公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商凱普勒運算公司 filed Critical 美商凱普勒運算公司
Publication of TW202105683A publication Critical patent/TW202105683A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7408—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a capacitor or a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明大體上係關於鐵電材料及半導體器件，且更特定言之，本發明係關於包含摻雜極性材料之半導體記憶體器件。在一態樣中，一種半導體器件包括一電容器，該電容器繼而包括一極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料。該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者。該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。該電容器堆疊另外包括該極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。該電容器堆疊進一步包括該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上之第一障壁金屬層及第二障壁金屬層。

Description

摻雜極性層及包含摻雜極性層的半導體器件
本發明大體上係關於鐵電材料及包含鐵電材料之半導體器件，且更特定言之，本發明係關於包含鐵電電容器之半導體記憶體器件。
記憶體器件可為揮發性或非揮發性的。一般而言，揮發性記憶體器件可具有特定優點，而非揮發性記憶體器件可具有特定其他優點。例如，儘管一些非揮發性記憶體器件(諸如基於浮動閘之記憶體器件(例如快閃記憶體器件))可在斷電時有利保存資料，但此等器件會具有相對較慢存取時間及有限循環耐久性。相反地，儘管一些揮發性記憶體器件(諸如動態隨機存取記憶體(DRAM))可有利具有相對存取時間及較高循環耐久性，但此等器件在斷電時損失資料。
在一些DRAM技術中，記憶體晶胞配置於包含連接至一存取電晶體之汲極之一晶胞電容器的一器件架構中。在此等技術中，記憶體狀態儲存於晶胞電容器中。例如，晶胞電容器中之儲存電荷可表示一邏輯狀態「1」，而電容器中缺少儲存電荷可表示一邏輯狀態「0」。可藉由啟動存取電晶體且使晶胞電容器耗盡其電荷以寫入一「0」或使晶胞電容器充電以寫入一「1」來完成寫入。可藉由使用一感測放大器感測晶胞電容器之電荷狀態以判定記憶體狀態來依一類似方式完成讀取。若電荷之一脈衝由放大器偵測到，則晶胞保持一電荷且因此讀取「1」，而缺少此一脈衝指示一「0」。在DRAM中，讀取程序係破壞性的，因為若電容器係「1」狀態中之電荷，則其必須經再充電以恢復狀態。另外，因為器件佔用面積隨進階技術節點而縮放，所以增大介電常數之需求日益增長，同時需要減小電容器之介電質之漏電流。此外，即使通電，但因為電容器歸因於洩漏而在一段時間之後損失其電荷，所以要每隔一段時間主動再新一DRAM晶胞以恢復記憶體狀態。需要一種優於習知揮發性及非揮發性記憶體技術之記憶體器件。
在一第一態樣中，一種半導體器件包括一電容器，該電容器包括一極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。該電容器堆疊另外包括該極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。該電容器堆疊進一步包括該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上之第一障壁金屬層及第二障壁金屬層。
在一第二態樣中，一種半導體器件包括一電容器堆疊，該電容器堆疊包括一極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，其中該摻雜劑依一濃度存在，使得該極性層之一剩餘極化不同於無該摻雜劑之該基底極性材料之一剩餘極化。該電容器堆疊進一步包括該極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。該半導體器件進一步包括該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上之第一障壁金屬層及第二障壁金屬層。
在一第三態樣中，一種半導體器件包括一電容器，該電容器包括一極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。該電容器堆疊另外包括該極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。該電容器堆疊進一步包括該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上之第一障壁金屬層及第二障壁金屬層。
在一第四態樣中，一種電容器包括一結晶極性層，該結晶極性層包括可置換地摻雜有一摻雜劑之一基底極性材料。該基底極性材料包括一或多個金屬元素及氧或氮之一或兩者。該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。
在一第五態樣中，一種電容器包括一結晶極性層，該結晶極性層包括可置換地摻雜有一摻雜劑之一基底極性材料。該基底極性材料包括具有一化學式ABO3 之一基底金屬氧化物，其中A及B之各者表示佔據該基底極性材料之一晶體結構之可互換原子位置的一或多個金屬元素。該摻雜劑包括不同於該基底極性材料之該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素。該電容器另外包括該極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。該結晶極性層具有一鈣鈦礦結構、一六方晶體結構或一超晶格結構之一者。
在一第六態樣中，一種電容器包括一結晶極性層，該結晶極性層包括可置換地摻雜有一摻雜劑之一基底極性材料。該基底極性材料包括一或多個金屬元素及氧或氮之一或兩者。該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，其中該摻雜劑依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。
在一第七態樣中，一種半導體器件包括一電容器，該電容器繼而包括一極性層，該極性層包括摻雜有一摻雜劑之一結晶基底極性材料。該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。該電容器堆疊另外包括該極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中該極性層具有匹配於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。該第一結晶導電或半導電氧化物電極充當使該極性層生長於其上之一模板，使得該極性層之至少一部分假晶形成於該第一結晶導電或半導電氧化物電極上。
在一第八態樣中，一種半導體器件包括一電容器，該電容器繼而包括一結晶極性層，該結晶極性層包括可置換地摻雜有一摻雜劑之一基底極性材料。該基底極性材料包括具有一鈣鈦礦結構或一六方晶體結構之一者的一金屬氧化物。該摻雜劑包括不同於(若干)金屬之4d系列、5d系列、4f系列或5f系列之一者之一金屬。該電容器堆疊進一步包括該結晶極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中該結晶極性層具有相同於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者的晶體結構。
在一第九態樣中，一種半導體器件包括一電容器，該電容器繼而包括一極性層，該極性層包括摻雜有一摻雜劑之一結晶基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。該電容器堆疊另外包括該極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中該極性層具有匹配於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。該第一結晶導電或半導電氧化物電極充當使該極性層生長於其上之一模板，使得該極性層之至少一部分假晶形成於該第一結晶導電或半導電氧化物電極上。
在一第十態樣中，一種半導體器件包括形成於一矽基板上之一電晶體及藉由一導電通路來電連接至該電晶體之一電容器。該電容器包括一極性層之對置側上之上導電氧化物電極及下導電氧化物電極，其中該下導電氧化物電極電連接至該電晶體之一汲極。該電容器另外包括一極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。該半導體器件另外包括一下障壁層，該下障壁層包括該下導電氧化物電極與該導電通路之間的一耐火金屬或一金屬間化合物。
在一第十一態樣中，一種半導體器件包括形成於一矽基板上之一電晶體及藉由一導電通路來電連接至該電晶體之一電容器。該電容器包括一極性層之對置側上之上導電氧化物電極及下導電氧化物電極，其中該下導電氧化物電極電連接至該電晶體之一汲極。該電容器另外包括該極性層，該極性層包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該金屬氧化物之(若干)金屬之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，該摻雜劑依一濃度存在，使得該極性層之一剩餘極化不同於無該摻雜劑之該基底極性材料之一剩餘極化。該半導體器件另外包括形成於該極性層、該上導電氧化物電極層及該下導電氧化物電極層之一或多者之一或兩側上之一障壁密封劑層。
在一第十二態樣中，一種半導體器件包括一電容器，該電容器包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層包括摻雜有一摻雜劑之一基底鐵電氧化物，其中該摻雜劑使該基底鐵電氧化物之一剩餘極化相對於一未摻雜基底鐵電氧化物降低至少5%。
在一第十三態樣中，一種半導體器件包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層具有匹配於該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者之一晶格常數之約20%內的一晶格常數。
在一第十四態樣中，一種半導體器件包括一電容器，該電容器包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層經受跨該電容器低於約600 mV之一電壓處之一鐵電轉變。
在一第十五態樣中，一種半導體器件包括一電容器，該電容器包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層具有小於約50 nm之一厚度。
在一第十六態樣中，一種半導體器件包括具有大於約10 μC/cm2 之一剩餘極化的一鐵電氧化物層，其中該鐵電氧化物層摻雜有依在該鐵電氧化物層之一金屬之原子位之一總數中濃度大於約5.0%之鑭系元素。
相關申請案之交叉參考 本申請案主張2019年4月8日申請之美國臨時專利申請案第62/831,044號之優先權權利，該案之全部內容以引用的方式併入本文中。
各種應用(其包含高效能、高可靠性及/或可攜式運算器件)對更高效能及更低價格之半導體記憶體之需求在不斷增長。針對儲存應用，歸因於包含功耗、大小及抗震/抗振能力之考量，固態記憶體器件在替換各種應用之硬碟機。
嵌入式記憶體之不斷增加需求反映了對具有更低功率、更快存取速度及增加記憶體容量之記憶體之需求。一嵌入式記憶體與諸如微處理器之其他單元整合於晶片上。一些嵌入式記憶體有潛力成為一低功率及高效能器件，因為記憶體經由晶片上匯流排來直接整合至邏輯電路及類比組件，其能夠增強並行處理。一些嵌入式記憶體之另一益處係由更高整合度實現晶片之數目減少以導致封裝成本降低及每晶片接針之數目減少。
針對包含嵌入式非揮發性記憶體之非揮發性記憶體，所要特性包含低功率操作、快速寫入/讀取時間、接近無限之寫入/讀取循環次數、與Si製程之相容性、非揮發性及將記憶體晶胞添加至邏輯電路之降低附加程序成本。
非揮發性尤其有助於減小備用記憶體功率。針對一些應用(例如高密度獨立記憶體應用)，期望減小晶胞大小以降低成本。針對一些其他應用(例如嵌入式記憶體)，達成所要電性質可比實現記憶體晶胞之一高密度更重要。
習知非揮發性記憶體(諸如快閃記憶體或電可擦除可程式化唯讀記憶體(EEPROM))僅部分滿足此等需求。儘管其係非揮發性的，但寫入/擦除循環通常限於為約百萬次循環。另外，寫入/擦除時間、電壓、能量及功率消耗實質上超過隨機存取記憶體(諸如靜態隨機存取記憶體(SRAM)及動態隨機存取記憶體(DRAM))之寫入/擦除時間、電壓、能量及功率消耗。
一些嵌入式記憶體係基於SRAM。儘管附加程序成本相對較小，但SRAM係具有一相對較大晶胞大小之一揮發性記憶體且消耗相對較高備用功率。一些其他嵌入式記憶體係基於DRAM。儘管DRAM提供小於SRAM之晶胞大小，但附加程序成本更高且其亦消耗相對較高備用功率。
可藉由採用包括一半導體記憶體器件(例如一鐵電隨機存取記憶體(FeRAM))中之一鐵電層之一電容器來實現揮發性及非揮發性兩種記憶體技術之有利特徵。圖1A示意性繪示根據各種實施例之包括插入於第一導電氧化物電極層108與第二導電氧化物電極層112之間的一儲存層104 (例如一鐵電層)之一電容器100之一側視圖。不同於其中可使用具有一線性極化場(P-E)回應之一介電質的一DRAM晶胞電容器，電容器100包含具有一非線性P-E回應之一鐵電層。如本文中所描述，一鐵電現象係指其中一晶體展現一自發電極化(其中極化之方向可在一外部電場下重新定向於結晶界定狀態之間)之一現象。當跨鐵電材料施加一外部電場時，由晶體結構中之電子電荷之分佈之原子或分子移位之位置之小移位產生之偶極傾向於使本身與場方向對準。在移除電荷之後，偶極保持其極化態以藉此展現一剩餘(有時指稱殘餘)極化。
圖1B示意性繪示一電容器(諸如包括一儲存層104 (例如一鐵電層)之相對於圖1A所繪示之電容器100)之一極化場(P-E)迴路120。P-E迴路120可表示包括一多疇鐵電材料之鐵電層之P-E迴路。在所繪示之P-E迴路120中，在首次極化之前，最初可存在鐵電疇之一統計分佈，使得零場處之淨極化係約零。初始極化(P)可由一P-E曲線部分122表示。當藉由施加一正電場來首次極化鐵電層時，以一極化P=0為開始，極化隨場增大而增大，直至其在+Pmax處達到飽和。在+Pmax處達到飽和之後，當隨後根據一P-E曲線部分124來減小電場時，在E=0處，一極化可保持。保持極化在本文中指稱一剩餘極化(+Pr)。為使極化返回至零，可施加一負電場。足以使極化減小返回至零之一電場在本文中指稱一矯頑場(Ec)。根據P-E曲線部分124，可施加一負矯頑場(-Ec)來使極化自+Pr減小至零。若進一步增大負電壓或場之量值，則磁滯迴路表現得類似於一正電壓或場下但在相反意義上之磁滯迴路。即，負P之量值隨負電場增大而增大，直至其在-Pmax處達到飽和。隨後，當隨後沿一P-E曲線部分126減小電場之量值時，在E=0處，一剩餘極化-Pr可保持。因此，鐵電層展現可由相反方向上之一施加電場反轉之一剩餘極化+/-Pr之一特性，其導致鐵電電容器中之一磁滯P-E迴路。
藉由使用薄膜技術，可將操作場或電壓減小至低於標準晶片供應電壓之一位準。FeRAM使用P-E特性來使資料保持一非揮發性狀態且允許快速及頻繁覆寫資料。因此，一FeRAM具有揮發性及非揮發性兩種記憶體技術之有利特徵。
仍參考圖1B，在各種FeRAM器件中，使用電壓脈衝來寫入及讀取數位資訊。若沿相同於剩餘極化之方向施加一電場脈衝，則可不發生切換。歸因於鐵電材料之介電回應，Pmax與Pr之間可存在一極化改變ΔPNS 。另一方面，若沿相反於剩餘極化之方向施加一電場脈衝，則可發生切換。例如，若初始極化係沿相反於施加電場之方向，則鐵電層之極化反轉以導致一增大切換極化改變ΔPs。
圖1C示意性繪示一鐵電電容器(諸如圖1A中包含一鐵電層作為儲存層104之電容器100)之分別與非切換及切換相關聯之時間電流回應曲線144及140。上文相對於圖1B所繪示之剩餘極化之不同狀態(+Pr及-Pr)可引起鐵電電容器對一施加電壓脈衝之不同暫態電流行為。基於一電流時間回應差(例如瞬時電流、積分電流、電流之改變率等等)，可判定與對應於剩餘極化+P及-P之狀態之間的切換相關聯之各種參數。例如，可藉由分別積分電流回應曲線140及144來判定切換電荷ΔQS 及非切換電荷ΔQNS 。一電荷差ΔQ=AΔP (其中A係電容器之面積)能夠區分兩個邏輯狀態。
使用具有剩餘極化(Pr及-Pr)之狀態，FeRAM可實施為一非揮發性記憶體，其優於一DRAM。儲存資訊之非揮發性可繼而減少能耗，例如藉由減少或消除再新。FeRAM亦提供相較於一些非揮發性記憶體技術(諸如快閃記憶體)之優點。例如，FeRAM可提供比快閃記憶體高幾個數量級之循環耐久性。FeRAM亦可提供比快閃記憶體快幾個數量級之寫入時間(數奈秒至數十奈秒)。FeRAM亦可提供係快閃記憶體之寫入及讀取電壓之小部分的寫入及讀取電壓。
為提高一非揮發性記憶體之可靠性，鐵電層之剩餘極化應適當較高，因為其與切換電荷成比例。例如，針對低於100 nm節點，當一鐵電電容器之切換電荷(其可表示為ΔQ=AΔP，其中A係電容器之面積且ΔP係切換極化)下降至低於約30 fC、約25 fC、約20 fC、約15 fC、約10 fC、約5 fC之一臨限值或此等值之任何者之間的一範圍內之一值時，可導致一讀取失效。針對根據各種實施例之低於100 nm節點中之非揮發性記憶體器件，對應於一切換電荷之一切換極化ΔP可為約20 μC/cm2 至約60 μC/cm2 、約60 μC/cm2 至約100 μC/cm2 、約50 μC/cm2 至約140 μC/cm2 、約140 μC/cm2 至約180 μC/cm2 、約180 μC/cm2 至約220 μC/cm2 、約220 μC/cm2 至約260 μC/cm2 或此等值之任何者之間的一範圍內之一值以對應於剩餘極化Pr＞10 μC/cm2 ，例如10 μC/cm2 至30 μC/cm2 、30 μC/cm2 至50 μC/cm2 、50 μC/cm2 至70 μC/cm2 、70 μC/cm2 至90 μC/cm2 、90 μC/cm2 至110 μC/cm2 、110 μC/cm2 至130 μC/cm2 或此等值之任何者之間的一範圍內之一值。
針對根據實施例之低功率非揮發性記憶體器件，一低矯頑電壓有利於鐵電電容器之低功率及/或能量切換。例如，針對各種低功率系統(例如其內整合有FeRAM作為一嵌入式記憶體之系統)，矯頑電壓(Ec )可為約1200 mV、約1100 mV、約1000 mV、約900 mV、約800 mV、約700 mV、約600 mV、約500 mV、約400 mV、約300 mV、約200 mV或此等值之任何者之間的一範圍內之一值。
儘管存在此等優點，但針對進階技術節點(例如低於100 nm節點)中之小晶胞大小，一些應用難以達成相對較高剩餘極化(例如用於足夠接通/切斷比率、讀取窗及非揮發性之10 μC/cm2 )及超低電壓操作(例如低於約1200 mV)之相對較低矯頑電壓(例如低於約1200 mV)及非揮發性(例如室溫處之10年後之足夠讀取窗)。例如，儘管可藉由在一定程度上減小一些材料之膜厚度來達成一較低矯頑電壓，但使膜厚度減小至低於一特定厚度會增大諸多鐵電材料中之矯頑場以藉此無法降低矯頑電壓。因此，針對每一個別情況，厚度縮放可能是不夠的。為解決此等及其他需要，本發明中揭示記憶體應用之一鐵電電容器，其可在超低電壓(例如＜1200 mV)處切換，同時顯示相對較高剩餘極化(例如＞10 μC/cm2 )。
發明者已發現，為達成非揮發性記憶體應用(例如一FeRAM)之此等及其他所要效能參數，必須共同設計各種電容器元件之一組合。特定言之，參考圖1A，電容器100包括插入於一上或第一導電氧化物電極層108與一下或第二導電氧化物電極層112之間的一儲存層104。根據各種實施例，儲存層104包括一設計極性層。藉由提供一基底極性材料且使基底極性材料摻雜一摻雜劑來設計極性層。基底極性材料包含一或多個金屬元素及氧或氮之一或兩者。在一些實施例中，摻雜劑包括不同於一或多個金屬元素之一金屬元素且依一濃度存在，使得電容器之一鐵電切換電壓與具有未摻雜摻雜劑之基底極性材料之電容器之一鐵電切換電壓相差超過約100 mV。在一些其他實施例中，摻雜劑包括不同於一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素且依一濃度存在，使得極性層之一剩餘極化不同於無摻雜劑之基底極性材料之一剩餘極化。在一些實施例中，摻雜劑包括不同於一或多個金屬元素之一金屬元素且依一濃度存在，使得極性層之一剩餘極化與無摻雜劑之基底極性材料之一剩餘極化相差超過約5 μC/cm2 。電容器100堆疊另外包括(例如)相對於晶體結構、組合物、厚度及具有進一步電極厚度之堆疊來結合儲存層104設計之第一導電氧化物電極層108及第二導電氧化物電極層112。在一些實施例中，電容器100進一步包括極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極之各者上之第一障壁金屬層及第二障壁金屬層。
基底極性材料可為一介電材料、一順電材料或一鐵電材料，如本文中所描述。
如本文中所描述，介電質係指因為其不具有或具有非常少自由電子用於導電而實質上不導電之電絕緣體。可藉由施加一電場來極化一介電質。介電質可分類為極性介電質及非極性介電質。
如本文中所描述，一極性絕緣體或一極性材料係指包含具有一永久電偶極矩之單位晶胞或分子單元之一電絕緣材料。在此等材料中，若無一外部電場，則極性分子單元隨機定向。因此，若無一外部場，則顯示實質上無淨偶極矩。當施加一外部電場時，偶極可使其本身與外部電場對準，使得產生一淨偶極矩。
如本文中所描述，一非極性絕緣體或一非極性材料係指包含不具有一永久電偶極矩之單位晶胞或分子單元之一電絕緣材料。在此等材料中，若無一外部電場，則在單位晶胞中，正電荷之中心與負電荷之中心重合，使得分子實質上不具有淨偶極矩。當施加一電場時，正電荷經受沿電場之方向之一力且負電荷經受沿相反於場之方向之一力，使得單位晶胞內包含偶極(指稱感應偶極)。
如本文中所描述，經受一介電極化之一材料或一介電材料係指在被極化時感應極化實質上與所施加之外部電場成比例線性變動之一絕緣材料。即，不同於上文相對於圖1B所描述之P-E曲線，一介電材料展現一實質上線性P-E回應。因此，對應於極化曲線之斜率的電容率可為依據外部電場而變化之一常數。
如本文中所描述，經受一順電極化之一材料或一順電材料係指在被極化時感應極化實質上隨E非線性變動之一絕緣材料。即，材料展現一實質上非線性P-E曲線。因此，對應於極化曲線之斜率的電容率在一順電材料中不是一常數，而是依據外部電場而變化。然而，不同於上文相對圖1B所描述之P-E曲線，一順電材料不展現一磁滯性。
如本文中描述，經受一鐵電極化之一材料或一鐵電質係指在被極化時感應極化實質上隨E非線性變動之一絕緣材料。除如同一順電材料般顯示一非線性P-E曲線(如上文相對於圖1B所描述)之外，經受一鐵電極化之一材料或一鐵電材料係指即使E係零但展示一剩餘非零極化之一絕緣材料。因此，材料展現具有一磁滯性之一實質上非線性P-E曲線，如上文相對於圖1B所描述。一鐵電材料之一特點包含由沿相反方向施加之一適當強度E使剩餘極化之極性反轉。因此，極化不僅取決於當前電場，且亦取決於其歷史，藉此顯示一磁滯迴路，如上文相對於圖1B所討論。
一些鐵電材料在低於一特定相變溫度(指稱居里(Curie)溫度(TC ))時展示實質鐵電性，而在高於此溫度時展示順電性。在高於TC 時，剩餘極性消失，且鐵電材料變換成一順電材料。諸多鐵電質在高於TC 時完全損失其壓電性，因為其順電相具有一中心對稱晶體結構。因此，如本文中所描述，除非另有描述，否則描述為具有一剩餘極化之一材料(例如一鐵電材料)係指低於TC 之材料。 半導體器件之摻雜極性層
為達成一電容器之上述效能參數，根據各種實施例，一半導體器件(例如一記憶體器件)包含一電容器，例如圖1A中所繪示般配置之一電容器100。電容器包括一儲存層104，儲存層104繼而包括一結晶極性層，結晶極性層包括摻雜(例如可置換地摻雜)有一摻雜劑之一基底極性材料。在一些實施例中，基底極性材料包含一或多個金屬元素及氧或氮之一或兩者。摻雜劑包括不同於一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素。摻雜劑依一濃度存在，使得極性層之一剩餘極化與無摻雜劑之基底極性材料之一剩餘極化相差超過約5 μC/cm2 。在一些其他實施例中，基底極性材料包括具有一化學式ABO3 之一基底金屬氧化物，其中A及B之各者表示佔據基底極性材料之一晶體結構之可互換原子位置的一或多個金屬元素。摻雜劑包括不同於一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素。電容器另外包括極性層之對置側上之第一結晶導電氧化物電極及第二結晶導電氧化物電極。結晶極性層具有一鈣鈦礦結構、一六方晶體結構或一超晶格結構之一者。電容器堆疊另外包括(例如)相對於晶體結構及/或組合物來結合儲存層104設計之第一結晶導電氧化物電極108及第二結晶導電氧化物電極112。
根據各種實施例，基底極性材料包括一基底鐵電材料、一基底順電材料、一介電材料或其等之一組合。根據本文中所揭示之實施例，摻雜基底極性材料改變基底極性材料之鐵電特性。
在一些實施例中，當基底極性材料包括一基底鐵電材料時，增大摻雜劑之濃度減小基底鐵電材料之剩餘極化。在此等實施例中，極性層係一鐵電層，但具有低於其不具有摻雜劑時之一剩餘極化的一剩餘極化。例如，摻雜劑之濃度可依一濃度存在，使得極性層係具有實質上零剩餘極化之一順電層。然而，實施例不受限於此，且在其他實施例中，當基底極性材料包括一基底鐵電材料時，增大摻雜劑之濃度增大基底鐵電材料之剩餘極化。在此等實施例中，極性層係一鐵電層，但具有高於其不具有摻雜劑時之一剩餘極化的一剩餘極化。
在一些實施例中，當基底極性材料包括一基底順電材料或一基底介電材料時，增大摻雜劑之濃度增大基底順電材料或基底介電材料之剩餘極化。在此等實施例中，摻雜劑包括一元素且依一濃度存在，使得基底順電材料或基底介電材料轉換成一鐵電材料且所得極性層係一鐵電層。然而，實施例不受限於此，且在其他實施例中，當基底極性材料包括一基底鐵電材料時，增大摻雜劑之濃度可不導致基底鐵電材料之剩餘極化增大。在此等實施例中，摻雜劑包括一元素且依一濃度存在，使得基底順電材料或基底介電材料不轉換成一鐵電材料，使得所得極性層係一順電或介電層。
自一器件之觀點看，使儲存層104經受穩態之間(例如+Pr態與-Pr態之間)的實質上完全切換以獲得清楚數位資訊可能很重要。可由足夠高場及足夠長脈寬達成實質完全切換。切換時間取決於諸多因數，例如疇結構、積極有利鐵電疇之成核率、鐵電疇壁之遷移率等等。在不受任何理論約束之情況下，假定施加大於矯頑場之足夠場，切換時間(T0 )之一下限與一鐵電疇壁在具有一厚度(d)之一電容器膜中自一電極傳播至另一電極之時間可關係如下： t0 =d/c， 其中c係疇壁之速度。疇壁之速度可對應於聲速(約4000 m/s)。例如，針對一200 nm厚極性層，t0 可為約50 ps。然而，習知鐵電堆疊(例如使用Pt電極)可顯示一厚度效應，其中減小厚度d僅可在一定程度上減少切換時間，而進一步減小不會導致切換速度降低。在不受任何理論約束之情況下，此效應可歸因於各種因數，其包含隨d減小而增大有效矯頑場，此反過來可由形成於極性層與(若干)電極之間的一界面介電層引起。此界面層可導致電荷注入至界面層中之效應以導致屏蔽效應，其增大有效矯頑場。因此，為實現根據本文中所描述之各種實施例之一鐵電電容器之快速(例如＜20 ns)及低電壓(例如＜1200 mV)切換，發明者已最佳化厚度、摻雜極性層之組合物及氧化物電極(例如具有匹配摻雜極性層之一晶體結構)，如本文中所描述。
為實現此等及其他優點，在本文所揭示之各種實施例中，儲存層104 (圖1A)係一摻雜鐵電層且有利地經受可對應於矯頑電壓之跨儲存層104之一電壓處之一鐵電轉變，電壓可低於約1200 mV、約1100 mV、約1000 mV、約900 mV、約800 mV、約700 mV、約600 mV、約500 mV、約400 mV、約300 mV、約200 mV、約100 mV或由此等電壓之任何者界定之一範圍內之一電壓。在一些實施例中，可達成此等低電壓，同時顯示相對較高剩餘極化(例如＞10 μC/cm2 )。透過本文中所描述之特徵之各種組合來達成相對較低電壓鐵電轉變及相對較高剩餘極化之組合。
在本文所揭示之各種實施例中，儲存層104 (圖1A)係一鐵電層且由具有一相對較高起始剩餘極化(例如＞10 μC/cm2 )之一基底鐵電材料形成，基底鐵電材料摻雜有一摻雜劑，其中摻雜劑使基底鐵電材料之一剩餘極化相對於一未摻雜基底鐵電材料降低至少5%。
在本文所揭示之各種實施例中，可具有匹配於極性層之一晶體結構的儲存層104 (圖1A)具有匹配於第一導電氧化物電極層108及第二導電氧化物電極層112之一或兩者之一晶格常數之約25%、約20%、約15%、、約10%、約5%、約2%、1%或由此等值之任何者界定之一範圍內之一百分比內的一晶格常數。儲存層104及第一導電氧化物電極層108及第二導電氧化物電極層112之一或兩者之至少部分可為假晶的。
因此，根據本文中所揭示之各種實施例，為實現快速及低電壓切換，儲存層104具有小於約200 nm、約150 nm、約100 nm、約50 nm、約20 nm、約10 nm、約5 nm、約2 nm或由此等值之任何者界定之一範圍內之一厚度的一厚度。在一些實施方案中，此等厚度可為一臨界參數，使得當厚度超過此等值時，無法達成所要切換電壓及/或切換時間。
另外，在本文所揭示之各種實施例中，儲存層104摻雜有在鐵電氧化物層之金屬原子之一總數中濃度大於約5.0%之一摻雜劑。摻雜儲存層104具有一剩餘極化，其與具有相同組合物但無摻雜劑之儲存層104相差大於約5 μC/cm2 且具有大於約10 μC/cm2 之一最終剩餘極化。
如上文所描述，基底極性材料可為一介電材料、一順電材料或一鐵電材料，如上文所描述。如所描述，在一些實施例中，摻雜劑可減小為一鐵電材料之一基底極性材料之剩餘極化，同時減小自由能曲線之一雙井電位。在一些其他實施例中，摻雜劑可藉由摻雜為一順電材料之一基底極性材料來引入一剩餘極化，其可伴隨自由能曲線之一雙井電位。在一些其他實施例中，摻雜劑可藉由摻雜為一介電材料之一基底極性材料來引入一剩餘極化，其可伴隨自由能曲線之一雙井電位。在此等實施例中，基底極性材料包括一介電材料，且摻雜劑增大介電材料之鐵電性，使得極性層具有大於約10 μC/cm2 之一剩餘極化。在一些實施例中，介電材料包括Hf、Zr、Al、Si或其等之一混合物之氧化物之一或多者。在一些實施例中，介電材料具有由Hf1-x Ex Oy 表示之一化學式，其中x及y之各者大於零，且其中E選自由以下各者組成之群組：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。在一些實施例中，介電材料具有由Al1-x Rx N、Ga1-x Rx N或Al1-x-y Mgx Nby N表示之一化學式，其中x及y之各者大於零，且其中R選自由以下各者組成之群組：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。 鐵電電容器之極性層之晶體結構及組合物
根據各種實施例，儲存層104 (圖1A)包括具有一鈣鈦礦晶格結構、一六方晶格結構或一超晶格結構之一結晶極性層。
在一些實施例中，極性層包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中m、n及z係整數，且其中x及y之一或兩者大於零。A及A'係佔據晶體結構中之可互換原子位置的金屬，且B及B'係佔據晶體結構中之可互換原子位置的金屬。A'及B'之一或兩者可為摻雜劑。因此，在此等實施例中，鐵電氧化物包括可由一基底化學式Am Bn Oz 表示之一基底極性材料，其摻雜有一或多個摻雜劑A'及/或B'以具有化學式A(m-x) A'x B(n-y) B'y Oz 。
在上述由A(m-x) A'x B(n-y) B'y Oz 表示之化學式中，A及B可表示一個以上原子，使得鐵電氧化物係一摻雜固溶體。即，在一些實施例中。鐵電氧化物可由(A1 , A2 ,...AN )(m-x) A'x (B1 , B2 ,...BM )(n-y) B'y Oz 表示之一固溶體之一通式表示，其中m、n及z係整數，且其中x及y之一或兩者大於零。A1 , A2 ,...AN 及A'佔據晶體結構中之可互換原子位置，且B1 , B2 ,...BM 及B'佔據晶體結構中之可互換原子位置。A'及B'之一或兩者可為摻雜劑，而A1 , A2 ,...AN 及B1 , B2 ,...BM 係合金元素。因此，在此等實施例中，鐵電氧化物包括可由一基底化學式(A1 , A2 ,...AN )m (B1 , B2 ,...BM )n Oz 表示之一基底極性材料，其摻雜有一或多個摻雜劑A'及/或B'以具有化學式(A1 , A2 ,...AN )(m-x) A'x (B1 , B2 ,...BM )(n-y) B'y Oz 。依一類似方式，在由A(m-x) A'x B(n-y) B'y Oz 表示之化學式中，A'及B'可表示一個以上原子，使得鐵電氧化物摻雜有多個摻雜劑，例如佔據可互換原子位置之(A'1 , A'2 ,...A'N )x 及佔據可互換原子位置之(B'1 , B'2 ,...B'M )y ，其中A'1 , A'2 ,...A'N 及B'1 , B'2 ,...B'M 之各者可表示一摻雜劑。為簡化本文中所描述之表示，一些化合物可表示為無下標x、y、z、m、n、M及N之一或多者，該等化合物將被理解為具有適合於滿足電荷中性及化學計量等等之下標之值。例如，由(A1 , A2 ,...AN )(m-x) (A'1 , A'2 ,...A'N )x (B1 , B2 ,...BM )(n-y) (B'1 , B'2 ,...B'M )y Oz 表示之一摻雜合金可(但不限於)表示為(A1 , A2 ,...AN )(A',A'2 ,...A'N )(B1 , B2 ,...BM )(B'1 , B'2 ,...B'M )O。
儘管(若干)摻雜劑A'及合金元素A1 , A2 ,...AN 及(若干)摻雜劑B'及合金元素B1 , B2 ,...BN 可佔據晶體結構中之各自可互換原子位置，但(若干)摻雜劑係指所得極性層上具有特定屬性及技術效應(例如鐵電性質)之置換元素。特定言之，如本文中所描述，一摻雜劑係指(例如)可置換地替換基底材料中之一原子的一元素，其中摻雜劑具有不同於其替換之原子的氧化態。另外，摻雜劑依一濃度存在，使得極性層之一剩餘極化與無摻雜劑之基底極性材料之一剩餘極化相差超過約5 μC/cm2 ，其中有效濃度導致摻雜極性層之一剩餘極化大於約5 μC/cm2 ，及其他鐵電性質。在各種實施例中，摻雜劑可為4d系列、5d系列、4f系列或5f系列之一者之一金屬元素。在一些實施例中，摻雜劑包括鑭系元素或鈮。另外，摻雜劑A'及/或B'及其濃度使得金屬原子可達到在基底極性材料之一順電相之一晶格常數中占0.3%至2%之範圍內之原子位置之一自發畸變。在各種實施例中，具有上述特性之摻雜劑依在極性層中之金屬原子之總數中大於0.1%且小於25%之一有效濃度存在，且其中極性層經受低於約1200 mV之一電壓處之鐵電轉變。下文將討論使用(若干)摻雜劑來設計晶體結構以達成極性層之此等及其他特性之額外細節。
參考圖2A，根據一些實施例，結晶極性層具有一鈣鈦礦結構204A。所繪示之鈣鈦礦結構204A表示呈一順電態之一結晶氧化物，其可具有一化學式ABO3 ，其中A及B之各者表示一或多個金屬陽離子且O表示氧陰離子。結晶極性層可具有由A表示之一個以上元素(例如A1 , A2 ,...AN )及/或由B表示之一個以上元素(例如B1 , B2 ,...BN )，且可摻雜有由A'表示之一或多個摻雜劑(例如A'1 , A'2 ,...A'N )及/或由B'表示之一或多個摻雜劑(例如B'1 , B'2 ,...B'N )，如上文所描述。如通常所繪製，A位陽離子佔據角，而B位陽離子位於鈣鈦礦結構204A之體心中。每單位晶胞之三個氧原子置放於鈣鈦礦結構204A之面上。各種鈣鈦礦結構具有(但不限於)接近約4 Å之一晶格常數(歸因於氧八面體網路之剛性)及1.35 Å之明確界定之氧離子半徑。有利地，A位及B位兩者上之諸多不同陽離子可置換為摻雜劑以達成本文中所描述之各種有利性質，同時維持總晶體結構。根據各種實施例，一摻雜劑原子可佔據A或B位以形成一置換摻雜固溶體。應瞭解，佔據A位之一摻雜劑對基底極性材料之效應可非常不同於佔據B位之一摻雜劑。
仍參考圖2A，在包括鈦酸鋇(BaTiO3 )之一極性層(其可為具有一立方鈣鈦礦結構之一順電材料)之一說明性實例中，A位由Ba原子佔據，而Ti原子佔據B位且由O原子之八面體包圍，且O原子定位於單位晶胞之各面之中心處。在高於一居里溫度(對於BaTiO3 而言，其可為約130°C)時，在順電相中，鈣鈦礦結構204A可為立方或四方的。在順電相中，O原子可佔據相對於單位晶胞之對置面上之各對O原子之一中間位置。在低於居里溫度時，在鐵電相中，鈣鈦礦結構204A可具有其中B子晶格(例如BaTiO3 中之Ti子晶格)及O原子可相對於Ba原子(被視為參考)沿相反方向移位之一四方結構。此等原子移位可伴隨變成四方(當順電相係立方時)或進一步長四方(當順電相係四方時)之單位晶胞之一小馳豫且產生一穩定極化(例如約26 μC/cm2 )。在四方相中，破壞立方對稱性以導致具有沿[100]、[010]及[001]方向之極化之六個對稱等效變體。
參考圖2B，根據一些實施例，結晶極性層具有一六方晶體結構204B-1/204B-2。六方晶體結構204B-1表示一側視圖，而六方晶體機構204B-2表示一俯視圖。六方晶體結構204B-1/204B-2表示呈一鐵電態之一結晶氧化物且可由一化學式RMnO3 表示，其中R表示一金屬陽離子，Mn表示錳陽離子，且O表示氧陰離子。在此等實施例中，結晶極性層可具有佔據可互換原子位置之由R表示之一個以上元素(例如A1 , A2 ,...AN )及/或佔據可互換原子位置一個以上元素及Mn (例如B1 , B2 ,...BN )，且可摻雜有由A'表示之一或多個摻雜劑(例如A'1 , A'2 ,...A'N )及/或由B'表示之一或多個摻雜劑(例如B'1 , B'2 ,...B'N )，如上文所描述。在一些實施例中，R係選自由以下各者組成之群組的一元素：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鑥(Lu)、釹(Nd)、鐠(Pr)、鉕(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)及釔(Y)。六方晶體結構204B-1展示MnO5 三方雙角錐之兩個層及R3+ 離子之兩個層。根據實施例之具有六方晶體結構之結晶極性層可具有一相對較高剩餘極化及600 K至1000 K之間的範圍內之相對較高TC 。具有所繪示之六方結構之結晶極性層包含MnO5 雙角錐之緊密堆積層，其等共用ab平面(圖2B中之x-y平面)內之角。沿六方c軸(圖2B中之z方向)，MnO5 之層由R3+ 離子完全分離。低於TC 時之雙角錐位之一配合傾斜使R3+ 離子沿c軸位移至兩個非等效位中。單位晶胞內之兩個R3+ 離子向上(向下)移動且一個R3+ 離子向下(向上)移動以產生一鐵電態。氧離子亦在ab平面內位移。R3+ 離子及氧離子兩者之位移促成鐵電極化，如角錐結構204B-3中所繪示。
參考圖2C，根據一些實施例，結晶極性層具有一超晶格結構204C-1。所繪示之超晶格結構204C-1表示呈一順電態之一結晶氧化物，其可具有一化學式ABO3 ，其中A及B之各者表示兩個或更多個金屬陽離子且O表示氧陰離子。例如，A可表示A1 , A2 ,...AN 及/或B可表示B1 , B2 ,...BN ，且極性層可摻雜有由A'表示之一或多個摻雜劑(例如A'1 , A'2 ,...A'N )及/或由B'表示之一或多個摻雜劑(例如B'1 , B'2 ,...B'N )，如上文所描述。
在各種實施例中，超晶格結構可包含與一或多個A2 B2 O3 層交替之一或多個A1 B1 O3 層且可表示為一超晶格結構[A1 B1 O3 /A2 B2 O3 ]n ，其中n係可為1至100之交替層對之數目。超晶格結構可為有序化合物，其中A1 B1 O3 層及A2 B2 O3 層之各者可具有兩個或更多個原子單層但儘可能只有兩個原子單層。在所繪示之實施例中，一單位晶胞可由x或[100]及y或[010]方向界定之五個平行平面界定。在所繪示之實施例中，B1 及B2 相同且單位晶胞具有沿z或[001]方向之由化學式A1 BO3 表示之一上半部及由化學式A2 BO3 表示之一下半部，其中各半部可相對於原子位置類似於上文相對於圖2A所描述之一鈣鈦礦結構204A。在單位晶胞之上半部中，一第一陽離子A1 佔據與一上面相交之角，而一第二陽離子A2 佔據與一下面相交之角。依類似於上文相對於圖2A所描述之鈣鈦礦結構204A之一方式，B位陽離子位於體心中且每單位晶胞之三個氧原子置放於面上。單位晶胞之下半部係上半部之一鏡像且一對稱面係上半部之下面，使得下半部之上面由上半部之下面界定。因此，在單位晶胞之下半部中，第二陽離子A2 佔據與一上面相交之角，而第一陽離子A1 佔據與一下面相交之角。依類似於上文相對於圖2A所描述之鈣鈦礦結構204A之一方式，B位陽離子位於體心中且每單位晶胞之三個氧原子置放於面上。因此，在[001]方向上，具有A1 陽離子及O陰離子之A1 /O平面與具有A2 陽離子及O陰離子之A2 /O平面交替，其中具有B陽離子及O陰離子之一平面插入於各對交替A1 /O及A2 /O平面之間以藉此形成由交替A1 BO3 層及A2 BO3 層形成於一原子層位準處之一A1 BO3 /A2 BO3 超晶格。箭頭指示與A1 BO3 /A2 BO3 超晶格中之不同能量降低畸變相關聯之各種原子移動。在超晶格結構204C-1中，A1 及A2 陽離子、B陽離子及O陰離子上所指示之向上及向下箭頭指示可在極性層經受一鐵電相變以藉此導致一極化(Ps)時回應於一電場而在一些超晶格結構中發生之原子位移之方向。超晶格結構204C-2及204C-3中繪示氧原子沿指示方向旋轉以導致交替極化態，其取決於材料。
在各種實施例中，包括SrTiO3 層之超晶格結構之交替層之一者及交替氧化物層之另一者由A2 TiO3 或A2 B2 O3 表示。仍參考圖2C，具有一超晶格結構之一極性層之說明性實例包括一有序合金，有序合金包括一超晶格，超晶格包含與包括PbTiO3 之第二層交替之包括SrTiO3 之第一層。在此實例中，參考圖2C，A1 陽離子、A2 陽離子及B陽離子分別表示Pb陽離子、Sr陽離子及Ti陽離子，使得超晶格結構包括由[SrTiO3 /PbTiO3 ]n 表示之與PbTiO3 (例如圖2C中之單位晶胞之上半部)交替之SrTiO3 層(例如圖2C中之單位晶胞之下半部)。在一些實施例中，超晶格結構包括由[SrTiO3 /LaAlO3 ]n 表示之與LaAlO3 交替之SrTiO3 層。
在一些實施例中，極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 及PbZrTiO3 。
在一些實施例中，極性層包括選自由以下各者組成之群組的一鐵電氧化物：Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 及BaTiO3 -BaSrTiO3 。
在一些實施例中，極性層包括選自由以下各者組成之群組的一鐵電氧化物：LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO。
在一些實施例中，基底鐵電材料具有一六方晶體結構，其中基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。
在一些實施例中，極性層包括Pb(Ti1-y Zry )O3 或Pb(Ti1-y-z Zry Nbz )O3 ，其中y及z之各者大於零。
在一些實施例中，極性層包括(Bi1-x Lax )FeO3 、(Bi1-x Cex )FeO3 及BiFe1-y Coy O3 之一者。 與儲存層整合之導電氧化物電極
用於使本文中所描述之各種極性層與氧化物電極整合以形成電容器之材料之選擇及其沈積程序可取決於各種因數，其包含器件架構、熱預算、效能、可靠性、整合難度、環境問題、成本及電容器之其他材料。將極性層整合於頂部電極與底部電極之間以形成本文中所揭示之記憶體器件之電容器面臨諸多挑戰。例如，在相對較高溫度(例如300°C至800°C)處在一含氧氛圍中沈積諸如鐵電氧化物之一些極性層，且電極之至少一者(例如極性層形成於其上之底部電極)應在此等條件下抗氧化且能夠承受極性氧化物之處理條件。為此，工業中之一些極性層已與抗氧化貴金屬(諸如Pt及Pd)整合。然而，因為貴金屬難以蝕刻且具有弱黏附性，所以其整合在工業中受到限制。此外，貴金屬會在擴散於下伏Si基板內時在下伏Si基板中形成深能級且嚴重降低電晶體效能。另外，一些電極會不利地影響極性層之鐵電性質，例如減小剩餘極化。
另外，發明者已發現，可藉由設計根據本文中所描述之實施例之包括導電氧化物之上電極及下電極之材料組合物及晶體結構來維持或改良鐵電電容器之各種鐵電特性，其包含切換電壓、切換時間、剩餘極化、飽和極化、矯頑場、鐵電轉變溫度、電極之導電性及漏電流等等。例如上文所描述，習知鐵電電容器(例如包含Pt電極之鐵電電容器)可導致極性層與(若干)電極之間的一界面層，其可導致電荷注入及屏蔽效應以藉此增大極性層之有效矯頑場。不同於習知鐵電堆疊，根據本文中所描述之實施例之設計電極可減少或消除此等效應。此外，根據本文中所描述之實施例之包括導電氧化物之上電極及下電極可充當一擴散障壁且能夠在不使用難以整合之貴金屬(諸如Pt或Pd)的情況下整合上述各種極性層。
為解決此等及其他目的，根據各種實施例，一電容器堆疊包括一極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中極性層可為本文中所揭示之極性層之任何者。在各種實施例中，極性層包括摻雜有一摻雜劑之任何結晶基底極性材料，如本文中所描述。基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中摻雜劑包括不同於一或多個金屬元素之一金屬元素且依一濃度存在，使得極性層之一剩餘極化與無摻雜劑之基底極性材料之一剩餘極化相差超過約5 μC/cm2 。電容器堆疊另外包括極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中極性層具有匹配於第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。在一些其他實施例中，一半導體器件包括一電容器堆疊，電容器堆疊繼而包括一結晶極性層，結晶極性層包括可置換地摻雜有一摻雜劑之一基底極性材料。基底極性材料包括具有一鈣鈦礦結構、一六方晶體結構或一超晶格結構之一者的一金屬氧化物。摻雜劑包括不同於金屬氧化物之(若干)金屬之4d系列、5d系列、4f系列或5f系列之一者之一金屬。電容器堆疊進一步包括結晶極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中結晶極性層具有相同於第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極之一或兩者的晶體結構。相對於圖3來繪示可達成此等所要效應之一實例性電容器堆疊。
圖3示意性繪示根據一些實施例之包括第一(下)導電或半導電氧化物電極304及第二(上)導電或半導電氧化物電極300及插入於第一導電或半導電氧化物電極304與第二導電或半導電氧化物電極300之間的一極性層308且具有一匹配晶體結構之一電容器堆疊312之層之晶體結構。在所繪示之實施例中，匹配晶體結構係一鈣鈦礦結構，如上文相對於圖2A所描述。在此實施例中，極性層308包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中A及A'佔據鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據鈣鈦礦晶體結構中之可互換原子位置，其中A'及B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。如上文所描述，A可表示形成一固溶體之一或多個合金元素，B可表示形成一固溶體之一或多個合金元素，且A'及B'之各者可表示一或多個摻雜劑。第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者包括具有由C(p-u) C'u D(q-v) D'v Ow 表示之一化學式的氧化物，其中C及C'佔據鈣鈦礦晶體結構中之可互換原子位置，其中D及D'佔據鈣鈦礦晶體結構中之可互換原子位置，其中p、q及w係整數，且其中u及v之一或兩者大於零。額外元素(例如C''、C'''等等)可佔據可與C及C'互換之原子位置，且額外元素(例如D''、D'''等等)可佔據可與D及D'互換之原子位置以形成固溶體。不同元素及其原子分率可經調諧以將晶格常數調諧成更緊密匹配極性層308之晶格常數及/或調諧電阻率及其他參數。
在本文所揭示之各種實施例中，極性層308及第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之組合物可經調諧使得極性層308具有匹配於接觸極性層308之第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之一晶格常數之約25%、約20%、約15%、約10%、約5%、約2%、約1%、約0.5%、約0.2%、約0.1%或由此等值之任何者界定之一範圍內之一百分比內的一晶格常數。
極性層308及第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之至少部分可為假晶或假晶應變的。例如，根據實施例，極性層308包含具有約10 nm至約500 nm之間的一橫向尺寸的一區域，其與第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300假晶。假晶區域可對應於(例如)極性層308之一晶粒。在不受任何理論約束之情況下，一般技術者應瞭解，是否達成假晶性取決於層之厚度及晶格失配及其他因數，其中只要應變能低於用於形成失配位錯之一臨界能，則可達成至少部分假晶性。發明者已意識到，層之相對較低晶格失配及至少部分假晶形成可減小接觸電阻以藉此促成一鐵電電容器實現低電壓切換(例如＜1200 meV)，如本文中所描述。另外，可藉由設計結晶極性層形成於其上之一下電極之材料組合物及晶體結構來磊晶生長結晶極性層之至少一部分(諸如一或多個晶粒)，使得可將下電極之平面內晶格常數及/或晶體對稱性施加於形成於其上之結晶極性層。在不受任何理論約束之情況下，由極性層與第一結晶導電或半導電氧化物電極及/或第二結晶導電或半導電氧化物電極之間的晶格失配所致之磊晶應變可與極性層強耦合。在一些情境下，可磊晶穩定不存在於極性層之體相圖中之(若干)新相，應變設計可將特定鐵電性質調諧成所要值，及/或失配位錯可部分或完全緩解應變以調諧鐵電性質。
因此，為得到此等及其他益處，根據本文中所描述之各種實施例，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者具有約0.5 nm至約5 nm、約5 nm至約10 nm、約10 nm至約15 nm、約15 nm至約20 nm、約20 nm至約25 nm、約25 nm至約30 nm、約30 nm至約35 nm、約35 nm至約40 nm、約40 nm至約45 nm、約45 nm至約50 nm之間的一厚度或由此等值之任何者界定且包含此等值之任何者的一範圍內之一厚度。此外，厚度亦可經最佳化以減小由電極之體電阻添加至切換電壓之串聯電壓。
在其中極性層308具有上文所揭示之一鈣鈦礦結構之一些實施例中，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者包括選自由以下各者組成之群組的氧化物：(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 、LaMnO3 、SrMnO3 、LaCoO3 、SrCoO3 或IrO3 。
在一些實施例中，具有一鈣鈦礦結構之第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之一薄層(例如5 nm至15 nm)可充當具有一鈣鈦礦結構之極性層308形成或生長於其上之一模板以達成各種優點，其包含應變設計、低接觸電阻及極性層308之鐵電性質之保持或增強，如上文所描述。然而，可藉由形成具有一進一步電極之一堆疊來達成電極之總效能之進一步提高。例如，進一步電極可提供更高導電性，使得包含第一導電或半導電氧化物電極304及形成於其上之一第一進一步電極的一第一電極堆疊可提供比具有一相當或相同厚度之第一導電或半導電氧化物電極304低之一總電阻率。類似地，包含第二導電或半導電氧化物電極300及形成於其上之一第二進一步電極的一第二電極堆疊可提供比具有一相當或相同厚度之第二導電或半導電氧化物電極300低之一總電阻率。此外，進一步電極可充當(例如)針對氧擴散之一擴散障壁。發明者已發現，可使用包括一導電二元氧化物之一進一步電極來達成此等及其他優點。在此等實施例中，極性層308直接接觸第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者，且電容器進一步包括形成於第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者上之一進一步電極，其中進一步電極包括選自由以下各者組成之群組的一導電二元金屬氧化物：銥(Ir)氧化物、釕(Ru)氧化物、碲氧化物、鈀(Pd)氧化物、鋨(Os)氧化物或錸(Re)氧化物。儘管二元氧化物具有一非鈣鈦礦結構，但其提供更高導電性，且其上形成有一鈣鈦礦結構之一導電或半導電氧化物電極可提供具有相對較低溫度處之一鈣鈦礦結構之極性層308之生長(例如磊晶生長)之一晶種或一模板。
如本文中所描述，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者或分別包括第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之第一電極堆疊及第二電極堆疊之一或兩者具有足夠高導電性，使得其可充當適合於低切換電壓切換(例如＜1200 meV)之一導電電極。因此，在各種實施例中，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者或分別包括第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之第一電極堆疊及第二電極堆疊之一或兩者具有低於約0 Ohm-cm、約1 Ohm-cm、約0.05 Ohm-cm、約0.02 Ohm-cm、約0.01 Ohm-cm、約0.005 Ohm-cm、約0.002 Ohm-cm、約0.001 Ohm-cm、約0.0005 Ohm-cm之一電阻率或由此等值之任何者界定之一範圍內之一電阻率。
儘管在相對於圖3之以上描述中，極性層308與第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之間的一匹配晶體結構之繪示實例係一鈣鈦礦結構，但實施例不受限於此，且應瞭解，根據一些其他實施例，本文中針對具有一鈣鈦礦結構之第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300所描述之各種材料及堆疊組合可與具有上文相對於圖2C所描述之一超晶格結構之一極性層308整合。
在一些其他實施例中，極性層308與第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之間的匹配晶體結構可為上文相對於圖2B所描述之一六方結構。
在一些其他實施例中，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者之晶體結構可為一銅鐵礦結構、一尖晶石結構或一立方結構。在此等實施例中，第一導電或半導電氧化物電極304及第二導電或半導電氧化物電極300之一或兩者可包括以下之一或多者：可與具有一六方晶體結構之極性層整合之PtCoO2 及PdCoO2 、摻Al之ZnO及具有一銅鐵礦結構之其他導電氧化物；及可與具有一鈣鈦礦或超晶格結構之極性層整合之具有一尖晶石結構之Fe3 O4 、LiV2 O4 及其他氧化物及/或具有一立方結構之摻Sn之In2 O3 ；等等。 藉由摻雜一基底極性材料之鐵電電容器之低電壓切換及非揮發性之極性層設計
如上文所討論，難以達成其中極性層具有一相對較高剩餘極化同時具有用於超低電壓應用之一相對較低鐵電轉變電壓之一半導體器件(例如FeRAM器件)之一鐵電電容器。另外，設計非揮發性記憶體應用之極性層(例如)使得資料可在至少10年之後在室溫讀取已面臨更大挑戰。為解決此等及其他需要，下文中揭示能夠以超低電壓(例如＜1200 mV)切換同時顯示用於非揮發性記憶體應用之相對較高剩餘極化(例如＞10 μC/cm2 )之一鐵電電容器(例如一FeRAM)之一設計方法。根據各種實施例，一電容器包括一極性層，極性層包括摻雜有一摻雜劑之一結晶基底極性材料，如本文中所描述。基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中摻雜劑包括不同於一或多個金屬元素之一金屬元素且依一濃度存在，使得電容器或極性層之一鐵電切換電壓與無摻雜劑之基底極性材料之一鐵電切換電壓相差超過約100 mV，及/或極性層之一剩餘極化與無摻雜劑之基底極性材料之一剩餘極化相差超過約5 μC/cm2 。電容器堆疊另外包括極性層之對置側上之第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其中極性層具有匹配於第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。
使用本文中所描述之設計方法，一電容器或包含於其內之儲存層104 (圖1A)具有在低於鐵電轉變溫度時低於約1200 mV、約1100 mV、約1000 mV、約900 mV、約800 mV、約700 mV、約600 mV、約500 mV、約400 mV、約300 mV、約200 mV、約100 mV或由此等值之任何者界定之範圍內之一電壓之一切換電壓。另外，儲存層104 (圖1A)可具有5 μC/cm2 至30 μC/cm2 、30 μC/cm2 至50 μC/cm2 、50 μC/cm2 至70 μC/cm2 、70 μC/cm2 至90 μC/cm2 、90 μC/cm2 至110 μC/cm2 、110 μC/cm2 至130 μC/cm2 、130 μC/cm2 至150 μC/cm2 或由此等值之任何者界定之一範圍內之一值之一剩餘極化。
圖4A示意性繪示對應於藉由穩定剩餘極化態之間的鐵電轉變之切換之與由一雙井曲線之兩個井之間的一電位障引起之一磁滯相關聯之一極化場(P-E)迴路400A及相關聯原子位移。如上文相對於圖2A及圖1B所描述，P-E迴路400A特徵化為：以其中極性層呈具有順電鈣鈦礦結構204A (圖2A)之一順電相之一極化P=0開始，極化隨場增大而增大，直至其在+Pmax處達到飽和。在+Pmax處達到飽和之後，當隨後減小電場時，在E=0處，一剩餘極化+Pr保持，且極性層呈一第一鐵電相。在低於居里溫度時，在第一鐵電相中，鈣鈦礦結構204A-1可具有其中B子晶格及O原子可相對於A原子(被視為參考)沿相反方向移位之一四方結構。在施加一增大負電場直至在-Pmax處達到飽和且隨後使電場減小返回至E=0之後，一剩餘極化-Pr保持，且極性層呈一第二鐵電相。在低於居里溫度時，在第二鐵電相中，鈣鈦礦結構204A-2可具有其中B子晶格及O原子可相對於A原子(被視為參考)沿相反方向移位及相對於第一鐵電相沿各自相反方向移位在一四方結構。
圖4B繪示具有一鈣鈦礦晶體結構之一鐵電層之對應於藉由剩餘極化態之間的鐵電轉變之切換之展現一雙井電位之一示意性自由能曲線400B及相關聯原子位移。僅為了說明且不受限於極性層之晶體結構，本文中相對於具有一鈣鈦礦結構之一極性層來描述一極性層中之鐵電切換現象。如所繪示，雙井電位自由能曲線400B中之兩個局部最小值表示具有剩餘極化+Pr及-Pr之第一鐵電態及第二鐵電態，其等分別由四方鈣鈦礦結構204A-1及204A-2表示。兩個鐵電態由一雙井能障ΔE分離。發明者已認識到，可藉由降低自由能曲線之此能障同時維持一相對較大極化值來獲得具有超低轉變電壓及非揮發性記憶體狀態之鐵電電容器。
圖4C係展示根據實施例之藉由使一基底鐵電氧化物層摻雜不同量之一摻雜劑以藉此調諧穩定剩餘極化態之間的能障以達成一超低轉變鐵電轉變電壓所形成之一鐵電氧化物層之自由能曲線之雙井電位之計算的一曲線圖400C。在所繪示之實例中，用於計算之基底鐵電氧化物係PbZrTiO3 ，且摻雜劑係可置換可互換地佔據鈣鈦礦結構之A位的La，使得極性層包括PbLaZrTiO3 。在所繪示之實例中，基底鐵電氧化物具有約90 μC/cm2 之一起始剩餘極化及約290 meV之一起始雙井電位。在累計達La之25%之後，雙井能障已減小約100 meV而至約190 meV，其伴隨剩餘極化減小約15 μC/cm2 。實例性計算展示滿足適合於非揮發性記憶體之一極性層的組合物，極性層能夠以低至約200 mV之超低電壓切換，同時顯示用於非揮發性之約75 μC/cm2 之相對較高剩餘極化。
發明者已發現，所繪示之實例中之方法可推廣至本文中所描述之各種基底極性材料及摻雜劑，其取決於應用相依參數，例如轉變(例如切換)電壓及/或剩餘極化。根據實施例，起始基底鐵電氧化物具有一相對較高剩餘極化以(例如)解釋隨摻雜之相同減小(如相對於圖4C所繪示)及非揮發性之所要位準。根據實施例，當基底極性材料係一基底鐵電材料時，基底鐵電材料之組合物經選擇或調諧使得基底鐵電材料之剩餘極化及摻雜極性材料之剩餘極化係約5 μC/cm2 至約30 μC/cm2 、約30 μC/cm2 至約50 μC/cm2 、約50 μC/cm2 至約70 μC/cm2 、約70 μC/cm2 至約90 μC/cm2 、約90 μC/cm2 至約110 μC/cm2 、約110 μC/cm2 至約130 μC/cm2 、約130 μC/cm2 至約150 μC/cm2 或由此等值之任何者界定之一範圍內之一值。取決於應用，當基底極性材料係一基底鐵電材料時，基底鐵電材料之組合物經選擇或調諧使得基底鐵電材料之雙井能障及摻雜極性材料之雙井障係200 meV至300 meV、300 meV至400 meV、400 meV至500 meV、500 meV至600 meV、600 meV至700 meV、700 meV至800 meV、900 meV至1000 meV或由此等值之任何者界定之一範圍內之一值。將本文中所描述之一摻雜劑添加至具有相對較高剩餘極化及相對較高雙井能障之起始基底鐵電材料。所添加之摻雜劑可使雙井能障降低0 meV至100 meV、100 meV至200 meV、200 meV至300 meV、300 meV至400 meV、400 meV至500 meV或由此等值之任何者界定之一範圍內之一值。所添加之摻雜劑可使剩餘極化降低約5%、約10%、約20%、約30%、約40%、約50%、約60%、約70%或由此等值之任何者界定之一範圍內之一值。
發明者已發現，雙井電位調諧法亦能夠調諧鐵電電容器達到高資料保持效能。在建立一剩餘極化之後，鐵電態因為可引起反向切換之各種效應而無法理想地無期限保持其剩餘極化。極化隨時間略微減小，其可指稱保持損耗，其特徵化為切換電荷與非切換電荷之間的差隨時間變小。保持損耗經觀察為磁滯之剩餘極化之一長期馳豫，其可藉由在狀態由一寫入脈衝儲存一特定時段之後(例如)由一讀取脈衝量測保持電荷來判定。
針對諸多非揮發性記憶體應用，鐵電電容器應(例如)至少在室溫儲存數位資訊超超過10年。在不受任何理論約束之情況下，極化可依循在t0 開始依衰減率m之一對數衰減，其一般可由諸如以下表式表示： P(t) = P(t0 )-m log (t/t0 )， 其中： M
Figure 02_image001
exp (-W/kT)， 其中W係一活化能且k係可與上述雙井電位相關之玻爾茲曼(Boltzmann)常數。當剩餘極化在t=tC 下降至低於一臨界臨限值PC 時，一感測放大器不再能夠區分記憶體狀態。可使用諸如以下表式來統計分析保持損耗： log log (tC /t0 )
Figure 02_image001
(W/kT)。
發明者已發現，當一鐵電電容器之雙井電位及剩餘極化係根據本文中所揭示之各種實施例時，保持損耗不會在等於或超過室溫之一溫度引起資料保持在至少10年之後失效。
在不受任何理論約束之情況下，圖5示意性繪示根據實施例之包括一鐵電電容器之半導體器件中之切換及非揮發性儲存之能量考量。發明者已發現，如上文所描述，資料保持損耗之能障可與上文相對於圖4A至圖4C所描述之自由能曲線之雙井電位相關聯，例如與其成比例。在不受任何理論約束之情況下，資料保持之能障E(P)可與一序參數P相關，其由金茲伯格-朗道(Ginzburg-Landau)理論表示為： F(P,T) = g2 P2 /2 + g4 P4 /4 + g6 P6 /6 - PE/2 其中g2 、g4 及g6 係係數，且PE係電位能。F(P,T)之一階導數及二階導數之最小值界定相變。有利地，基於上文針對根據實施例之鐵電電容器所描述之雙井電位障，切換能ESWITCH 與用於記憶體器件之保持之能障之間的一比率(λ)可為約1。一些其他記憶體技術之類似比率可高得多，例如一些自旋扭矩轉移記憶體技術高兩個數量級。 鐵電電容器之極性層之摻雜劑設計
如上文所描述，在各種實施例中，為達成一半導體器件(例如FeRAM器件)之根據實施例之一鐵電電容器(其中鐵電氧化物層具有一相對較高剩餘極化，同時具有一相對較低鐵電轉變電壓)，可藉由摻雜具有一相對較高剩餘極化之一基底極性材料以調諧(例如降低)自由能曲線(例如圖4B)之雙井能障來形成一鐵電電容器。下文中將描述設計摻雜劑以達成此等及其他目的。
如上文所描述，極性層包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中m、n及z係整數，且其中x及y之一或兩者大於零。A及A'係佔據晶體結構中之可互換原子位置的金屬，且B及B'係佔據晶體結構中之可互換原子位置的金屬。A'及B'之一或兩者可為摻雜劑。如上文所描述，一A'離子可具有不同於其替換之A離子的氧化態，及/或B'離子可具有不同於其替換之B離子的氧化態。因此，在此等實施例中，鐵電氧化物包括可由一基底化學式Am Bn Oz 表示之一基底極性材料，其摻雜有一或多個A'及/或B'以具有化學式A(m-x) A'x B(n-y) B'y Oz 。下文中將描述佔據晶體結構內之不同原子位的摻雜劑A'及B'之設計及其有利效應。圖6中描述對應於A'之摻雜劑，且圖7中描述對應於B'之摻雜劑。
圖6繪示根據實施例之摻雜有一摻雜劑A' 604之一極性層之一示意性鈣鈦礦晶體結構600，摻雜劑A' 604可替換佔據具有一化學式ABO3 之一基底極性材料中之角位置的金屬A之原子。為了說明，針對具有一鈣鈦礦結構之一極性層來描述摻雜劑設計。然而，本文中所描述之發明概念可依一類似方式應用於具有包含六方晶體結構及超晶格結構之其他晶體結構之極性層。
如上文所描述，A'摻雜劑佔據一鈣鈦礦結構之一單位晶胞之角位置。A'可具有不同於其替換之A原子的氧化態。A'摻雜劑及其濃度可經選擇以尤其(但不限於)調諧諸如切換電壓及/或剩餘極化之切換參數。在不受任何理論約束之情況下，可藉由(例如)調適上文(例如圖4B)所討論之自由能曲線之雙井電位來調諧切換參數。在具有上文相對於圖2C所描述之一超晶格結構之極性層中，可藉由變動與極化相關聯之原子運動之模式或程度來調諧切換參數，如上文相對於圖2C所描述。A'摻雜劑可基於(例如)可置換地替換A原子之能力及其他因數來選擇，同時具有不同於A原子之氧化態，其反過來可取決於化合價及原子半徑及其他因數及晶體結構中A'摻雜劑相對於A原子之原子極化率(α)之一差。在各種實施例中，A'摻雜劑之α可相對於用於調諧切換電壓之A原子之α為約2%、約5%、約10%、約20%、約50%、約100%、約200%、約500%、約1000%、約2000%或由此等值之任何者界定之一範圍內之一百分比。
根據各種實施例，A'可為4d系列、5d系列、4f系列或5f系列之一者之一金屬。例如，A'可為鑭系元素，諸如圖4C所繪示之實例性實施方案中之4f系列之La或4d或5d系列中之Nb。
根據實施例，A'之含量可為0.1原子%至5原子%、5原子%至10原子%、10原子%至15原子%、15原子%至20原子%、20原子%至25原子%或由此等值之任何者界定之一範圍內之一原子%，例如介於0.1原子%至20原子%之間。
圖7繪示根據實施例之摻雜有一摻雜劑B' 704之一極性層之一示意性鈣鈦礦晶體結構700，摻雜劑B' 704可替換佔據具有一化學式ABO3 之一基底極性材料中之中心位置的金屬B之原子。如上文所描述，B'摻雜劑佔據一鈣鈦礦結構之一單位晶胞之中心位置。B'摻雜劑及其濃度可經選擇以尤其(但不限於)調諧諸如漏電流之電荷轉移特性。B'摻雜劑可基於(例如)可置換地替換B原子之能力及其他因數來選擇，同時具有不同於B原子之氧化態，其反過來可取決於化合價及原子半徑及其他因數。發明者已發現，3d系列之過渡金屬可尤其有利於減少極性層中場下之電荷轉移。
根據實施例，B'係具有一相對較低原子序之過渡金屬元素。例如，B'可為選自由以下各者組成之群組的一元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu、Zn或其他4d系列金屬。
根據實施例，B'之含量可為0.1原子%至5原子%、5原子%至10原子%、10原子%至15原子%、15原子%至20原子%、20原子%至25原子%或由此等值之任何者界定之一範圍內之一原子%，例如介於0.1原子%至20原子%之間。 擴散障壁
如上文所描述，本文中所描述之鐵電電容器之各種層包括特定濃度之各種化學元素，其反過來可對諸如低電壓操作及高剩餘極化之器件特性產生重要影響。為透過製造及製造後使用來維持器件特性，應透過不同處理步驟來維持鐵電電容器之層之化學組合物及界面。另外，鐵電電容器中之一些元素會負面影響積體電路之其他電路。特定言之，在諸如電晶體之CMOS器件形成於前段製程(FEOL)中之後，根據一些實施例之鐵電電容器形成為後段製程(BEOL)之部分。因此，化學元素自鐵電電容器擴散至與CMOS電路相關聯之周圍特徵可引起各種失效。相反地，化學元素自鐵電電容器擴散至與CMOS電路相關聯之周圍特徵。例如上文相對於電極整合所描述，用於製造(例如用於形成包括氧化物之一極性層)之後續程序可在相對較高溫度(例如500°C至800°)之氧化環境下。因此，需要一擴散障壁層來抑制氧自鐵電電容器區域擴散至與CMOS電路相關聯之特徵。例如，鐵電電容器可形成於電連接至一電晶體(例如電晶體之一汲極)之一接觸通路或插塞上。接觸通路或插塞可由(例如)多晶Si、W或WSix 形成。因此，氧障壁可用於藉由抑制接觸通路之氧化及/或下電極與接觸通路之間的反應來維持電晶體與鐵電電容器之下電極之間的電接觸。此外，必須抑制障壁本身與接觸通路或下電極之間的反應。為滿足此等及其他需要，根據實施例之鐵電電容器可包含垂直擴散障壁。
圖8A、圖8B及圖8C分別示意性繪示根據各種實施例之各包括插入於第一導電氧化物電極層808與第二導電氧化物電極層812之間的一儲存層804之電容器堆疊800A、800B及800C之側視圖。可根據上文所揭示之各種實施例來組態儲存層804、上或第一導電氧化物電極層808及下或第二導電氧化物電極層812，為簡潔起見，省略其詳細描述。儲存層804包括一極性層，極性層包括在氧化環境及/或相對較高溫度下沈積之氧化物層，如上文所描述。
參考電容器堆疊800B，在一些實施例中，第一導電氧化物電極層808及第二導電氧化物電極層812之一或兩者上已分別形成儲存層804之對置側上之上障壁層816及下障壁層820。在各種實施例中，上障壁層816及下障壁層820之一或兩者包括可抑制擴散同時提供高導電性之一導電障壁層材料，諸如一金屬或一金屬間化合物，例如一耐火金屬或一耐火金屬間化合物。
在一些實施例中，上障壁層816及下障壁層820包含以下之一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金屬硼化物、金屬碳化物、金屬氮化物、Ta金屬、W金屬及Co金屬。
在一些實施例中，上障壁層816及下障壁層820包含一金屬間化合物，諸如Ti3 Al、TiAl、TiAl3 、Ni3 Al、NiAl3 、NiAl、Ni2 MnGa、FeGa及Fe3 Ga。在一些實施例中，上障壁層816及下障壁層820包含IrOx ，其中x=0至2。有利地，如上文所描述，IrOx 亦可提供具有低電阻之一進一步電極之功能。因此，此等實施例可減少鐵電電容器堆疊上之層之數目。
如上文所描述，為透過製造及製造後使用來維持器件特性，根據實施例，使用上障壁層816及下障壁層820來抑制至及來自鐵電電容器之原子之擴散。除垂直抑制擴散之外，根據類似整合方案，亦需要抑制至及來自鐵電電容器之原子之水平擴散。例如，根據實施例之水平擴散障壁可用於(例如)抑制氫擴散。氫用於諸多半導體後段程序中以在最終形成氣體(H2 /N2 )退火期間鈍化表面及界面。然而，氫會實質上損壞或甚至毀壞一些鐵電電容器之鐵電性質。因此，在後續熱步驟期間，需要有效側壁障壁層來抑制鐵電電容器之一或多個層暴露於氫。
參考電容器堆疊800C，在一些實施例中，電容器堆疊800A或800B可在其上形成儲存層804、第一氧化物電極層808、第二導電氧化物電極層812、上障壁層816及下障壁層820之一或多者之一或兩個側表面上之一障壁密封劑層824。不同於上障壁層816及下障壁層820，(若干)障壁密封劑層824係電絕緣以防止跨第一氧化物電極層808及第二氧化物電極層812之一電短路。在一些實施例中，(若干)障壁密封劑層824包括一金屬氧化物，例如含Mg氧化物或含Al氧化物。金屬氧化物可包含(例如) MgO、TiAlO及LaAlO之一或多者。在一些實施例中，(若干)障壁密封劑層824係一保形沈積層及/或藉由在沈積之後各向同性蝕刻來形成為一間隔物結構。
替代障壁密封劑層824係可行的。例如，在一些實施例中，障壁層824之一或兩者包括藉由氧化、氟化及/或氯化所形成之第一導電氧化物電極層808及第二導電氧化物電極層812及儲存層804之一或多者之側壁。 替代極化層及組態
上文中已描述儲存層之各種組合物。替代配置係可行的。
一些材料(指稱順電材料)顯示類似於上述鐵電材料之依據施加電場而變化之一非線性極化。然而，不同於鐵電材料，順電材料不在移除電場時顯示一剩餘極化。在一些實施例中，電容堆疊中包含一順電氧化物層作為一鐵電氧化物層之代替或另外例。所得電容器可用於(例如)揮發性記憶體應用。
在此等實施例中，類似於電容器800A、800B及800C (圖8A至圖8C)所配置之一電容器包括一結晶極性層，結晶極性層包括可置換地摻雜有一摻雜劑之一基底鐵電材料。基底鐵電材料包括一或多個金屬元素及氧或氮之一或兩者。摻雜劑包括不同於一或多個金屬元素之一金屬元素，其中摻雜劑依一濃度存在，使得最初大於約5 μC/cm2 之基底鐵電材料之一剩餘極化變成約零。在一些實施例中，除儲存層804、第一導電氧化物電極層808及第二導電氧化物電極層812之一或多者具有一不均勻組合物(例如自厚度內之任何点沿垂直方向之一者或另一者增大或減小之一漸變組合物)之外，一電容器類似於電容器800A、800B及800C (圖8A至圖8C)配置。 包含鐵電電容器之記憶體晶胞
圖9繪示根據實施例之可實施有上述各種電容器組態之一實例性FeRAM晶胞900之一橫截面圖。FeRAM晶胞900包含一存取或選擇金屬氧化物半導體(MOS)電晶體，其包含形成於一基板930中之一源極932與一汲極934之間的一通道區域上之一閘極介電質936及一閘極電極938。電源或感測電路(圖中未展示)可電連接至源極932及/或汲極934且由閘極電極938閘控。電晶體由一第一階介電層940 (例如SiO2 )覆蓋。一汲極接點942 (例如矽插塞)可經形成以接觸汲極934以將電晶體電連接至鐵電電容器。
一鐵電電容器可形成於汲極接點942上。根據各種實施例，電容器包括插入於一第一/頂部電極(堆疊) 808A/808B與一第二/底部電極(堆疊) 812A/812B之間的一儲存層804。如上文所描述，第一/頂部電極層808A/808B及第二/底部電極812A/812B之一或兩者可包含一個以上層。例如，第一電極808A/808B可包含：一第一導電氧化物808A，其可具有匹配儲存層804之晶體結構的一晶體結構；及一進一步電極808B，其包括二元導電金屬氧化物。類似地，第二電極812A/812B可包含：一第二導電氧化物812A，其可具有匹配儲存層804之晶體結構的一晶體結構；及一進一步電極812B，其包括二元導電金屬氧化物。鐵電電容器之第二電極812A/812B透過汲極接點942來電連接至電晶體之汲極934。
仍參考圖9，如上文相對於圖8B所描述，一下障壁層820可形成於第二電極812A/812B之間以充當一擴散障壁以抑制透過其而至及來自其上之電容器之層之任何者之非所要擴散，其包含(例如)在儲存層804之沈積及/或退火後期間氧擴散至汲極接點942中。類似地，儘管圖中未展示，但一上障壁層可形成於第一電極808A/808B上以抑制透過其擴散。擴散障壁層可具有上文(例如)相對於圖8B所描述之組合物及組態之任何者。
仍參考圖9，鐵電電容器可進一步形成於其上之一或多個障壁密封劑層以抑制橫向擴散。例如，圖9中亦展示一犧牲障壁層之剩餘部分812。犧牲障壁可在沈積儲存層804之前形成為一毯覆層以抑制原子在沈積儲存層804時或在一沈積後退火期間至及來自儲存層804之擴散。隨後，移除犧牲障壁層以暴露下伏第二電極812A/812B且暴露第一階介電層940以藉此導致犧牲層之繪示剩餘部分812。剩餘部分812充當一永久障壁密封劑層以抑制至及來自及/或透過第二電極812A/812B之橫向擴散。另外，儘管圖中未展示，但一進一步障壁密封劑層可形成於鐵電電容器之一或兩個側壁表面上以覆蓋儲存層804及/或第一電極808A之(若干)側表面。障壁密封劑層之各者可具有上文(例如)相對於圖8C所描述之組合物及組態之任何者。
儘管圖中未展示，但複數個電晶體及電容器可經組態以形成一記憶體陣列。電容器之電晶體閘極938、源極932及頂部電極808A/808B之各者可透過金屬化階(圖中未展示)來個別接觸及單獨控制以實現鐵電記憶體晶胞之寫入、非揮發性儲存及讀取。
在操作中，可藉由跨晶胞電容器之儲存層804施加一場以藉此誘發一鐵電轉變(如上文相對於(例如)圖1B及圖1C所描述)來完成FeRAM晶胞900中之寫入。例如，當儲存層804包括一鈣鈦礦氧化物時，場可誘使一些金屬原子變成一「向上」或「向下」定向(其取決於電荷之極性)以藉此儲存一邏輯「1」或「0」。在一些實施例中，可藉由使用存取電晶體迫使晶胞電容器進入一特定狀態(例如一「0」狀態)來完成一讀取操作。若晶胞電容器已保持一「0」狀態，則相對較低或無可偵測電流可流動通過輸出線。另一方面，若晶胞保持一「1」狀態，則金屬原子可重新定向，其可伴隨輸出中之一電流脈衝，因為金屬原子推動電子離開具有「向下」側之金屬。此脈衝之存在可指示晶胞保持一「1」。因為此程序覆寫晶胞，所以讀取FeRAM晶胞900可為一破壞性程序，且晶胞可在其改變時覆寫。
圖10繪示根據實施例之包括一FeRAM晶胞1000之一半導體器件之一透視圖。除電晶體在前段製程中實施為用於進階技術節點(例如低於100 nm節點)之一鰭式場效電晶體(FinFET)之外，FeRAM晶胞1000類似於FeRAM晶胞900 (圖9)且包含整合於後段製程(互連/金屬化階)中之一鐵電電容器800。FinFET電晶體包括水平延伸於一源極932與一汲極934之間的一鰭形通道及包繞鰭形通道之頂面及側表面之一閘極938電極。閘極938可電連接至一字線，且汲極934可透過鐵電電容800來電連接至一位元線。
FeRAM晶胞900 (圖9)及1000 (圖10)可電連接至一整合處理器(CPU)且與SRAM及/或DRAM晶胞一起整合或至少部分代替SRAM及/或DRAM晶胞整合以形成所繪示之實例性運算架構中之L2及/或L3快取記憶體。 額外實例 1. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV， 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上，及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。 2. 如實施例1之半導體器件，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該鐵電切換電壓。 3. 如實施例2之半導體器件，其中該鐵電切換電壓低於約1200 mV。 4. 如實施例1之半導體器件，其中該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。 5. 如實施例2之半導體器件，其中該極性層具有一鈣鈦礦晶體結構且包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 6. 如實施例2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 及PbZrTiO3 。 7. 如實施例2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 8. 如實施例2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO及KNaSrBaNbO。 9. 如實施例2之半導體器件，其中該摻雜劑包括鑭系元素或鈮。 10. 如實施例2之半導體器件，其中該基底鐵電材料具有一六方晶體結構，其中該基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 11. 如實施例2之半導體器件，其中該基底鐵電材料包括一超晶格，該超晶格包括一第一層，該第一層與不同於該第一層之一第二層交替，其中該第一層具有由ABO3 表示之一化學式且該第二層具有由CDO3 表示之一化學式，其中A及B係不同金屬元素且C及D係不同金屬元素，且其中C及D之各者不同於A及B之一或兩者。 12. 如實施例11之半導體器件，其中該第一層包括SrTiO3 ，且其中該第二層包括PbTiO3 及LaAlO3 之一或兩者。 13. 如實施例2之半導體器件，其中該極性層具鐵電性且具有大於約10 μC/cm2 之一剩餘極化。 14. 如實施例1之半導體器件，其中該極性層具有小於約50 nm之一厚度。 15. 如實施例2之半導體器件，其中該摻雜劑依一濃度存在，使得該極性層具順電性且具有實質上零剩餘極化。 16. 如實施例1之半導體器件，其中該基底極性材料包括一介電材料，該介電材料包括Hf、Zr、Al、Si或Ga之一或多者，其中該摻雜劑增大鐵電性，使得該極性層具有大於約10 μC/cm2 之一剩餘極化。 17. 如實施例1之半導體器件，其中該第一金屬層及該第二金屬層之一或兩者包括充當一擴散障壁之一耐火金屬。 18. 如實施例1之半導體器件，其進一步包括一電晶體，其中該電容器電連接至該電晶體之一汲極。 19. 如實施例18之半導體器件，其中該極性層具有持續至少一天之該剩餘極化，使得該半導體器件係一非揮發性記憶體器件。 20. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，其中該摻雜劑依一濃度存在，使得該極性層之一剩餘極化不同於無該摻雜劑之該基底極性材料之一剩餘極化，及 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上；及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。 21. 如實施例20之半導體器件，其中該極性層之該剩餘極化與無該摻雜劑之該基底極性材料之剩餘極化相差超過約5 μC/cm2 。 22. 如實施例20之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 23. 如實施例22之半導體器件，其中該鐵電切換電壓低於約1200 mV。 24. 如實施例20之半導體器件，其中該極性層具有一鈣鈦礦結構或六方晶體結構之一者。 25. 如實施例24之半導體器件，其中該摻雜劑包括鑭系元素或鈮。 26. 如實施例20之半導體器件，其中該極性層具有匹配於該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之一或兩者之一晶格常數之約20% 內的一晶格常數。 27. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 ， 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上，及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。 28. 如實施例27之半導體器件，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該基底鐵電材料之該剩餘極化。 29. 如實施例27之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 30. 如實施例29之半導體器件，其中該鐵電切換電壓低於約1200 mV。 31. 一種電容器，其包括： 一結晶極性層，其包括可置換地摻雜有一摻雜劑之一基底極性材料； 該基底極性材料包括一或多個金屬元素及氧或氮之一或兩者；且 該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 32. 如實施例31之電容器，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該鐵電切換電壓。 33. 如實施例32之電容器，其中該鐵電切換電壓低於約1200 mV。 34. 如實施例31之電容器，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該基底鐵電材料之該剩餘極化。 35. 如實施例32之電容器，其中該極性層具有一鈣鈦礦晶體結構且包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 36. 如實施例32之電容器，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 及PbZrTiO3 。 37. 如實施例32之電容器，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 及BaTiO3 -BaSrTiO3 、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 38. 如實施例32之電容器，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO及KNaSrBaNbO。 39. 如實施例38之電容器，其中該摻雜劑包括鑭系元素或鈮。 40. 如實施例32之電容器，其中該基底鐵電材料具有一六方晶體結構，其中該基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 41. 如實施例32之電容器，其中該基底鐵電材料包括一超晶格，該超晶格包括一第一層，該第一層與不同於該第一層之一第二層交替，其中該第一層具有由ABO3 表示之一化學式且該第二層具有由CDO3 表示之一化學式，其中A及B係不同金屬元素且C及D係不同金屬元素，且其中C及D之各者不同於A及B之一或兩者。 42. 如實施例41之電容器，其中該第一層包括SrTiO3 ，且其中該第二層包括PbTiO3 及LaAlO3 之一或兩者。 43. 如實施例32之電容器，其中該摻雜劑依一濃度存在，使得該極性層係實質上具有零剩餘極化之順電質。 44. 如實施例31之電容器，其中該基底極性材料包括一介電材料，其中該摻雜劑增大該介電材料之鐵電性，使得該極性層具有大於約10 μC/cm2 之一剩餘極化。 45. 如實施例44之電容器，其中該介電材料包括Hf、Zr、Al、Si或其等之一混合物之氧化物之一或多者。 46. 如實施例44之電容器，其中該介電材料具有由Hf1-x Ex Oy 表示之一化學式，其中x及y之各者大於零，且其中E選自由以下各者組成之群組：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。 47. 如實施例44之電容器，其中該介電材料具有由Al1-x Rx N、Ga1-x Rx N或Al1-x-y Mgx Nby N表示之一化學式，其中x及y之各者大於零，且其中R選自由以下各者組成之群組：Al、Ca、Ce、Dy、Er、Gd、Ge、La、Sc、Si、Sr、Sn或Y。 48. 如實施例31之電容器，其中該基底極性材料包括一基底順電材料，且其中增大該摻雜劑之該濃度減小該基底順電材料之該剩餘極化。 49. 如實施例31之電容器，其中該摻雜劑之該濃度沿該極性層之一層法線方向漸變。 50. 一種電容器，其包括： 一結晶極性層，其包括可置換地摻雜有一摻雜劑之一基底極性材料； 該基底極性材料包括具有一化學式ABO3 之一基底金屬氧化物，其中A及B之各者表示佔據該基底極性材料之一晶體結構之可互換原子位置的一或多個金屬元素； 該摻雜劑包括不同於該基底極性材料之該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素；及 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上； 其中該結晶極性層具有一鈣鈦礦結構、一六方晶體結構或一超晶格結構之一者。 51. 如實施例50之電容器，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該基底鐵電材料之該剩餘極化。 52. 如實施例50之電容器，其中該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。 53. 如實施例50之電容器，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 54. 如實施例53之電容器，其中該鐵電切換電壓低於約1200 mV。 55. 如實施例50之電容器，其中該基底金屬氧化物包括一基底鐵電金屬氧化物，且其中增大該摻雜劑之該濃度減小該基底鐵電金屬氧化物之該剩餘極化。 56. 如實施例55之電容器，其中該摻雜劑包括鑭系元素或鈮。 57. 如實施例56之電容器，其中該摻雜劑依大於0%且小於25%之一濃度存在，且其中該極性層經受低於約1200 mV之一電壓處之一鐵電轉變。 58. 如實施例50之電容器，其中該極性層係一單晶層。 59. 如實施例51之電容器，其中該極性層終止於佔據與該第一導電氧化物電極及該第二導電氧化物電極之一或兩者形成之一或兩個界面處之該鈣鈦礦結構之一體心位置的一金屬。 60. 如實施例51之電容器，其中該極性層終止於佔據與該第一導電氧化物電極及該第二導電氧化物電極之一或兩者形成之一或兩個界面處之該鈣鈦礦結構之角位置的一金屬。 61. 一種電容器，其包括： 一結晶極性層，其包括可置換地摻雜有一摻雜劑之一基底極性材料； 該基底極性材料包括一或多個金屬元素及氧或氮之一或兩者；且 該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，其中該摻雜劑依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。 62. 如實施例61之電容器，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 63. 如實施例61之電容器，其中該鐵電切換電壓低於約1200 mV。 64. 如實施例61之電容器，其中該基底金屬氧化物包括一基底鐵電金屬氧化物，且其中增大該摻雜劑之該濃度減小該基底鐵電金屬氧化物之該剩餘極化。 65. 如實施例61之電容器，其中該結晶極性層具有一鈣鈦礦結構、一六晶體結構或一超晶格結構之一者。 66. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一結晶基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV，及 第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其等位於該極性層之對置側上，其中該極性層具有匹配於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數， 其中該第一結晶導電或半導電氧化物電極充當使該極性層生長於其上之一模板，使得該極性層之至少一部分假晶形成於該第一結晶導電或半導電氧化物電極上。 67. 如實施例66之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 68. 如實施例67之半導體器件，其中該鐵電切換電壓低於約1200 mV。 69. 如實施例66之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者具有約1 nm至約5 nm之間的一厚度。 70. 如實施例67之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者具有低於約0.01 Ohm-cm之一電阻率。 71. 如實施例66之半導體器件，其中該極性層及該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者具有相同晶體結構。 72. 如實施例71之半導體器件，其中該摻雜劑包括鑭系元素或鈮。 73. 如實施例72之半導體器件，其中該極性層包括具有約10 nm至約500 nm之間的一橫向尺寸的一區域，在該區域中，該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者假晶於該極性層上。 74. 如實施例71之半導體器件，其中該相同晶體結構係一鈣鈦礦結構，且其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 、PbZrTiO3 、Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 75. 如實施例74之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者包括選自由以下各者組成之群組的氧化物：(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 、LaMnO3 、SrMnO3 、LaCoO3 或SrCoO3 。 76. 如實施例75之半導體器件，其中該極性層直接接觸該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者，且其中該半導體器件進一步包括一進一步電極，該進一步電極形成於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者上且包括選自由以下各者組成之群組的一導電二元金屬氧化物：銥(Ir)氧化物、釕(Ru)氧化物、鈀(Pd)氧化物、鋨(Os)氧化物或錸(Re)氧化物。 77. 如實施例71之半導體器件，其中該相同晶體結構係一六方晶體結構，其中該極性層包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 78. 如實施例66之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者具有一六方結構、一銅鐵礦結構、一尖晶石結構或一立方結構之一者。 79. 如實施例78之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者包括以下之一或多者：PtCoO2 、PdCoO2 、摻Al之ZnO、Fe3 O4 、LiV2 O4 或摻Sn之In2 O3 。 80. 如實施例66之半導體器件，其進一步包括一電晶體，其中該電容器電連接至該電晶體之一汲極。 81. 一種半導體器件，其包括： 一電容器堆疊，其包括： 一結晶極性層，其包括可置換地摻雜有一摻雜劑之一基底極性材料； 該基底極性材料包括具有一鈣鈦礦結構或一六方晶體結構之一者的一金屬氧化物； 該摻雜劑包括不同於該金屬氧化物之(若干)金屬之4d系列、5d系列、4f系列或5f系列之一者之一金屬；及 第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其等位於該結晶極性層之對置側上，其中該結晶極性層具有相同於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者的晶體結構。 82. 如實施例81之半導體器件，其中該結晶極性層具有匹配於該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。 83. 如實施例82之半導體器件，其中該相同晶體結構係一鈣鈦礦晶體結構且該極性層包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 84. 如實施例83之半導體器件，其中該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之一或兩者包括具有由C(p-u) C'u D(q-v) D'v Ow 表示之一化學式的氧化物，其中C及C'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中D及D'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中p、q及w係整數，且其中u及v之一或兩者大於零。 85. 如實施例84之半導體器件，其中該極性層包括具有一鈣鈦礦結構之一鐵電氧化物，該鐵電氧化物選自由以下各者組成之群組：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 、PbZrTiO3 、Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 86. 如實施例85之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者包括選自由以下各者組成之群組的氧化物：(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 、LaMnO3 、SrMnO3 、LaCoO3 或SrCoO3 。 87. 如實施例86之半導體器件，其中該極性層直接接觸該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者，且其中該半導體器件進一步包括一進一步電極，該進一步電極形成於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者上且包括選自由以下各者組成之群組的一導電二元金屬氧化物：銥(Ir)氧化物、釕(Ru)氧化物、鈀(Pd)氧化物、鋨(Os)氧化物或錸(Re)氧化物。 88. 如實施例82之半導體器件，其中該相同晶體結構係一六方晶體結構，其中該極性層包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 89. 如實施例82之半導體器件，其進一步包括一電晶體，其中該電容器電連接至該電晶體之一汲極。 90. 如實施例89之半導體器件，其中該極性層具有持續至少一天之該剩餘極化，使得該半導體器件係一非揮發性記憶體器件。 91. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一結晶基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 ，及 第一結晶導電或半導電氧化物電極及第二結晶導電或半導電氧化物電極，其等位於該極性層之對置側上，其中該極性層具有匹配於該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數， 其中該第一結晶導電或半導電氧化物電極充當使該極性層生長於其上之一模板，使得該極性層之至少一部分同調應變於該第一結晶導電或半導電氧化物電極上。 92. 如實施例91之半導體器件，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該基底鐵電材料之該剩餘極化。 93. 如實施例91之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。 94. 如實施例93之半導體器件，其中該鐵電切換電壓低於約1200 mV。 95. 如實施例91之半導體器件，其中該第一結晶導電或半導電氧化物電極及該第二結晶導電或半導電氧化物電極之一或兩者包括選自由以下各者組成之群組的氧化物：(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 、LaMnO3 、SrMnO3 、LaCoO3 或SrCoO3 。 96. 一種半導體器件，其包括： 一電晶體，其形成於一矽基板上；及 一電容器，其藉由一導電通路來電連接至該電晶體，該電容器包括： 上導電氧化物電極及下導電氧化物電極，其等位於一極性層之對置側上，其中該下導電氧化物電極電連接至該電晶體之一汲極，及 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV；及 一下障壁層，其包括該下導電氧化物電極與該導電通路之間的一耐火金屬或一金屬間化合物。 97. 如實施例96之半導體器件，其中該極性層包括在大於300°C之一溫度形成於氧化環境中之一金屬氧化物。 98. 如實施例96之半導體器件，其進一步包括一上障壁層，該上障壁層包括該上導電氧化物電極上之一耐火金屬或一金屬間化合物。 99. 如實施例96之半導體器件，其中該上障壁層及該下障壁層之一或兩者包括以下之一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金屬硼化物、金屬碳化物、金屬氮化物、Ta金屬、W金屬及Co金屬。 100. 如實施例96之半導體器件，其中該上障壁層及該下障壁層之一或兩者包括以下之一或多者：Ti3 Al、TiAl、TiAl3 、Ni3 Al、NiAl3 、NiAl、Ni2 MnGa、FeGa及Fe3 Ga。 101. 如實施例96之半導體器件，其進一步包括形成於該介電層、該上氧化物電極層及該下導電氧化物電極層之一或多者之一或兩個側表面上的一障壁密封劑層。 102. 如實施例96之半導體器件，其中該障壁密封劑層包括一金屬氧化物，該金屬氧化物包括Al或Mg。 103. 如實施例96之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 、PbZrTiO3 、Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 104. 如實施例96之半導體器件，其進一步包括接觸該極性層、該上導電氧化物層及該下導電氧化物電極之一或多者之一或兩個側表面的一絕緣密封劑層。 105. 如實施例96之半導體器件，其中該摻雜劑包括鑭系元素或鈮。 106. 如實施例96之半導體器件，其中該基底鐵電材料具有一六方晶體結構，其中該基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 107. 一種半導體器件，其包括： 一電晶體，其形成於一矽基板上； 一電容器，其藉由一導電通路來電連接至該電晶體，該電容器包括： 上導電氧化物電極及下導電氧化物電極，其等位於一極性層之對置側上，其中該下導電氧化物電極電連接至該電晶體之一汲極，及 該極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該金屬氧化物之(若干)金屬之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，該摻雜劑依一濃度存在，使得該極性層之一剩餘極化不同於無該摻雜劑之該基底極性材料之一剩餘極化；及 一障壁密封劑層，其形成於該極性層、該上導電氧化物電極層及該下導電氧化物電極層之一或多者之一或兩個側表面上。 108. 如實施例107之半導體器件，其中該極性層包括在大於500°C之一溫度形成於氧化環境中之一金屬氧化物。 109. 如實施例108之半導體器件，其中該障壁密封劑層包括一金屬氧化物。 110. 如實施例109之半導體器件，其中該障壁密封劑層包括Al或Mg之一金屬氧化物。 111. 如實施例110之半導體器件，其中該障壁密封劑層包括選自由以下各者組成之群組的氧化物：MgO、TiAlO或LaAlO。 112. 如實施例108之半導體器件，其中該障壁密封劑層包括該上導電氧化物電極層及該下導電氧化物電極層及該極性層之一或多者之氧化、氟化及/或氯化部分。 113. 如實施例108之半導體器件，其進一步包括該下導電氧化物電極與該導電通路之間的一下障壁層及該上導電氧化物電極上之一上障壁層之一或兩者，其中該下障壁層及該上障壁層之該一或兩者包括一耐火金屬或一金屬間化合物。 114. 如實施例113之半導體器件，其中該上障壁層及該下障壁層之一或兩者包括以下之一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金屬硼化物、金屬碳化物、金屬氮化物、Ta金屬、W金屬及Co金屬。 115. 如實施例108之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 及PbZrTiO3 。 116. 如實施例108之半導體器件，其進一步包括接觸該極性層、該上導電氧化物電極及該下導電氧化物電極之一或多者之一或兩個側表面的一絕緣密封劑層。 117. 如實施例108之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 、PbZrTiO3 、Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。 118. 如實施例108之半導體器件，其中該摻雜劑包括鑭系元素或鈮。 119. 如實施例108之半導體器件，其中該基底鐵電材料具有一六方晶體結構，其中該基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。 120. 如實施例108之半導體器件，其中該上導電氧化物電極及該下導電氧化物電極之一或兩者包括選自由以下各者組成之群組的氧化物：(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 、LaMnO3 、SrMnO3 、LaCoO3 或SrCoO3 。 121. 一種半導體器件，其包括： 一電容器，其包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層包括摻雜有一摻雜劑之一基底鐵電氧化物，其中該摻雜劑使該基底鐵電氧化物之一剩餘極化相對於一未摻雜基底鐵電氧化物降低至少5%。 122. 一種半導體器件，其包括： 一鐵電氧化物層，其插入於第一導電氧化物電極層與第二導電氧化物電極層之間，其中該鐵電氧化物層具有匹配於該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者之一晶格常數之約20%內的一晶格常數。 123. 一種半導體器件，其包括： 一電容器，其包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層經受低於約600 mV之一電壓處之一鐵電轉變。 124. 一種半導體器件，其包括： 一電容器，其包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一鐵電氧化物層，其中該鐵電氧化物層具有小於約50 nm之一厚度。 125. 一種半導體器件，其包括： 一鐵電氧化物層，其具有大於約10 μC/cm2 之一剩餘極化，其中該鐵電氧化物層摻雜有在該鐵電氧化物層之一金屬之原子位之一總數中濃度大於約5.0%之鑭系元素。 126. 如實施例121之半導體器件，其中該基底鐵電氧化物具有大於約10 μC/cm2 之一剩餘極化。 127. 如實施例121至126中任一項之半導體器件，其中該鐵電氧化物層經受低於約200 mV之一電壓處之一鐵電相變。 128. 如實施例121至127中任一項之半導體器件，其中該鐵電氧化物層具有約2 nm至約200 nm之間的一厚度。 129. 如實施例121至128中任一項之半導體器件，其中該鐵電氧化物層具有相同於該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者之一晶格結構的一晶格結構。 130. 如實施例121至129中任一項之半導體器件，其中該鐵電氧化物層具有匹配於該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者之一晶格常數之約10%內的一晶格常數。 131. 如實施例121至130中任一項之半導體器件，其中該鐵電氧化物層具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 132. 如實施例131之半導體器件，其中該A'係4d系列、5d系列、4f系列或5f系列之一者之一元素。 133. 如實施例131或132中任一項之半導體器件，其中該A'係鑭系元素。 134. 如實施例131至133中任一項之半導體器件，其中該摻雜劑包括La。 135. 如實施例131至134中任一項之半導體器件，其中A'之含量在A及A'之含量中介於約0.1原子%至約20原子%之間。 136. 如實施例131至135中任一項之半導體器件，其中B'係選自由以下各者組成之群組的一元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu及Zn。 137. 如實施例121至136中任一項之半導體器件，其中該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之一或兩者包括具有由C(p-u) C'u D(q-v) D'v Ow 表示之一化學式的氧化物，其中C及C'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中D及D'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中p、q及w係整數，且其中u及v之一或兩者大於零。 138. 如實施例121至137中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者具有約1 nm至約5 nm之間的一厚度。 139. 如實施例121至138中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者具有低於約0.01 Ohm-cm之一電阻率。 140. 如實施例121至139中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者包括以下之一或多者：銥(Ir)氧化物、釕(Ru)氧化物、鈀(Pd)氧化物、鋨(Os)氧化物、錸(Re)氧化物、(La,Sr)CoO3 、SrRuO3 、(La,Sr)MnO3 、YBa2 Cu3 O7 、Bi2 Sr2 CaCu2 O8 、LaNiO3 及SrTiO3 。 141. 如實施例121至140中任一項之半導體器件，其中該鐵電氧化物層包含具有約10 nm至約500 nm之間的一橫向尺寸的一區域，在該區域中，該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者在該鐵電氧化物層上形成假晶層。 142. 如實施例121至140中任一項之半導體器件，其中該鐵電氧化物層具有一鈣鈦礦結構。 143. 如實施例142之半導體器件，其中該基底鐵電氧化物包括Bi。 144. 如實施例142或143之半導體器件，其中該基底鐵電氧化物包括BiFeO3 。 145. 如實施例142至144中任一項之半導體器件，其中該鐵電氧化物層包括Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 之一者。 146. 如實施例142之半導體器件，其中該基底鐵電氧化物包括Pb。 147. 如實施例142或146之半導體器件，其中該基底鐵電氧化物包括PbTiO3 。 148. 如實施例142、146及147中任一項之半導體器件，其中該鐵電氧化物層包括PbTi1-y Zry O3 或PbTi1-y-z Zry Nbz O3 ，其中y及z之各者大於零。 149. 如實施例142至148中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者包括SrRuO3 、(La,Sr)MnO3 及摻Nb之SrTiO3 之一或多者。 150. 如實施例142至149中任一項之半導體器件，其中該鐵電氧化物層終止於佔據與該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者形成之一或兩個界面處之該鈣鈦礦結構之一體心位置的一金屬。 151. 如實施例142至149中任一項之半導體器件，其中該鐵電氧化物層終止於佔據與該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者形成之一或兩個界面處之該鈣鈦礦結構之角位置的一金屬。 152. 如實施例141至151中任一項之半導體器件，其中該鐵電氧化物層具有一六方結構。 153. 如實施例152之半導體器件，其中該基底鐵電氧化物包括Mn。 154. 如實施例152或153之半導體器件，其中該基底鐵電氧化物包括AMnO3 ，其中A係選自由以下各者組成之群組的一元素：鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鑥(Lu)、釹(Nd)、鐠(Pr)、鉕(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)及釔(Y)。 155. 如實施例152至154中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者包括Ir2 O3 或IrO2 。 156. 如實施例121至141中任一項之半導體器件，其中該鐵電氧化物層包括其中一自發極化伴隨一結構相變之一不適合鐵電材料。 157. 如實施例156之半導體器件，其中該基底鐵電氧化物層包括Lu。 158. 如實施例156或157之半導體器件，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與另一氧化物交替之SrTiO3 。 159. 如實施例156至158中任一項之半導體器件，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與PbTiO3 交替之SrTiO3 。 160. 如實施例156至158中任一項之半導體器件，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與LaAlO3 交替之SrTiO3 。 161. 如實施例121至160中任一項之半導體器件，其中在施加一電場之後，該鐵電氧化物層在由小於約250 mV之一能障分離之一雙電位井之局部最小值之間大幅波動。 162. 如實施例121至161中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者上形成有形成於與該鐵電氧化物層對置之一側上之一障壁層。 163. 如實施例162之半導體器件，其中該障壁層包括一耐火金屬或一金屬間化合物。 164. 如實施例162或163之半導體器件，其中該障壁層包括以下之一或多者：Ti-Al合金、Ni-Al合金、Ni-Ti合金、Ni-Ga合金、Ni-Mn-Ga合金、Fe-Ga合金、金屬硼化物、金屬碳化物、金屬氮化物、Ta金屬、W金屬及Co金屬。 165. 如實施例121至165中任一項之半導體器件，其進一步包括接觸該鐵電氧化物層、該第一氧化物電極層及該第二導電氧化物電極層之一或多者之一或兩個側表面的一側障壁層。 166. 如實施例165之半導體器件，其中該側障壁層包括一金屬氧化物。 167. 如實施例165或166之半導體器件，其中該側障壁層包括一金屬氧化物，該金屬氧化物包括Al或Mg。 168. 如實施例121至167中任一項之半導體器件，其中該鐵電氧化物層之一剩餘極化具非揮發性。 169. 如實施例121至168中任一項之半導體器件，其中該鐵電氧化物層之一剩餘極化具揮發性，使得該鐵電氧化物層具順電性。 170. 如實施例121至169中任一項之半導體器件，其中該鐵電氧化物層、該第一氧化物電極層及該第二導電氧化物電極層之一或多者具有沿法向於一堆疊方向之一垂直方向之一漸變組合物。 171. 如實施例121至170中任一項之半導體器件，其進一步包括一電晶體，其中該電容器電連接至該電晶體之一汲極。 172. 一種物質組合物，其包括： 一鐵電氧化物層，其具有大於約10 μC/cm2 之一剩餘極化，其中該鐵電氧化物層包括摻雜有一摻雜劑之一基底鐵電氧化物，該摻雜劑包括在該鐵電氧化物層之一金屬之原子位之一總數中濃度大於約5.0%之鑭系元素。 173. 如實施例172之組合物，其中該鐵電氧化物層經受低於約200 mV之一電壓處之一鐵電相變。 174. 如實施例172或173之組合物，其中該鐵電氧化物層具有約2 nm至約200 nm之間的一厚度。 175. 如實施例172至174中任一項之組合物，其中該鐵電氧化物層具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 176. 如實施例175之組合物，其中該A'係鑭系元素。 177. 如實施例176之組合物，其中該A'係La。 178. 如實施例175至177中任一項之組合物，其中A'之含量在A之含量中介於約0.1原子%至約20原子%之間。 179. 如實施例175至177中任一項之組合物，其中B'係選自由以下各者組成之群組的一元素：Mn、Sc、Ti、V、Cr、Co、Ni、Cu及Zn。 180. 如實施例172至179中任一項之組合物，其中該鐵電氧化物層具有一鈣鈦礦結構。 181. 如實施例180之組合物，其中該基底鐵電氧化物包括Bi。 182. 如實施例180或181之組合物，其中該基底鐵電氧化物包括BiFeO3 。 183. 如實施例180至182中任一項之組合物，其中該鐵電氧化物層包括Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 之一者。 184. 如實施例180之組合物，其中該基底鐵電氧化物包括Pb。 185. 如實施例184之組合物，其中該基底鐵電氧化物包括PbTiO3 。 186. 如實施例184或185之組合物，其中該鐵電氧化物層包括PbTi1-y Zry O3 或PbTi1-y-z Zry Nbz O3 ，其中y及z之各者大於零。 187. 如實施例172至179中任一項之組合物，其中該鐵電氧化物層具有一六方結構。 188. 如實施例187之組合物，其中該基底鐵電氧化物包括Mn。 189. 如實施例187或188之組合物，其中該基底鐵電氧化物包括Yi1-x Mnx O3 。 190. 如實施例172至179中任一項之組合物，其中該鐵電氧化物層包括其中一自發極化伴隨一結構相變之一不適合鐵電材料。 191. 如實施例190之組合物，其中該基底鐵電氧化物層包括Lu。 192. 如實施例190或191之組合物，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與另一氧化物交替之SrTiO3 。 193. 如實施例190至192中任一項之組合物，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與PbTiO3 交替之SrTiO3 。 194. 如實施例190至192中任一項之組合物，其中該基底鐵電氧化物包括一超晶格，該超晶格包括與LaAlO3 交替之SrTiO3 。 195. 如實施例172至194中任一項之組合物，其中在施加一電場之後，該鐵電氧化物層在由小於約250 mV之一能障分離之一雙電位井之局部最小值之間大幅波動。 196. 如實施例172至195中任一項之組合物，其中該鐵電氧化物層之一剩餘極化具非揮發性。 197. 如實施例172至196中任一項之組合物，其中該鐵電氧化物層之一剩餘極化具揮發性，使得該鐵電氧化物層具順電性。 198. 如實施例149之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者包括一導電二元氧化物，其中SrRuO3 、(La,Sr)MnO3 及摻Nb之SrTiO3 之一或多者插入於該二元氧化物與該鐵電氧化物層之間。 199. 如實施例198之半導體器件，其中該二元氧化物選自由以下各者組成之群組：銥(Ir)氧化物、釕(Ru)氧化物、鈀(Pd)氧化物、鋨(Os)氧化物及錸(Re)氧化物。 200. 如實施例152至154中任一項之半導體器件，其中該第一導電氧化物電極層及該第二導電氧化物電極層之一或兩者包括具有一銅鐵礦結構之一六方導電氧化物。 201. 如實施例200之半導體器件，其中具有該銅鐵礦結構之該六方導電氧化物包含PtCoO2 、PdCoO2 及摻Al之ZnO之一或多者。 202. 如實施例164之半導體器件，其中該障壁層包括以下之一或多者：Ti3 Al、TiAl、TiAl3 、Ni3 Al、NiAl3 、NiAl、Ni2 MnGa、FeGa及Fe3 Ga。 203. 如實施例165或166之半導體器件，其中該側障壁層包括選自由以下各者組成之群組的氧化物：MgO、TiAlO及LaAlO。 204. 如實施例165之半導體器件，其中該側障壁層包括藉由氧化、氟化及/或氯化所鈍化之該第一導電氧化物電極層及該第二導電氧化物電極層及該鐵電氧化物層之一或多者之一或兩個側壁。 205. 如實施例125之半導體器件或如實施例172之物質組合物，其中該鐵電氧化物層具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。 206. 如實施例205之半導體器件或如實施例85之物質組合物，其中該摻雜劑元素依在該鐵電氧化物層之該金屬之原子位之該總數中大於約12.5%之一濃度存在。 207. 如實施例205之半導體器件或如實施例85之物質組合物，其中該鐵電氧化物層之該金屬係Bi。 208. 如實施例205之半導體器件或如實施例85之物質組合物，其中該鐵電氧化物層係BiFeO3 。 209. 如實施例1至120中任一項之半導體器件、電容器或組合物，其中該摻雜劑佔據可與該基底極性材料之一金屬互換之一原子晶格位置，且其中在該極性層中，該摻雜劑具有不同於該基底極性材料中之該金屬的氧化態。
可在各種電子器件中實施本發明之態樣。電子器件之實例可包含(但不限於)消費性電子產品、消費性電子產品之部分、電子測試設備、蜂巢式通信基礎設施(諸如一基站台)等等。電子器件之實例可包含(但不限於)一行動電話(諸如一智慧型電話)、一穿戴式運算器件(諸如一智慧型手錶或一耳機)、一電話、一電視、一電腦監視器、一電腦、一數據機、一手持電腦、一膝上型電腦、一平板電腦、一個人數位助理(PDA)、一微波爐、一冰箱、一車載電子系統(諸如一汽車電子系統)、一立體聲系統、一DVD播放器、一CD播放器、一數位音樂播放器(諸如一MP3播放器)、一收音機、一攝錄影機、一攝影機(諸如一數位攝影機)、一可攜式記憶體晶片、一洗衣機、一乾衣機、一洗衣機/乾衣機、周邊器件、一時鐘等等。此外，電子器件可包含未完成產品。本發明之態樣可尤其實施於其中期望高功率、高頻帶、改良線性及/或提高效率之各種無線電信技術(其包含軍用及空間應用，諸如雷達、社區共用天線電視(CATV)、雷達干擾器及無線電信基站台等等)中。
除非內文另有明確要求，否則在[實施方式]及申請專利範圍中，用語「包括」、「包含」及其類似者應被解釋為包含意義，而非排他或窮舉意義，即，意指「包含(但不限於)」。如本文中一般所使用，用語「耦合」係指可直接連接或由一或多個中間元件連接之兩個或更多個元件。類似地，如本文中一般所使用，用語「連接」係指可直接連接或由一或多個中間元件連接之兩個或更多個元件。另外，本申請案中所使用之用語「本文中」、「上文」、「下文」及類似含義用語將參考整個本申請案而非本申請案之任何特定部分。在內文容許之情況下，[實施方式]中使用單數或複數之用語亦可分別包含複數或單數。涉及兩個或更多個項之一清單之用語「或」涵蓋用語之所有以下解譯：清單中之任何項、清單中之所有項及清單中之項之任何組合。
此外，除非另有明確說明或內外另有理解，否則本文中所使用之條件語言(諸如「可」、「例如」、「諸如」及其類似者等等)一般意欲傳達特定實施例包含而其他實施例不包含特定特徵、元件及/或狀態。因此，此等條件語言一般不意欲隱含一或多實施例無論任何需要特徵、元件及/或狀態或任何特定實施例中包含或執行此等特徵、元件及/或狀態。
儘管已描述特定實施例，但此等實施例僅供例示且不意欲限制本發明之範疇。其實，本文中所描述之新穎裝置、方法及系統可依各種其他形式體現；此外，可在不背離本發明之精神的情況下對本文中所描述之方法及系統作出各種省略、替代及形式改變。例如，儘管依一給定配置呈現區塊，但替代實施例可使用不同組件及/或電路拓撲來執行類似功能，且可刪除、移動、添加、細分、組合及/或修改一些區塊。可依各種不同方式實施此等區塊之各者。可組合上述各種實施例之元件及動作之任何適合組合以提供進一步實施例。上述各種特徵及程序可彼此獨立實施或可依各種方式組合。本發明之特徵之所有可能組合及子組合意欲落於本發明之範疇內。
100:電容器 104:儲存層 108:上或第一導電氧化物電極層/第一結晶導電氧化物電極 112:下或第二導電氧化物電極層/第二結晶導電氧化物電極 120:極化場(P-E)迴路 122:P-E曲線部分 124:P-E曲線部分 126:P-E曲線部分 140:時間電流回應曲線 144:時間電流回應曲線 204A:鈣鈦礦結構 204A-1:鈣鈦礦結構 204A-2:鈣鈦礦結構 204B-1:六方晶體結構 204B-2:六方晶體結構 204B-3:錐體結構 204C-1:超晶格結構 204C-2:超晶格結構 204C-3:超晶格結構 300:第二(上)導電或半導電氧化物電極 304:第一(下)導電或半導電氧化物電極 308:極性層 312:電容器堆疊 400A:P-E迴路 400B:自由能曲線 400C:曲線圖 600:鈣鈦礦晶體結構 604:摻雜劑A' 700:鈣鈦礦晶體結構 704:摻雜劑B' 800:鐵電電容器 800A:電容器堆疊/電容器 800B:電容器堆疊/電容器 800C:電容器堆疊/電容器 804:儲存層 808:上或第一導電氧化物電極層 808A:第一/頂部電極 808B:第一/頂部電極 812:下或第二導電氧化物電極層/剩餘部分 812A:第二/底部電極 812B:第二/底部電極 816:上障壁層 820:下障壁層 824:障壁密封劑層 900:鐵電隨機存取記憶體(FeRAM)晶胞 930:基板 932:源極 934:汲極 936:閘極介電質 938:閘極電極/閘極 940:第一階介電層 942:汲極接點 1000:FeRAM晶胞
圖1A示意性繪示根據各種實施例之包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一極性層之一電容器之一側視圖。
圖1B示意性繪示包括一鐵電層之一鐵電電容器之一極化場(P-E)迴路，其指示與非切換及切換相關聯之極化改變。
圖1C示意性繪示與非切換及切換相關聯之一鐵電電容器之一時間電流回應。
圖2A示意性繪示根據一些實施例之一電容器之一極性層之一鈣鈦礦晶體結構。
圖2B示意性繪示根據一些實施例之與一極性層之切換相關聯之一六方晶體結構及原子位移。
圖2C示意性繪示根據一些實施例之與一極性層之切換相關聯之一超晶格晶體結構及原子位移。
圖3示意性繪示根據各種實施例之包括具有匹配晶體結構之第一導電氧化物電極層及第二導電氧化物電極層及插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一極性層之一電容器之層之晶體結構。
圖4A示意性繪示對應於一鐵電材料之極化態之間的鐵電轉變之具有一磁滯之一極化場(P-E)迴路、一自由能曲線之一相關聯雙井及相關聯原子位移。
圖4B示意性繪示對應於具有一鈣鈦礦晶體結構之一鐵電材料中之鐵電轉變之展現一自由能曲線之一雙井之一自由能曲線及相關聯原子位移。
圖4C係展示根據實施例之藉由使一基底鐵電材料摻雜不同量之一摻雜劑以藉此調諧一自由能曲線之雙井所形成之一鐵電層之自由能曲線之計算的一曲線圖。
圖5示意性繪示根據實施例之一鐵電記憶體器件中之切換及非揮發性儲存之能量考量。
圖6繪示根據實施例之摻雜有一摻雜劑A'之一極性層之一示意性鈣鈦礦晶體結構，摻雜劑A'可替換佔據具有一化學式ABO3 之一基底極性材料中之角位置的金屬A之原子。
圖7繪示根據實施例之摻雜有一摻雜劑B'之極性層之一示意性鈣鈦礦晶體結構，摻雜劑B'可替換佔據具有一化學式ABO3 之一基底極性材料中之中心位置的金屬B之原子。
圖8A繪示根據實施例之包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一極性層之一電容器之一側視圖。
圖8B繪示根據實施例之包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一極性層及第一障壁層及第二障壁層之一電容器之一側視圖。
圖8C繪示根據實施例之包括插入於第一導電氧化物電極層與第二導電氧化物電極層之間的一極性層、第一障壁層及第二障壁層及形成於電容器之垂直側壁上之密封劑障壁層之一電容器之一側視圖。
圖9繪示根據實施例之包括耦合至一電容器之一電晶體之一記憶體器件之一橫截面圖，電容器包括插入於第一導電氧化物電極與第二導電氧化物電極之間的一極性層。
圖10繪示根據實施例之包括耦合至一電容器之一finFET電晶體之一記憶體器件之一透視圖，電容器包括插入於第一導電氧化物電極與第二導電氧化物電極之間的一極性層。
800B:電容器堆疊/電容器
804:儲存層
808:上或第一導電氧化物電極層
812:下或第二導電氧化物電極層
816:上障壁層
820:下障壁層

Claims (33)

  1. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV， 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上，及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。
  2. 如請求項1之半導體器件，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該鐵電切換電壓。
  3. 如請求項2之半導體器件，其中該鐵電切換電壓低於約1200 mV。
  4. 如請求項1之半導體器件，其中該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 。
  5. 如請求項2之半導體器件，其中該極性層具有一鈣鈦礦晶體結構且包括具有由A(m-x) A'x B(n-y) B'y Oz 表示之一化學式的一鐵電氧化物，其中A及A'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中B及B'佔據該鈣鈦礦晶體結構中之可互換原子位置，其中該A'及該B'之一或兩者係摻雜劑，其中m、n及z係整數，且其中x及y之一或兩者大於零。
  6. 如請求項2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：BaTiO3 、PbTiO3 、KNbO3 、NaTaO3 、BiFeO3 及PbZrTiO3 。
  7. 如請求項2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：Pb(Mg,Nb)O3 、Pb(Mg,Nb)O3 -PbTiO3 、PbLaZrTiO3 、Pb(Sc,Nb)O3 、BaTiO3 -Bi(Zn(Nb,Ta))O3 、BaTiO3 -BaSrTiO3 、Bi1-x Lax FeO3 、Bi1-x Cex FeO3 及BiFe1-y Coy O3 。
  8. 如請求項2之半導體器件，其中該極性層包括選自由以下各者組成之群組的一鐵電氧化物：LiNbO3 、LiTaO3 、LiFeTaOF、SrBaNbO、BaNaNbO、KNaSrBaNbO。
  9. 如請求項2之半導體器件，其中該摻雜劑包括鑭系元素或鈮。
  10. 如請求項2之半導體器件，其中該基底鐵電材料具有一六方晶體結構，其中該基底鐵電材料包括LuFeO3 或具有由RMnO3 表示之一化學式，且其中R係一稀土元素。
  11. 如請求項2之半導體器件，其中該基底鐵電材料包括一超晶格，該超晶格包括一第一層，該第一層與不同於該第一層之一第二層交替，其中該第一層具有由ABO3 表示之一化學式且該第二層具有由CDO3 表示之一化學式，其中A及B係不同金屬元素且C及D係不同金屬元素，且其中C及D之各者不同於A及B之一或兩者。
  12. 如請求項11之半導體器件，其中該第一層包括SrTiO3 ，且其中該第二層包括PbTiO3 及LaAlO3 之一或兩者。
  13. 如請求項2之半導體器件，其中該極性層具鐵電性且具有大於約10 μC/cm2 之一剩餘極化。
  14. 如請求項1之半導體器件，其中該極性層具有小於約50 nm之一厚度。
  15. 如請求項2之半導體器件，其中該摻雜劑依一濃度存在，使得該極性層具順電性且具有實質上零剩餘極化。
  16. 如請求項1之半導體器件，其中該基底極性材料包括一介電材料，該介電材料包括Hf、Zr、Al、Si或Ga之一或多者，其中該摻雜劑增大鐵電性，使得該極性層具有大於約10 μC/cm2 之一剩餘極化。
  17. 如請求項1之半導體器件，其中該第一金屬層及該第二金屬層之一或兩者包括充當一擴散障壁之一耐火金屬。
  18. 如請求項1之半導體器件，其進一步包括一電晶體，其中該電容器電連接至該電晶體之一汲極。
  19. 如請求項18之半導體器件，其中該極性層具有持續至少一天之該剩餘極化，使得該半導體器件係一非揮發性記憶體器件。
  20. 如請求項1之半導體器件，其中該摻雜劑佔據可與該基底極性材料之一金屬元素互換之一原子晶格位置，且其中在該極性層中，該摻雜劑具有不同於該基底極性材料中之該金屬之氧化態的氧化態。
  21. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，且其中該摻雜劑包括不同於該一或多個金屬元素之4d系列、5d系列、4f系列或5f系列之一者之一金屬元素，其中該摻雜劑依一濃度存在，使得該極性層之一剩餘極化不同於無該摻雜劑之該基底極性材料之一剩餘極化，及 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上；及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。
  22. 如實施例21之半導體器件，其中該極性層之該剩餘極化與無該摻雜劑之該基底極性材料之剩餘極化相差超過約5 μC/cm2 。
  23. 如實施例21之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。
  24. 如實施例23之半導體器件，其中該鐵電切換電壓低於約1200 mV。
  25. 如實施例21之半導體器件，其中該極性層具有一鈣鈦礦結構或六方晶體結構之一者。
  26. 如實施例25之半導體器件，其中該摻雜劑包括鑭系元素或鈮。
  27. 如實施例21之半導體器件，其中該極性層具有匹配於該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之一或兩者之一晶格常數之約20%內的一晶格常數。
  28. 如實施例21之半導體器件，其中該摻雜劑佔據可與該基底極性材料之一金屬元素互換之一原子晶格位置，且其中在該極性層中，該摻雜劑具有不同於該基底極性材料中之該金屬之氧化態的氧化態。
  29. 一種半導體器件，其包括： 一電容器，其包括： 一極性層，其包括摻雜有一摻雜劑之一基底極性材料，其中該基底極性材料包含一或多個金屬元素及氧或氮之一或兩者，其中該摻雜劑包括不同於該一或多個金屬元素之一金屬元素且依一濃度存在，使得該極性層之一剩餘極化與無該摻雜劑之該基底極性材料之一剩餘極化相差超過約5 μC/cm2 ， 第一結晶導電氧化物電極及第二結晶導電氧化物電極，其等位於該極性層之對置側上，及 第一障壁金屬層及第二障壁金屬層，其等位於該極性層之對置側上之該第一結晶導電氧化物電極及該第二結晶導電氧化物電極之各者上。
  30. 如請求項29之半導體器件，其中該基底極性材料包括一基底鐵電材料，且其中增大該摻雜劑之該濃度減小該基底鐵電材料之該剩餘極化。
  31. 如請求項29之半導體器件，其中該電容器之一鐵電切換電壓與具有未摻雜該摻雜劑之該基底極性材料之該電容器之一鐵電切換電壓相差超過約100 mV。
  32. 如請求項31之半導體器件，其中該鐵電切換電壓低於約1200 mV。
  33. 如請求項29之半導體器件，其中該摻雜劑佔據可與該基底極性材料之一金屬元素互換之一原子晶格位置，且其中在該極性層中，該摻雜劑具有不同於該基底極性材料中之該金屬之氧化態的氧化態。
TW109111879A 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件 TW202105683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962831044P 2019-04-08 2019-04-08
US62/831,044 2019-04-08

Publications (1)

Publication Number Publication Date
TW202105683A true TW202105683A (zh) 2021-02-01

Family

ID=72661937

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109111880A TW202105684A (zh) 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件
TW109111882A TW202044562A (zh) 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件
TW109111879A TW202105683A (zh) 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW109111880A TW202105684A (zh) 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件
TW109111882A TW202044562A (zh) 2019-04-08 2020-04-08 摻雜極性層及包含摻雜極性層的半導體器件

Country Status (7)

Country Link
US (22) US11164976B2 (zh)
JP (4) JP2022523265A (zh)
KR (4) KR20210149161A (zh)
CN (4) CN113906562A (zh)
DE (4) DE112020001902T5 (zh)
TW (3) TW202105684A (zh)
WO (4) WO2020210263A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251365B2 (en) 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11257613B2 (en) 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11398562B2 (en) 2018-06-14 2022-07-26 Intel Corporation Magnetoelectric spin orbit logic transistor with a spin filter
US11393515B2 (en) 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
US11245068B2 (en) 2018-06-14 2022-02-08 Intel Corporation Transition metal dichalcogenide based magnetoelectric memory device
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11665975B2 (en) 2018-06-19 2023-05-30 Intel Corporation Spin orbit coupling memory device with top spin orbit coupling electrode and selector
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11367749B2 (en) 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11362263B2 (en) 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11411047B2 (en) 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11411046B2 (en) 2018-09-11 2022-08-09 Intel Corporation Semiconductor device heat extraction by spin thermoelectrics
US11264558B2 (en) 2018-09-11 2022-03-01 Intel Corporation Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy
US11387404B2 (en) 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11581417B2 (en) 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11411172B2 (en) 2018-09-13 2022-08-09 Intel Corporation Magnetoelectric spin orbit logic based full adder
US11594270B2 (en) 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
US11476408B2 (en) 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11557717B2 (en) 2018-11-16 2023-01-17 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator
US11276730B2 (en) 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11574666B2 (en) 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
KR20210149161A (ko) 2019-04-08 2021-12-08 케플러 컴퓨팅 인크. 도핑된 극성 층 및 이를 포함하는 반도체 장치
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11699765B2 (en) 2020-11-27 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor device
KR20220107850A (ko) * 2021-01-26 2022-08-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 장치
DE102021107402B4 (de) * 2021-03-24 2024-10-10 Helmholtz-Zentrum Dresden - Rossendorf E. V. Elektronisches Bauteil, Bauteilanordnung, Funktionsschicht zum Bilden eines elektronischen Bauteils und Verfahren zum Herstellen eines elektronischen Bauteils
CN113421881B (zh) * 2021-05-26 2022-08-19 复旦大学 通过金属扩散调节铁电存储器表面层有效厚度的方法
JP7382988B2 (ja) 2021-06-29 2023-11-17 キヤノンアネルバ株式会社 積層構造体の製造方法
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US11825663B2 (en) * 2021-08-17 2023-11-21 Globalfoundries U.S. Inc. Ferroelectric nonvolatile memory device and integration schemes
US12051474B2 (en) 2021-08-23 2024-07-30 Cornell University Resistive electrodes on ferroelectric devices for linear piezoelectric programming
TWI802971B (zh) * 2021-08-23 2023-05-21 旺宏電子股份有限公司 記憶體晶胞，記憶體裝置之製造方法及其操作方法
US12069857B2 (en) 2021-08-23 2024-08-20 Macronix International Co., Ltd. Memory cell, memory device manufacturing method and memory device operation method thereof
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US12069866B2 (en) 2021-09-02 2024-08-20 Kepler Computing Inc. Pocket integration process for embedded memory
US12108607B1 (en) 2021-10-01 2024-10-01 Kepler Computing Inc. Devices with continuous electrode plate and methods of fabrication
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
CN118369767A (zh) 2021-11-10 2024-07-19 斯兰纳Uv科技有限公司 外延氧化物材料、结构和装置
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US12094923B2 (en) * 2022-01-31 2024-09-17 Kepler Computing Inc. Rapid thermal annealing (RTA) methodologies for integration of perovskite-material based memory devices
CN114988861B (zh) * 2022-06-09 2023-04-07 江西理工大学 六角稀土铁氧化物单相多铁性材料及其制备方法和应用
US20230402497A1 (en) * 2022-06-10 2023-12-14 Samsung Electronics Co., Ltd. Capacitor, and device comprising the same, and method of preparing the same
DE102022116981A1 (de) 2022-07-07 2024-01-18 TechIFab GmbH Memristive struktur und memristive vorrichtung

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358927A (en) 1990-05-31 1994-10-25 Bell Communications Research, Inc. Growth of a,b-axis oriented pervoskite thin films
US5168420A (en) 1990-11-20 1992-12-01 Bell Communications Research, Inc. Ferroelectrics epitaxially grown on superconducting substrates
US5169485A (en) 1991-03-07 1992-12-08 Bell Communications Research, Inc. Method for the preparation of epitaxial ferromagnetic manganese aluminum magnetic memory element
US5270298A (en) 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5155658A (en) 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
US5955754A (en) 1992-10-23 1999-09-21 Symetrix Corporation Integrated circuits having mixed layered superlattice materials and precursor solutions for use in a process of making the same
US5248564A (en) 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
US5549977A (en) 1993-11-18 1996-08-27 Lucent Technologies Inc. Article comprising magnetoresistive material
US5479317A (en) 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US5519235A (en) 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
US5625529A (en) * 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
JP3373525B2 (ja) 1995-06-28 2003-02-04 テルコーディア テクノロジーズ インコーポレイテッド シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造
US5798903A (en) 1995-12-26 1998-08-25 Bell Communications Research, Inc. Electrode structure for ferroelectric capacitor integrated on silicon
US5777356A (en) 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
JP2001504282A (ja) 1997-06-09 2001-03-27 テルコーディア テクノロジーズ インコーポレイテッド 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル
US6115281A (en) 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JP3305627B2 (ja) 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
US20030001189A1 (en) 2000-02-24 2003-01-02 Tetsuo Fujiwara Ferroelectric capacitor and semiconductor device
US6861798B1 (en) 1999-02-26 2005-03-01 Candescent Technologies Corporation Tailored spacer wall coatings for reduced secondary electron emission
US6194754B1 (en) 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US20020030246A1 (en) 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US6482538B2 (en) 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6518609B1 (en) 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
JP2002198324A (ja) 2000-11-22 2002-07-12 Sharp Corp Ｆｒａｍおよびｄｒａｍ用途のための高温電極およびバリア構造物
US20020076906A1 (en) 2000-12-18 2002-06-20 Motorola, Inc. Semiconductor structure including a monocrystalline film, device including the structure, and methods of forming the structure and device
US6426536B1 (en) 2001-04-16 2002-07-30 International Business Machines Corporation Double layer perovskite oxide electrodes
US6730951B2 (en) * 2001-06-25 2004-05-04 Matsushita Electric Industrial Co., Ltd. Capacitor, semiconductor memory device, and method for manufacturing the same
US6844583B2 (en) 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
US6541281B2 (en) 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6664116B2 (en) 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6510073B1 (en) 2002-01-31 2003-01-21 Sharp Laboratories Of America, Inc. Two transistor ferroelectric non-volatile memory
US20030143853A1 (en) 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US6893912B2 (en) * 2002-10-15 2005-05-17 Macronix International Co., Ltd. Ferroelectric capacitor memory device fabrication method
US7071007B2 (en) 2002-12-06 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a low voltage drive ferroelectric capacitor
US7095067B2 (en) 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7250648B2 (en) 2003-09-04 2007-07-31 Intematix Corporation Ferroelectric rare-earth manganese-titanium oxides
WO2005064614A1 (en) * 2003-12-22 2005-07-14 Koninklijke Philips Electronics N.V. Non-volatile ferroelectric thin film device using an organic ambipolar semiconductor and method for processing such a device
US8409879B2 (en) 2004-01-13 2013-04-02 Board Of Regents, University Of Houston Method of using a buffered electric pulse induced resistance device
US7312558B2 (en) 2004-04-02 2007-12-25 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, and ink jet recording apparatus
EP1624479A3 (en) 2004-08-05 2008-07-16 Samsung Electronics Co, Ltd Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
JP2006176366A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7696549B2 (en) 2005-08-04 2010-04-13 University Of Maryland Bismuth ferrite films and devices grown on silicon
KR100660550B1 (ko) 2005-09-15 2006-12-22 삼성전자주식회사 강유전체막 및 강유전체 커패시터 형성 방법
US8106375B2 (en) 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
KR100760632B1 (ko) 2006-03-03 2007-09-20 삼성전자주식회사 커패시터 형성 방법
KR100680144B1 (ko) * 2006-04-03 2007-02-08 재단법인서울대학교산학협력재단 다강체 막, 이를 포함하는 구조물, 및 상기 막 및 구조물의제조 방법
WO2008109564A1 (en) 2007-03-02 2008-09-12 The Regents Of The University Of California Complex oxides useful for thermoelectric energy conversion
JP2008218782A (ja) * 2007-03-06 2008-09-18 Seiko Epson Corp 半導体装置及びその製造方法
KR20090017758A (ko) 2007-08-16 2009-02-19 삼성전자주식회사 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
US20090238954A1 (en) 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same
WO2009122497A1 (ja) 2008-03-31 2009-10-08 富士通マイクロエレクトロニクス株式会社 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法
US8216858B2 (en) * 2009-02-18 2012-07-10 Canon Kabushiki Kaisha Ferroelectric material, method of producing ferroelectric material, and ferroelectric device
US9356224B2 (en) 2009-10-30 2016-05-31 The Regents Of The University Of California Thin film bismuth iron oxides useful for piezoelectric devices
US20110308580A1 (en) 2010-01-22 2011-12-22 The Regents Of The University Of California Ferroic materials having domain walls and related devices
WO2012026503A1 (en) 2010-08-27 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8993092B2 (en) 2011-02-18 2015-03-31 Ut-Battelle, Llc Polycrystalline ferroelectric or multiferroic oxide articles on biaxially textured substrates and methods for making same
US8753952B2 (en) 2011-09-08 2014-06-17 Texas Instruments Incorporated Integrated circuit with integrated decoupling capacitors
KR101771170B1 (ko) 2012-06-05 2017-08-24 고쿠리츠켄큐카이하츠호진 상교기쥬츠 소고켄큐쇼 반도체 강유전체 기억 트랜지스터 및 그의 제조 방법
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9583704B2 (en) * 2013-01-16 2017-02-28 Helmholtz-Zentrum Dresden-Rossendorf E.V. Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence
US9257497B2 (en) * 2013-12-31 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor techniques
US9269785B2 (en) 2014-01-27 2016-02-23 Globalfoundries Inc. Semiconductor device with ferroelectric hafnium oxide and method for forming semiconductor device
US10242989B2 (en) 2014-05-20 2019-03-26 Micron Technology, Inc. Polar, chiral, and non-centro-symmetric ferroelectric materials, memory cells including such materials, and related devices and methods
US20160118404A1 (en) 2014-10-09 2016-04-28 Haibing Peng Three-dimensional non-volatile ferroelectric random access memory
TW201637172A (zh) 2015-04-14 2016-10-16 國立交通大學 記憶體結構
US9305995B1 (en) 2015-06-01 2016-04-05 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9460770B1 (en) * 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10522564B2 (en) 2017-02-23 2019-12-31 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20180105530A (ko) * 2017-03-15 2018-09-28 에스케이하이닉스 주식회사 강유전성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
US10403631B1 (en) * 2018-08-13 2019-09-03 Wuxi Petabyte Technologies Co., Ltd. Three-dimensional ferroelectric memory devices
US10777250B2 (en) 2018-09-27 2020-09-15 Intel Corporation Save-restore circuitry with metal-ferroelectric-metal devices
US11482529B2 (en) 2019-02-27 2022-10-25 Kepler Computing Inc. High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor
KR20210149161A (ko) 2019-04-08 2021-12-08 케플러 컴퓨팅 인크. 도핑된 극성 층 및 이를 포함하는 반도체 장치

Also Published As

Publication number Publication date
US11916149B2 (en) 2024-02-27
JP2022523266A (ja) 2022-04-21
US20230155028A1 (en) 2023-05-18
CN113892156A (zh) 2022-01-04
US11757043B2 (en) 2023-09-12
KR20210151146A (ko) 2021-12-13
US20210328067A1 (en) 2021-10-21
US11444203B2 (en) 2022-09-13
US20230215952A1 (en) 2023-07-06
WO2020210257A1 (en) 2020-10-15
TW202103305A (zh) 2021-01-16
KR20210151147A (ko) 2021-12-13
WO2020210263A1 (en) 2020-10-15
US20220077319A1 (en) 2022-03-10
US11837664B2 (en) 2023-12-05
KR20210149161A (ko) 2021-12-08
US11469327B2 (en) 2022-10-11
US20200321473A1 (en) 2020-10-08
DE112020001816T5 (de) 2021-12-23
US11411116B2 (en) 2022-08-09
US11888067B2 (en) 2024-01-30
DE112020001902T5 (de) 2022-01-13
US20230128526A1 (en) 2023-04-27
US11398570B2 (en) 2022-07-26
TW202044562A (zh) 2020-12-01
CN113892157A (zh) 2022-01-04
US11949017B2 (en) 2024-04-02
US20240088299A1 (en) 2024-03-14
US20230123515A1 (en) 2023-04-20
TW202105684A (zh) 2021-02-01
US11164976B2 (en) 2021-11-02
US20230231055A1 (en) 2023-07-20
CN113906562A (zh) 2022-01-07
US11289607B2 (en) 2022-03-29
US20200321344A1 (en) 2020-10-08
US20210343874A1 (en) 2021-11-04
US20230142605A1 (en) 2023-05-11
JP2022527410A (ja) 2022-06-01
US11349031B2 (en) 2022-05-31
DE112020001926T5 (de) 2022-01-05
US11888066B2 (en) 2024-01-30
US20230163216A1 (en) 2023-05-25
US20200321474A1 (en) 2020-10-08
US20230155029A1 (en) 2023-05-18
KR20210149162A (ko) 2021-12-08
US20230215953A1 (en) 2023-07-06
WO2020210261A1 (en) 2020-10-15
US20210343871A1 (en) 2021-11-04
US11949018B2 (en) 2024-04-02
US11908943B2 (en) 2024-02-20
DE112020001796T5 (de) 2022-02-17
US20210343872A1 (en) 2021-11-04
US11289608B2 (en) 2022-03-29
US20210320211A1 (en) 2021-10-14
US11355643B2 (en) 2022-06-07
US11296228B2 (en) 2022-04-05
US20230057354A1 (en) 2023-02-23
CN113892155A (zh) 2022-01-04
US20210343873A1 (en) 2021-11-04
WO2020210254A1 (en) 2020-10-15
US20200321472A1 (en) 2020-10-08
JP2022527654A (ja) 2022-06-02
US11848386B2 (en) 2023-12-19
JP2022523265A (ja) 2022-04-21
US11417768B2 (en) 2022-08-16

Similar Documents

Publication Publication Date Title
US11916149B2 (en) Doped polar layers and semiconductor device incorporating same