JP5440493B2 - 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法 - Google Patents

Description

本発明は、強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法に関する。

近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタに保持する強誘電体メモリ（FeRAM: Ferroelectric Random Access Memory）の開発が進められている。強誘電体メモリは、電源を切っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性、及び低消費電力を実現できることから特に注目されている。

強誘電体キャパシタは、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極をこの順に形成してなる。

このうち、上部電極は、キャパシタ誘電体膜の強誘電体特性に影響を与えるものであり、その構造として様々なタイプのものが報告されている。

例えば、特許文献１、２では、二層の酸化イリジウム（IrO₂）膜を積層してなる上部電極が開示されている。特許文献２における酸化イリジウム層は、反応性スパッタ法により形成される。

また、特許文献３では、反応性スパッタ法ではなく、酸化イリジウムをターゲットに用い、スパッタガスとしてアルゴンガスをすることで、酸化イリジウム膜を形成している。

一方、特許文献４においては、イリジウムよりなる上部電極の上に、基板張り合わせ法を用いて錫膜と酸化イリジウム膜とをこの順に転写している。

その他に、本願に関連する技術が特許文献５、６にも開示されている。
特開２００７−２７３８９９号公報 特開２００７−１０３８７５号公報 特開２００３−１３３５３１号公報 特開２００２−２９９５７６号公報 特開平１１−４０７４８号公報 国際公開第９８／０６１３１号パンフレット

上記のように、強誘電体キャパシタの上部電極は、半導体基板の全面に酸化イリジウム膜等の導電膜を形成し、その導電膜をパターニングして形成される。その導電膜の電気的特性や膜厚等が基板面内で変動すると、キャパシタ誘電体膜の強誘電体特性が基板面内でばらついてしまい、一枚の半導体基板から均一な強誘電体特性を持った強誘電体キャパシタを得ることができない。

本発明の目的は、基板面内での強誘電体特性のばらつきを抑えることが可能な強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法を提供することにある。

本発明の一観点によれば、半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタの上方に形成された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成された絶縁膜と、を有する強誘電体メモリにおいて、前記強誘電体キャパシタは、下部電極と、前記下部電極上に形成された強誘電体膜と、前記強誘電体膜上に形成された上部電極と、前記上部電極上に形成され、開口を有する金属膜とを有し、前記絶縁膜は、前記金属膜の前記開口上に第１のホールと、前記下部電極のコンタクト領域上に第２のホールとを有し、前記第１のホールと前記第２のホールの各々に形成された第１の導電体と第２の導電体とを更に有することを特徴とする強誘電体メモリが提供される。

また、本発明の別の観点によれば、半導体基板にトランジスタを形成し、前記トランジスタの上方に下部電極膜を形成し、前記下部電極膜上に強誘電体膜を形成し、前記強誘電体膜上に第１の上部電極膜を形成し、前記第１の上部電極膜上に第２の上部電極膜を形成し、前記第２の上部電極膜上に金属膜を形成し、前記下部電極膜と前記金属膜上に絶縁膜を形成し、前記金属膜上の前記絶縁膜に第１のホールを形成すると共に、前記下部電極膜上の前記絶縁膜に第２のホールを形成し、前記第１のホールの下の前記金属膜に開口を形成し、前記第１のホール内に第１の導電体を形成し、前記第２のホール内に第２の導電体を形成することを特徴とする強誘電体メモリの製造方法が提供される。

そして、本発明の他の観点によれば、強誘電体キャパシタの製造方法において、下部電極膜を形成し、前記下部電極膜の上に強誘電体膜を形成し、前記強誘電体膜をアニールし、前記強誘電体膜の上に第１の上部電極膜を形成し、酸素含有雰囲気中で前記第１の上部電極膜をアニールし、前記第１の上部電極膜の上に第２の上部電極膜を形成し、前記第２の上部電極膜の上に金属膜を形成し、前記下部電極膜と前記金属膜上に絶縁膜を形成し、前記金属膜上の前記絶縁膜に第１のホールを形成すると共に、前記下部電極膜上の前記絶縁膜に第２のホールを形成し、前記第１のホールの下の前記金属膜に開口を形成し、前記第１のホール内に第１の導電体を形成し、前記第２のホール内に第２の導電体を形成する強誘電体キャパシタの製造方法が提供される。

図１は、上部電極としてプラチナ膜を形成した強誘電体キャパシタの拡大断面図である。 図２は、上部電極の触媒作用を抑えるために案出された強誘電体キャパシタの拡大断面図である。 図３は、図２に示される強誘電体キャパシタの製造方法を示すフローチャートである。 図４（ａ）、（ｂ）は、酸化イリジウムの積層膜よりなる上部電極のシート抵抗の測定結果を示す図（その１）である。 図５は、酸化イリジウムの積層膜よりなる上部電極のシート抵抗の測定結果を示す図（その２）である。 図６は、プレーナ型の強誘電体メモリの断面図である。 図７は、上部電極に形成された凹部によって強誘電体キャパシタの疲労特性が劣化し易くなることを示すグラフである。 図８は、強誘電体キャパシタQの上部電極と下部電極のそれぞれに形成されるホールを別々に開口する場合の断面図である。 図９（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１）である。 図１０（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その２）である。 図１１（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その３）である。 図１２（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その４）である。 図１３（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その５）である。 図１４（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その６）である。 図１５（ａ）、（ｂ）は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その７）である。 図１６は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その８）である。 図１７は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その９）である。 図１８は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１０）である。 図１９は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１１）である。 図２０は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１２）である。 図２１は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１３）である。 図２２は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１４）である。 図２３は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１５）である。 図２４は、本発明の第１実施形態に係る強誘電体メモリの製造途中の断面図（その１６）である。 図２５（ａ）、（ｂ）は、本発明の第１実施形態において、酸化アニールの前後における第１の上部電極膜の模式断面図である。 図２６は、本発明の第２実施形態に係る強誘電体メモリの製造途中の断面図（その１）である。 図２７は、本発明の第２実施形態に係る強誘電体メモリの製造途中の断面図（その２）である。 図２７は、本発明の第２実施形態に係る強誘電体メモリの製造途中の断面図（その３）である。 図２８は、本発明の第２実施形態に係る強誘電体メモリの製造途中の断面図（その４）である。 図３０は、本発明の第２実施形態に係る強誘電体メモリの製造途中の断面図（その５）である。 図３１は、本発明の第２実施形態において、貴金属よりなる金属膜に対してウエットエッチングを省いた場合の拡大断面図である。 図３２は、本発明の第２実施形態において、強誘電体キャパシタQの疲労特性を調査して得られたグラフである。 図３３（ａ）、（ｂ）は、酸化アニールが施された第１及び第２の上部電極膜と金属膜とを合わせたシート抵抗の面内分布を示す図（その１）である。 図３４は、酸化アニールが施された第１及び第２の上部電極膜と金属膜とを合わせたシート抵抗の面内分布を示す図（その２）である。

本実施形態の説明に先立ち、本願発明者が行った調査結果について説明する。

（１）調査結果その１
強誘電体キャパシタの上部電極材料としては、今まで様々な材料が検討されている。

図１は、上部電極としてプラチナ膜を形成した強誘電体キャパシタの拡大断面図である。

この強誘電体キャパシタQは、酸化シリコン膜等の下地絶縁膜１０１の上に、プラチナよりなる下部電極１０２、PZT等よりなる強誘電体膜１０３、及びプラチナよりなる上部電極１０４をこの順に形成してなる。

上部電極１０４を構成するプラチナは、その触媒作用によって水分や水素等を還元し、水素ラジカル（Ｈ+）を生成することが知られている。水素ラジカルは、強誘電体膜１０３を構成するPZT等の酸化物強誘電体を還元してしまうので、強誘電体膜１０３に酸素欠損が生じてその強誘電体特性が劣化してしまう。

図２は、このような上部電極の触媒作用を抑えるために案出された強誘電体キャパシタQの拡大断面図である。なお、図２では、図１と同じ要素には図１と同じ符号を付してある。

図２の例では、上部電極１０４を、いずれも酸化イリジウムからなる第１の上部電極膜１０４ａ及び第２の上部電極膜１０４ｂとから構成している。

酸化イリジウムは、プラチナに比べて触媒作用が小さいので、水素ラジカルの発生を抑制するのに好適である。

図３は、この強誘電体キャパシタQの製造方法を示すフローチャートである。

強誘電体キャパシタQを製造するには、まず、絶縁膜１０１の上にスパッタ法で下部電極１０２としてプラチナ膜を形成する（ステップＳ１）。

次いで、下部電極１０２の上に、スパッタ法によりPZT膜を形成し、該PZT膜を強誘電体膜１０３とする（ステップＳ２）。

スパッタ法で形成された強誘電体膜１０３は結晶化しておらず、強誘電体特性に乏しい。

そこで、次の工程では、強誘電体膜１０３に対してアニールを行うことにより、強誘電体膜１０３の結晶化をある程度進める（ステップＳ３）。

次に、強誘電体膜１０３の上に反応性スパッタ法で第１の上部電極膜１０４ａを形成する（ステップＳ４）。

この反応性スパッタ法では、例えばアルゴンガスと酸素ガスとの混合ガスがスパッタガスとして使用され、そのスパッタガスのスパッタ作用によってイリジウムターゲットが叩かれると供に、イリジウムターゲットから飛散したイリジウム粒がスパッタ雰囲気中の酸素によって酸化し、酸化イリジウム膜の成膜が行われる。

そして、このスパッタ雰囲気中の酸素流量を低減し、第１の上部電極膜１０４ａの酸化度を小さくすることで、よりメタリックな酸化イリジウムで第１の上部電極膜１０４ａを構成する。

次いで、第１の上部電極膜１０４ａが形成された状態で強誘電体膜１０３に対してアニールをすることで、強誘電体膜１０３を完全に結晶化させる（ステップＳ５）。

このとき、第１の上部電極膜１０４ａを構成する酸化イリジウムの酸化度が小さいため、メタリックな酸化イリジウムが強誘電体膜１０３の結晶粒界に容易に熱拡散し、それにより強誘電体膜１０３の強誘電体特性が向上する。

その後に、第１の上部電極膜１０４ａの上に第２の上部電極膜１０４ｂとして反応性スパッタ法で酸化イリジウム膜を形成する（ステップＳ６）。その酸化イリジウム膜は、酸素ガスとアルゴンガスとの混合ガスよりなるスパッタ雰囲気中の酸素流量を増やすことで、第１の上部電極膜１０４ａと比較して酸化度が大きくなるように形成する。

このように酸化度を大きくすることで、第２の上部電極膜１０４ｂの還元作用を弱めることができるので、その還元作用によって水分等から水素ラジカルが発生するのを効果的に抑制することができる。

このように、図２のような二層構造の上部電極を採用する場合には、第１の上部電極膜１０４ａ形成後に強誘電体膜１０３に対してアニール（ステップＳ５）を行うことにより、強誘電体膜１０３が完全に結晶化すると供に、第１の上部電極膜１０４ａから熱拡散したイリジウムによって強誘電体膜１０３の強誘電体特性を向上させることができる。

更に、第１の上部電極膜１０４ａの酸化度を小さくすることでイリジウムの熱拡散が容易になると供に、第２の上部電極膜１０４ａの酸化度を大きくすることで上部電極１０４の触媒作用を低下させることができる。

但し、各上部電極膜１０４ａ、１０４ｂの酸化度の調節は、スパッタ雰囲気における酸素流量を調節して行われるが、この方法だと基板面内で酸化度がばらつきやすいことが明らかとなった。これについて以下に説明する。

図４（ａ）、（ｂ）、及び図５は、３枚のシリコン基板（ウエハ）の上に上記のような酸化イリジウムよりなる上部電極膜１０４ａ、１０４ｂを積層し、これらで構成される上部電極１０４のシート抵抗（Ω／60μm²）の面内分布の測定結果を示す図である。なお、図中の縦軸と横軸のスケールの単位は、一辺の長さが２０mmのチップ数である。

これらの図に示されるように、いずれのシリコン基板においても、シート抵抗は基板中心部で低く基板周辺部で高い傾向が見られる。

シート抵抗は、酸化イリジウムの酸化度が小さく、酸化イリジウムがメタリックに近づくほど低くなる。したがって、上記の測定結果は、基板中心部において酸化イリジウムの酸素欠損が多いことを示唆している。

特に、第２の上部電極膜１０４ｂにおいて酸素欠損が多いと、第２の上部電極膜１０４ｂがメタリックに近くなり、その触媒作用が増加してしまう。したがって、触媒作用によって外部雰囲気中の水分等から水素ラジカルが生成され、製造途中において強誘電体膜１０３の強誘電体特性、例えば残留分極量が低下するという不都合が発生する。

一方、酸素欠損によって上記のようにシート抵抗が基板面内で変動すると、上部電極１０４を通じて強誘電体膜１０３に印加される電圧値が基板面内で変動する。そのため、シリコン基板の上に集積形成される個々の強誘電体キャパシタQの電気的特性がキャパシタ間でばらついてしまう。

（２）調査結果その２
強誘電体メモリは、その構造からプレーナ型とスタック型とに大別される。

図６は、プレーナ型の強誘電体メモリの断面図である。なお、図６において、図２で説明したのと同じ要素には図２におけるのと同じ符号を付してある。

この強誘電体メモリでは、強誘電体キャパシタQの上に層間絶縁膜１０６が形成され、その層間絶縁膜１０６の第１、第２ホール１０６ａ、１０６ｂ内に、下部電極１０２と上部電極１０４のそれぞれに電気的に接続された導電性プラグ１０７が形成される。

図示のように、第１ホール１０６ａは上部電極１０４の上に形成され、第２ホール１０６ｂは下部電極１０２のコンタクト領域CR上に形成される。

これらのホール１０６ａ、１０６ｂは、不図示のレジストパターンをマスクにして層間絶縁膜１０６をドライエッチングすることにより同時に形成される。但し、そのエッチングが不十分だとホール１０６ａ、１０６ｂが未開口となり、導電性プラグ１０７と各電極１０２、１０４との間にコンタクト不良が発生するので、このエッチングはオーバーエッチングで行われる。

ところが、このようにオーバーエッチングをすると、第１ホール１０６ａの下の上部電極１０４もエッチングされて凹部１０４ｃが形成されてしまう。

通常、ドライエッチングのエッチングレートは基板面内で異なるので、凹部１０４ｃの深さも基板面内で異なることになる。

しかしながら、これでは上部電極１０４の体積が基板面内で変動することになり、当該体積から定まる上部電極１０４の抵抗値も基板面内で変動し、強誘電体キャパシタQの電気的特性が基板面内でばらついてしまう。

また、エッチング雰囲気のばらつきにより、凹部１０４ａの深さが基板毎やロット毎に変動することもあるので、強誘電体キャパシタQの電気的特性が基板毎やロット毎でばらつくおそれもある。

特に、このように第１、第２ホール１０６ａ、１０６ｂをエッチングにより同時に開口する場合は、深い方の第２ホール１０６ｂにエッチング時間を合わせるため、浅い方の代１ホール１０６ｂの下では上部電極１０４がエッチング雰囲気に長時間曝され、上記の凹部１０４ｃの発生が顕著となる。

更に、このような凹部１０４ｃが上部電極１０４に形成されると、強誘電体キャパシタQの疲労特性が劣化しやすくなることが調査により明らかとなった。

図７は、その調査結果を示すグラフである。

このグラフの横軸は、キャパシタQにおける情報の書換え回数を示す。そして、縦軸は、当該回数だけ情報を書き込んだ後（疲労後）のキャパシタ誘電体膜１０３の残留分極電荷量（Qsw）と、情報を書き込む前（疲労前）の残留分極電荷量との比（疲労特性）を示す。

また、上部電極削れ量X％とは、上部電極１０４の膜厚のX％の深さに凹部１０４ｃが形成されていることを示す。

なお、この調査は、シリコン基板に集積形成された強誘電体キャパシタQのうち、基板周辺領域に形成されたものについて行われた。

図７に示されるように、上部電極削れ量が多くなるほど、書換え回数の増大に伴う疲労特性の劣化が顕著となる。

このような凹部１０４ｃに伴う不都合を回避するため、以下のように各ホール１０６ａ、１０６ｂを別々に開口することも考えられる。

図８は、このように各ホール１０６ａ、１０６ｂを別々に開口する場合の断面図である。

この場合は、まず上部電極１０４上の第１ホール１０６ａを形成した後、層間絶縁膜１０６の上にレジストパターン１１０を形成する。そして、そのレジストパターン１１０の窓１１０ａを通じて層間絶縁膜１０６をエッチングし、第２ホール１０６ｂを形成する。

このようにすれば、エッチングにより上部電極１０４上の第１ホール１０６ａを形成するとき、エッチング量の第１ホール１０６ａの深さにのみ合わせればよく、第２ホール１０６ｂの深さに合わせる必要がないため、上部電極１０４におけるオーバーエッチング量が最小限に抑えられ、凹部１０４ｃの深さを浅くすることができる。

ところが、この場合は第２ホール１０６ｂ形成用のレジストパターン１１０が第１ホール１０６ａ内に形成されるため、アッシングによるレジストパターン１１０の除去が不完全で第１ホール１０６ａ内にレジスト残渣が残り、それにより上部電極１０４上の導電性プラグ１０７（図６参照）がコンタクト不良となる懸念がある。更に、レジスト残渣を残さないように酸素プラズマを用いたアッシングを長時間行うと、プラズマによって強誘電体膜１０３がダメージを受けるおそれもある。

本願発明者は、これらの調査結果に鑑み、以下に説明するような本発明の実施形態に想到した。

（３）第１実施形態
まず、第１実施形態に係る強誘電体メモリについて、その製造工程を追いながら説明する。

図９〜図２４は、本実施形態に係る強誘電体メモリの製造途中の断面図である。なお、これらの図では、一つの半導体チップにおける周辺回路領域R_peripheral、ロジック回路領域R_logic、セル領域R_cell、パッド領域R_padを併記してある。

この強誘電体メモリはプレーナ型のFeRAMであって、以下のようにして製造される。

最初に、図９（ａ）に示す断面構造を得るまでの工程について説明する。

まず、n型又はp型のシリコン（半導体）基板３０の表面を熱酸化することにより素子分離絶縁膜３１を形成し、この素子分離絶縁膜３１でトランジスタの活性領域を画定する。素子分離絶縁膜３１の膜厚は、例えば、シリコン基板３０の上面から測って約２００nm程度である。このようなLOCOSによる素子分離構造に代えて、STI(Shallow Trench Isolation)を採用してもよい。

次いで、シリコン基板３０の活性領域にp型不純物、例えばボロンを導入して第１、第２pウェル３２、３３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜３４となる熱酸化膜を約６〜７nmの厚さに形成する。

続いて、シリコン基板３０の上側全面に、厚さ約５０nmの非晶質シリコン膜と厚さ約１５０nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、ロジック回路領域R_logicとセル領域R_cellのシリコン基板３０上にゲート電極３５を形成すると共に、周辺回路領域R_peripheralの素子分離絶縁膜３１上に配線３６を形成する。

ゲート電極３５のゲート長は、例えば３６０μm程度である。

更に、ゲート電極３５をマスクにするイオン注入により、ゲート電極３５の横のシリコン基板３０にn型不純物としてリンを導入し、第１〜第３ソース／ドレインエクステンション３７ａ〜３７ｃを形成する。

その後に、シリコン基板３０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極３５と配線３６の横に絶縁性サイドウォール３８として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を４５nmの厚さに形成する。

続いて、この絶縁性サイドウォール３８とゲート電極３５をマスクにしながら、シリコン基板３０に砒素等のn型不純物を再びイオン注入することにより、ゲート電極３５の側方のシリコン基板３０に第１〜第３ソース／ドレイン領域３９ａ〜３９ｃを形成する。

更に、シリコン基板３０の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第１〜第３ソース／ドレイン領域３９ａ〜３９ｃにおけるシリコン基板３０上にコバルトシリサイド層等の高融点シリサイド層４１を形成し、各ソース／ドレイン領域３９ａ〜３９ｃを低抵抗化する。なお、このような高融点金属シリサイド層は、ゲート電極３５や配線３６の表層にも形成される。

その後に、素子分離絶縁膜３１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。

ここまでの工程により、シリコン基板３０のセル領域R_cellとロジック回路領域R_logicには、それぞれゲート絶縁膜３４、ゲート電極３５、及び第１〜第３ソース／ドレイン領域３９ａ〜３９ｃ等によって構成される第１〜第３MOSトランジスタTR₁〜TR₃が形成されたことになる。

次に、図９（ｂ）に示すように、シリコン基板３０の上側全面に、プラズマCVD法で酸窒化シリコン(SiON)膜を厚さ約２００nmに形成し、それをカバー絶縁膜４４とする。

更に、TEOSガスと酸素ガスとの混合ガスを使用するプラズマCVD法により、このカバー絶縁膜４４の上に第１の層間絶縁膜４５として酸化シリコン膜を厚さ約６００nmに形成する。その後に、第１の層間絶縁膜４５の上面を平坦化するために、CMP(Chemical Mechanical Polishing)法によりその上面を研磨する。その研磨量は、例えば２００nm程度である。

次いで、図１０（ａ）に示すように、TEOSガスを使用するプラズマCVD法により、第１の層間絶縁膜４５の上に再びシリコン酸化膜を約１００nmの厚さに形成し、このシリコン酸化膜をキャップ絶縁膜４６とする。

そして、これらの絶縁膜４５、４６の脱水処理として、窒素雰囲気中において基板温度を約６５０℃とするアニールを約３０分間行った後、キャップ絶縁膜４６上にスパッタ法によりアルミナ膜４０を厚さ約２０nmに形成する。

その後、このアルミナ膜４０に対し、基板温度を６５０℃、処理時間を６０秒とするRTA(Rapid Thermal Annealing)を酸素雰囲気中で行う。

このように、アルミナ膜４０の形成前にキャップ絶縁膜４６を予め形成することで、CMP時に研磨パッドとの接触でついた第１の層間絶縁膜４５の上面の微細な傷（マイクロスクラッチ）がキャップ絶縁膜４６によって埋め込まれ、キャップ絶縁膜４６の上面にアルミナ膜４０が良好な平坦性で形成される。

次に、図１０（ｂ）に示す断面構造を得るまでの工程について説明する。

まず、アルミナ膜４０の上に、スパッタ法により下部電極膜４７としてプラチナ膜を約１５５nmの厚さに形成する。

更に、下部電極膜４７の上に、スパッタ法によりPZT膜を１５０〜２００nmの厚さに形成して、このPZT膜を強誘電体膜４８とする。

なお、強誘電体膜４８の成膜方法としては、スパッタ法の他にゾル・ゲル法もある。更に、強誘電体膜４８の材料は上記のPZTに限定されず、SBT(SrBi₂Ta₂O₉)、SrBi₂(Ta_xNb_1-x)₂O₉、Bi₄Ti₂O₁₂等のBi層状構造化合物や、PZTにランタンをドープしたPLZT(Pb_1-xLa_xZr_1-yTi_yO₃)、或いはその他の金属酸化物強誘電体で強誘電体膜４８を構成してもよい。

このようにアルミナ膜４０の上に下部電極膜４７を形成することにより、アルミナ膜４０を省いてキャップ絶縁膜４６の上に下部電極膜４７を直接形成する場合と比較して、下部電極膜４７を構成するプラチナの配向性が良好となる。その下部電極膜４７の配向の作用によって、強誘電体膜４８を構成するPZTの配向が揃えられ、強誘電体膜４８の強誘電体特性が向上する。

ところで、スパッタ法で形成されたPZTは、成膜直後では殆ど結晶化しておらず、強誘電体特性に乏しい。

そこで、次の工程では、図１１（ａ）に示すように、強誘電体膜４８を構成するPZTをある程度結晶化させるための結晶化アニールとして、流量が０．０５５リットル／分の酸素と流量が１．９５リットル／分のアルゴンガスからなる酸素含有雰囲気中で基板温度を約５６３℃とするRTAを約９０秒間行う。

なお、後述の理由によりこの工程でPZTを完全に結晶化させる必要はなく、むしろ結晶化が不完全でPZT結晶粒界に隙間ができているのが好ましい。そのため、この結晶化アニールは、上記のように約５６３℃程度の低温で行うのが好ましい。

次に、図１１（ｂ）に示すように、上記の強誘電体膜４８の上に反応性スパッタ法で酸化イリジウム膜（第１の酸化膜）を厚さ約５０nmに形成し、それを第１の上部電極膜４９ｃとする。

その反応性スパッタ法では、酸素とアルゴンとの混合ガスがスパッタガスとして使用されると供に、イリジウムターゲットが使用される。そして、イリジウムターゲットから飛散したイリジウム粒がスパッタガス中の酸素により酸化することで、酸化イリジウム膜が堆積する。

そのような酸化イリジウムよりなる第１の上部電極膜４９ｃは、次の工程で行われるアニールにより膜中のイリジウムを強誘電体膜４８に熱拡散させるために形成されるので、その熱拡散が容易となるように、酸化度の小さいメタリックな酸化イリジウムで第１の上部電極膜４９ｃを構成するのが好ましい。

酸化度は、スパッタガス中における酸素ガスの流量比でコントロールすることができ、当該流量比をなるべく小さくすることで、酸化イリジウムの酸化度を小さくすることができる。

例えば、アルゴンガスの流量が１００sccmのときは、酸素ガスの流量を５３sccm以下とすればよい。

続いて、図１２（ａ）に示すように、第１の上部電極膜４９ｃが形成された状態で強誘電体膜４８に対して再び結晶化アニールを行う。

この結晶化アニールにより、強誘電体膜４８を構成するPZTがほぼ完全に結晶化する。更に、図１１（ａ）の結晶化アニールにおいて意図的にPZTの結晶化を不完全にし、PZTの結晶粒界に隙間を作っておいたので、本工程における結晶化アニールによって第１の上部電極膜４９ｃ中のイリジウムが強誘電体膜４８中に拡散する。このようにして拡散したイリジウムの作用によって、強誘電体膜４８の残留分極電荷量等の強誘電体特性を高めることが可能となる。

この結晶化アニールでは、図１１（ａ）における結晶化アニールよりも短時間で急峻に基板温度を昇温させることで強誘電体膜４８ｃの結晶性が高められる。したがって、昇温レートの低い炉ではなく、高い昇温レートを得ることが可能なRTAチャンバがこの結晶化アニールに適している。

本実施形態では、約７０８℃の基板温度において約２０秒間RTAを行う。

また、そのRTAは結晶化が目的なので、アニール雰囲気に多量の酸素は不要である。アニール雰囲気が酸素とアルゴンからなる場合、アルゴン流量を２リットル／分とし、酸素流量は０．０２リットル／分程度の少量でよい。

ところで、反応性スパッタ法により形成された第１の上部電極膜４９ｃは、既述のように酸素欠損によってその酸化度が基板面内において変動しているのが普通である。

そこで、次の工程では、図１２（ｂ）に示すように、酸素含有雰囲気中においてアニールを行うことにより、アニール雰囲気中の酸素で第１の上部電極膜４９ｃ中の酸素欠損を補償し、基板面内における第１の上部電極膜４９ｃの酸化度のばらつきを低減させる。

以下ではこのようなアニールを酸化アニールと呼ぶ。

酸化アニールは、第１の上部電極膜４９ｃ中の酸素欠損を補償することが目的であるため、図１２（ａ）の結晶化アニールと比較してアニール雰囲気中の酸素濃度をなるべく高めることにより、効率的に第１の上部電極膜４９ｃを酸化するのが好ましい。

また、その酸化を十分に行うために、図１２（ａ）の結晶化アニールにおけるよりもアニール時間を長くするのが好ましい。

これらの点に鑑み、本実施形態では、縦型炉又は横型炉に約６０リットル／分の流量で酸素を供給しながら、酸素が１００％のアニール雰囲気中においてこの酸化アニールを３０〜６０分間行う。

なお、完全に結晶化していないPZTに対して行われる結晶化アニール（図１２（ａ）参照）をこのように長時間行ったのでは、PZT結晶粒が揃わなかったり、アニール時間が経つにつれてPZTを構成する鉛が強誘電体膜４８から抜けてしまったりして、強誘電体膜４８の強誘電体特性が劣化するおそれがある。

これに対し、本工程における酸化アニールは、強誘電体膜４８のPZTが既にほぼ完全に結晶化してその強誘電体特製が決定付けられた後に行われるため、上記のように３０〜６０分程度の長時間行っても強誘電体特性の劣化は問題にならず、むしろ長時間行うことで第１の上部電極膜４９ｃの酸化度の均一化が図られる。

また、この酸化アニールを行う際には、強誘電体膜４８は結晶化アニールによって既に結晶化しているが、このように結晶化している強誘電体膜４８に対して結晶化アニール時よりも高い温度を印加すると、その結晶性が乱れてしまう。

したがって、強誘電体膜４８の結晶性を安定させるという観点からすると、酸化アニールにおける基板温度は、結晶化アニール時の基板温度よりも低くするのが好ましい。

本実施形態では、その基板温度を４００℃〜６００℃とする。

なお、基板温度が６００℃のときはアニール時間を３０分程度と短めにし、４００℃のときは６０分と長めにするのが好ましい。

また、上記では、第１の上部電極膜４９ｃの成膜方法として、酸素含有のスパッタ雰囲気でイリジウムターゲットをスパッタする反応性スパッタ法を採用したが、これに代えて、第１の上部電極膜４９ｃの材料そのものである酸化イリジウムからなるターゲットを使用するスパッタ法を用いてもよい。このようなスパッタ法では、反応性スパッタ法と比較して、第１の上部電極膜４９ｃを構成する酸化イリジウム層の酸化度の面内ばらつきが小さい。したがって、本工程の酸化アニールを行うことで、実質的に酸化度が面内で一定の第１の上部電極膜４９ｃを得ることができる。

続いて、図１３（ａ）に示すように、第１の上部電極膜４９ｃの上に、第２の上部電極膜４９ｄとして酸化イリジウム層（第２の酸化膜）を反応性スパッタ法により約２００nmの厚さに形成する。

この第２の上部電極膜４９ｄは、イリジウムの触媒作用によって外部雰囲気中の水分等から水素ラジカルが発生しないように、第１の上部電極膜４９ｃよりも酸化度が高く触媒作用が抑えられた酸化イリジウムから構成するのが好ましい。

この酸化イリジウム層は、アルゴンと酸素との混合ガスよりなるスパッタガスを用いると供に、イリジウムターゲットを使用することで成膜される。したがって、スパッタガス中における酸素の流量比を、第１の上部電極膜４９ｃを形成する場合よりも大きくすることにより、第１の上部電極膜４９ｃと比較して酸化度の高い酸化イリジウムよりなる第２の上部電極膜４９ｃを形成することができる。

その第２の上部電極膜４９ｄを構成する酸化イリジウム膜は、第１の上部電極膜４９ｃにおけるのと同様に、その酸化度が基板面内で変動している場合がある。

そこで、次の工程では、図１３（ｂ）に示すように、既述の酸化アニールを第２の上部電極膜４９ｃに対して行うことにより、第２の上部電極膜４９ｃにおける酸化度の面内ばらつきを低減する。

この酸化アニールの条件は、図１２（ｂ）で説明したのと同じなので、ここでは省略する。

なお、第１の上部電極膜４９ｃと同様に、第２の上部電極膜４９ｄの成膜方法として酸化イリジウムからなるターゲットを使用するスパッタ法を用い、これにより形成された第２の上部電極膜４９ｄに対して本工程の酸化アニールを行うことで酸化度の面内ばらつきを更に低減させてもよい。

次に、図１４（ａ）に示す断面構造を得るまでの工程について説明する。

まず、フォトリソグラフィにより第１及び第２の上部電極膜４９ｃ、４９ｄをパターニングして上部電極４９ａを形成する。そして、このパターニングにより強誘電体膜４８が受けたダメージを回復させるために、強誘電体膜４８に対する回復アニールを縦型炉内で行う。この回復アニールは、酸素流量が２０リットル／分の酸素含有雰囲気において行われ、その条件は、例えば、基板温度６５０℃、処理時間６０分である。

次いで、フォトリソグラフィで強誘電体膜４８をパターニングすることにより、PZT等の強誘電体材料で構成されるキャパシタ誘電体膜４８ａを形成する。このパターニングでキャパシタ誘電体膜４８ａが受けたダメージは回復アニールによって回復される。この回復アニールは、縦型炉を用いて酸素含有雰囲気中で行われ、その条件として酸素流量２０リットル／分、基板温度３５０℃、及び処理時間６０分が採用される。

続いて、図１４（ｂ）に示すように、シリコン基板３０の上側全面に、水素や水分等の還元性物質からキャパシタ誘電体膜４８ａを保護するための第１絶縁性水素バリア膜５１としてアルミナ膜をスパッタ法で厚さ約５０nmに形成する。

なお、アルミナ膜に代えて、酸化チタン(TiO_x)膜、酸化ジルコニウム(ZrO_x)膜、酸化マグネシウム(MgO_x)膜、及び酸化チタンマグネシウム(MgTiO_x)膜のいずれかを第１絶縁性水素バリア膜５１として形成してもよい。

そして、このスパッタによりキャパシタ誘電体膜４８ａが受けたダメージを回復させるために、酸素流量が２０リットル／分の酸素含有雰囲気中で基板温度を５５０℃とする回復アニールを約６０分間行う。この回復アニールは、縦型炉を用いて行われる。

次に、図１５（ａ）に示すように、フォトリソグラフィで下部電極膜４７と第１絶縁性水素バリア膜５１とをパターニングすることにより、キャパシタ誘電体膜４８ａの下の下部電極膜４７を下部電極４７ａにすると共に、この下部電極４７ａを覆うように第１絶縁性水素バリア膜５１を残す。

なお、このパターニングでは、下部電極４７ａで覆われていない部分のアルミナ膜４０も除去される。

その後に、プロセス中にキャパシタ誘電層４８ａが受けたダメージを回復させるために、基板温度６５０℃、処理時間６０分の条件で、酸素流量が２０リットル／分の酸素含有雰囲気中においてキャパシタ誘電体膜４８ａに回復アニールを施す。その回復アニールは、例えば縦型炉を用いて行われる。

ここまでの工程により、第１の層間絶縁膜４５の上には、下部電極４７ａ、キャパシタ誘電体膜４８ａ、及び上部電極４９ａをこの順に積層してなる強誘電体キャパシタQが形成されたことになる。なお、その強誘電体キャパシタQは、セル領域R_cellに複数形成されるが、本実施形態では簡略化のために一つのキャパシタQのみを図示している。

続いて、図１５（ｂ）に示すように、シリコン基板３０の上側全面に、キャパシタQを保護するための第２絶縁性水素バリア膜５３としてアルミナ膜をスパッタ法で約２０nmの厚さに形成する。この第２絶縁性水素バリア膜５３は、その下の第１絶縁性水素バリア膜５１と協同して、水素や水分等の還元性物質がキャパシタ誘電体膜４８ａに至るのを防止し、キャパシタ誘電体膜４８ａが還元されてその強誘電体特性が劣化するのを抑えるように機能する。

このような機能を有する膜には、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらのいずれかを第２絶縁性水素バリア膜５３として形成してもよい。

そして、基板温度５５０℃、処理時間６０分の条件で、酸素含有雰囲気となっている縦型炉内においてキャパシタ誘電体膜４８ａに対して回復アニールを施す。この回復アニールにおける酸素流量は、例えば、酸素流量が２０リットル／分である。

次いで、図１６に示すように、TEOSガスを使用するプラズマCVD法により、上記の第２絶縁性水素バリア膜５３上に酸化シリコン膜を約１５００nmの厚さに形成し、その酸化シリコン膜を第２の層間絶縁膜５５とする
そして、CMP法により第２の層間絶縁膜５５の上面を平坦化した後、該第２の層間絶縁膜５５に対する脱水処理としてN₂Oプラズマ処理を行う。この場合、基板温度は３５０℃に設定され、処理時間は２分とされる。

このようなN₂Oプラズマ処理により第２の層間絶縁膜５５が脱水されると共に、第２の層間絶縁膜５５の上面が窒化されて水分の再吸着を防止することができる。

次に、図１７に示す断面構造を得るまでの工程について説明する。

まず、第２の層間絶縁膜５５の上にフォトレジストを塗布し、それを露光、現像することにより、ホール形状の第１窓５７ａを備えた第１レジストパターン５７を形成する。

次いで、この第１レジストパターン５７をマスクに用いながら、第２の層間絶縁膜５５からカバー絶縁膜４４までをドライエッチングすることにより、第１窓５７ａの下のこれらの絶縁膜に第１ホール５８ａを形成する。

このドライエッチングは、平行平板型プラズマエッチング装置（不図示）において行われる。そして、酸化シリコンよりなる第１及び第２の層間絶縁膜４５、５５とキャップ絶縁膜４６に対しては、エッチングガスとしてC₄F₈、O₂、及びArの混合ガスが使用される。なお、場合によっては、これらのガスにCOガスを添加してもよい。また、アルミナよりなる第２絶縁性水素バリア膜５３もこのエッチングガスのスパッタ作用によってエッチングされる。

一方、酸窒化シリコンよりなるカバー絶縁膜４４に対しては、エッチングガスとしてCHF₃、O₂、及びArの混合ガスが使用される。

このようなエッチングが終了後、第１レジストパターン５７は除去される。

次に、図１８に示す断面構造を得るまでの工程について説明する。

まず、第１ホール５８ａの内面と第２の層間絶縁膜５５の上面に、スパッタ法によりチタン(Ti)膜と窒化チタン(TiN)膜をそれぞれ厚さ２０nm、５０nmに形成し、これらの膜をグルー膜とする。そして、このグルー膜の上に、六フッ化タングステンガスを使用するCVD法でタングステン膜を５００nmの厚さに形成し、このタングステン膜で第１ホール５８ａを完全に埋め込む。

その後に、第２の層間絶縁膜５５上の余分なグルー膜とタングステン膜とをCMP法で研磨して除去し、これらの膜を第１ホール５８ａ内に第１導電性プラグ６０として残す。

これらの導電性プラグのうち、セル領域R_cellに形成された第１導電性プラグ６０は、第１、第２ソース／ドレイン領域３９ａ、３９ｂと電気的に接続される。一方、ロジック回路領域R_logicに形成された第１導電性プラグ６０は第３ソース／ドレイン領域３９ｃと電気的に接続される。そして、周辺回路領域R_peripheralに形成された第１導電性プラグ６０は配線３６と電気的に接続される。

なお、第１導電性プラグ６０を形成した後に、N₂Oプラズマ処理を第２の層間絶縁膜５５に対して行い、第２の層間絶縁膜５５の脱水と水分の再吸着の防止とを行ってもよい。その脱水処理は、例えば、基板温度を３５０℃、処理時間を２分とする条件で行われる。

ところで、第１導電性プラグ６０は、非常に酸化され易いタングステンを主に構成されているため、酸素含有雰囲気中で容易に酸化してコンタクト不良を引き起こす恐れがある。

そこで、次の工程では、図１９に示すように、第１導電性プラグ６０が酸化するのを防止するために、第１導電性プラグ６０と第２の層間絶縁膜５５のそれぞれの上面に、酸化防止絶縁膜６１としてプラズマCVD法により酸窒化シリコン膜を厚さ約１００nmに形成する。

次に、図２０に示す断面構造を得るまでの工程について説明する。

まず、酸化防止絶縁膜６１上にフォトレジストを塗布し、それを露光、現像して第２レジストパターン６３とする。図示のように、上部電極４９ａと下部電極４７ａのそれぞれの上の第２レジストパターン６３には、ホール形状の第２、第３窓６３ａ、６３ｂが形成される。

次いで、第２レジストパターン６３をマスクにしながら、酸化防止絶縁膜６１、第２の層間絶縁膜５５及び第１、第２絶縁性水素バリア膜５１、５３をドライエッチングすることにより、上部電極４９ａの上に第２ホール５５ａを形成すると共に、下部電極４７ａのコンタクト領域上に第３ホール５５ｂを形成する。

そして、第２レジストパターン６３を除去した後、ここまでの工程でキャパシタ誘電体膜４８ａが受けたダメージを回復させるために、酸素含有雰囲気となっている縦型炉にシリコン基板３０を入れ、基板温度５００℃、処理時間６０分の条件で、キャパシタ誘電体膜４８ａに対して回復アニールを施す。このとき、酸素の流量は例えば２０リットル／分とされる。

その後に、酸化防止絶縁膜６１をエッチバックして除去する。

次に、図２１に示すように、第２の層間絶縁膜５５と第１導電性プラグ６０のそれぞれの上面、及び第２、第３ホール５５ａ、５５ｂの内面に、スパッタ法により金属積層膜６５を形成する。本実施形態では、その金属積層膜６５として、約１５０nmの厚さの窒化チタン膜、約５５０nmの厚さの銅含有アルミニウム膜、約５nmの厚さのチタン膜、及び約１５０nmの厚さの窒化チタン膜をこの順に形成する。

続いて、図２２に示すように、金属積層膜６５の上にフォトレジストを塗布し、それを露光、現像して第３レジストパターン６２とする。

次に、図２３に示すように、第３レジストパターン６２をマスクにして金属積層膜６５をドライエッチングすることにより、金属積層膜６５を一層目金属配線６５ａとする。

一層目金属配線６５ａのうち、キャパシタQの上に形成されたものは、第１、第２ホール５５ａ、５５ｂを介してそれぞれ上部電極４９ａ、下部電極４７ａと電気的に接続される。

この後に、第３レジストパターン６２をアッシングして除去する。

次いで、図２４に示すように、一層目金属配線６５ａと第２の層間絶縁膜５５とを覆う第３絶縁性水素バリア膜６６として、スパッタ法によりアルミナ膜を５nm〜３０nm、例えば２０nmの厚さに形成する。

この第３絶縁性水素バリア膜６６は、水素や水分等の還元性物質をブロックしてキャパシタ誘電体膜４８ａを保護する機能を有する。このような機能を有する膜には、アルミナ膜の他に、酸化チタン膜、酸化ジルコニウム膜、酸化マグネシウム膜、及び酸化チタンマグネシウム膜があり、これらのいずれかを第３絶縁性水素バリア膜６６として形成してもよい。

なお、水素によるキャパシタ誘電体膜４８ａの劣化が問題にならない場合には、第３絶縁性水素バリア膜６６を省いてもよい。

この後は、第３絶縁性水素バリア膜６６の上に第２の層間絶縁膜や二層目金属配線を形成する工程に移るが、その詳細については省略する。

以上により、本実施形態に係る強誘電体メモリの基本構造が完成した。

上記した本実施形態によれば、図１２（ｂ）で説明したように、反応性スパッタ法で形成された酸化イリジウムよりなる第１の上部電極膜４９ｃに対し、酸化アニールを施した。

図２５（ａ）、（ｂ）は、その酸化アニールの前後における第１の上部電極膜４９ｃの模式断面図である。

図２５（ａ）に示されるように、酸化アニールの前では、スパッタ雰囲気中におけるイリジウムの酸化が不十分である等の理由により、基板中心領域では基板周辺領域よりも酸素欠損が多く発生している。

そのような酸素欠損は、図２５（ｂ）に示すように酸化アニールによって補償される。

これにより、酸素欠損に起因した第１の上部電極膜４９ｃの酸化度のばらつきが抑制され、基板面内にわたって酸化度が向上した第１の上部電極膜４９ｃを得ることができる。その結果、酸化度が低い酸化イリジウムの触媒作用が抑えられ、第１の上部電極膜４９ｃに触れた水分等から水素ラジカルが発生するのを防止できる。これにより、水素ラジカル等によって製造途中にキャパシタ誘電体膜４８ａが劣化し難くなり、製造終了後でもキャパシタ誘電体膜４８ａの残留分極電荷量等の強誘電体特性を高い状態に維持することができる。

更に、このように基板面内における酸化度のばらつきが抑制されることから、第１の上部電極膜４９ｃのシート抵抗が基板面内でほぼ均一となり、上部電極４９ａからキャパシタ誘電体膜４８ａに印加される電圧を基板面内でほぼ一定とすることができる。これにより、シリコン基板３０の上に集積形成される個々の強誘電体キャパシタQの電気的特性がキャパシタ間でばらつくのを防止できるようになる。

（４）第２実施形態
第１実施形態では、各上部電極膜４９ｃ、４９ｄの酸化度の面内ばらつきを酸化アニールにより抑制する方法について説明した。

これに対し、本実施形態では、第２ホール５５ａ（図２０）の形成時おける上部電極４９ａの削れを抑制するのに有用な方法について説明する。

図２６〜図３０は、本実施形態に係る強誘電体メモリの製造途中の断面図である。なお、これらの図において第１実施形態と同じ要素には第１実施形態と同じ符号を付し、以下ではその説明を省略する。

この強誘電体メモリを製造するには、まず、第１実施形態で説明した図９（ａ）〜図１３（ｂ）の工程を行うことにより、シリコン基板３０の最上層に第２の上部電極膜４９ｄが形成された構造を得る。

次いで、図２６に示すように、第２の上部電極膜４９ｄの上に、スパッタ法で金属膜７０を形成する。

その金属膜７０としては、例えばチタン合金膜又は貴金属膜を形成するのが好ましい。

本実施形態で使用可能なチタン合金膜としては、例えば、窒化チタン（TiN）膜、窒化チタンアルミニウム（TiAlN）膜、チタンアルミニウム（TiAl）膜、及びチタンアルミニウム銅（TiAlCu）膜がある。

一方、貴金属膜としては、金膜、銀膜、プラチナ膜、パラジウム膜、ロジウム膜、イリジウム膜、ルテニウム膜、及びオスミウム膜がある。

本実施形態としては、これらのうちの窒化チタン膜を金属膜７０として２０〜３０nmの厚さに形成する。

次に、図２７に示すように、不図示のレジストパターンをマスクにしながら、金属膜７０と第１及び第２の上部電極膜４９ｃ、４９ｄとをドライエッチングによりパターニングして、各上部電極膜４９ｃ、４９ｄを上部電極４９ａにすると供に、その上部電極４９ａの上に金属膜７０を島状に残す。

窒化チタンのようなチタン合金で金属膜７０を構成する場合は、金属膜７０に対するエッチングガスとして流量が約１４０sccmのBCl₃ガスと流量が１００sccmの塩素（Cl₂）ガスとの混合ガスを使用する。

一方、イリジウムのような貴金属で金属膜７０を構成する場合は、金属膜７０に対するエッチングガスとして流量が１２sccmの塩素ガスと流量が４８sccmのアルゴン（Ar）ガスとの混合ガスが使用される。

その後、強誘電体膜４８をパターニングし、上部電極４９ａの下にキャパシタ誘電体膜４８ａを形成する。

次いで、第１実施形態で説明した図１４（ｂ）〜図２０の工程を行うことにより、図２８に示すように、各電極４９ａ、４７ａのそれぞれの上の第２の層間絶縁膜５５に第２、第３ホール５５ａ、５５ｂを形成する。

ここで、これらのホール５５ａ、５５ｂは、第２レジストパターン６３をマスクにし、金属膜７０をエッチングストッパにしながら第２の層間絶縁膜５５をドライエッチングすることにより形成されるが、ホール５５ａ、５５ｂが未開口となるのを防止するために本工程ではオーバーエッチングが行われる。

その結果、点線円内に示すように、エッチングが金属膜７０にまで及び、第２ホール５５ａ下の金属膜７０に凹部７０ｂが形成されることになる。

ドライエッチングのエッチレートは基板面内で異なるのが普通であるから、その凹部７０ｂの深さも基板面内でばらつく。そのため、凹部７０ｂが上部電極４９ａにまで到達した場合には、上部電極４９ａの体積が基板面内で変動し、当該体積から定まる上部電極４９ａの抵抗値が基板面内で変動してしまう。

このような不都合を防止するために、オーバーエッチングが上部電極４９ａに及ばないように２０nm以上の厚さに金属膜７０を形成するのが好ましい。

但し、金属膜７０が厚すぎると、上部電極４９ａと金属膜７０とを合わせた抵抗値が高くなり、上部電極４９ａからキャパシタ誘電体膜４８に印加される電圧が弱まってしまう。そのため、金属膜７０は、３０nm以下の厚さに形成するのが好ましい。

この後に、第２レジストパターン６３は除去される。

次いで、図２９に示すように、第２ホール５５ａの下の金属膜７０をウエットエッチングして開口７９ａを形成し、その開口７９ａ内に第２ホール５５ａ内に上部電極４９ａを露出させる。

このウエットエッチングでは、金属膜７０のエッチングレートが上部電極４９ａを構成する酸化イリジウム膜のそれよりも速くなるようなエッチング液が使用される。

金属膜７０として窒化チタン膜等のチタン合金膜を形成する場合は、そのようなエッチング液として、H₂O₂、NH₄OH、及びH₂Oの混合溶液（アンモニア過水）を使用し得る。窒化チタン膜や窒化チタンアルミニウム膜のような窒素を含んだチタン合金膜は、窒素を含まないものに比べて表面に酸化皮膜が形成され難いため、酸化皮膜によってエッチングが阻害されず、アンモニア過水で容易にエッチングされ得る。

このようにウエットエッチングで凹部７０ｂを開口することにより、凹部７０ｂの深さの基板面内における変動に起因した金属膜７０の抵抗の変動が除去される。そのため、上部電極４９ａと金属膜７０とを合わせた抵抗値が基板面内でほぼ均一となり、上部電極４９ａからキャパシタ誘電体膜４８ａに印加される電圧値が基板面内で略一定にすることが可能となる。

ここで、ウエットエッチングに代えて、ダウンフローエッチング、RIE(Reactive Ion Etching)、平行平板型等のプラズマエッチングを行うことも考えられる。しかし、プラズマエッチングでは、エッチングガスのスパッタ作用によって上部電極４９ａに凹部が形成され易いうえに、プラズマダメージによってキャパシタ誘電体膜４８ａにダメージが入り易い。したがって、上部電極４９ａに凹部が形成されるのを抑制し、且つキャパシタ誘電体膜４８ａのダメージを防止するという観点からすると、ウエットエッチングを採用するのが好ましい。

また、イリジウム等の貴金属で金属膜７０を構成する場合は、本工程のウエットエッチングを省いてもよい。

図３１は、このように貴金属よりなる金属膜７０に対してウエットエッチングを省いた場合の拡大断面図である。

貴金属膜は、チタン合金膜よりもドライエッチングされ難いため、凹部７０ｂの深さがもともと浅く、該深さの基板面内のばらつきも小さい。したがって、このようにウエットエッチングを省いても、金属膜７０と上部電極４９ａとを合わせた抵抗値の基板面内の変動が小さく、上部電極４９ａからキャパシタ誘電体膜４８ａに印加される電圧値は基板面内で略一定となる。

この後は、酸化防止絶縁膜６１をエッチバックして除去し、第１実施形態で説明した図２１〜図２４に示す工程を行うことにより、図３０に示すような本実施形態に係る強誘電体キャパシタの基本構造を完成させる。

以上説明した本実施形態によれば、図２６に示したように、第２の上部電極膜４９ｄの上に金属膜７０を形成し、第２ホール５５ａ形成時のエッチング（図２８）が上部電極４９ａに及ばないようにした。

その金属膜７０をチタン合金膜から構成する場合には、図２９に示したように、第２ホール５５ａ下の金属膜７０をウエットエッチングすることで、金属膜７０の凹部７０ｂが除去され、凹部７０ｂの深さの基板面内におけるばらつきに起因して金属膜７０と上部電極４９ａとを合わせた抵抗値がばらつくのを防止できる。

更に、このように凹部７０ｂを除去することで、図７に示したような強誘電体キャパシタQの疲労特性の劣化を防止することができる。

図３２は、本実施形態に係る強誘電体キャパシタQの疲労特性を調査して得られたグラフである。

このグラフの横軸は、強誘電体キャパシタQにおける情報の書換え回数を示す。そして、縦軸は、当該回数だけ情報を書き込んだ後（疲労後）のキャパシタ誘電体膜４８ａの残留分極電荷量（Qsw）と、情報を書き込む前（疲労前）の残留分極電荷量との比（疲労特性）を示す。

また、「Centor（比較例）」、「Edge（比較例）」は、それぞれ金属膜７０を省いた場合のシリコン基板３０の中心領域と周辺領域における疲労特性を示す。そして、「Centor（本実施形態）」、「Edge（本実施形態）」とは、それぞれ本実施形態のように金属膜７０を形成した場合のシリコン基板３０の中心領域と周辺領域における疲労特性を示す。

これに示されるように、本実施形態の疲労特性は、シリコン基板３０の中心領域と周辺領域の両方において、１×１０¹⁰回の書換え後において比較例よりも高い値を示している。

このことから、ウエットエッチングにより凹部７０ｂを除去することが強誘電体キャパシタQの疲労特性を改善するのに有効であることが裏付けられた。

なお、エッチングされ難い貴金属からその金属膜７０を構成する場合は、第２ホール５５ａのエッチングによって形成される凹部７０ｂの深さがもともと浅く、凹部７０ｂが疲労特性等に与える影響が少ないので、凹部７０ｂを除去するためのウエットエッチングを省き、凹部７０ｂを残すようにしてもよい。

ところで、本実施形態においても、第１実施形態で説明した酸化アニールを第１及び第２の上部電極膜４９ｃ、４９ｄに対して行い、これらの電極膜の基板面内における酸化度のばらつきを抑制するのが好ましい。

図３３（ａ）、（ｂ）及び図３４は、このように酸化アニールが施された第１及び第２の上部電極膜４９ｃ、４９ｄと金属膜７０とを合わせたシート抵抗（Ω／60μm²）の面内分布について、三枚のシリコン基板３０について測定した結果を示す図である。これらの図の縦軸と横軸のスケールの単位は、一辺の長さが２０mmのチップ数である。

これに示されるように、酸化アニールを施すことで、施さない場合（図４（ａ）、（ｂ）、及び図５）と比較してシート抵抗の面内均一性が向上する。

このことから、本実施形態でも酸化アニールがシート抵抗の均一化に有用であることが理解される。

Claims (8)

1. 半導体基板と、
   前記半導体基板に形成されたトランジスタと、
   前記トランジスタの上方に形成された強誘電体キャパシタと、
   前記強誘電体キャパシタ上に形成された絶縁膜と、
   を有する強誘電体メモリにおいて、
   前記強誘電体キャパシタは、
   下部電極と、
   前記下部電極上に形成された強誘電体膜と、
   前記強誘電体膜上に形成された上部電極と、
   前記上部電極上に形成され、開口を有する金属膜とを有し、
   前記絶縁膜は、
   前記金属膜の前記開口上に第１のホールと、
   前記下部電極のコンタクト領域上に第２のホールとを有し、
   前記第１のホールと前記第２のホールの各々に形成された第１の導電体と第２の導電体とを更に有することを特徴とする強誘電体メモリ。
2. 前記上部電極は、第１の酸化膜と第２の酸化膜の積層構造を有すること
   を特徴とする請求項１に記載の強誘電体メモリ。
3. 前記金属膜は、チタンを含むこと
   を特徴とする請求項１又は請求項２に記載の強誘電体メモリ。
4. 前記金属膜は、２０nmから３０nmの膜厚であること
   を特徴とする請求項１〜３のいずれか１項に記載の強誘電体メモリ。
5. 半導体基板にトランジスタを形成し、
   前記トランジスタの上方に下部電極膜を形成し、
   前記下部電極膜上に強誘電体膜を形成し、
   前記強誘電体膜上に第１の上部電極膜を形成し、
   前記第１の上部電極膜上に第２の上部電極膜を形成し、
   前記第２の上部電極膜上に金属膜を形成し、
   前記下部電極膜と前記金属膜上に絶縁膜を形成し、
   前記金属膜上の前記絶縁膜に第１のホールを形成すると共に、前記下部電極膜上の前記絶縁膜に第２のホールを形成し、
   前記第１のホールの下の前記金属膜に開口を形成し、
   前記第１のホール内に第１の導電体を形成し、
   前記第２のホール内に第２の導電体を形成すること
   を特徴とする強誘電体メモリの製造方法。
6. 強誘電体キャパシタの製造方法において、
   下部電極膜を形成し、
   前記下部電極膜の上に強誘電体膜を形成し、
   前記強誘電体膜をアニールし、
   前記強誘電体膜の上に第１の上部電極膜を形成し、
   酸素含有雰囲気中で前記第１の上部電極膜をアニールし、
   前記第１の上部電極膜の上に第２の上部電極膜を形成し、
   前記第２の上部電極膜の上に金属膜を形成し、
   前記下部電極膜と前記金属膜上に絶縁膜を形成し、
   前記金属膜上の前記絶縁膜に第１のホールを形成すると共に、前記下部電極膜上の前記絶縁膜に第２のホールを形成し、
   前記第１のホールの下の前記金属膜に開口を形成し、
   前記第１のホール内に第１の導電体を形成し、
   前記第２のホール内に第２の導電体を形成すること
   を特徴とする強誘電体キャパシタの製造方法。
7. 前記第１の上部電極膜又は前記第２の上部電極膜は、
   上部電極の材料そのものをターゲットとするスパッタ法で形成されること
   を特徴とする請求項６に記載の強誘電体キャパシタの製造方法。
8. 前記第１の上部電極膜又は前記第２の上部電極膜は、酸化イリジウム膜であること
   を特徴とする請求項６又は請求項７に記載の強誘電体キャパシタの製造方法。

Images