JP5093236B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP5093236B2
JP5093236B2 JP2009519112A JP2009519112A JP5093236B2 JP 5093236 B2 JP5093236 B2 JP 5093236B2 JP 2009519112 A JP2009519112 A JP 2009519112A JP 2009519112 A JP2009519112 A JP 2009519112A JP 5093236 B2 JP5093236 B2 JP 5093236B2
Authority
JP
Japan
Prior art keywords
film
forming
pzt
iro
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009519112A
Other languages
English (en)
Other versions
JPWO2008152719A1 (ja
Inventor
文生 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2008152719A1 publication Critical patent/JPWO2008152719A1/ja
Application granted granted Critical
Publication of JP5093236B2 publication Critical patent/JP5093236B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体装置の製造方法および半導体装置に関し、特に、強誘電体キャパシタを備える半導体装置の製造方法および半導体装置に関する。
近年、ディジタル技術の進展に伴い、大容量のデータを高速に処理または保存する傾向が高まっている。このため、電子機器に使用される半導体装置の高集積化および高性能化が要求されている。
半導体記憶装置に関しては、例えばDRAM(Dynamic Random Access Memory)の高集積化を実現するため、その容量絶縁膜として、従来の酸化シリコン(SiO)膜や窒化シリコン(SiN)膜に替えて、強誘電体材料や高誘電率材料を用いる技術が研究され始めている。
従来、電源を断っても記憶情報が消失しない不揮発性メモリとして、フラッシュメモリやFeRAM(Ferro-electric Random Access Memory)が知られている。
フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁膜中にフローティングゲートが埋め込まれた構造を有し、そのフローティングゲートに電荷を蓄積することによって情報を記憶する。情報の書き込み/消去には絶縁膜を通過するトンネル電流を流す必要があり、比較的高い電圧を必要とする。
FeRAMは、容量絶縁膜に強誘電体膜を用い、その強誘電体膜を一対の電極で挟んだ強誘電体キャパシタを備えている。強誘電体キャパシタは、電極間の印加電圧に応じて分極を生じ、印加電圧を取り去っても自発分極を有する。印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極を検出して情報を読み出す。FeRAMは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書き込みが可能であり、FeRAMを採用したSOC(System On Chip)がICカード用途等に検討されている。
FeRAMに用いる強誘電体膜には、例えば、チタン酸ジルコン酸鉛(PZT)や、タンタル酸ストロンチウムビスマス(SrBi2Ta29)等のBi層状構造化合物が用いられる。その形成には、ゾルゲル法、スパッタ法、MOCVD(Metal Organic Chemical Vapor Deposition)法等が用いられる。強誘電体膜の形成にゾルゲル法を用いる場合およびスパッタ法を用いる場合、通常は、まず下部電極上にアモルファスまたは微結晶の強誘電体膜を形成し、その後熱処理によってペロブスカイト構造やBi層状構造へと結晶構造を変化させる。強誘電体膜の形成にMOCVD法を用いる場合は、高温で形成するので、その形成過程でペロブスカイト構造やBi層状構造の結晶構造が得られる。
また、強誘電体キャパシタの電極には、酸化しにくい材料、あるいは酸化しても導電性を維持できる材料を用いることが必要であり、一般的に白金(Pt),イリジウム(Ir),酸化イリジウム(IrOX)等の白金族系金属やその酸化物が広く用いられている。
なお、FeRAMの配線材料としては、通常の半導体デバイスと同様、アルミニウム(Al)を用いるのが一般的である。
FeRAMも、他の半導体デバイス同様、より一層の高集積化および高性能化が要求されており、今後セル面積の低減が必要となってくる。FeRAMの構造は、プレーナ構造とスタック構造の2種類に大別されるが、セル面積低減のためには、スタック構造を採用することが有効である。スタック構造のFeRAMでは、トランジスタのソース・ドレイン領域に接続されたプラグの直上に、バリアメタル、下部電極、強誘電体膜および上部電極がこの順で積層されて強誘電体キャパシタが形成される。バリアメタルは、プラグの酸化を防止する役割を果たす。近年では、下部電極にバリアメタルの機能を兼ねることも多くなっており、それらを明確に分離することができなくなってきているが、バリアメタルと下部電極に相当する部分には、窒化チタン(TiN),窒化チタンアルミニウム(TiAlN),Ir,IrO2,Pt,ルテニウム酸ストロンチウム(SrRuO3(SRO))等の材料が用いられている。
電気特性がよく、製品歩留まりの高いFeRAMを形成するためには、その強誘電体キャパシタを構成する強誘電体膜の配向ができるだけ均一になるように制御することが重要である。そして、この強誘電体膜の配向は、その下地の下部電極の配向に大きく影響される。したがって、下部電極の配向ができるだけ均一になるように制御することにより、その上に形成される強誘電体膜の配向性を向上させることが可能になる。
なお、従来、下部電極とバリアメタルに相当する部分に、例えばIrO2(30nm)/Ir(30nm)/Ti(30nm)/TiN(50nm)積層構造を用いる方法や(特許文献1参照)、強誘電体キャパシタのリーク電流低減を目的として、下部電極にPt/PtOX/IrOX/Ir積層構造を用いる方法が提案されている(特許文献2参照)。
また、下部電極をIrおよびIrOXを用いて形成するに当たり、スパッタ法により、Ir膜を400℃〜550℃、IrOXを530℃〜550℃で形成する方法や(特許文献3参照)、X線回折強度でIrO2/Irが10以上のIrO2膜を用いる方法も提案されている(特許文献4参照)。さらに、IrO2/Ir積層構造をスパッタ法で連続して形成する方法や(特許文献5参照)、PZT膜の配向性向上を目的として、Ir膜を450℃以上、IrO2膜を300℃以上でそれぞれ形成した後、さらに350℃以上で熱処理を行う方法も提案されている(特許文献6参照)。
また、Ir膜上に、(1)IrO2+膜を形成する方法、(2)結晶のIrO2膜を形成し、その上にアモルファスのIrO2膜を形成して、MOCVD法によるPZT膜の形成時にそのアモルファスのIrO2膜を還元した後、それを再度酸化する方法、(3)酸素添加Ir膜を形成する方法、(4)IrO2膜を形成し、その上にIr膜を形成して、MOCVD法によるPZT膜の形成時にそのIr膜に酸素を拡散させる方法、等も提案されている(特許文献7〜14参照)。
また、Ir膜を形成した後、熱酸化を行ってその表層部に結晶のIrO2膜を形成し、MOCVD法によるPZT膜の形成時にそのIrO2膜をアモルファスのIr膜にする方法が提案されている(特許文献15参照)。
また、上部電極として、または上部電極上に、アモルファスのIrOX膜を形成し、PZT膜を化学的・機械的劣化から保護する方法(特許文献16参照)等も提案されている。
特開2005−159165号公報 特開2003−197874号公報 特開2001−237392号公報 特開2002−151656号公報 特開2000−91270号公報 特開2003−68991号公報 特開2003−282844号公報 米国特許第6500678号明細書 米国特許第6528328号明細書 米国特許第6548343号明細書 米国特許第6596547号明細書 米国特許第6635497号明細書 米国特許第6686236号明細書 米国特許第6872669号明細書 特開2004−253627号公報 特開2002−261251号公報
例えば、下部電極をIr膜によって構成し、その上に強誘電体膜としてPZT膜をMOCVD法で形成する場合を考える。
MOCVD法でPZT膜を形成する場合、一般的には600℃以上の高温でその形成が行われる。その際は、まず、配向を制御したIr膜の形成まで行ったウェハをチャンバにセットし、アルゴン(Ar)ガス雰囲気や酸素(O2)ガス雰囲気で、目的の温度まで昇温し、その後、チャンバに原料ガスを導入し、Ir膜上にPZT膜を形成する。PZT膜は、その生産性と分極の観点から、(111)面に優先配向させることが好ましい。したがって、その下地のIr膜を(111)面に優先配向させておくことが好ましい。
ところが、MOCVD法によるPZT膜の形成に際し、Arガス雰囲気で昇温を行った場合には、形成されるPZT膜に(111)面のほかに(100)面や(101)面も生成され、(111)面の配向率が低くなり、その結果、強誘電体キャパシタの電気特性(スイッチング電荷量)が低下してしまうという問題点があった。
また、MOCVD法によるPZT膜の形成に際し、O2ガス雰囲気で昇温を行った場合にも、いくつかの問題点があった。すなわち、まず第1の問題点として、PZT膜の形成を複数ウェハに連続して行うと、その(111)面(あるいは(222)面)の配向率が複数ウェハ間でばらつきやすいという点がある。
ここで、図40〜図43は複数ウェハに形成した各PZT膜の配向を調べた結果を示す図であって、図40はウェハ中心部のPZT(111)面の積分強度を示す図、図41はウェハ周辺部のPZT(111)面の積分強度を示す図、図42はウェハ中心部のPZT(222)面の配向率を示す図、図43はウェハ周辺部のPZT(222)面の配向率を示す図である。
なお、PZT(222)面の配向率は、次式(1)によって算出している。
PZT(222)面の配向率(%)={PZT(222)面の積分強度}/{PZT(100)面の積分強度+PZT(101)面の積分強度+PZT(222)面の積分強度}×100…(1)
この式(1)において、PZT(222)面(PZT(111)面)の積分強度、およびPZT(100)面並びにPZT(101)面の積分強度は、X線回折装置による測定結果から求めている。
MOCVD法によって複数ウェハに連続してPZT膜を形成する際、O2ガス雰囲気で昇温を行った場合には、図40および図41に示すように、ウェハの中心部と周辺部とに関わらず、PZT(111)面の積分強度が複数ウェハ間で大きくばらついてしまう。PZT(222)面の配向率は、図42および図43に示すように、不安定で、低く、特にウェハ周辺部では極めて低くなってしまう。
そして、MOCVD法によるPZT膜の形成に際してO2ガス雰囲気で昇温を行った場合の第2の問題点として、形成されるPZT膜の表面が粗くなりやすいという点がある。特に、ウェハ周辺部には、非常に大きな表面荒れ、いわゆる白濁が発生しやすい。
これらの問題は、O2ガス雰囲気で昇温を行ったときに、そのO2ガスによって下部電極のIr膜が酸化することによる。酸化によって形成されたIrOX膜は、原理的には、昇温に続いて導入される原料ガス中の溶媒成分(例えば、テトラヒドロフラン(THF)、酢酸ブチル等)によって再びIrに還元することができる。しかしながら、O2ガス雰囲気の昇温過程では、Ir膜の異常酸化が起こりやすく、そのような異常酸化によって形成されたIrOXが、原料ガス中の溶媒成分によって還元されたときには、還元後のIr膜の配向が悪化し、あるいは、完全に還元できなくなり、その結果、その上に形成されるPZT膜の配向が悪化してしまうようになる。
従来、Ir膜上に結晶のIrOX膜を形成する方法が提案されているが、PZT膜をMOCVD法で形成する場合には、その形成時に結晶のIrOX膜が均一に還元されにくく、または、完全にIrへ還元できなく、PZT(111)面の配向分布がウェハ面内あるいはウェハ間でばらつく、一定レベル以上の配向率を安定して確保することができない、といった課題が残る。
本発明は、以上のような点に鑑みてなされたものであり、高特性でかつ信頼性に優れた強誘電体キャパシタを備える半導体装置を安定して形成することのできる半導体装置の製造方法を提供することを目的とする。また、本発明は、そのような強誘電体キャパシタを備える半導体装置を提供することを目的とする。
本発明の一観点によれば、強誘電体キャパシタを備える半導体装置の製造方法において、トランジスタに電気的に接続された第1の金属膜を形成する工程と、前記第1の金属膜上にアモルファスまたは微結晶の金属酸化膜を形成する工程と、前記金属酸化膜を還元して第2の金属膜とすると共に、前記第2の金属膜上に強誘電体膜を形成する工程と、前記強誘電体膜上に導電膜を形成する工程と、を有する半導体装置の製造方法が提供される。
このような半導体装置の製造方法によれば、トランジスタに電気的に接続された第1の金属膜上に金属酸化膜を形成し、その金属酸化膜を還元して第2の金属膜とすると共に、その第2の金属膜上に強誘電体膜を形成する。そして、強誘電体膜上に導電膜を形成し、強誘電体キャパシタを構成する。第1,第2の金属膜は、下部電極として機能する。第2の金属膜となる金属酸化膜は、アモルファスまたは微結晶であり、均一に還元されやすく、第1の金属膜上に配向性の良い第2の金属膜が形成可能になり、それにより、第2の金属膜上には、配向性の良い強誘電体膜が形成されるようになる。
また、本発明の一観点によれば、強誘電体キャパシタを備える半導体装置において、トランジスタに電気的に接続された第1の金属膜と、前記第1の金属膜上に形成され、前記第1の金属膜より結晶粒径が小さく、前記第1の金属膜の配向性に基づいた結晶面に優先配向された第2の金属膜と、前記第2の金属膜上に形成された強誘電体膜と、前記強誘電体膜上に形成された導電膜と、を有する半導体装置が提供される。
このような半導体装置によれば、第2の金属膜が第1の金属膜より小さな結晶粒径で形成され、その上に強誘電体膜が形成され、さらに導電膜が形成される。そのような第2の金属膜上には配向性の良い強誘電体膜が形成され、したがって、強誘電体キャパシタの性能および信頼性の向上が図られるようになる。
本発明では、トランジスタに電気的に接続された第1の金属膜上にアモルファスまたは微結晶の金属酸化膜を形成し、その金属酸化膜が還元されて形成される第2の金属膜上に強誘電体膜を形成し、その強誘電体膜上に導電膜を形成することによって、半導体装置の強誘電体キャパシタを構成する。これにより、配向性の良い強誘電体膜を有する強誘電体キャパシタを安定して形成することが可能になる。したがって、強誘電体キャパシタを備える、高性能かつ高信頼性の半導体装置が実現可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
強誘電体キャパシタの形成フローの一例を示す図である。 下部電極下地形成まで行った後の要部断面模式図である。 下部電極用金属膜形成工程の要部断面模式図である。 下部電極用金属酸化膜形成工程の要部断面模式図である。 強誘電体膜形成工程の要部断面模式図である。 上部電極形成工程の要部断面模式図である。 強誘電体キャパシタパターニング用ハードマスク形成工程の要部断面模式図である。 強誘電体キャパシタパターニング工程の要部断面模式図である。 保護膜形成工程の要部断面模式図である。 配線層形成まで行った後の要部断面模式図である。 IrOX膜の形成温度とPZT(100)面の積分強度の関係を示す図である。 IrOX膜の形成温度とPZT(101)面の積分強度の関係を示す図である。 IrOX膜の形成温度とPZT(111)面の積分強度の関係を示す図である。 IrOX膜の形成温度とPZT(222)面の配向率の関係を示す図である。 IrOX膜の形成温度とPZT(111)面のロッキングカーブ半値幅の関係を示す図である。 IrOX膜の形成温度とPZT膜形成後のIr(111)面の積分強度の関係を示す図である。 IrOX膜の膜厚とPZT(100)面の積分強度の関係を示す図である。 IrOX膜の膜厚とPZT(101)面の積分強度の関係を示す図である。 IrOX膜の膜厚とPZT(111)面の積分強度の関係を示す図である。 IrOX膜の膜厚とPZT(222)面の配向率の関係を示す図である。 IrOX膜形成時のO2ガス比率とPZT(100)面の積分強度の関係を示す図である。 IrOX膜形成時のO2ガス比率とPZT(101)面の積分強度の関係を示す図である。 IrOX膜形成時のO2ガス比率とPZT(111)面の積分強度の関係を示す図である。 IrOX膜形成時のO2ガス比率とPZT(222)面の配向率の関係を示す図である。 昇温前後のIrOX膜のX線回折データである。 PZT膜のX線回折データである。 BF-STEM像である。 EDXスペクトルである。 複数ウェハのPZT(111)面の積分強度を示す図である。 複数ウェハのPZT(222)面の配向率を示す図である。 第2の実施の形態のグルー膜およびWプラグの形成まで行った後の要部断面模式図である。 第2の実施の形態の下地導電膜形成工程の要部断面模式図である。 第2の実施の形態のFeRAMの要部断面模式図である。 スイッチング電荷量の測定結果を示す図(その1)である。 スイッチング電荷量の測定結果を示す図(その2)である。 スイッチング電荷量の測定結果を示す図(その3)である。 リーク電流密度の測定結果を示す図である。 第3の実施の形態のFeRAMの要部断面模式図である。 第4の実施の形態のFeRAMの要部断面模式図である。 ウェハ中心部のPZT(111)面の積分強度を示す図である。 ウェハ周辺部のPZT(111)面の積分強度を示す図である。 ウェハ中心部のPZT(222)面の配向率を示す図である。 ウェハ周辺部のPZT(222)面の配向率を示す図である。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図1は強誘電体キャパシタの形成フローの一例を示す図である。
強誘電体キャパシタは、半導体基板に形成されたトランジスタに電気的に接続された(例えばトランジスタに接続されたプラグ上に形成された)下部電極、その下部電極上に形成された強誘電体膜、およびその強誘電体膜上に形成された上部電極によって構成される。
このような強誘電体キャパシタを形成する場合、ここでは、まず、その下部電極の一部(下層部)を構成する金属膜(第1の金属膜)を形成する(ステップS1)。この第1の金属膜は、所定の結晶面が優先配向されるような条件で形成する。
第1の金属膜としては、例えば、Ir,ロジウム(Rh),パラジウム(Pd),ルテニウム(Ru)等の貴金属膜や、そのような貴金属膜を2層以上積層したものを用いることができる。あるいは、Ir,Rh,Pd,Ruのうち2種以上を含む合金膜や、そのような合金膜を2層以上積層したものを用いることもできる。
第1の金属膜の形成後は、その上に、同じく下部電極の一部(上層部)を構成する金属酸化膜を形成する(ステップS2)。
金属酸化膜としては、例えば、Ir,Rh,Pd,Ru等の貴金属酸化膜や、そのような貴金属酸化膜を2層以上積層したものを用いることができる。あるいは、Ir,Rh,Pd,Ruのうち2種以上を含む合金酸化膜や、そのような合金酸化膜を2層以上積層したものを用いることもできる。
そして、このステップS2では、金属酸化膜を第1の金属膜上に形成する際、アモルファスまたは微結晶(多結晶)の金属酸化膜を、その下地の第1の金属膜より薄い所定の膜厚で形成する。なお、本発明では、アモルファスと結晶粒とが混在している不完全な結晶状態を微結晶と称している。
金属酸化膜の形成後は、MOCVD法によって強誘電体膜を形成する(ステップS3)。
強誘電体膜の材料としては、PZTのほか、LaをドープしたPZT(PLZT)、微量のカルシウム(Ca),ストロンチウム(Sr),シリコン(Si)等をドープしたPZT系材料、SBTやタンタル酸ニオブ酸ストロンチウムビスマス(SrBi2(Ta、Nb)29(SBTN))等のBi層状構造化合物等を用いることができる。
MOCVD法による強誘電体膜の形成では、下部電極の第1の金属膜と金属酸化膜の形成まで行ったウェハをチャンバにセットし、所定の雰囲気中で所定の温度まで昇温し、その後、そのチャンバに強誘電体膜の原料ガスを導入する。その原料ガス中には、TFTや酢酸ブチル等、強誘電体膜原料の溶媒成分が含まれる。
昇温後、そのような原料ガスがチャンバに導入されると、その原料ガス中の溶媒成分によって下部電極の上層部の金属酸化膜が還元され、その結果、最終的には、下部電極の下層部の第1の金属膜上にさらに別の金属膜(第2の金属膜)が積層された構造が得られる。また、その後あるいはそれと同時に、その第2の金属膜上には、原料ガス中の原料成分によって強誘電体膜が形成される。
このような強誘電体膜の形成過程において、金属酸化膜は、アモルファスまたは微結晶の状態で形成されているため、原料ガス中の溶媒成分によって均一に還元されやすい。金属酸化膜の膜厚は、この強誘電体膜の形成過程で完全に還元されるような膜厚にあらかじめ設定しておけばよい。また、その還元によって最終的に得られる第2の金属膜は、その下の第1の金属膜よりも結晶粒径が小さくなる。
上記ステップS1の第1の金属膜形成段階、および上記ステップS2の金属酸化膜形成段階では、例えば所定の結晶状態の第1の金属膜や所定の膜厚の金属酸化膜が得られるように、それらの形成条件をあらかじめ適切に設定しておく。それにより、このステップS3の強誘電体膜形成段階では、還元によって配向性の良好な第2の金属膜が得られるようになる。したがって、そのような第2の金属膜上に形成される強誘電体膜は、その配向性が非常に良好となる。さらに、ウェハ面内の配向分布およびウェハ間の再現性も向上させることが可能になる。
なお、このようなMOCVD法による強誘電体膜の形成後、その表面平坦化を目的として、必要に応じ、スパッタ法等を用いてさらに別の強誘電体膜を形成するようにしてもよい。
強誘電体膜の形成後は、その強誘電体膜上に上部電極となる所定の導電膜を形成する(ステップS4)。
その後は、第1,第2の金属膜の積層構造を備えた下部電極、強誘電体膜および上部電極の積層体に対し、パターニングや保護膜(水素や水分のブロック膜)形成を行い(ステップS5)、強誘電体キャパシタを構成する。
以後は、常法に従い、層間絶縁膜、プラグおよび配線等の形成を行ってFeRAMを完成させればよい。なお、強誘電体キャパシタの強誘電体膜には、通常、FeRAM形成過程で加わるダメージの回復等を目的として、適当な段階で所定の熱処理が施される。
図1に示したような強誘電体キャパシタの形成フローによれば、下部電極とその上の強誘電体膜の配向性を向上させることができる。さらに、ウェハ面内の配向分布を向上させ、ウェハ間のばらつきも抑制することができるようになる。したがって、スイッチング電荷量が高く、信頼性の高い強誘電体キャパシタを得ることができるようになる。また、それにより、高性能かつ高信頼性のFeRAMを実現することが可能になる。
以下、上記のような原理を用いたFeRAMの形成例を具体的に説明する。
まず、第1の実施の形態について説明する。
図2〜図10はFeRAMの各形成工程の説明図である。以下、順に説明する。
図2は下部電極下地形成まで行った後の要部断面模式図である。
まず、n型またはp型のSi基板1に、トランジスタの活性領域を画定するSTI(Shallow Trench Isolation)2を形成する。なお、STI2に替えて、LOCOS(Local Oxidation of Silicon)法によって素子分離領域を形成してもよい。
次いで、Si基板1の活性領域にp型不純物を導入してpウェル3を形成した後、その活性領域の表面を熱酸化する。熱酸化後、全面にアモルファスまたは多結晶のSi膜を形成し、パターニングを行って、ゲート絶縁膜4a,4bおよびゲート電極5a,5bを形成する。
次いで、ゲート電極5a,5bをマスクにn型不純物のイオン注入を行い、各ゲート電極5a,5b両側のSi基板1に第1,第2のソース・ドレイン・エクステンション領域6a,6bを形成する。その後、全面にCVD法によりSiO膜等の絶縁膜を形成した後、それをエッチバックし、各ゲート電極5a,5bにサイドウォール9a,9bを形成する。そして、ゲート電極5a,5bとサイドウォール9a,9bをマスクにn型不純物のイオン注入を行い、ゲート電極5a,5b両側のSi基板1に第1,第2のソース・ドレイン領域10a,10bを形成する。
ここまでの工程により、Si基板1の活性領域に、2つのMOS(Metal Oxide Semiconductor)トランジスタが形成される。
次いで、スパッタ法により全面にコバルト(Co)等の高融点金属膜を形成し、加熱を行い、第1,第2のソース・ドレイン領域10a,10bおよびゲート電極5a,5bの表面をシリサイド化する。その後、全面にプラズマCVD法により膜厚200nmの酸化窒化シリコン(SiON)膜を形成してカバー絶縁膜12を形成し、カバー絶縁膜12上に、テトラエトキシシラン(TEOS)ガスを使用するプラズマCVD法により膜厚1000nmのSiO膜(第1の層間絶縁膜)13を形成する。そして、その第1の層間絶縁膜13の上面をCMP(Chemical Mechanical Polishing)法により研磨して平坦化する。なお、この平坦化後、第1の層間絶縁膜13の膜厚は、Si基板1の平坦面上から700nmとなる。
次いで、フォトリソグラフィにより第1の層間絶縁膜13とカバー絶縁膜12のパターニングを行い、第1,第2のソース・ドレイン領域10a,10bに通じる、例えば0.25μm径のコンタクトホールを形成する。そして、全面に膜厚30nmのTi膜および膜厚20nmのTiN膜を形成した後、CVD法により膜厚300nmのタングステン(W)膜を形成し、余分なW膜、TiN膜およびTi膜をCMP法により除去する。それにより、そのコンタクトホール内に、Ti膜およびTiN膜からなる密着膜(グルー膜)14a,14bを介して、Wプラグ15a,15bを形成する。
なお、このCMP工程では、W膜、TiN膜およびTi膜の研磨速度が、下地の第1の層間絶縁膜13よりも速くなるようなスラリ(例えばCabot Microelectronics Corporation製のSSW2000)を使用する。そして、第1の層間絶縁膜13上に研磨残渣を発生さないように、このCMPの研磨量は各膜の合計膜厚よりも厚く設定し、オーバー研磨する。
次いで、全面にプラズマCVD法により膜厚130nmのSiON膜(酸化防止膜)16を形成し、さらにその上に、TEOSを原料としたプラズマCVD法により膜厚300nmのSiO膜(第2の層間絶縁膜)17を形成する。なお、酸化防止膜16は、SiON膜のほか、SiN膜や酸化アルミニウム(ALO)膜で形成してもよい。その後、第2の層間絶縁膜17と酸化防止膜16を貫通し、第1のソース・ドレイン領域10aに接続されたWプラグ15aに通じるコンタクトホールを形成し、グルー膜14a,14bおよびWプラグ15a,15bと同様にして、そこにグルー膜18およびWプラグ19を形成する。
次いで、グルー膜18およびWプラグ19の形成後の表面に対し、アンモニア(NH3)プラズマ処理を行う。このNH3プラズマ処理により、第2の層間絶縁膜17表面のO原子にNH基が結合し、この上に後述のようにTi膜を形成した場合にも、そのTi原子がO原子に捕獲されずに第2の層間絶縁膜17表面を移動しやすくなる。その結果、第2の層間絶縁膜17上に、自己組織化されて(002)面に優先配向されたTi膜を形成することが可能になる。
なお、このNH3プラズマ処理は、例えば、被処理ウェハに対して9mm離間した位置に対向電極を有する平行平板型のプラズマ処理装置を用い、266Paの圧力下、基板温度が400℃に保持されたチャンバ内にNH3ガスを350sccmで供給し、被処理ウェハ側に13.56MHzの高周波を100Wのパワーで、また対向電極に350kHzの高周波を55Wのパワーで、60秒間供給することにより実行することができる。
このようなNH3プラズマ処理後に、例えば、被処理ウェハとターゲットの間の距離を60mmに設定したスパッタ装置を用い、0.15PaのAr雰囲気中、基板温度を20℃とし、2.6kWのスパッタパワーを5秒間供給することにより、膜厚20nmのTi膜を形成する。このTi膜は、前述のように、(002)面に優先配向させて形成することができる。
NH3プラズマ処理を経てTi膜を形成した後は、窒素(N2)ガス雰囲気中、650℃、60秒間のRTA(Rapid Thermal Anneal)処理を行ってそのTi膜を窒化し、その上層に形成される膜の配向性を向上させる役割を果たす、(111)面に優先配向されたTiN膜(下地導電膜)20を形成する。そして、この下地導電膜20上に、TiAlN膜からなる酸化防止膜21を形成する。このTiAlN膜は、例えば、TiおよびAlの合金化したターゲットを用いた反応性スパッタにより、40sccmのArガスと10sccmのN2ガスの混合ガス雰囲気中、253.3Paの圧力下、基板温度400℃、1.0kWのスパッタパワーで、膜厚100nmで形成する。
ここまでの工程により図2に示したような状態が得られる。
図3は下部電極用金属膜形成工程の要部断面模式図である。
酸化防止膜21の形成まで行った後は、図3に示すように、その上に下部電極の下層部を構成する金属膜として、Ir膜30を形成する。Ir膜30は、例えば、Arガス雰囲気中、0.2Paの圧力下、基板温度を450℃とし、0.3kWのスパッタパワーで、膜厚60nm〜100nmで形成する。
さらに、形成したIr膜30の配向性を向上させるため、不活性ガス(例えばArガス)雰囲気中、650℃〜750℃、60秒間のRTA処理を行う。これにより、所定の結晶面、例えばIr(111)面が優先配向されたIr膜30を得る。なお、金属膜には、Ir膜30のほか、Ru膜、Rh膜およびPd膜等を用いてもよい。
図4は下部電極用金属酸化膜形成工程の要部断面模式図である。
Ir膜30の形成後は、図4に示すように、その上に下部電極の上層部を構成する金属酸化膜として、アモルファスまたは微結晶のIrOX膜31を形成する。IrOX膜31は、例えば、ArガスとO2ガスの混合ガス雰囲気中、0.11Paの圧力下、基板温度を20℃〜300℃とし、1kWのスパッタパワーで、膜厚5nm〜50nmで形成する。
なお、IrOX膜31の形成条件(形成温度、膜厚、形成速度、ArガスとO2ガスの混合ガス雰囲気におけるO2ガス比率)の詳細については後述する。
図5は強誘電体膜形成工程の要部断面模式図である。
IrOX膜31の形成後は、強誘電体膜としてPZT膜32を形成する。PZT膜32は、ここでは、まずMOCVD法により第1のPZT膜を形成した後、その上層に第2のPZT膜を形成することによって構成する。
第1のPZT膜は、例えば、次のようにして形成することができる。
まず、Pb原料としてビスジピバロイルメタネート鉛(Pb(DPM)2)、Zr原料としてテトラキスジメチルへプタンジオネートジルコニウム(Zr(DMHD)4)、Ti原料としてビスイソプロポキシビスジピバロイルメタネートチタン(Ti(O−iPr)2(DPM)2)を用い、これらをそれぞれTHF溶媒中に0.3mol/Lの濃度で溶解し、Pb,Zr,Tiの各液体原料を準備する。次いで、これらの各液体原料を、MOCVD装置の気化器に、流量0.474mL/分のTHF溶媒と共に、それぞれ0.326mL/分、0.200mL/分、0.200mL/分の流量で供給して気化させる。それにより、Pb,Zr,Tiの各原料ガスを調製する。そして、チャンバにO2ガスを導入して昇温し、昇温後は、例えばArガスとO2ガスの混合ガス雰囲気、圧力665Pa、基板温度を620℃に保持したチャンバに各原料ガスを導入し、620秒間作用させる。これにより、膜厚100nmの第1のPZT膜を形成する。
このような第1のPZT膜の形成過程において、図4に示したIrOX膜31は、Pb,Zr,Tiの各原料ガス中に含まれるTHF溶媒成分により、最終的にIr膜31aに還元される。IrOX膜31は、アモルファスまたは微結晶としているため、まずO2ガス雰囲気の昇温で均一に酸化(結晶化)され、続く原料ガス導入後の還元雰囲気では、その下のIr膜30の配向性に基づいて所定の結晶面に優先配向された、結晶粒径の小さいIr膜31aへと均一に還元される。そして、そのようにして得られたIr膜31a上には、その配向性に基づいて所定の結晶面に優先配向された第1のPZT膜が形成されるようになる。なお、アモルファスまたは微結晶のIrOX膜31から形成されるIr膜31aの平均結晶粒径は、大体20nm以下となる。
なお、このようなアモルファスまたは微結晶のIrOX膜31に替えて、結晶のIrOX膜を形成した場合には、O2ガス雰囲気の昇温で異常酸化が発生しやすく、その後、原料ガスが導入されても、それに含まれる溶媒成分によってIrOX膜が均一に還元されにくい。したがって、Ir膜31aのような結晶粒径が小さい均一なIr膜を形成することは難しい。
IrOX膜31をアモルファスまたは微結晶とし、結晶粒径の小さい均一なIr膜31aを形成することにより、その上に形成される第1のPZT膜の配向性が向上するようになり、安定な歩留まりを得ることが可能になる。このように配向の揃った下部電極と強誘電体膜の界面は、特に、低電圧動作に有利となる。また、このようにして第1のPZT膜を形成すると、いわゆる白濁の発生等がない、綺麗な第1のPZT膜表面を得ることも可能になる。
なお、このようにアモルファスまたは微結晶のIrOX膜31の形成を経て得られる第1のPZT膜の特性の詳細については後述する。
第1のPZT膜の形成後は、全面に、例えば、スパッタ法により、膜厚1nm〜30nmのアモルファスの第2のPZT膜を形成する。第2のPZT膜を形成することにより、よりいっそう平坦なPZT膜32が得られるようになる。また、この第2のPZT膜は、MOCVD法により形成することも可能であり、その場合は、Pb原料としてPb(DPM)2、Zr原料としてZr(DMHD)4、Ti原料としてTi(O−iPr)2(DPM)2が用いられ、それらをそれぞれTHF溶媒に溶解したものを用いて原料ガスを調製する。
このようにして第1,第2のPZT膜を形成することにより、図5に示したように、Ir膜31a上にPZT膜32を形成する。
図6は上部電極形成工程の要部断面模式図である。
PZT膜32の形成後は、その上に上部電極33を形成する。この上部電極33は、例えば、次のようにして形成することができる。
まず、PZT膜32上に、スパッタ法により、形成時点で結晶の膜厚25nmのIrOX膜を形成する。例えば、形成温度300℃、140sccmのArガスと60sccmのO2ガスの混合ガス雰囲気中、1kW〜2kW程度のスパッタパワーで、そのようなIrOX膜を形成する。
次いで、RTA法により、725℃、2000sccmのArガスと20sccmのO2ガスの混合ガス雰囲気中、60秒間の熱処理を行う。この熱処理は、PZT膜32を完全に結晶化させてPZT膜32中の酸素欠損を補償すると共に、上部電極用のIrOX膜形成時のプラズマダメージを回復させる目的で行われる。
次いで、膜厚50nm〜150nmのIrOY膜を形成する。例えば、Arガス雰囲気中、0.8Paの圧力下、1.0kWのスパッタパワーで45秒間の堆積を行うと、膜厚125nmのIrOY膜を形成することができる。このIrOY膜は、その異常成長を抑制するために、形成温度を100℃以下にして形成することが望ましい。また、水素に対する触媒作用を抑え、PZT膜32が水素ラジカルによって還元されてしまうのを回避し、強誘電体キャパシタの水素耐性を向上させるために、IrOY膜は、IrO2の化学量論組成に近い組成となるように形成することが望ましい。
次いで、IrOY膜上に、水素バリア膜兼導電性向上膜として、スパッタ法により、Ir膜を形成する。例えば、Arガス雰囲気中、1Paの圧力下、1.0kWのスパッタパワーで、膜厚50nm〜100nmのIr膜を形成する。
このようにしてIr/IrOY/IrOX積層構造の上部電極33を形成する。
なお、上部電極33を形成する際には、IrOX膜やIrOY膜に替えて、Ir膜、Ru膜、Rh膜、レニウム(Re)膜、オスミウム(Os)膜およびPd膜や、それらの酸化膜、SRO膜等の導電性酸化膜、あるいはこれらの積層構造を用いるようにしてもよい。また、上部電極33の最上層には、Ir膜に替えて、Ru膜、Rh膜およびPd膜等を用いるようにしてもよい。
図7は強誘電体キャパシタパターニング用ハードマスク形成工程の要部断面模式図、図8は強誘電体キャパシタパターニング工程の要部断面模式図である。
上部電極33の形成後は、ウェハの背面洗浄を行った後、強誘電体キャパシタのパターニング用に、第1,第2のマスク層40a,40bからなるハードマスク40を形成する。このハードマスク40は、例えば、次のようにして形成する。
まず、全面に、第1のマスク層40aとしてスパッタ法によりTiN膜またはTiAlN膜を形成し、その第1のマスク層40a上に、第2のマスク層40bとしてTEOSガスを用いたCVD法によりSiO膜を形成する。次いで、その第2のマスク層40bを島状にパターニングし、そのパターニング後の第2のマスク層40bをマスクにして第1のマスク層40aをエッチングする。これにより、図7に示したような、第1、第2マスク層40a,40bで構成されるハードマスク40を形成する。
このようにしてハードマスク40を形成した後は、臭化水素(HBr)、O2ガス、Arガスおよびオクタフルオロブタン(C48)の混合ガスをエッチングガスとするプラズマエッチングにより、ハードマスク40で覆われていない部分の上部電極33、PZT膜32およびIr膜31a,30をパターニングする。
次いで、ドライエッチングまたはウェットエッチングにより、第2のマスク層40bを選択的に除去した後、第1のマスク層40aを残した状態でドライエッチングを行い、酸化防止膜21および下地導電膜20を除去すると共に、その第1のマスク層40aを除去する。これにより、図8に示したような強誘電体キャパシタ構造を得る。
図9は保護膜形成工程の要部断面模式図である。
強誘電体キャパシタの形成後は、その強誘電体キャパシタを覆うように、保護膜として第1のALO膜41を形成する。この第1のALO膜41は、例えば、スパッタ法により、膜厚20nmで形成する。あるいはMOCVD法により、膜厚1nm〜5nmのALO膜41を形成する。
第1のALO膜41の形成後は、これまでの工程で加わったPZT膜32のダメージを回復させる目的で、回復アニールを行う。この回復アニールは、例えば、O2ガス含有雰囲気中、炉内のウェハ温度を550℃〜700℃、好ましくは600℃とし、60分間行う。
図10は配線層形成まで行った後の要部断面模式図である。
第1のALO膜41の形成および回復アニール後は、第1のALO膜41上に、例えば、CVD法により、膜厚38nmの第2のALO膜42を形成する。
次いで、全面に、例えば、TEOSガス、O2ガスおよびヘリウム(He)ガスの混合ガスを用いたプラズマCVD法により、膜厚1500nmのSiO膜からなる第3の層間絶縁膜43を形成する。なお、この第3の層間絶縁膜43として、絶縁性を有する無機膜等を形成してもよい。第3の層間絶縁膜43の形成後は、CMP法により、その平坦化を行う。
その後、一酸化二窒素(N2O)ガスまたはN2ガス等を用いて発生させたプラズマ雰囲気にて、熱処理を行う。この熱処理の結果、第3の層間絶縁膜43中の水分が除去されると共に、第3の層間絶縁膜43の膜質が変化して、その内部に水分が入り込みにくくなる。
次いで、全面に、例えば、スパッタ法またはCVD法により、膜厚20nm〜100nmのALO膜からなるバリア膜44を形成する。このバリア膜44は、平坦化された第3の層間絶縁膜43上に形成されるため、平坦な状態で形成される。
次いで、全面に、例えば、TEOSガスを用いたプラズマCVD法により、膜厚300nm〜500nmのSiO膜からなる第4の層間絶縁膜45を形成する。なお、この第4の層間絶縁膜45として、SiON膜やSiN膜等を形成してもよい。第4の層間絶縁膜45の形成後は、CMP法により、その平坦化を行う。
次いで、まず、第2のソース・ドレイン領域10bに接続されたWプラグ15bに通じるコンタクトホールを形成した後、グルー膜46aを介してWプラグ47aを形成する。その後、強誘電体キャパシタの上部電極33に通じるコンタクトホールを形成する。そのコンタクトホールの形成後は、O2ガス雰囲気中、450℃の熱処理を行い、そのコンタクトホール形成に伴ってPZT膜32に生じた酸素欠損を回復させる。熱処理後、そのコンタクトホールにグルー膜46bを介してWプラグ47bを形成する。
なお、グルー膜46a,46bは、TiN膜を単層で形成するのが好ましいが、Ti膜をスパッタにより形成し、その上にTiN膜をMOCVD法により形成した積層構造とすることも可能である。このようにTiN膜によりあるいはTiN膜を用いてグルー膜46a,46bを形成する場合は、TiN膜から炭素(C)を除去するためにN2ガスと水素(H2)ガスを用いたプラズマ処理を行うことが好ましい。上記のように上部電極33には水素バリア膜としてIr膜を形成しているため、そのようなプラズマ処理によって、その下層のIrOX膜等が還元されてしまうことはない。
このようにしてグルー膜46a,46bおよびWプラグ47a,47bの形成まで行った後は、それらのWプラグ47a,47b上に配線48をそれぞれ形成する。配線48は、例えば、スパッタ法により、膜厚60nmのTi膜と膜厚30nmのTiN膜のTiN/Ti積層膜48a、膜厚360nmのAlCu合金膜48b、および膜厚5nmのTi膜と膜厚70nmのTiN膜のTiN/Ti積層膜48cを順次形成した後、それをパターニングすることによって形成することができる。これにより、第1層目の配線層が形成される。
以後は、同様に第2層目以降の配線層を形成し、FeRAMを完成させればよい。
ここで、以上のようなフローでFeRAMを形成する場合における、下部電極用のアモルファスまたは微結晶のIrOX膜の形成条件、およびそのようなIrOX膜の形成を経て得られるPZT膜(第1のPZT膜)の特性について、詳細に説明する。
まず、IrOX膜の形成温度について説明する。
ここでは、強誘電体キャパシタの下部電極の下層部を構成するIr膜上に、スパッタ法により、186sccmのArガスと14sccmのO2ガスの混合ガス雰囲気中(O2ガス比率7%)、0.5kWのスパッタパワー、形成速度1.6nm/秒、形成時間19秒で、膜厚30nmのIrOX膜を形成した。その際、その形成温度は、室温(25℃),50℃,100℃,200℃,300℃と変化させた。そして、各形成温度条件で得られたIrOX膜上に、MOCVD法によりPZT膜を形成し、形成後のPZT膜およびその下のIr膜の結晶構造をX線回折装置を用いて調査した。また、比較のため、Ir膜上に、IrOX膜を形成することなく、PZT膜を形成し、その結晶構造をX線回折装置を用いて調査した。それらの結果を次の図11〜図16に示す。なお、PZT膜は、上記第1のPZT膜形成時(図5)の条件にて行っている。
図11はIrOX膜の形成温度とPZT(100)面の積分強度の関係を示す図、図12はIrOX膜の形成温度とPZT(101)面の積分強度の関係を示す図、図13はIrOX膜の形成温度とPZT(111)面の積分強度の関係を示す図、図14はIrOX膜の形成温度とPZT(222)面の配向率の関係を示す図、図15はIrOX膜の形成温度とPZT(111)面のロッキングカーブ半値幅(FWHM)の関係を示す図、図16はIrOX膜の形成温度とPZT膜形成後のIr(111)面の積分強度の関係を示す図である。
なお、以下の説明において、ウェハの中心部とは、ウェハを平面から見たときのその中心部をいうものとする。また、ウェハの下部、上部、左部、右部とは、それぞれ、所定の向きのウェハを平面から見たときのその中心部に対する下部、上部、左部、右部をいうものとする。ここでは、ウェハの中心部に対するノッチ方向を下向きとしてウェハの下部、上部、左部、右部を設定している。
まず、図11より、ウェハの中心部、上部および右部の各PZT(100)面の積分強度はそれぞれ、形成温度が25℃,50℃,100℃の場合に、IrOX膜を形成しなかった場合(W/O IrOX)および形成温度が200℃,300℃の場合よりも小さくなった。同様に、図12より、ウェハの中心部、上部および右部の各PZT(101)面の積分強度はそれぞれ、形成温度が25℃,50℃,100℃の場合に、IrOX膜を形成しなかった場合および形成温度が200℃,300℃の場合よりも小さくなった。図13より、ウェハの中心部、上部および右部の各PZT(111)面の積分強度はそれぞれ、形成温度が25℃,50℃,100℃,200℃の場合には、ほぼ同程度であったが、IrOX膜を形成しなかった場合および形成温度が300℃の場合には、それより小さくなった。
図11〜図13の結果を用い、上記の式(1)に従ってPZT(222)面の配向率を求めると、図14に示すように、ウェハの中心部、上部および右部の各PZT(222)面の配向率はそれぞれ、形成温度が25℃,50℃,100℃の場合には、高い配向率が得られるものの、IrOX膜を形成しなかった場合および形成温度が200℃,300℃の場合には、それより配向率が低くなった。図15より、ウェハの中心部および右部の各PZT(111)面のロッキングカーブ半値幅を見ると、IrOX膜を形成しなかった場合および形成温度が300℃の場合に比較的大きくなる傾向が見られた。
また、図16より、PZT膜形成後のウェハの中心部、上部および右部の各Ir(111)面の積分強度は、IrOX膜を形成しなかった場合に、IrOX膜を形成した場合(形成温度25℃,50℃,100℃,200℃,300℃)に比べて低くなる傾向が見られた。
このように、まず、IrOX膜を形成しなかった場合には、IrOX膜を形成した場合に比べ、Ir(111)面の積分強度が低くなる(図16)。また、IrOX膜を形成しなかった場合には、PZT(100)面およびPZT(101)面の生成によってPZT(111)面の生成が抑えられ(図11〜図13)、PZT(222)面の配向率が低くなる(図14)。IrOX膜を形成しなかった場合、特にウェハの右部のPZT(111)面の積分強度およびPZT(222)面の配向率が、ウェハの他の部分に比べて極端に低くなり、ウェハ面内の配向分布が非常に悪くなる(図14)。また、PZT(111)面のロッキングカーブ半値幅も広くなる(図15)。
一方、IrOX膜を形成した場合には、その形成温度の違いで、PZT膜形成後のIr膜のIr(111)面の積分強度に顕著な差は見られないが(図16)、その上に形成したPZT膜の配向性には大きな差が生じる。これは次のような理由によるものと考えられる。
すなわち、まず、IrOX膜の形成温度を200℃,300℃とした場合、形成されるIrOX膜は、完全に結晶化され、そのような結晶のIrOX膜上に、所定条件のMOCVD法によりPZT膜が形成される。その際は、まずO2ガス雰囲気の昇温でそのIrOX膜が酸化されるが、結晶のIrOX膜の場合、その酸化が不均一になりやすい。酸化後のIrOX膜は、所定の形成温度到達後に原料ガスが導入されてそれに含まれている溶媒成分によって還元されるが、IrOX膜の酸化が不均一であると、そのIrOX膜は均一なIr膜に還元されにくい。その結果、その上に形成されるPZT膜には、PZT(100)面やPZT(101)面が生成しやすくなり(図11〜図13)、PZT(222)面の配向率が低くなってしまう(図14)。
一方、IrOX膜の形成温度を25℃,50℃,100℃とした場合、25℃で形成したIrOX膜はアモルファスとなり、50℃,100℃で形成したIrOX膜は均一な微結晶となる。アモルファスまたは微結晶のIrOX膜は、MOCVD法によるPZT膜の形成時に、まずO2ガス雰囲気の昇温で均一に酸化されて結晶化され、所定の形成温度到達後に原料ガスが導入されると、それに含まれている溶媒成分により、結晶粒径の小さい均一なIr膜へと還元される。その結果、その上に形成されるPZT膜には、PZT(100)面やPZT(101)面の生成が抑えられ(図11〜図13)、PZT(222)面の配向率が高くなり、かつ、ウェハ面内の配向分布も良好で(図14)、PZT(111)面のロッキングも比較的シャープとなる(図15)。
したがって、IrOX膜の形成温度は、25℃〜100℃とすることが好ましい。ただし、形成温度が25℃に近くなるほど、温度の安定化が難しくなり、さらに、複数ウェハに対して連続して形成を行ったときには温度が上昇していきやすくなり、それによってIrOX膜の部分的な結晶化を招く虞もある。IrOX膜の形成温度は、そのマージンを考慮すると、25℃〜100℃の中心値である60℃程度に設定しておくことがより好ましい。
続いて、IrOX膜の膜厚について説明する。
ここでは、強誘電体キャパシタの下部電極の下層部を構成するIr膜上に、スパッタ法により、186sccmのArガスと14sccmのO2ガスの混合ガス雰囲気中(O2ガス比率7%)、0.5kWのスパッタパワー、形成温度60℃(25℃〜100℃の中心値)でIrOX膜を形成した。その際は、形成速度を1.6nm/秒とし、膜厚15nm,25nm,35nm,40nm,50nmのIrOX膜を形成した。そして、各膜厚で形成したIrOX膜上に、MOCVD法によりPZT膜を形成し、その結晶構造をX線回折装置を用いて調査した。それらの結果を次の図17〜図20に示す。なお、PZT膜は、上記第1のPZT膜形成時(図5)の条件にて行っている。
図17はIrOX膜の膜厚とPZT(100)面の積分強度の関係を示す図、図18はIrOX膜の膜厚とPZT(101)面の積分強度の関係を示す図、図19はIrOX膜の膜厚とPZT(111)面の積分強度の関係を示す図、図20はIrOX膜の膜厚とPZT(222)面の配向率の関係を示す図である。
図17および図18より、ウェハの中心部、上部、右部および下部の各PZT(100)面および各PZT(101)面の積分強度はそれぞれ、IrOX膜の膜厚を50nmとした場合に大きくなる。また、図19より、ウェハの中心部、上部、右部および下部の各PZT(111)面の積分強度はそれぞれ、IrOX膜の膜厚を50nmとした場合に小さくなった。そして、図20より、PZT(222)面の配向率も、IrOX膜の膜厚を50nmとした場合に低くなる。
IrOX膜の膜厚を50nmとした場合、その厚みのために、MOCVD法によるPZT膜の形成時に、その原料ガス中の溶媒成分によって完全に還元されにくくなる。その結果、下部電極にはIrOX膜が残ってしまい、その上に形成されるPZT膜には、PZT(100)面やPZT(101)面が生成しやすく(図17〜図19)、PZT(222)面の配向率が低くなる(図20)。したがって、IrOX膜の膜厚は、50nm未満、より好ましくは40nm以下とする。
一方、IrOX膜の膜厚を15nmとした場合には、MOCVD法によるPZT膜の形成時に、まずO2ガス雰囲気の昇温でそのIrOX膜が酸化されるが、その薄さのために、その下のIr膜もわずかに酸化されると考えられる。そのIr膜の酸化部分は、均一なIrOXとはならず、異常酸化されたIrOXである可能性が高い。異常酸化されたIrOXは、原料ガスを導入してそれに含まれている溶媒成分によって還元しても、均一な結晶粒子が得られず、PZT(100)面やPZT(101)面が生成しやすく(図17〜図19)、PZT(222)面の配向率が低くなり、ウェハ上の位置によっては、PZT(222)面の配向率が90%を下回ってしまうようになる(図20)。
ただし、MOCVD法によるPZT膜の形成時の昇温条件を調整すれば、IrOX膜の酸化速度を小さくし、その下のIr膜の酸化を防いで、PZT(222)面の配向率を高めることも可能である。このように昇温条件によっては、IrOX膜の膜厚を10nmとした場合でも、高いPZT(222)面の配向率を得ることができた。したがって、IrOX膜の膜厚は、10nm以上に設定することが可能である。
このように、IrOX膜の膜厚は、好ましくは10nm〜40nmとする。それにより、Ir膜上に、結晶粒径の小さい膜厚10nm〜40nmのIr膜が積層された下部電極が得られるようになる。なお、強誘電体キャパシタやそれを備えるFeRAMの特性、生産コスト、生産効率等を考慮すると、IrOX膜の膜厚は、25nm〜30nmとすることがより好ましい。
続いて、IrOX膜形成時のO2ガス比率および形成速度について説明する。
ここでは、強誘電体キャパシタの下部電極の下層部を構成するIr膜上に、スパッタ法により、ArガスとO2ガスの混合ガス雰囲気中、形成温度60℃、0.5kWのスパッタパワー、形成速度1.6nm/秒、形成時間19秒で、膜厚30nmのIrOX膜を形成した。その際、そのArガスとO2ガスの混合ガス雰囲気におけるO2ガス比率を、5%(Arガス190sccm,O2ガス10sccm),7%(Arガス186sccm,O2ガス14sccm),10%(Arガス180sccm,O2ガス20sccm),20%(Arガス160sccm,O2ガス40sccm),25%(Arガス150sccm,O2ガス50sccm),30%(Arガス140sccm,O2ガス60sccm),35%(Arガス130sccm,O2ガス70sccm)と変化させた。そして、各O2ガス比率条件で得られたIrOX膜上に、MOCVD法によりPZT膜を形成し、その結晶構造をX線回折装置を用いて調査した。それらの結果を次の図21〜図24に示す。なお、PZT膜は、上記第1のPZT膜形成時(図5)の条件にて行っている。
図21はIrOX膜形成時のO2ガス比率とPZT(100)面の積分強度の関係を示す図、図22はIrOX膜形成時のO2ガス比率とPZT(101)面の積分強度の関係を示す図、図23はIrOX膜形成時のO2ガス比率とPZT(111)面の積分強度の関係を示す図、図24はIrOX膜形成時のO2ガス比率とPZT(222)面の配向率の関係を示す図である。
図21〜図24より、IrOX膜形成時のO2ガス比率が5%〜10%の範囲では、ウェハの中心部、上部、右部および下部の各PZT(222)面の配向率が90%以上になる(図24)。これは、そのようなO2ガス比率で形成したIrOX膜上にMOCVD法によってPZT膜を形成する際には、そのIrOX膜が均一に酸化され、さらに、その後、均一に還元され、それにより、PZT(100)面およびPZT(101)面の生成が抑えられるためである(図21〜図23)。
一方、IrOX膜形成時のO2ガス比率をより高くすると、形成されるIrOX膜の酸化度が高くなる。そのようなIrOX膜上にMOCVD法によってPZT膜を形成する際には、そのIrOX膜が異常酸化しやすく、その後の還元で均一なIr膜を得ることが難しくなり、PZT(100)面およびPZT(101)面の生成を効果的に抑えることができなくなる(図21〜図23)。その結果、ウェハの中心部、上部、右部および下部の各PZT(222)面の配向率が低くなる(図24)。
したがって、ArガスとO2ガスの混合ガス雰囲気中、形成温度60℃、0.5kWのスパッタパワー(形成速度1.6nm/秒)の条件でIrOX膜を形成する場合には、そのときのO2ガス比率を5%〜10%とすることが好ましい。
なお、IrOX膜形成時のスパッタパワーの条件を変更したときには、それに応じてO2ガス比率の最適条件が変化する点に留意する。例えば、スパッタパワーが0.5kWのとき、IrOX膜形成時のO2ガス比率5%では、その形成速度が1.5nm/秒となる。スパッタパワーが1.0kWのとき、IrOX膜形成時のO2ガス比率10%では、その形成速度が3.0nm/秒となる。スパッタパワーが2.0kWのとき、IrOX膜形成時のO2ガス比率18%では、その形成速度が6.0nm/秒となる。これらの条件でそれぞれ形成されるIrOX膜の膜質は同等で、比抵抗はいずれも300Ω・cmである。
したがって、IrOX膜形成時のスパッタパワー(形成速度)を考慮しつつ、O2ガス比率の最適化を図る必要がある。例えば、IrOX膜の形成速度を1.0nm〜2.5nm/秒とするときには、O2ガス比率の最適範囲は2%〜15%になる。IrOX膜の形成速度を2.6nm〜4.0nm/秒とするときには、O2ガス比率の最適範囲は4%〜20%になる。IrOX膜の形成速度を4.1nm〜7.0nm/秒とするときには、O2ガス比率の最適範囲は6%〜30%になる。
ここで、一例として、O2ガス比率7%の雰囲気中、形成温度60℃、0.5kWのスパッタパワー(形成速度1.6nm/秒)の条件で形成したIrOX膜の配向性、MOCVD法によるPZT膜形成時の昇温後のIrOX膜の配向性、および形成されたPZT膜の配向性を調べた結果について述べる。
図25は昇温前後のIrOX膜のX線回折データ、図26はPZT膜のX線回折データである。
図25より、O2ガス比率7%の雰囲気中、形成温度60℃、0.5kWのスパッタパワー条件でIrOX膜を形成した場合(MOCVD法によるPZT膜形成時の昇温に相当する熱処理を行う前)、そのX線回折データにはIrOXのピークが現れず、形成直後のIrOX膜は結晶ではなかった。このようなIrOX膜に対し、MOCVD法によるPZT膜形成時の昇温に相当する熱処理(O2ガス100%)を行ったところ、その熱処理後のX線回折データにはIrOX(110)面およびIrOX(101)面のピークが現れ、その熱処理によってIrOX膜が結晶化したことが確認された。
2ガス比率7%の雰囲気中、形成温度60℃、0.5kWのスパッタパワー条件でIrOX膜を形成し、所定の昇温過程を経てPZT膜の形成まで行ったところ、図26より、そのPZT膜形成後のX線回折データにはIrOX(110)面およびIrOX(101)面のピークが現れず、Ir(111)面のピークが強くなり、PZT膜の形成過程でIrOX膜がIr(111)面に優先配向されたIr膜に還元されたことが確認された。
さらに、形成したPZT膜および下部電極の断面を、BF-STEM(Bright Field - Scanning Transmission Electron Microscopy)、およびEDX分析(Energy Dispersive X-ray Spectroscopy)により調べた。
図27はBF-STEM像、図28はEDXスペクトルである。
BF-STEM観察を行ったところ、図27に示すように、下部電極50は、粒径が異なる柱状結晶のIr膜50a,50bの2層構造になっており、そのような下部電極50上にPZT膜51が形成されているのが確認された。この上層部のIr膜50bが、元はIrOX膜でPZT膜形成時に還元された部分であり、その下層部のIr膜50aが、そのIrOX膜の下に形成されていた部分である。下部電極50の上層部のIr膜50bは、下層部のIr膜50aに比べてその結晶粒径が小さく、平均粒径は11nmであった。
図28には、このようなBF-STEM観察を行った断面内の、PZT膜51中(A点)、PZT膜51/Ir膜50b界面付近(B点)、Ir膜50b中(C点)の各点について得られたEDXスペクトルを示している。Siを除き、A点ではPb,Zr,Ti,Oが検出され、B点ではPb,Zr,Ti,Ir,Oが検出され、C点ではIrが検出された。すなわち、A点のPZT膜51からはIrが検出されず、B点のPZT膜51/Ir膜50b界面付近およびC点のIr膜50bからのみIrが検出され、Ir膜50bからPZT膜51内部(A点)へのIrの拡散は認められなかった。
図28より、C点のIr膜50bからはIrのみが検出されており(Siを除く)、IrOX膜はPZT膜形成時に完全に還元されているということができる。したがって、IrOX膜の形成条件を制御すれば、MOCVD法によるPZT膜形成時に、そのIrOX膜を結晶粒径が小さいIr膜へと完全に還元することができ、それにより、PZT膜の配向性を大幅に向上させることができるようになる。
さらに、ウェハ面内の配向分布およびウェハ間のばらつきを調べた結果を次の図29および図30に示す。
図29は複数ウェハのPZT(111)面の積分強度を示す図、図30は複数ウェハのPZT(222)面の配向率を示す図である。
ここでは、25枚のウェハについて、Ir膜、IrOX膜およびPZT膜を連続して形成した。その際、IrOX膜は、上記知見に基づき、186sccmのArガスと14sccmのO2ガスの混合ガス雰囲気中(O2ガス比率7%)、形成温度60℃、0.5kWのスパッタパワー、形成速度1.6nm/秒の条件で、30nmの膜厚に形成した。また、PZT膜は、上記図5に示した第1のPZT膜形成時の条件にて形成した。そして、各ウェハのPZT膜の結晶構造をX線回折装置を用いて調査した。
図29より、ウェハの中心部および右部の各PZT(111)面の積分強度は、25枚の各ウェハ間でそのばらつきが非常に小さく、PZT膜を連続形成した場合にも良好な再現性が得られた。図30より、ウェハの中心部および右部の各PZT(222)面の配向率の差は非常に小さく、すべて94%以上であり、また、各ウェハ間のPZT(222)面の配向率の差も非常に小さくなった。
以上説明したように、この第1の実施の形態のFeRAMの形成方法によれば、配向性が良く、ばらつきが抑えられた強誘電体キャパシタを得ることができ、高性能で信頼性の高いFeRAMを、安定して形成することが可能になる。
次に、第2の実施の形態について説明する。なお、この第2の実施の形態の説明においては、上記第1の実施の形態で述べた要素と同一の要素については同一の符号を付している。
図31は第2の実施の形態のグルー膜およびWプラグの形成まで行った後の要部断面模式図である。
上記第1の実施の形態では、図2に示したように、グルー膜18およびWプラグ19の形成段階において、まず第2の層間絶縁膜17にコンタクトホールを形成し、その後、全面にTi膜、TiN膜およびW膜を形成して、それらを第2の層間絶縁膜17が露出するようにCMP法により研磨(オーバー研磨)するようにした。そして、その後、下地導電膜20および酸化防止膜21を形成するようにした。
ただし、その研磨の際には、図31に示すように、Wプラグ19に凹部60が形成されて研磨後の表面が平坦にならない場合がある。このような凹部60が形成される場合、その深さは20nm〜50nm程度であり、後に形成される下部電極やPZT膜の配向性に大きな影響を与える。そこで、この第2の実施の形態では、その研磨後に形成する下地導電膜20を厚くし、それによってそのような凹部60を埋め込む。
その場合、まず、グルー膜18およびWプラグ19を形成するための研磨後、凹部60が形成された表面に対し、NH3プラズマ処理を行う。このNH3プラズマ処理は、上記第1の実施の形態で述べたのと同様の条件にて行うことができる。
図32は第2の実施の形態の下地導電膜形成工程の要部断面模式図である。
NH3プラズマ処理後、全面に、例えば、被処理ウェハとターゲットの間の距離を60mmに設定したスパッタ装置を用い、0.15PaのAr雰囲気中、基板温度20℃、2.6kWのスパッタパワーを35秒間供給することにより、(002)面に優先配向された膜厚100nmのTi膜を形成する。そして、N2ガス雰囲気中、650℃、60秒間のRTA処理を行い、(111)面に優先配向されたTiN膜からなる下地導電膜20を形成する。なお、下地導電膜20は、ここでは膜厚100nm程度となるが、凹部60の深さ等に応じ、膜厚100nm〜300nmの範囲で適宜設定することができる。また、下地導電膜20は、ここではTiN膜としたが、W膜、Poly−Si膜、Cu膜等で形成することもできる。
下地導電膜20の形成直後は、凹部60を反映して、下地導電膜20表面にも凹部が形成されるため、下地導電膜20の形成に続き、その表層部をCMP法により研磨する。これにより、その研磨後には、凹部60の影響が抑えられた、平坦な下地導電膜20表面を得る。なお、下地導電膜20の研磨には、例えば、Cabot Microelectronics Corporation製のSSW2000を使用する。また、研磨後の下地導電膜20の膜厚は、50nm〜100nm、好ましくは50nmとする。
このように下地導電膜20の表層部を研磨すると、研磨後の下地導電膜20表面付近の結晶に歪みが発生しやすい。このような歪みは、やはり後に形成される下部電極やPZT膜の配向性に大きな影響を与える。そのため、例えば、研磨後の下地導電膜20表面に対し、上記同様のNH3プラズマ処理を行う。それにより、研磨後の下地導電膜20表面付近の結晶に生じた歪みを除去する。
ここまでの工程により、図32に示したような状態が得られる。
図33は第2の実施の形態のFeRAMの要部断面模式図である。
上記のようにして研磨およびNH3プラズマ処理まで行った後は、上記第1の実施の形態と同様のフローとなる。
すなわち、まず、その下地導電膜20上に酸化防止膜21を形成する。そして、Ir膜30、IrOX膜31(Ir膜31aに還元)、PZT膜32、上部電極33を形成し、これらのパターニングを行い、さらに、下層の酸化防止膜21および下地導電膜20のパターニングを行う。その後、第1,第2のALO膜41,42、第3の層間絶縁膜43、バリア膜44、第4の層間絶縁膜45、グルー膜46a,46bおよびWプラグ47a,47bを形成し、配線48を形成して、第1層目の配線層を形成する。これにより、図33に示したような構造を得る。
以後は、同様に第2層目以降の配線層を形成し、FeRAMを完成させればよい。
ここで、この第2の実施の形態で述べたような方法を用いて形成されるFeRAMの電気特性を調べた結果について述べる。
ここでは、Ir膜上に、IrOX膜(アモルファスまたは微結晶)を異なる条件で形成した後、PZT膜および上部電極の形成を行って、強誘電体キャパシタを形成した。また、Ir膜上に、IrOX膜を形成せずに、PZT膜および上部電極の形成を行って、強誘電体キャパシタを形成した。IrOX膜を形成する場合、IrOX膜は、O2ガス比率5%,6%,7%の各雰囲気中、形成温度60℃、0.5kWのスパッタパワー、形成速度1.6nm/秒の条件で、膜厚30nmで形成した。Ir膜、PZT膜、上部電極は、それぞれ上記第1の実施の形態の図3,図5,図6の工程で例示した条件にて形成した。各強誘電体キャパシタの形成後、第5層目の配線層まで形成し、その強誘電体キャパシタの電気特性を測定した。結果を次の図34〜図37に示す。
図34〜図36はスイッチング電荷量の測定結果を示す図、図37はリーク電流密度の測定結果を示す図である。
図34には、Si基板上に平面サイズ50μm×50μmの強誘電体キャパシタを上記所定の条件で孤立に50個形成した場合(ディスクリートタイプ)と、Si基板上に平面サイズ0.7μm×0.7μmの強誘電体キャパシタを上記所定の条件で5152個密集させて形成したセル領域を50箇所形成した場合(セルアレイタイプ)について、印加電圧1.8Vのときのスイッチング電荷量を測定した結果を示している。
図34より、IrOX膜を形成しない場合(W/O IrOX)には、IrOX膜を形成した場合(O2ガス比率5%,6%,7%)に比べ、ディスクリートタイプおよびセルアレイタイプ共にスイッチング電荷量が低くなった。前述のように、IrOX膜を形成しない場合には、分極反転に寄与するPZT(111)面の配向が弱く、このように強誘電体キャパシタのスイッチング電荷量が低くなる。一方、IrOX膜を形成した場合には、PZT(111)面の配向がより強くなり、強誘電体キャパシタのスイッチング電荷量が大きくなる。
なお、IrOX膜形成時のO2ガス比率5%,6%,7%の条件を比較すると、強誘電体キャパシタのスイッチング電荷量は、O2ガス比率6%,7%のとき、O2ガス比率5%のときよりも若干高くなる傾向が認められた。
また、図35および図36には、印加電圧を変化させて強誘電体キャパシタのスイッチング電荷量を測定した結果を示している。図35はディスクリートタイプで得られた結果、図36はセルアレイタイプで得られた結果である。
図35および図36より、ディスクリートタイプおよびセルアレイタイプ共に、強誘電体キャパシタのスイッチング電荷量は、その飽和電圧に至るまで、IrOX膜を形成した場合(O2ガス比率5%,6%,7%)の方が、IrOX膜を形成しなかった場合(W/O IrOX)を上回った。また、低電圧領域の勾配は、O2ガス比率5%,6%,7%の条件でIrOX膜を形成した場合の方が、IrOX膜を形成しなかった場合に比べ、大きくなった。所定条件でIrOX膜を形成してPZT膜の配向性を向上させると、強誘電体キャパシタのスイッチング電荷量と印加電圧の関係も良好となり、特に低電圧動作に有利である。
また、図37には、セルアレイタイプの強誘電体キャパシタの印加電圧とリーク電流密度の関係を示している。図37より、強誘電体キャパシタのリーク電流密度は、IrOX膜を形成した場合(O2ガス比率5%,6%,7%)と、IrOX膜を形成しなかった場合(W/O IrOX)とで、大きな差は認められなかった。所定の条件でIrOX膜を形成することによる、強誘電体キャパシタのリーク電流密度への影響は認められなかった。
以上述べたような第2の実施の形態のFeRAMの形成方法によれば、平坦で、配向性が良く、ばらつきが抑えられた強誘電体キャパシタを得ることができ、高性能で信頼性の高いFeRAMを、安定して形成することが可能になる。
次に、第3の実施の形態について説明する。なお、この第3の実施の形態の説明においては、上記第2の実施の形態で述べた要素と同一の要素については同一の符号を付している。
図38は第3の実施の形態のFeRAMの要部断面模式図である。
上記第2の実施の形態では、図32に示したように、下地導電膜20の研磨後に、第2の層間絶縁膜17、グルー膜18およびWプラグ19がすべて下地導電膜20で覆われた状態になるようにした。
これに対し、この第3の実施の形態では、下地導電膜20を第2の層間絶縁膜17が露出するまで研磨し、図38に示したように、その研磨後にはWプラグ19の凹部60のみが下地導電膜20で埋め込まれた状態になるようにする。以降の工程は、上記第2の実施の形態と同様のフローで行うことができる。
この第3の実施の形態のFeRAMの形成方法によっても、上記第2の実施の形態と同様、平坦で、配向性が良く、ばらつきが抑えられた強誘電体キャパシタを得ることができる。
次に、第4の実施の形態について説明する。なお、この第4の実施の形態の説明においては、上記第1の実施の形態で述べた要素と同一の要素については同一の符号を付している。
図39は第4の実施の形態のFeRAMの要部断面模式図である。
この第4の実施の形態のFeRAMは、グルー膜14aおよびWプラグ15a上に下地導電膜20および酸化防止膜21を介して強誘電体キャパシタが形成され、その強誘電体キャパシタに直接配線72が形成されている点で、上記第1の実施の形態のFeRAMと相違する。このようなFeRAMは、次のようにして形成することができる。
まず、上記第1の実施の形態で述べたようにして第1の層間絶縁膜13まで形成した後、そこに第1のソース・ドレイン領域10aに接続されたグルー膜14aおよびWプラグ15aを形成する。そして、グルー膜14aおよびWプラグ15aを形成した第1の層間絶縁膜13上に、下地導電膜20および酸化防止膜21を形成する。次いで、Ir膜30、IrOX膜31(Ir膜31aに還元)、PZT膜32、上部電極33を形成し、これらのパターニングを行い、下層の酸化防止膜21と下地導電膜20のパターニングを行う。その後、第1,第2のALO膜41,42および第3の層間絶縁膜43を形成し、さらに、第2のソース・ドレイン領域10bに達するコンタクトホールを形成してグルー膜70およびWプラグ71を形成する。そして、強誘電体キャパシタの上部電極33に達するコンタクトホールを形成した後、例えばTiN/Ti積層膜72a、AlCu合金膜72b、TiN/Ti積層膜72cを順に積層し、配線72を形成する。
この第4の実施の形態のFeRAMの形成方法によっても、上記第1の実施の形態と同様、高性能で信頼性の高いFeRAMを形成することができる。
以上、第1〜第4の実施の形態について説明したが、上記の強誘電体キャパシタの形成原理は、例示したようなスタック構造を採用したFeRAMのほか、プレーナ構造を採用したFeRAMにも、同様に適用可能である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
符号の説明
1 Si基板
2 STI
3 pウェル
4a,4b ゲート絶縁膜
5a,5b ゲート電極
6a 第1のソース・ドレイン・エクステンション領域
6b 第2のソース・ドレイン・エクステンション領域
9a,9b サイドウォール
10a 第1のソース・ドレイン領域
10b 第2のソース・ドレイン領域
12 カバー絶縁膜
13 第1の層間絶縁膜
14a,14b,18,46a,46b,70 グルー膜
15a,15b,19,47a,47b,71 Wプラグ
16,21 酸化防止膜
17 第2の層間絶縁膜
20 下地導電膜
30,31a,50a,50b Ir膜
31 IrOX
32,51 PZT膜
33 上部電極
40 ハードマスク
40a 第1のマスク層
40b 第2のマスク層
41 第1のALO膜
42 第2のALO膜
43 第3の層間絶縁膜
44 バリア膜
45 第4の層間絶縁膜
48,72 配線
48a,48c,72a,72c TiN/Ti積層膜
48b,72b AlCu合金膜
50 下部電極
60 凹部

Claims (14)

  1. 強誘電体キャパシタを備える半導体装置の製造方法において、
    トランジスタに電気的に接続された第1の金属膜を形成する工程と、
    前記第1の金属膜上にアモルファスまたは微結晶の金属酸化膜を形成する工程と、
    前記金属酸化膜を還元して第2の金属膜とすると共に、前記第2の金属膜上に強誘電体膜を形成する工程と、
    前記強誘電体膜上に導電膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記金属酸化膜を形成する工程においては、
    前記金属酸化膜を、前記強誘電体膜を形成する際に前記金属酸化膜が前記第2の金属膜に完全に還元される膜厚で形成することを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記金属酸化膜を形成する工程においては、
    前記金属酸化膜の形成温度を制御することによって、前記金属酸化膜をアモルファスまたは微結晶にすることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記金属酸化膜を形成する工程においては、
    前記金属酸化膜を酸素ガス含有雰囲気で形成し、前記金属酸化膜を形成する際の酸素ガス比率を制御することによって、還元する前記金属酸化膜の酸化度を制御することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記金属酸化膜を形成する際の形成速度によって前記酸素ガス比率を変化させることを特徴とする請求項4記載の半導体装置の製造方法。
  6. 前記強誘電体膜を形成する工程においては、
    前記強誘電体膜をMOCVD法により形成し、前記金属酸化膜の形成後、前記強誘電体膜の原料ガスを導入し、前記原料ガス中に含まれる成分によって前記金属酸化膜を前記第2の金属膜に還元すると共に、前記原料ガスによって前記第2の金属膜上に前記強誘電体膜を形成することを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記原料ガスの導入前に、前記強誘電体膜を形成する温度まで昇温する昇温過程を有し、前記昇温過程において前記金属酸化膜を結晶化することを特徴とする請求項6記載の半導体装置の製造方法。
  8. 前記第1の金属膜の形成後、前記金属酸化膜の形成前に、不活性ガス雰囲気で熱処理を行う工程を有することを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記金属酸化膜の形成温度は、10℃〜100℃とすることを特徴とする請求項3記載の半導体装置の製造方法。
  10. 前記金属酸化膜の形成温度は、60℃とすることを特徴とする請求項9記載の半導体装置の製造方法。
  11. 強誘電体キャパシタを備える半導体装置において、
    トランジスタに電気的に接続された第1の金属膜と、
    前記第1の金属膜上に形成され、前記第1の金属膜より結晶粒径が小さく、前記第1の金属膜の配向性に基づいた結晶面に優先配向された第2の金属膜と、
    前記第2の金属膜上に形成された強誘電体膜と、
    前記強誘電体膜上に形成された導電膜と、
    を有することを特徴とする半導体装置。
  12. 前記第2の金属膜は、前記第1の金属膜より薄く形成されていることを特徴とする請求項11記載の半導体装置。
  13. 前記第2の金属膜は、前記第1の金属膜と同一元素であることを特徴とする請求項11または12に記載の半導体装置。
  14. 強誘電体キャパシタを備える半導体装置の製造方法において、
    下部電極を形成する工程と、
    前記下部電極上に強誘電体膜を形成する工程と、
    前記強誘電体膜上に上部電極を形成する工程と、を含み、
    前記下部電極を形成する工程は、
    第1の金属膜を形成する工程と、
    前記第1の金属膜上に、10〜100℃の温度範囲で金属酸化膜を形成する工程と、を有し、
    前記強誘電体膜を形成する工程は、
    前記金属酸化膜を還元して第2の金属膜とすると共に、前記第2の金属膜上に前記強誘電体膜を形成する工程を有する、
    ことを特徴とする半導体装置の製造方法。
JP2009519112A 2007-06-14 2007-06-14 半導体装置の製造方法および半導体装置 Active JP5093236B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/061978 WO2008152719A1 (ja) 2007-06-14 2007-06-14 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2008152719A1 JPWO2008152719A1 (ja) 2010-08-26
JP5093236B2 true JP5093236B2 (ja) 2012-12-12

Family

ID=40129336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009519112A Active JP5093236B2 (ja) 2007-06-14 2007-06-14 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (2) US8102022B2 (ja)
JP (1) JP5093236B2 (ja)
CN (1) CN101681883B (ja)
WO (1) WO2008152719A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4845937B2 (ja) * 2008-07-24 2011-12-28 株式会社東芝 スピンmosfetおよびこのスピンmosfetを用いたリコンフィギュラブル論理回路
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
CN102956640A (zh) * 2011-08-22 2013-03-06 大中积体电路股份有限公司 双导通半导体组件及其制作方法
US9305998B2 (en) * 2013-02-11 2016-04-05 Texas Instruments Incorporated Adhesion of ferroelectric material to underlying conductive capacitor plate
US8962350B2 (en) * 2013-02-11 2015-02-24 Texas Instruments Incorporated Multi-step deposition of ferroelectric dielectric material
JP2015149354A (ja) 2014-02-05 2015-08-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9721248B2 (en) 2014-03-04 2017-08-01 Bank Of America Corporation ATM token cash withdrawal
US10460367B2 (en) 2016-04-29 2019-10-29 Bank Of America Corporation System for user authentication based on linking a randomly generated number to the user and a physical item
US10268635B2 (en) 2016-06-17 2019-04-23 Bank Of America Corporation System for data rotation through tokenization
US20230246062A1 (en) * 2022-01-31 2023-08-03 Kepler Computing Inc. Rapid thermal annealing (rta) methodologies for integration of perovskite-material based memory devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110935A (ja) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349999B1 (ko) * 1990-04-24 2002-12-11 세이코 엡슨 가부시키가이샤 강유전체를구비한반도체장치및그제조방법
JP3159255B2 (ja) 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
JP2000236075A (ja) * 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6548343B1 (en) 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
JP2001237392A (ja) 1999-12-30 2001-08-31 Applied Materials Inc 強誘電体キャパシタ用イリジウム電極及び酸化イリジウム電極
JP2002151656A (ja) 2000-11-14 2002-05-24 Toshiba Corp 半導体装置及びその製造方法
US20020117700A1 (en) 2001-02-28 2002-08-29 Glex Fox Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors
JP2003068991A (ja) 2001-08-23 2003-03-07 Fujitsu Ltd 半導体装置及びその製造方法
US6686236B2 (en) 2001-12-21 2004-02-03 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6635497B2 (en) 2001-12-21 2003-10-21 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6596547B2 (en) 2001-12-21 2003-07-22 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6528328B1 (en) 2001-12-21 2003-03-04 Texas Instruments Incorporated Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US6500678B1 (en) 2001-12-21 2002-12-31 Texas Instruments Incorporated Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
JP4657545B2 (ja) 2001-12-28 2011-03-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US20030176073A1 (en) 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
JP4230243B2 (ja) 2003-02-20 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4316358B2 (ja) 2003-11-27 2009-08-19 株式会社東芝 半導体記憶装置及びその製造方法
US6872669B1 (en) 2003-12-19 2005-03-29 Texas Instruments Incorporated PZT (111) texture through Ir texture improvement
KR100590536B1 (ko) * 2004-01-26 2006-06-15 삼성전자주식회사 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110935A (ja) * 2000-10-04 2002-04-12 Matsushita Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法

Also Published As

Publication number Publication date
WO2008152719A1 (ja) 2008-12-18
US8513100B2 (en) 2013-08-20
US8102022B2 (en) 2012-01-24
CN101681883B (zh) 2011-07-06
JPWO2008152719A1 (ja) 2010-08-26
US20100078762A1 (en) 2010-04-01
CN101681883A (zh) 2010-03-24
US20120094398A1 (en) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5211558B2 (ja) 半導体装置の製造方法
JP5093236B2 (ja) 半導体装置の製造方法および半導体装置
US7405121B2 (en) Semiconductor device with capacitors and its manufacture method
US8067817B2 (en) Semiconductor device and method of manufacturing the same
JP5205741B2 (ja) 半導体装置の製造方法
JP5140972B2 (ja) 半導体装置の製造方法
JP5347381B2 (ja) 半導体装置の製造方法
JP4983172B2 (ja) 半導体装置及びその製造方法
JP5211560B2 (ja) 半導体装置の製造方法および半導体装置
JP5277657B2 (ja) 半導体装置及びその製造方法
JP4971740B2 (ja) 半導体装置の製造方法
JP2009105223A (ja) 半導体装置及びその製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP5326256B2 (ja) 半導体装置の製造方法
JP5200581B2 (ja) 半導体装置及びその製造方法
JP5272432B2 (ja) 半導体装置の製造方法
JP2007266023A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5093236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350