CN108550576A - 一种非易失性铁电随机存储器及制备工艺 - Google Patents

一种非易失性铁电随机存储器及制备工艺 Download PDF

Info

Publication number
CN108550576A
CN108550576A CN201810349753.1A CN201810349753A CN108550576A CN 108550576 A CN108550576 A CN 108550576A CN 201810349753 A CN201810349753 A CN 201810349753A CN 108550576 A CN108550576 A CN 108550576A
Authority
CN
China
Prior art keywords
ferroelectric
random access
access memory
preparation process
ferroelectric capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810349753.1A
Other languages
English (en)
Other versions
CN108550576B (zh
Inventor
廖佳佳
彭强祥
曾斌建
廖敏
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201810349753.1A priority Critical patent/CN108550576B/zh
Publication of CN108550576A publication Critical patent/CN108550576A/zh
Application granted granted Critical
Publication of CN108550576B publication Critical patent/CN108550576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种非易失性铁电随机存储器及制备工艺，由于通孔填充时形成的表面不平坦，将该层结构与基底层的空间设计结合起来，将铁电电容集成在离通孔较远的金属上，一方面避免通孔表面附近不平坦给铁电电容带来的性能损伤，另一方面又可实现高密度的存储单元设计，该工艺制备的铁电随机存储器，其存储密度高、与CMOS工艺线完全兼容，工艺流程简单，以及在铁电电容集成前不需要平坦化工艺。

Description

一种非易失性铁电随机存储器及制备工艺
技术领域
本发明属于集成电路工艺技术领域，涉及新型存储器的集成工艺领域，具体为一种基于CMOS后端工艺铁电电容集成的非易失性铁电随机存储器(FRAM)的制备工艺。
背景技术
FRAM被称为下一代存储器技术中非常有应用前景的存储器之一。它是将铁电电容(包括底电极、铁电薄膜材料和顶电极)集成于互补氧化物金属半导体(CMOS)中，通过定义铁电电容电滞回线上正负极化电荷值为数据“0”和“1”来实现存储功能，参考图1。FRAM同时具备RAM(随机存储器)和ROM(只读存储器)的特点，具有非易失性、低功耗、耐疲劳、读写速度快及抗辐射等优点，已实现了在RFID、智能电表、气表、水表、电梯、ATM机、PLC控制和医疗设备等领域的商业应用。
相比于传统易失性存储器和其他非易失性技术，FRAM显示了明显的优势，但目前FRAM在存储器市场仍占据较小的份额。这主要是因为FRAM的制造技术的限制，其中包括较低的存储密度，较高的制造成本以及较难实现嵌入式集成。这些限制主要来源于铁电电容的集成技术。铁电电容的底、顶电极主要是Pt、Ir、IrO2和SrRO3等难刻蚀的金属，铁电薄膜材料主要是锆钛酸铅(PZT)系列(包括掺杂和无掺杂)。在制备过程中，由于铁电薄膜和电极材料与CMOS工艺线的交叉污染，必须采用阻挡层技术和多层顶电极的技术以降低该效应。增加了工艺复杂性和制造成本，且难以实现高密度集成。另外，PZT的退火温度较高，易对金属氧化物半导体场效应晶体管(MOSFET)以及金属连线造成有害的影响，将其嵌入到FRAM工艺模块中需要降低制备温度，然而低温制备的PZT薄膜性能将出现明显的衰退。
为简化现有FRAM的工艺流程、降低制造成本，增加存储密度，将铁电电容集成到CMOS后端工艺上有望解决以上问题。但是，目前实现商业化应用的铁电薄膜PZT、SBT薄膜的结晶温度均较高(>600℃)，在与CMOS后端工艺集成过程中，较大的热预算会对晶体管工作特性产生影响，此外，采用传统的铁电薄膜材料将不可避免地引入金属平坦化技术、多层金属电极技术、阻挡层技术等，无法满足目前制造成本逐渐降低的趋势。因此寻找一种可实现低温退火结晶(≤450℃)、性能良好的铁电薄膜材料是进一步优化电容型铁电存储器工艺和性能的突破口之一。
与此同时，增加存储密度意味着降低存储单元的尺寸，然而随着尺寸不断降低，在铁电电容嵌入式集成工艺中，由于通孔填充后的表面粗糙度较大，继而生长的铁电电容性能损伤问题不可忽视。目前已有的技术提出在铁电电容的制备前采用化学机械抛光，实现纳米级的表面粗糙度。但是工艺较为繁杂，且金属通孔与介电层在铁电薄膜退火中热膨胀系数不同将导致铁电电容热预算不均匀，降低薄膜性能均一性和稳定性。
因此，为实现与CMOS工艺线完全兼容，简化工艺流程、优化空间结构设计为进一步发展低制造成本、高密度FRAM的制备方法，具有重要的研究意义和广泛的应用价值。
发明内容
本发明的目的在于提出一种非易失性铁电随机存储器及制备工艺，该工艺制备的铁电随机存储器，其存储密度高、与CMOS工艺线完全兼容，工艺流程简单，以及在铁电电容集成前不需要平坦化工艺。
本发明的技术方案如下：
一种非易失性铁电随机存储器的制备工艺，具体步骤为：
步骤一：根据传统的CMOS工艺流程完成器件的源、漏、栅极制备，以及多层通孔、层间介质、多层金属的沉积和刻蚀的形成，直至最后一层金属布线形成之前；
步骤二：制备铁电电容的金属下电极；
步骤三：制备与CMOS工艺兼容、满足低温制备要求的铁电薄膜材料；
步骤四：制备铁电电容的金属上电极；
步骤五：金属-铁电层-金属(MFM)电容结构刻蚀，将铁电电容结构集成在离通孔较远、较为平坦的金属板侧边区域；
步骤六：钝化层的形成以及最后一层通孔的刻蚀和填充，其工艺与传统CMOS工艺的最后工序完全兼容，完成存储单元的制备。
其中，步骤五中描述的结构设计，其技术原理如下：
由于通孔填充时形成的表面不平坦，为了进一步降低工艺成本，将该层结构与基底层的空间设计结合起来，将铁电电容集成在离通孔较远的金属上，一方面避免通孔表面附近不平坦给铁电电容带来的性能损伤，另一方面又可实现高密度的存储单元设计。
优选地，将铁电电容沉积在未经化学机械抛光的Cu金属线上。
优选地，步骤五中铁电电容集成在距离通孔较远、表面较为平坦的金属线上，平均表面粗糙度达到5nm以内。
优选地，铁电电容的制备工艺位于最后一层金属布线之前。
优选地，铁电电容的制备过程，包括沉积、退火与刻蚀，且温度均不高于450℃。
优选地，该发明针对目前先进的0.13mm及以下工艺节点设计，铁电电容的面积为0.3-1μm2。
优选地，步骤三中采用与CMOS工艺兼容的铁电薄膜材料，包括氧化铪、氧化锆、及其含有一种或多种掺杂的氧化铪或氧化锆材料，掺杂原子也与CMOS工艺兼容，包括：铝(Al)、硅(Si)、钇(Y)、锶(Sr)、镧(La)、镥(Lu)、金(Gd)、钪(Sc)、钕(Nd)、锗(Ge)、氮(N)。
优选地，步骤二、四中采用与CMOS工艺兼容的电极，电极包括但不限于TiN、TaN、W等金属电极。上述金属均具有易刻蚀、较高的刻蚀选择比等优势，同时适用于更小尺寸甚至是三维结构中。
优选地，步骤四中采用的电极为TiN、TaN、W的一层电极，或者TiN/TaN与W组合的两层电极。
与现有的技术相比，本发明主要有以下优势：
(1)本发明现有CMOS工艺线完全兼容，工艺简单，可在现有工艺线上嵌入集成；
(2)铁电电容的集成工艺简单、无交叉污染、且集成前无须平坦化处理；
(3)器件微缩时，无须考虑通孔处热膨胀系数不同对铁电电容造成的性能影响；
(4)本发明提出的电容型铁电存储器结构无须对其它逻辑器件和工艺进行改善；
综上所述，本发明具有实现铁电存储器高存储密度、与CMOS工艺线完全兼容，工艺流程简单、低制造成本的效果。
附图说明
下面结合附图对本发明作详细说明
图1为铁电薄膜的电滞回线图。
图2为最后一道金属布线前的器件结构示意图。
图3为在图2结构的基础上沉积铁电电容后的结构示意图。
图4为在图3结构的基础上完成铁电电容刻蚀后的结构示意图。
图5为完成铁电电容集成的FRAM结构示意图。
图6为实施例2中铁电电容的结构示意图。
图7为实施例2中通孔上不同区域的铁电电容的电滞回线图。
附图标记：图中有有自定义的标号(如1、2)如此表述：1-p型硅衬底，2-n型源区，3-n型漏区，4-栅介质层，5-通孔，6-金属层，7-中间必要的金属连线结构，8-铁电电容的底电极，9-铁电薄膜层，10-铁电电容顶电极，11-钝化层，12-重掺硅，13-氧化硅，14-氮化钛，15-锆掺杂的氧化铪，16-氮化钛。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述。
下面的描述中阐述了很多具体细节以便于充分理解本发明，但是基于目前CMOS硅工艺技术的高速发展的现状，本发明还可以采用其他不同于在此描述的其它方式来实施。本发明主要是提出两种铁电电容CMOS后端工艺的集成思路，其发明点不局限于某一道具体的工艺的替代和变化。
本发明的核心发明点是将氧化铪基铁电电容集成到CMOS后端工艺中，充分利用器件三维空间设计，简化工艺流程，实现低成本、高密度、完全与硅工艺兼容的铁电随机存储器的结构设计。
实施例1
本发明提出一种非易失性铁电随机存储器及制备工艺。
参照图2，完成晶体管的源区(2)、漏区(3)、栅介质层(4)、通孔(5)、必要的金属电极(6)和金属连线(7)。
其中，p型硅基板的为衬底，源区/漏区为n型硅，栅介质层为HfO2绝缘膜，厚度为5nm。晶体管的设计与目前0.13μm工艺节点兼容，并且完成三层金属布线，采用的金属为Cu。
目前0.13μm节点的工艺也可采用双层镶嵌结构的通孔设计。
本发明提供的氧化铪基铁电电容的集成工艺主要参考图3-5。其中包括底电极(8)、氧化铪基铁电薄膜(9)、顶电极(10)。
为了进一步简化工艺、降低成本同时保持良好的器件性能和存储密度，本发明提出充分结合并考虑器件前端工艺的空间设计，将铁电电容直接沉积在未经化学机械抛光(CMP)的样品上。
参考图3，在样品表面大面积沉积金属底电极(7)、氧化铪基铁电薄膜(8)以及金属顶电极(9)，然后退火使氧化铪基铁电薄膜结晶形成铁电相。
铁电电容为TiN-HZO-TiN三明治结构。电极均为TiN，厚度均为10nm，通过直流溅射法制备。HZO为锆掺杂的氧化铪铁电薄膜，厚度为10nm，在室温下利用射频磁控溅射制备得到，HZO中Hf：Zr为1:1。
退火工艺为：在TiN的电极覆盖下在氮气氛围内进行退火，退火温度为450℃，退火时间为1分钟。
参考图4，进行铁电电容的刻蚀。
选用设计的掩膜版结构，对图3的样品进行光刻胶旋涂、前烘、曝光显影、后烘以及反应离子刻蚀，将沉积在离通孔较远、表面较为平坦的电容结构保留，其他部分均刻蚀掉，该工艺巧妙地避开了因通孔处沉积导致的不规则形貌区域的使用，简化了工艺流程，有效地防止了铁电电容性能的衰退，并且保持了其高密度的优点。
同样，该电容设计与0.13μm工艺线兼容，电容面积为0.71um2。利用反应离子刻蚀进行铁电电容图形化，刻蚀气体为Ar/Cl2。刻蚀重点为TiN下电极的下表面。
完成上述存储电容制备工艺后，进一步完成钝化层(11)和金属连线(6)，最终的简易结构示意图如图5。
本发明中的附图仅提供了铁电电容嵌入后的晶体管(1T)-电容(1C)的简易结构，结合外围电路互联，以及封装技术，完成铁电随机存储器的制备。
为了进一步验证本发明的设计效果，本发明通过低温制备金属-铁电薄膜-金属铁电电容的实验，并且比较了离通孔远近不同的区域处上铁电电容的性能，具体操作流程如下：
准备n型重掺杂的硅基板，清洗后利用热氧化方法生长100nm的SiO2，通过光刻技术，利用BHF溶液在SiO2表面刻蚀出深宽比A/R＝1的图形，刻蚀终点为氧化硅的下表面，形成的图形可用作模拟CMOS工艺中亚微米级别节点的通孔。
然后利用磁控溅射法沉积厚度为100nm的钨电极，然后在该结构上制备金属-铁电层-金属电容结构。下电极为10nm的TiN电极，铁电层为磁控溅射方法制备的HZO铁电薄膜，沉积温度为室温，薄膜厚度为10nm，上电极为10nm TiN与20nm Al的双层结构。经过450℃在氮气氛围中退火结晶后，通过反应离子刻蚀形成了离通孔不同距离的铁电电容，面积为2.25μm2。制备的结构如图6所示。
测试结构参考图7，外加电压为3V时，位于通孔较远处的铁电电容剩余极化强度2Pr为26μC/cm2，该值可满足电容型铁电存储器中区分“0”、“1”信号的读出要求。而位于通孔正上方的铁电电容剩余极化强度2Pr为19μC/cm2，且电滞回线的矩形度较差，表面薄膜的漏电流较大。该实例验证了本发明中的铁电电容的结构设计可有效避免通孔附近不平坦对铁电电容性能的降低，优化了器件性能且简化了工艺流程。
综上可见，将氧化铪基铁电电容集成到CMOS后端工艺，在未经平坦化处理的金属线上制备铁电电容，通过空间设计简化了工艺流程，并且提高了铁电电容的性能。该结构设计有望进一步发展低制造成本、高存储密度的，与目前先进CMOS工艺线兼容的铁电存储器的研发和制备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种非易失性铁电随机存储器的制备工艺，步骤为：
步骤一：根据传统的CMOS工艺流程完成器件的源、漏、栅极制备，以及多层通孔、层间介质、多层金属的沉积和刻蚀的形成，直至最后一层金属布线形成之前；
步骤二：制备铁电电容的金属下电极；
步骤三：制备氧化铪基铁电薄膜；
步骤四：制备铁电电容的金属上电极；
步骤五：金属-铁电层-金属电容结构刻蚀，将铁电电容结构集成在离通孔较远、较为平坦的金属板侧边区域；
步骤六：钝化层的形成以及最后一层通孔的刻蚀和填充，完成存储单元的制备。
2.根据权利要求1所述的非易失性铁电随机存储器的制备工艺，其特征在于：将铁电电容沉积在未经化学机械抛光的Cu金属线上。
3.根据权利要求1所述的非易失性铁电随机存储器的制备工艺，其特征在于：铁电电容集成在距离通孔较远、表面粗糙度小于5nm的区域。
4.根据权利要求1所述的根据权利要求1所述的非易失性铁电随机存储器的制备工艺，其特征在于：铁电电容的制备工艺位于最后一层金属布线之前。
5.根据权利要求1所述的根据权利要求1所述的非易失性铁电随机存储器的制备工艺，其特征在于：铁电电容的制备过程，包括沉积、退火与刻蚀，温度均不高于450℃。
6.根据权利要求3所述的非易失性铁电随机存储器的制备工艺，其特征在于：所述工艺形成的铁电电容的面积为0.3-1μm2。
7.根据权利要求3所述的非易失性铁电随机存储器的制备工艺，其特征在于：所述工艺形成的铁电层为氧化铪或者氧化锆，以及含其他掺杂原子的氧化铪基或者氧化锆基的铁电薄膜，厚度为3-20nm。
8.一种非易失性铁电随机存储器，其特征在于，由权利要求1-7的任意一项所形成的非易失性铁电随机存储器。
CN201810349753.1A 2018-04-18 2018-04-18 一种非易失性铁电随机存储器及制备工艺 Active CN108550576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810349753.1A CN108550576B (zh) 2018-04-18 2018-04-18 一种非易失性铁电随机存储器及制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810349753.1A CN108550576B (zh) 2018-04-18 2018-04-18 一种非易失性铁电随机存储器及制备工艺

Publications (2)

Publication Number Publication Date
CN108550576A true CN108550576A (zh) 2018-09-18
CN108550576B CN108550576B (zh) 2020-09-11

Family

ID=63515391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810349753.1A Active CN108550576B (zh) 2018-04-18 2018-04-18 一种非易失性铁电随机存储器及制备工艺

Country Status (1)

Country Link
CN (1) CN108550576B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728160A (zh) * 2018-12-19 2019-05-07 北京大学 一种氧化物忆阻器及其集成方法
CN111524892A (zh) * 2020-04-30 2020-08-11 湘潭大学 三维铁电随机存储器的制备方法及三维铁电随机存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466629A (en) * 1992-07-23 1995-11-14 Symetrix Corporation Process for fabricating ferroelectric integrated circuit
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
KR20060000895A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 티타늄나이트라이드 하부전극을 구비한 반도체 소자의실린더형 캐패시터 형성방법
US6995417B2 (en) * 2004-05-18 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466629A (en) * 1992-07-23 1995-11-14 Symetrix Corporation Process for fabricating ferroelectric integrated circuit
CN1316086A (zh) * 1998-07-08 2001-10-03 因芬尼昂技术股份公司 FeRAM装置
US6995417B2 (en) * 2004-05-18 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitors
KR20060000895A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 티타늄나이트라이드 하부전극을 구비한 반도체 소자의실린더형 캐패시터 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728160A (zh) * 2018-12-19 2019-05-07 北京大学 一种氧化物忆阻器及其集成方法
CN109728160B (zh) * 2018-12-19 2020-09-08 北京大学 一种氧化物忆阻器及其集成方法
CN111524892A (zh) * 2020-04-30 2020-08-11 湘潭大学 三维铁电随机存储器的制备方法及三维铁电随机存储器

Also Published As

Publication number Publication date
CN108550576B (zh) 2020-09-11

Similar Documents

Publication Publication Date Title
CN108520878A (zh) 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法
CN102132367B (zh) 电容器及其制造方法
CN102214673B (zh) 半导体器件及其制造方法
EP3827432A1 (en) Three-dimensional ferroelectric memory devices
CN105659376B (zh) 存储器单元结构、制造存储器的方法以及存储器设备
JP3664467B2 (ja) 化学機械的研磨を用いたシングルトランジスタ強誘電体メモリセルの製造方法
JPH09139480A (ja) 薄膜キャパシタおよびこれを用いた半導体記憶装置
TWI272716B (en) Metal thin film and method of manufacturing the same, dielectric capacitor and method of manufacturing the same, and semiconductor device
WO2007116442A1 (ja) 半導体装置及びその製造方法
CN107134487A (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
JP4299959B2 (ja) 半導体装置の製造方法
TW202209640A (zh) 記憶體的製造方法及電容器
CN113948520A (zh) 一种氧化铪基铁电电容及其制备方法
WO2022042253A1 (zh) 铁电存储器及其制造方法
CN111627920B (zh) 一种铁电存储单元
CN108550576A (zh) 一种非易失性铁电随机存储器及制备工艺
CN112271255A (zh) 一种铁电电容器和存储单元及其制备方法
CN110534505A (zh) 一种三维铁电电容器件、制备方法及铁电存储器
JP5655585B2 (ja) 半導体装置の製造方法
TW200415716A (en) Method to produce low leakage high K materials in thin film form
CN101807548B (zh) 纳米晶分栅式闪存的制造过程
US20130037897A1 (en) Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) device structure employing reduced processing steps
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
US20140147940A1 (en) Process-compatible sputtering target for forming ferroelectric memory capacitor plates
CN111524892A (zh) 三维铁电随机存储器的制备方法及三维铁电随机存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant