CN111524892A - 三维铁电随机存储器的制备方法及三维铁电随机存储器 - Google Patents

三维铁电随机存储器的制备方法及三维铁电随机存储器 Download PDF

Info

Publication number
CN111524892A
CN111524892A CN202010361578.5A CN202010361578A CN111524892A CN 111524892 A CN111524892 A CN 111524892A CN 202010361578 A CN202010361578 A CN 202010361578A CN 111524892 A CN111524892 A CN 111524892A
Authority
CN
China
Prior art keywords
ferroelectric
capacitor
random access
access memory
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010361578.5A
Other languages
English (en)
Inventor
廖敏
郇延伟
戴思维
刘兆通
曾斌建
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN202010361578.5A priority Critical patent/CN111524892A/zh
Publication of CN111524892A publication Critical patent/CN111524892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

三维铁电随机存储器的制备方法及三维铁电随机存储器,包括:基于CMOS工艺制备晶体管的同时,将三维铁电电容的每个铁电存储单元依次垂直集成于晶体管上,得到三维铁电随机存储器。其中,三维铁电电容的铁电存储单元依次包括垂直沉积的层间介质(7)、电容底电极(9)、铁电薄膜(10)和电容顶电极(11)。将铁电电容集成到互补金属氧化物半导体中(CMOS)中,电容结构由平面转变为三维来增大电容面积,以实现更高的存储密度,并且在不减少存储电荷的前提下进一步缩小存储单元尺寸。

Description

三维铁电随机存储器的制备方法及三维铁电随机存储器
技术领域
本发明涉及半导体技术领域,特别涉及一种三维铁电随机存储器的制备方法及三维铁电随机存储器。
背景技术
随着现代信息技术的不断突破和发展需求,使得半导体存储单元的尺寸在不断的缩小、集成度也在不断的提高,因此对制备半导体存储单元的工艺技术提出了更高的要求,同时使得存储单元的制造成本在不断提高。为解决平面型电容结构所遇到的困难以及追求更低的制造成本提出了带有三维电容结构的铁电随机存储器。
三维铁电随机存储器的存储单元是一个MOS管和一个电容器结构,其工作原理是基于电容结构中铁电薄膜的极化来实现信息的存储以及读出。
带有三维电容结构的铁电随机存储器被认为是下一代重点研发的一类高存储密度非易失性存储器,是基于新材料和新结构来进一步缩小单元尺寸,因此它具有更高的存储密度、低功耗、高存取速度、抗辐射等优点。由于目前应用的铁电随机存储器(FRAM)具有较低的存储密度以及较高的制造成本等缺点限制了其广泛应用,所以目前在市场上只占据较小的份额,因此发展具有高存储密度的三维铁电随机存储器具有广阔的市场前景。
发明内容
(一)发明目的
本发明的目的是提供三维铁电随机存储器的制备方法及三维铁电随机存储器,得到高密度的三维铁电随机存储器,以解决现有铁电随机存储器集成密度小、工作电压高等问题。
(二)技术方案
为解决上述问题,根据本发明的一个方面,本发明提供了三维铁电随机存储器的制备方法,包括:基于CMOS工艺制备晶体管的同时,将三维铁电电容的每个单元依次垂直集成于所述晶体管上,得到三维铁电随机存储器;其中,晶体管包括:衬底、漏区、源区、栅介质层、栅电极层和通孔;通孔在衬底的上表面垂直延伸,且通孔延伸至超出CMOS工艺制备的最后一层金属布线的表面;三维铁电电容的每个单元包括:层间介质、电容底电极、铁电薄膜和电容顶电极;在最后一层金属布线的表面沉积层间介质,并在层间介质上开设凹槽,凹槽的槽底对应通孔;通孔内填充有金属,在凹槽的槽底沉积阻隔金属层,以防止通孔内的金属氧化;在阻隔金属层之上和凹槽的槽壁上沉积电容底电极后,在电容底电极和层间介质的表面沉积铁电薄膜;铁电薄膜的表面沉积有电容顶电极。
进一步的,将三维铁电电容的每个铁电存储单元依次垂直集成于晶体管上还包括:沉积电容顶电极后进行退火处理,并在电容顶电极之上沉积钝化层。
进一步的,层间介质为SiO2
进一步的,阻隔金属层由Ti或TiO2制成;电容底电极和电容顶电极由TiN、TaN或HfNX(0<X≤1.1)制成。
进一步的,铁电薄膜为氧化铪基铁电薄膜或氧化锆基铁电薄膜。
进一步的,铁电薄膜为含铝、硅、钇、锶、镧、锆、铪、氮一种或多种杂质的氧化铪基铁电薄膜或氧化锆基铁电薄膜。
进一步的,退火处理的温度低于或等于550℃。
进一步的,沉积的方法包括:等离子加强型原子层沉积、金属有机物化学气相沉积或等离子体加强型金属有机物化学气相沉积。
进一步的,沉积的温度为280~300℃。
进一步的,在层间介质上开设凹槽包括:在层间介质上依次采用光刻和刻蚀开设凹槽。
进一步的,光刻包括:光刻胶旋涂、前烘、曝光显影、后烘;刻蚀包括:反应离子刻蚀工艺或电感耦合等离子-反应离子刻蚀方法。
进一步的,通孔内填充的金属为电阻率低且难熔的金属。
进一步的,在通孔内填充金属后利用化学机械抛光技术磨平填充金属后的通孔的上表面。
进一步的,使用金属掩膜版并通过磁控溅射方法沉积所述阻隔金属层。
根据本发明的另一个方面,本发明提供了三维铁电随机存储器,包括以上阐述的三维铁电随机存储器的制备方法制备得到的三维铁电随机存储器。
(三)有益效果
本发明的上述技术方案具有如下有益的技术效果:
本发明所采用的材料不会对传统现有的CMOS工艺线造成污染,使得后端的集成工艺完全与CMOS工艺线兼容,故可直接采用现有工艺线完成晶体管和铁电电容的制备。
同时氧化铪基铁电薄膜具有更小的厚度、强硬的抗辐射性能等优势,因此使得最终制备的器件三维铁电随机存储器具有良好的可微缩性和可靠性。
本发明的三维铁电随机存储器的集成密度更高、制造成本更低,解决了平面结构铁电随机存储器所遇到的困境,为进一步发展低制造成本、低工作电压、高存储密度、高的运行速度和高可靠性的三维铁电随机存储器提供了重要的研究意义和广泛的应用价值。
采用低温沉积和退火获得优异的铁电性能,为器件提供了信息存储的可行性;并且铁电电容的低温制备不会对晶体管的性能带来损伤。
将电容结构由平面转变为三维来增大电容面积,在不减少存储电荷的前提下进一步缩小存储单元尺寸,以实现更高的存储密度。
附图说明
图1是本发明提供的最后一道金属布线前的器件结构示意图;
图2是本发明提供的进行磨平工艺后的器件结构示意图;
图3是本发明提供的沉积层间介质后的器件结构示意图;
图4是本发明提供的对层间介质光刻和刻蚀后形成凹槽的器件结构示意图;
图5是本发明提供的在凹槽的槽底沉积阻隔金属层后的器件结构示意图;
图6是本发明提供的在凹槽内沉积电容底电极后的器件结构示意图;
图7是本发明提供的在电容底电极和层间介质的表面沉积铁电薄膜后的器件结构示意图;
图8是本发明提供的在铁电薄膜的表面沉积电容顶电极11后的器件结构示意图。
附图标记:
1-衬底;2-漏区;3-源区;4-栅介质层;5-通孔;6-栅电极层;7-层间介质;8-阻隔金属层;9-电容底电极;10-铁电薄膜;11-电容顶电极;71-凹槽。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了,下面结合具体实施方式并参照附图,对本发明进一步详细说明。应该理解,这些描述只是示例性的,而并非要限制本发明的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本发明的概念。
下面结合附图和实施例对本发明进行详细说明。
本发明提供的三维铁电随机存储器的制备方法包括以下步骤:
S1:基于CMOS工艺制备晶体管,在传统的CMOS工艺线上完成晶体管的制备。
图1是本发明提供的晶体管的结构示意图,请查看图1。
其中,晶体管包括:衬底1、漏区2、源区3、栅介质层4、通孔5、栅电极层6和层间介质7。衬底1作为基底,漏区2和源区3设置在衬底1中,栅介质层4和栅电极层6依次设置在衬底1的上表面,且都垂直延伸;通孔5也在衬底1的上表面垂直延伸,且通孔5延伸至超出CMOS工艺制备的最后一层金属布线的表面。最后在CMOS(Complementary Metal OxideSemiconductor,互补金属氧化物半导体)工艺制备的最后一层金属布线完成之前,将层间介质7沉积在由最后一层金属布线和衬底1组成的空间内。
可选的,栅介质层4为SiO2、HfO2、ZrO2
本发明的三维铁电随机存储器的存储单元是一个晶体管和一个电容器,是将铁电电容的制备过程集成到CMOS中,利用电容器中铁电薄膜所具有的双稳态极化来实现数据信息的存储。
在基于CMOS工艺制备晶体管的同时,将三维铁电电容的每个单元依次垂直集成于晶体管上。因所选用的铁电材料与CMOS工艺线完全兼容,所以集成工艺可直接采用现有的CMOS工艺,这样可以可以大大节约成本,不用在制备完晶体管后又另外单独建一条工艺线。
S2:将三维铁电电容的每个单元依次垂直集成于晶体管上,得到三维铁电随机存储器。其中,三维铁电电容的每个单元包括:层间介质7、电容底电极9、铁电薄膜10和电容顶电极11。
具体地,步骤S2包括:
S21:在通孔5内填充金属后磨平通孔5的上表面。
图2是本发明提供的进行磨平工艺后的器件结构示意图,请查看图2。其中,先在通孔5内填充电阻率低且难熔的金属,填充完之后利用化学机械抛光技术磨平填充金属后的通孔5的上表面,改善其表面粗糙度。
可选的,电阻率低且难熔的金属为:铜、钨或铝等金属。
S22:在最后一层金属布线的上表面大面积沉积层间介质7。
图3是本发明提供的沉积层间介质后的器件结构示意图,请查看图3,此时,最后一层金属布线的上下表面都包含有层间介质7。其中,最后一层金属布线的上表面的层间介质7的厚度直接决定了三维铁电电容的深度。
可选的,层间介质7为SiO2
S23:对层间介质7依次进行光刻和刻蚀后形成凹槽71,凹槽71的槽底对应通孔5的上表面。
图4是本发明提供的对层间介质光刻和刻蚀后形成凹槽的器件结构示意图,请参看图4。其中,首先对层间介质7进行光刻,再进行刻蚀。
凹槽71的槽底对应通孔5的上表面,以将通孔5内的金属裸露在凹槽71的槽底。
可选的,凹槽71的沟深与层间介质7的厚度相同,且凹槽71的沟深与凹槽71的直径比为2:1。
可选的,光刻工艺包括:光刻胶旋涂、前烘、曝光显影、后烘;刻蚀技术包括:反应离子刻蚀工艺或电感耦合等离子-反应离子刻蚀等方法,以确保高精度刻蚀。
S24:在凹槽71的槽底沉积阻隔金属层8,以防止通孔5内的金属氧化。
图5是本发明提供的在凹槽的槽底沉积阻隔金属层后的器件结构示意图,请参看图5。
凹槽71的槽底有裸露的通孔5内的金属,为了防止通孔5内的金属被氧化而影响其电学性能,需要在凹槽71的槽底沉积阻隔金属层8。
可选的,采用磁控溅射方法沉积阻隔金属层8时,需要将凹槽71的槽壁用金属掩膜版罩住,避免凹槽71的槽壁在沉积时被刻蚀。
可选的,阻隔金属层8由Ti或TiO2制成。
S25:在阻隔金属层8之上和凹槽71的槽壁上沉积电容底电极9。
图6是本发明提供的在凹槽内沉积电容底电极后的器件结构示意图,请查看图6。
可选的,电容底电极9采用TiN、TaN或HfNx材料制成,且沉积的电容底电极9的厚度为10~30nm。
S26:在电容底电极9和层间介质7的表面依次大面积沉积铁电薄膜10和电容顶电极11,完成铁电电容的沉积。
图7是本发明提供的在电容底电极和层间介质的表面沉积铁电薄膜后的器件结构示意图,图8是本发明提供的在铁电薄膜的表面沉积电容顶电极11后的器件结构示意图,请参看图7和图8。
可选的,铁电薄膜10为氧化铪基铁电薄膜或氧化锆基铁电薄膜;或含铝、硅、钇、锶、镧、锆、铪、氮一种或多种杂质的氧化铪基铁电薄膜或氧化锆基铁电薄膜。
其中,采用新型的氧化铪基铁电材料在厚度方面占有很大优势,其在薄膜厚度很薄的情况下仍具有较大的剩余极化;同时也能将电容器的单元尺寸进一步缩小。
可选的,沉积的铁电薄膜10的薄膜厚度为3~12nm。
优选的,锆的掺杂量为50%,在该掺杂量下铁电性能最佳。
可选的,电容顶电极11采用TiN、TaN或HfNX(0<X≤1.1)材料制成,且沉积的电容顶电极11的厚度为10~30nm。
S27:对三维铁电电容进行退火处理后在电容顶电极11之上沉积钝化层。
具体地,沉积完成后对三维铁电电容进行退火处理即可得到优异的铁电性能。
可选的,退火温度为450~550℃。在该退火温度下可获得优异的铁电性能。
同时,沉积完钝化层之后,需对钝化层进行光刻和刻蚀,填充金属连线,连接好电容的顶电极,最终完成三维铁电随机存储器的制备。
可选的,本发明中的沉积的方法包括:等离子加强型原子层沉积、金属有机物化学气相沉积或等离子体加强型金属有机物化学气相沉积。
可选的,沉积的温度为280~300℃。采用低温沉积以获得优异的铁电性能,为器件提供了信息存储的可行性。并且低温制备不会对晶体管的性能带来损伤。
本发明旨在保护三维铁电随机存储器的制备方法及三维铁电随机存储器,包括:基于CMOS工艺制备晶体管的同时,将三维铁电电容的每个单元依次垂直集成于晶体管上,得到三维铁电随机存储器;其中晶体管包括:衬底1和通孔5;通孔5在衬底1的上表面垂直延伸,且通孔5延伸至超出CMOS工艺制备的最后一层金属布线;三维铁电电容的每个单元包括:层间介质7、电容底电极9、铁电薄膜10和电容顶电极11;在最后一层金属布线的表面沉积层间介质7,并在层间介质7上开设凹槽71,凹槽71的槽底对应通孔5;通孔5内填充有金属,在凹槽71的槽底沉积阻隔金属层8,以防止通孔5内的金属氧化;在阻隔金属层8之上和凹槽71的槽壁上沉积电容底电极9后,在电容底电极9和层间介质7的表面沉积铁电薄膜10;铁电薄膜10的表面沉积有电容顶电极11。将铁电电容集成到互补金属氧化物半导体(CMOS)中,电容结构由平面转变为三维以增大电容面积,在不减少存储电荷的前提下进一步缩小存储单元尺寸,以实现更高的存储密度。
应当理解的是,本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理,而不构成对本发明的限制。因此,在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。此外,本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (15)

1.三维铁电随机存储器的制备方法,其特征在于,包括:
基于CMOS工艺制备晶体管的同时,将三维铁电电容的每个单元依次垂直集成于所述晶体管上,得到三维铁电随机存储器;
其中,所述晶体管包括:衬底(1)、漏区(2)、源区(3)、栅介质层(4)、栅电极层(6)和通孔(5);
所述通孔(5)在所述衬底(1)的上表面垂直延伸,且所述通孔(5)延伸至超出CMOS工艺制备的最后一层金属布线的表面;
所述三维铁电电容的每个单元包括:层间介质(7)、电容底电极(9)、铁电薄膜(10)和电容顶电极(11);
在所述最后一层金属布线的表面沉积层间介质(7),并在所述层间介质(7)上开设凹槽(71),所述凹槽(71)的槽底对应所述通孔(5);
所述通孔(5)内填充有金属,在所述凹槽(71)的槽底沉积阻隔金属层(8),以防止所述通孔(5)内的金属氧化;
在所述阻隔金属层(8)之上和所述凹槽(71)的槽壁上沉积所述电容底电极(9)后,在所述电容底电极(9)和所述层间介质(7)的表面沉积所述铁电薄膜(10);
在所述铁电薄膜(10)的表面沉积所述电容顶电极(11)。
2.根据权利要求1所述的方法,其特征在于:将三维铁电电容的每个铁电存储单元依次垂直集成于所述晶体管上还包括:
沉积所述电容顶电极(11)后进行退火处理,并在所述电容顶电极(11)之上沉积钝化层。
3.根据权利要求1所述的方法,其特征在于:
所述层间介质(7)为SiO2
4.根据权利要求1所述的方法,其特征在于:
所述阻隔金属层(8)由Ti或TiO2制成;
所述电容底电极(9)和所述电容顶电极(11)由TiN、TaN或HfNX(0<X≤1.1)制成。
5.根据权利要求1所述的方法,其特征在于:
所述铁电薄膜(10)为氧化铪基铁电薄膜或氧化锆基铁电薄膜。
6.根据权利要求5所述的方法,其特征在于:
所述铁电薄膜(10)为含铝、硅、钇、锶、镧、锆、铪、氮一种或多种杂质的氧化铪基铁电薄膜或氧化锆基铁电薄膜。
7.根据权利要求2所述的方法,其特征在于:
所述退火处理的温度低于或等于550℃。
8.根据权利要求1或2所述的方法,其特征在于:
所述沉积的方法包括:等离子加强型原子层沉积、金属有机物化学气相沉积或等离子体加强型金属有机物化学气相沉积。
9.根据权利要求8所述的方法,其特征在于:
所述沉积的温度为280~300℃。
10.根据权利要求1所述的方法,其特征在于:在所述层间介质(7)上开设凹槽(71)包括:
在所述层间介质(7)上依次采用光刻和刻蚀开设所述凹槽(71)。
11.根据权利要求10所述的方法,其特征在于:
所述光刻包括:光刻胶旋涂、前烘、曝光显影、后烘;
所述刻蚀包括:反应离子刻蚀工艺或电感耦合等离子-反应离子刻蚀方法。
12.根据权利要求1所述的方法,其特征在于:
所述通孔(5)内填充的金属为电阻率低且难熔的金属。
13.根据权利要求1所述的方法,其特征在于:
在所述通孔(5)内填充金属后利用化学机械抛光技术磨平填充金属后的所述通孔(5)的上表面。
14.根据权利要求1所述的方法,其特征在于:
使用金属掩膜版并通过磁控溅射方法沉积所述阻隔金属层(8)。
15.三维铁电随机存储器,其特征在于:包括权利要求1-14中任一项的三维铁电随机存储器的制备方法制备的三维铁电随机存储器。
CN202010361578.5A 2020-04-30 2020-04-30 三维铁电随机存储器的制备方法及三维铁电随机存储器 Pending CN111524892A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010361578.5A CN111524892A (zh) 2020-04-30 2020-04-30 三维铁电随机存储器的制备方法及三维铁电随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010361578.5A CN111524892A (zh) 2020-04-30 2020-04-30 三维铁电随机存储器的制备方法及三维铁电随机存储器

Publications (1)

Publication Number Publication Date
CN111524892A true CN111524892A (zh) 2020-08-11

Family

ID=71908331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010361578.5A Pending CN111524892A (zh) 2020-04-30 2020-04-30 三维铁电随机存储器的制备方法及三维铁电随机存储器

Country Status (1)

Country Link
CN (1) CN111524892A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015741A1 (en) * 2001-07-21 2003-01-23 Samsung Electronics Co., Ltd. Ferroelectric memory device and method of fabricating the same
CN1577864A (zh) * 2003-06-30 2005-02-09 海力士半导体有限公司 铁电随机存取存储器电容器及其制造方法
US20160071947A1 (en) * 2014-09-10 2016-03-10 Globalfoundries Inc. Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
WO2018125024A1 (en) * 2016-12-26 2018-07-05 Intel Corporation One transistor and one three-dimensional ferroelectric capacitor memory cell
CN108550576A (zh) * 2018-04-18 2018-09-18 湘潭大学 一种非易失性铁电随机存储器及制备工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030015741A1 (en) * 2001-07-21 2003-01-23 Samsung Electronics Co., Ltd. Ferroelectric memory device and method of fabricating the same
CN1577864A (zh) * 2003-06-30 2005-02-09 海力士半导体有限公司 铁电随机存取存储器电容器及其制造方法
US20160071947A1 (en) * 2014-09-10 2016-03-10 Globalfoundries Inc. Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material
WO2018125024A1 (en) * 2016-12-26 2018-07-05 Intel Corporation One transistor and one three-dimensional ferroelectric capacitor memory cell
CN108550576A (zh) * 2018-04-18 2018-09-18 湘潭大学 一种非易失性铁电随机存储器及制备工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备

Similar Documents

Publication Publication Date Title
TWI278069B (en) Method of fabricating a trench capacitor having increased capacitance
JP2022082650A (ja) 半導体装置
TW200524153A (en) Method for making radom access memory capacitors in shallow trench isolation
CN108520878A (zh) 一种cmos后端工艺嵌入式的铁电随机存储器及其制备方法
US20030032237A1 (en) High dielectric constant materials forming components of DRAM such as deep-trench capacitors and gate dielectric (insulators) for support circuits
CN109494192A (zh) 半导体元件以及其制作方法
CN112271255B (zh) 一种铁电电容器和存储单元及其制备方法
CN110718569A (zh) 一种基于阻变存储器的1t2r存储单元及其制备方法
CN111627920B (zh) 一种铁电存储单元
CN108550576B (zh) 一种非易失性铁电随机存储器及制备工艺
CN111524892A (zh) 三维铁电随机存储器的制备方法及三维铁电随机存储器
CN103904214B (zh) 一种二维相变存储器单元结构及其制造方法
TW201220480A (en) Semiconductor device
TWI270179B (en) Method of fabricating a trench capacitor DRAM device
CN114203756B (zh) 忆阻器单元与cmos电路的后端集成结构及其制备方法
CN111446254A (zh) 一种基于金属氧化物半导体的半浮栅存储器及其制备方法
CN113053942B (zh) 高抗辐射磁随机存储器件及其制备方法
CN102487123B (zh) 一种纳米尺度非挥发性阻变存储器单元及其制备方法
US11424407B2 (en) Resistive random access memory and method of manufacturing the same
TW202301573A (zh) 半導體結構及其製造方法
US20210202831A1 (en) Semiconductor structure and formation method thereof
CN115206970A (zh) 电容器、半导体器件、电子设备及其制造方法
CN102916128B (zh) 一种氧化钨基电阻型存储器的制备方法
CN114203708B (zh) 铁电存储器单元、其制备方法及铁电存储器的布局结构
JP3472932B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination