CN113053942B - 高抗辐射磁随机存储器件及其制备方法 - Google Patents

高抗辐射磁随机存储器件及其制备方法 Download PDF

Info

Publication number
CN113053942B
CN113053942B CN202110276692.2A CN202110276692A CN113053942B CN 113053942 B CN113053942 B CN 113053942B CN 202110276692 A CN202110276692 A CN 202110276692A CN 113053942 B CN113053942 B CN 113053942B
Authority
CN
China
Prior art keywords
metal
layer
depositing
tunnel junction
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110276692.2A
Other languages
English (en)
Other versions
CN113053942A (zh
Inventor
施辉
张海良
徐何军
曹利超
王印权
吴建伟
洪根深
贺琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202110276692.2A priority Critical patent/CN113053942B/zh
Publication of CN113053942A publication Critical patent/CN113053942A/zh
Application granted granted Critical
Publication of CN113053942B publication Critical patent/CN113053942B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请公开了一种高抗辐射磁随机存储器件及其制备方法,属于存储器制造技术领域,所述高抗辐射磁随机存储器件包括:衬底;形成在所述衬底上的碳纳米管晶体管;磁性隧道结存储单元,所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方,所述碳纳米管存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成,并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。提高了磁随机存储器的抗辐射性能。

Description

高抗辐射磁随机存储器件及其制备方法
技术领域
本发明涉及高抗辐射磁随机存储器件及其制备方法,属于存储器制造技术领域。
背景技术
对于空间应用而言,为了保证使用的可靠性,存储器必须满足空间任务的环境要求,例如空间辐射环境以及高低温等特殊恶劣环境。然而,目前基于CMOS(ComplementaryMetal-Oxide-Semiconductor,互补金属氧化物半导体)技术的传统半导体存储器难以达到高抗辐射性能,例如,主要用于缓存的静态随机存储器(SRAM,Static Random-AccessMemory)和主要用于主存的动态随机存储器(DRAM,Dynamic Random-Access Memory)抗单粒子翻转能力较弱;而闪存(FLASH)由于栅氧厚度较厚,抗总剂量能力较弱。
发明内容
本发明的目的在于提供一种高抗辐射磁随机存储器件及其制备方法,用于解决现有技术中存在的问题。
为达到上述目的,本发明提供如下技术方案:
根据第一方面,本发明实施例提供了一种高抗辐射磁随机存储器件,所述存储器件包括;
衬底;
形成在所述衬底上的碳纳米管晶体管;
磁性隧道结存储单元,所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方,所述碳纳米管存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成,并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
可选的,所述碳纳米管晶体管通过互补金属氧化物半导体CMOS互连工艺与所述磁性隧道结存储单元相连。
可选的,所述衬底为硅片、氮化硅、石英、玻璃和氧化铝中的至少一种。
第二方面,提供了一种高抗辐射磁随机存储器件的制备方法,所述方法包括:
在衬底的上方制备碳纳米管晶体管;
制备连接所述碳纳米管晶体管漏极和磁性隧道结存储单元的金属通孔;
在所述金属通孔的顶部依次沉积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层,得到磁性隧道结存储单元;
将所述磁性隧道结存储单元的电极通过所述金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
可选的,所述制备连接所述碳纳米管晶体管漏极和磁性隧道结存储单元的金属通孔,包括:
在所述碳纳米管晶体管的表面沉积掺杂硼B和磷P的正硅酸乙酯TEOS,形成金属前介质;
旋涂光刻胶,曝光并显影,刻蚀接触孔位置;
去除光刻胶,沉积钛Ti和氮化钛TiN,之后采用化学气相沉积CVD方法沉积金属钨W,形成所述金属通孔。
可选的,所述在所述金属通孔的顶部依次沉积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层,得到磁性隧道结存储单元之前,所述方法还包括:
涂覆低介电常数k介质,并沉积二氧化硅SiO2,旋涂光刻胶;
通过光刻定义金属1的区域,并曝光光阻层;
腐蚀所述低k介质和所述SiO2,形成所述金属1的凹槽;
在所述凹槽中采用物理气相沉积方法沉积钽Ta作为铜浸润层,并沉积铜,形成金属1的互连。
可选的,所述将所述磁性隧道结存储单元的电极通过所述金属通孔与所述碳纳米管晶体管的漏极垂直电相连,包括:
通过铜互连工艺,将所述磁性隧道结存储单元的电极引出,实现CMOS工艺集成制备由所述碳纳米管晶体管与所述磁性隧道结存储单元构成的存储器。
可选的,所述通过铜互连工艺,将所述磁性隧道结存储单元的电极引出,实现CMOS工艺集成制备由所述碳纳米管晶体管与所述磁性隧道结存储单元构成的存储器,包括:
涂覆低介电常数k介质,并沉积二氧化硅SiO2,旋涂光刻胶;
通过光刻定义通孔1的区域,并曝光光阻层;
腐蚀所述低k介质和所述SiO2,形成所述通孔1的凹槽;
旋涂光刻胶,通过光刻定义金属2的区域,并曝光光阻层;
腐蚀所述低k介质和所述SiO2,形成所述金属2的凹槽;
在所述通孔1和金属2的凹槽中采用物理气相沉积方法沉积钽Ta作为铜浸润层,并采用化学气相沉积CVD方法沉积铜,形成金属2的互连;
采用等离子体增强化学的气相沉积法PECVD的方法淀积Si3N4和SiO2,作为器件的钝化保护层,光刻并腐蚀Si3N4和SiO2,形成引线区域。
通过制备得到包括碳纳米管晶体管和磁性隧道结存储单元的高抗辐射磁随机存储器件,也即使用碳纳米管替代传统的硅基场效应晶体管,形成基于碳纳米管的碳基存储器件,而由于在室温下,碳纳米管中载流子迁移率高达100000cm2/(V·s),大约是硅的100倍;另外,由于碳-碳键是自然界中最强的化学键,因此上述方法提高了磁随机存储器的抗辐射性能,另外,基于碳纳米管的存储器具有高速读写、高抗辐射性能等性能,同时,本发明实施例的制备方法具有与现有的半导体工艺兼容、便于实施等优点。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1为本发明一个实施例提供的高抗辐射磁随机存储器件的制备方法的方法流程图;
图2为本发明一个实施例提供的一种碳纳米管晶体管的制备流程示意图;
图3为本发明一个实施例提供的一种碳纳米管晶体管与磁性隧道结集成工艺中的接触孔制备示意图;
图4为本发明一个实施例提供的一种磁性隧道结存储单元的制备流程示意图;
图5为本发明一个实施例提供的高抗辐射磁随机存储器件的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1,其示出了本申请一个实施例提供的高抗辐射磁随机存储器件的制备方法的方法流程图,如图1所示,所述方法包括:
步骤101,在衬底的上方制备碳纳米管晶体管;
可选的,本步骤可以具体实现为:
步骤1:取干净衬底(1),并将一根单壁碳纳米管(3)放置在衬底(1)表面的绝缘层(2)上面,如图2中的a和b所示。其中碳纳米管的直径范围为1.1~2nm,用于n型碳纳米管晶体管的碳纳米管优选直径为1.3nm,用于p型碳纳米管晶体管的碳纳米管优选直径为1.5nm。
步骤2:用胶头滴管取适量光刻胶滴在衬底(1)表面绝缘层(2)上,并旋涂形成光阻层,如图2中的c所示。
步骤3:通过光刻定义接触单壁碳纳米管(3)的源极和漏极区域,曝光步骤2所述光阻层,显影,使用光学显微镜检查源漏极区域显影情况,如图2中的d所示。
步骤4:淀积金属层(4),如图2中的e所示。可选的用于淀积的金属材料包括但不仅限于金属钯(Pd)、钪(Sc)、钇(Y),其中无掺杂n型碳纳米管晶体管优选金属钪(Sc),厚度范围为50~90nm,优选为70nm,无掺杂p型碳纳米管晶体管优选金属钯(Pd),厚度范围为50~90nm,优选为70nm。
步骤5:去除光刻胶,在单壁碳纳米管(3)上留下源漏电极。
步骤6:在步骤5所述衬底(1)上旋涂一层光刻胶,如图2中的f所示。
步骤7:光刻并显影,暴露出单壁碳纳米管(3)上形成栅极的区域。
步骤8:采用原子层沉积(ALD)方法在步骤7所述衬底(1)沉积高k栅介质材料(5),可选材料包括但不仅限于ZrO2、HfO2、Al2O3等,如图2中的g所示。其中高k栅介质材料(5)优选为HfO2,厚度范围为10~20nm,优选为15nm。
步骤9:采用电子束蒸发(EBE)方法在步骤7所述衬底(1)淀积金属层(6),形成碳纳米管存储器的栅极,如图2中的g所示,金属层厚度范围为20~50nm,优选为30nm。
步骤10:去除光刻胶,如图2中的h所示,至此完成碳纳米管晶体管制备。
步骤102,制备连接所述碳纳米管晶体管漏极和磁性隧道结存储单元的金属通孔;
实际实现时,本步骤包括:
第一,在所述碳纳米管晶体管的表面沉积掺杂硼B和磷P的正硅酸乙酯TEOS,形成金属前介质;
第二,旋涂光刻胶,曝光并显影,刻蚀接触孔位置;
第三,去除光刻胶,沉积钛Ti和氮化钛TiN,之后采用化学气相沉积CVD方法沉积金属钨W,形成所述金属通孔。
具体的,以上各个步骤可以具体实现成为:
步骤11:淀积一层TEOS,随后淀积掺杂B和P的TEOS(BPSG),并进行高温致密化及化学机械抛光(CMP),接着淀积TEOS,形成金属前介质(7)如图3中的a所示。
步骤12:旋涂光刻胶,曝光并显影,接着刻蚀出接触孔位置,随后去除光刻胶,如图3中的b和c所示。
步骤13:采用化学气相沉积(CVD)方法淀积一层薄的Ti和TiN,随后采用CVD方法淀积金属W,进行W填充,形成金属通孔(8),随后进行W CMP,如图2中的d和e所示。
并且,实际实现时,在执行步骤103之前还可以执行如下步骤:
步骤14:在步骤13所述衬底(1)表面涂覆低k介质(9),接着淀积SiO2(10),接着旋涂光刻胶,如图4中的a所示。
步骤15:通过光刻定义金属1(11)区域,曝光步骤14所述光阻层,显影,使用光学显微镜检查金属1区域显影情况,如图4中的b所示。
步骤16:腐蚀SiO2和低k介质,形成金属1的凹槽,随后去除光刻胶,如图4中的c所示。
步骤17:采用物理气相沉积(PVD)方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,金属1凹槽被铜填充,如图4中的d所示,接着用CMP方法去除圆片表面的铜,形成金属1的互连,如图4中的e所示。
步骤103,在所述金属通孔的顶部依次沉积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层,得到磁性隧道结存储单元;
也即,步骤18:依次淀积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、金属保护层,形成磁性隧道结多层膜(12),如图4中的f所示。
步骤104,将所述磁性隧道结存储单元的电极通过所述金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
通过铜互连工艺,将所述磁性隧道结存储单元的电极引出,实现CMOS工艺集成制备由所述碳纳米管晶体管与所述磁性隧道结存储单元构成的存储器。
可选的,本步骤可以具体实现成为:
步骤19:在步骤18所述衬底(1)表面旋涂光刻胶,曝光并显影,接着刻蚀磁性隧道结(12),形成磁性隧道结纳米柱,如图4中的g和i所示,随后去除光刻胶。
步骤20:淀积SiN(13)作为磁性隧道结防氧化层和通孔1刻蚀阻挡层,如图4中的j所示。
步骤21:涂覆低k介质(14),接着淀积SiO2(15)作为金属2刻蚀的终点层,再次涂覆低k介质(16)并淀积SiO2(17),最终旋涂光刻胶,如图4中的k和l所示。
步骤22:曝光并显影,随后腐蚀SiO2和低k介质,刻蚀出通孔1(18),如图4中的m所示。
步骤23:通孔腐蚀后接着通过光刻定义金属2(19)区域,曝光步骤21所述光阻层,显影,使用光学显微镜检查金属2区域显影情况,随后腐蚀SiO2和低k介质,刻蚀出金属2(19),如图4中的n所示。
步骤24:采用PVD方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,通孔1和金属2凹槽被铜填充,接着用CMP方法去除圆片表面的铜,形成金属2的互连,如图4中的o所示。
步骤25:采用PECVD的方法淀积Si3N4和SiO2,作为器件的钝化保护层,Pad光刻并腐蚀掉Si3N4和SiO2,形成引线Bonding Pad区域,如图4中的p所示,至此完成MRAM位单元制备。
实际实现时,基于使用的碳纳米管晶体管的类型的不同,比如时p型或者n型,上述方法的具体实现有所不同,下述将分开两种情况进行说明。
在一种可能的实施例中,以碳纳米管晶体管为n型且衬底使用二氧化硅光片来举例说明,上述制备方法可以包括:
步骤1:取干净热氧化二氧化硅片(1),并将一根直径为1.3nm的单壁碳纳米管(3)放置在硅片(1)表面的二氧化硅层(2)上面,如图2中的a和b所示。
步骤2:用胶头滴管取适量光刻胶滴在衬底(1)表面绝缘层(2)上,并旋涂形成光阻层,如图2中的c所示。
步骤3:通过光刻定义接触单壁碳纳米管(3)的源极和漏极区域,曝光步骤2所述光阻层,显影,使用光学显微镜检查源漏极区域显影情况,如图2中的d所示。
步骤4:淀积金属层(4),如图2中的e所示为形成n型碳纳米管晶体管,淀积70纳米的金属钪(Sc)。
步骤5:去除光刻胶,在单壁碳纳米管(3)上留下源漏电极。
步骤6:在步骤5所述衬底(1)上旋涂一层光刻胶,如图2中的f所示。
步骤7:光刻并显影,暴露出单壁碳纳米管(3)上形成栅极的区域。
步骤8:采用原子层沉积(ALD)方法在步骤7所述硅片(1)沉积15纳米的HfO2层(5),如图2中的g所示。
步骤9:采用电子束蒸发(EBE)方法在步骤7所述硅片(1)淀积30纳米金属钯(6),形成碳纳米管存储器的栅极,如图2中的g所示。
步骤10:去除光刻胶,如图2中的h所示,至此完成碳纳米管晶体管制备。
步骤11:淀积一层TEOS,随后淀积掺杂B和P的TEOS(BPSG),并进行高温致密化及化学机械抛光(CMP),接着淀积TEOS,形成金属前介质(7)如图3中的a所示。
步骤12:旋涂光刻胶,曝光并显影,接着刻蚀出接触孔位置,随后去除光刻胶,如图3中的b和c所示。
步骤13:采用化学气相沉积(CVD)方法淀积一层薄的Ti和TiN,随后采用CVD方法淀积金属W,进行W填充,形成金属通孔(8),随后进行W CMP,如图2中的d和e所示。
步骤14:在步骤13所述衬底(1)表面涂覆低k介质(9),接着淀积SiO2(10),接着旋涂光刻胶,如图4中的a所示。
步骤15:通过光刻定义金属1(11)区域,曝光步骤14所述光阻层,显影,使用光学显微镜检查金属1区域显影情况,如图4中的b所示。
步骤16:腐蚀SiO2和低k介质,形成金属1的凹槽,随后去除光刻胶,如图4中的c所示。
步骤17:采用物理气相沉积(PVD)方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,金属1凹槽被铜填充,如图4中的d所示,接着用CMP方法去除圆片表面的铜,形成金属1的互连,如图4中的e所示。
步骤18:依次淀积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、金属保护层,形成磁性隧道结多层膜(12),如图4中的f所示。
步骤19:在步骤18所述衬底(1)表面旋涂光刻胶,曝光并显影,接着刻蚀磁性隧道结(12),形成磁性隧道结纳米柱,如图4中的g和i所示,随后去除光刻胶。
步骤20:淀积SiN(13)作为磁性隧道结防氧化层和通孔1刻蚀阻挡层,如图4中的j所示。
步骤21:涂覆低k介质(14),接着淀积SiO2(15)作为金属2刻蚀的终点层,再次涂覆低k介质(16)并淀积SiO2(17),最终旋涂光刻胶,如图4中的k和l所示。
步骤22:曝光并显影,随后腐蚀SiO2和低k介质,刻蚀出通孔1(18),如图4中的m所示。
步骤23:通孔腐蚀后接着通过光刻定义金属2(19)区域,曝光步骤21所述光阻层,显影,使用光学显微镜检查金属2区域显影情况,随后腐蚀SiO2和低k介质,刻蚀出金属2(19),如图4中的n所示。
步骤243:采用PVD方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,通孔1和金属2凹槽被铜填充,接着用CMP方法去除圆片表面的铜,形成金属2的互连,如图4中的o所示。
步骤25:采用PECVD的方法淀积Si3N4和SiO2,作为器件的钝化保护层,Pad光刻并腐蚀掉Si3N4和SiO2,形成引线Bonding Pad区域,如图4中的p所示,至此完成MRAM位单元制备。
在另一种可能的实施例中,以碳纳米管晶体管为p型且衬底使用二氧化硅光片来举例说明,上述制备方法可以包括:
步骤1:取干净热氧化二氧化硅片(1),并将一根直径为1.5nm的单壁碳纳米管(3)放置在硅片(1)表面的二氧化硅层(2)上面,如图2中的a和b所示。
步骤2:用胶头滴管取适量光刻胶滴在衬底(1)表面绝缘层(2)上,并旋涂形成光阻层,如图2中的c所示。
步骤3:通过光刻定义接触单壁碳纳米管(3)的源极和漏极区域,曝光步骤2所述光阻层,显影,使用光学显微镜检查源漏极区域显影情况,如图2中的d所示。
步骤4:淀积金属层(4),如图2中的e所示为形成p型碳纳米管晶体管,淀积70纳米的金属钯(Pd)。
步骤5:去除光刻胶,在单壁碳纳米管(3)上留下源漏电极。
步骤6:在步骤5所述衬底(1)上旋涂一层光刻胶,如图2中的f所示。
步骤7:光刻并显影,暴露出单壁碳纳米管(3)上形成栅极的区域。
步骤8:采用原子层沉积(ALD)方法在步骤7所述硅片(1)沉积15纳米的HfO2层(5),如图2中的g所示。
步骤9:采用电子束蒸发(EBE)方法在步骤7所述硅片(1)淀积30纳米金属钛(6),形成碳纳米管存储器的栅极,如图2中的g所示。
步骤10:去除光刻胶,如图2中的h所示,至此完成碳纳米管晶体管制备。
步骤11:淀积一层TEOS,随后淀积掺杂B和P的TEOS(BPSG),并进行高温致密化及化学机械抛光(CMP),接着淀积TEOS,形成金属前介质(7)如图3中的a所示。
步骤12:旋涂光刻胶,曝光并显影,接着刻蚀出接触孔位置,随后去除光刻胶,如图3中的b和c所示。
步骤13:采用化学气相沉积(CVD)方法淀积一层薄的Ti和TiN,随后采用CVD方法淀积金属W,进行W填充,形成金属通孔(8),随后进行W CMP,如图2中的d和e所示。
步骤14:在步骤13所述衬底(1)表面涂覆低k介质(9),接着淀积SiO2(10),接着旋涂光刻胶,如图4中的a所示。
步骤15:通过光刻定义金属1(11)区域,曝光步骤14所述光阻层,显影,使用光学显微镜检查金属1区域显影情况,如图4中的b所示。
步骤16:腐蚀SiO2和低k介质,形成金属1的凹槽,随后去除光刻胶,如图4中的c所示。
步骤17:采用物理气相沉积(PVD)方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,金属1凹槽被铜填充,如图4中的d所示,接着用CMP方法去除圆片表面的铜,形成金属1的互连,如图4中的e所示。
步骤18:依次淀积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、金属保护层,形成磁性隧道结多层膜(12),如图4中的f所示。
步骤19:在步骤18所述衬底(1)表面旋涂光刻胶,曝光并显影,接着刻蚀磁性隧道结(12),形成磁性隧道结纳米柱,如图4中的g和i所示,随后去除光刻胶。
步骤20:淀积SiN(13)作为磁性隧道结防氧化层和通孔1刻蚀阻挡层,如图4中的j所示。
步骤21:涂覆低k介质(14),接着淀积SiO2(15)作为金属2刻蚀的终点层,再次涂覆低k介质(16)并淀积SiO2(17),最终旋涂光刻胶,如图4中的k和l所示。
步骤22:曝光并显影,随后腐蚀SiO2和低k介质,刻蚀出通孔1(18),如图4中的m所示。
步骤23:通孔腐蚀后接着通过光刻定义金属2(19)区域,曝光步骤21所述光阻层,显影,使用光学显微镜检查金属2区域显影情况,随后腐蚀SiO2和低k介质,刻蚀出金属2(19),如图4中的n所示。
步骤24:采用PVD方法淀积Ta作为铜浸润层,采用CVD法淀积金属铜,通孔1和金属2凹槽被铜填充,接着用CMP方法去除圆片表面的铜,形成金属2的互连,如图4中的o所示。
步骤25:采用PECVD的方法淀积Si3N4和SiO2,作为器件的钝化保护层,Pad光刻并腐蚀掉Si3N4和SiO2,形成引线Bonding Pad区域,如图4中的p所示,至此完成MRAM位单元制备。
请参考图5,其示出了通过上述制备方法制备得到的高抗辐射磁随机存储器件的结构示意图。
综上所述,通过制备得到包括碳纳米管晶体管和磁性隧道结存储单元的高抗辐射磁随机存储器件,也即使用碳纳米管替代传统的硅基场效应晶体管,形成基于碳纳米管的碳基存储器件,而由于在室温下,碳纳米管中载流子迁移率高达100000cm2/(V·s),大约是硅的100倍;另外,由于碳-碳键是自然界中最强的化学键,因此上述方法提高了磁随机存储器的抗辐射性能,另外,基于碳纳米管的存储器具有高速读写、高抗辐射性能等性能,同时,本发明实施例的制备方法具有与现有的半导体工艺兼容、便于实施等优点。
本申请一个实施例还提供了一种高抗辐射磁随机存储器件,所述存储器件包括;
衬底;
形成在所述衬底上的碳纳米管晶体管;
磁性隧道结存储单元,所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方,所述碳纳米管存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成,并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
所述碳纳米管晶体管通过互补金属氧化物半导体CMOS互连工艺与所述磁性隧道结存储单元相连。
所述衬底为硅片、氮化硅、石英、玻璃和氧化铝中的至少一种。
其具体结构详见上述制备方法的实施例,在此不再赘述。
综上所述,通过提供包括碳纳米管晶体管和磁性隧道结存储单元的高抗辐射磁随机存储器件,也即使用碳纳米管替代传统的硅基场效应晶体管,形成基于碳纳米管的碳基存储器件,而由于在室温下,碳纳米管中载流子迁移率高达100000cm2/(V·s),大约是硅的100倍;另外,由于碳-碳键是自然界中最强的化学键,因此上述方法提高了磁随机存储器的抗辐射性能,另外,基于碳纳米管的存储器具有高速读写、高抗辐射性能等性能,同时,本发明实施例的制备方法具有与现有的半导体工艺兼容、便于实施等优点。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种高抗辐射磁随机存储器件,其特征在于,所述存储器件包括;
衬底;
形成在所述衬底上的碳纳米管晶体管;
磁性隧道结存储单元,所述磁性隧道结存储单元形成在所述碳纳米管晶体管的上方,所述磁性隧道结存储单元由金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层自下而上堆叠组成,并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
2.根据权利要求1所述的高抗辐射磁随机存储器件,其特征在于,所述碳纳米管晶体管通过互补金属氧化物半导体CMOS互连工艺与所述磁性隧道结存储单元相连。
3.根据权利要求1或2所述的高抗辐射磁随机存储器件,其特征在于,所述衬底为硅片、氮化硅、石英、玻璃和氧化铝中的至少一种。
4.一种高抗辐射磁随机存储器件的制备方法,其特征在于,所述方法包括:
在衬底的上方制备碳纳米管晶体管;
制备连接所述碳纳米管晶体管漏极和磁性隧道结存储单元的金属通孔;
在所述金属通孔的顶部依次沉积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层,得到磁性隧道结存储单元;
将所述磁性隧道结存储单元的电极通过所述金属通孔与所述碳纳米管晶体管的漏极垂直电相连。
5.根据权利要求4所述的方法,其特征在于,所述制备连接所述碳纳米管晶体管漏极和磁性隧道结存储单元的金属通孔,包括:
在所述碳纳米管晶体管的表面沉积掺杂硼B和磷P的正硅酸乙酯TEOS,形成金属前介质;
旋涂光刻胶,曝光并显影,刻蚀接触孔位置;
去除光刻胶,沉积钛Ti和氮化钛TiN,之后采用化学气相沉积CVD方法沉积金属钨W,形成所述金属通孔。
6.根据权利要求5所述的方法,其特征在于,所述在所述金属通孔的顶部依次沉积金属缓冲层、反铁磁层、铁磁层、氧化物势垒层、铁磁层、氧化物保护层和金属保护层,得到磁性隧道结存储单元之前,所述方法还包括:
涂覆低介电常数k介质,并沉积二氧化硅SiO2,旋涂光刻胶;
通过光刻定义第一金属的区域,并曝光光阻层;
腐蚀所述低介电常数k介质和所述SiO2,形成所述第一金属的凹槽;
在所述凹槽中采用物理气相沉积方法沉积钽Ta作为铜浸润层,并沉积铜,形成第一金属的互连。
7.根据权利要求4至6任一所述的方法,其特征在于,所述将所述磁性隧道结存储单元的电极通过所述金属通孔与所述碳纳米管晶体管的漏极垂直电相连,包括:
通过铜互连工艺,将所述磁性隧道结存储单元的电极引出,实现CMOS工艺集成制备由所述碳纳米管晶体管与所述磁性隧道结存储单元构成的存储器。
8.根据权利要求7所述的方法,其特征在于,所述通过铜互连工艺,将所述磁性隧道结存储单元的电极引出,实现CMOS工艺集成制备由所述碳纳米管晶体管与所述磁性隧道结存储单元构成的存储器,包括:
涂覆低介电常数k介质,并沉积二氧化硅SiO2,旋涂光刻胶;
通过光刻定义第一通孔的区域,并曝光光阻层;
腐蚀所述低介电常数k介质和所述SiO2,形成所述第一通孔的凹槽;
旋涂光刻胶,通过光刻定义第二金属的区域,并曝光光阻层;
腐蚀所述低介电常数k介质和所述SiO2,形成所述第二金属的凹槽;
在所述第一通孔和第二金属的凹槽中采用物理气相沉积方法沉积钽Ta作为铜浸润层,并采用化学气相沉积CVD方法沉积铜,形成第二金属的互连;
采用等离子体增强化学的气相沉积法PECVD的方法淀积Si3N4和SiO2,作为器件的钝化保护层,光刻并腐蚀Si3N4和SiO2,形成引线区域。
CN202110276692.2A 2021-03-15 2021-03-15 高抗辐射磁随机存储器件及其制备方法 Active CN113053942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110276692.2A CN113053942B (zh) 2021-03-15 2021-03-15 高抗辐射磁随机存储器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110276692.2A CN113053942B (zh) 2021-03-15 2021-03-15 高抗辐射磁随机存储器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113053942A CN113053942A (zh) 2021-06-29
CN113053942B true CN113053942B (zh) 2021-11-23

Family

ID=76512601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110276692.2A Active CN113053942B (zh) 2021-03-15 2021-03-15 高抗辐射磁随机存储器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113053942B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133495B (zh) * 2023-01-12 2023-10-31 湖南元芯传感科技有限责任公司 一种碳基传感芯片的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1341184B1 (en) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
CN100383891C (zh) * 2004-09-10 2008-04-23 中国科学院物理研究所 一种碳纳米管磁随机存取存储器
CN101145598B (zh) * 2007-08-30 2010-08-11 复旦大学 一种改善CuxO电阻存储器疲劳特性的方法

Also Published As

Publication number Publication date
CN113053942A (zh) 2021-06-29

Similar Documents

Publication Publication Date Title
US10971682B2 (en) Method for fabricating memory device
US11183394B2 (en) Structure and method to expose memory cells with different sizes
US10734580B2 (en) Memory device and fabrication method thereof
US11665911B2 (en) Method of forming memory cell
KR20200026690A (ko) Mram mtj 상부 전극 대 비아 계면을 위한 기술
TW200405337A (en) Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US20180366638A1 (en) Semiconductor memory structure with magnetic tunnel junction (mtj) cell
CN113178520B (zh) 非易失性存储器和制造方法
US8125824B1 (en) Nanotube random access memory (NRAM) and transistor integration
US20200028069A1 (en) Dual function magnetic tunnel junction pillar encapsulation
CN113053942B (zh) 高抗辐射磁随机存储器件及其制备方法
CN102709192A (zh) 一种集成阻变存储器的mos晶体管结构的制造方法
TWI681509B (zh) 電阻式隨機存取記憶體及其形成方法
WO2020259220A1 (zh) Mram底电极的制备方法
WO2020258799A1 (zh) 自对准的mram底电极制备方法
CN110085589B (zh) 碳纳米管模块、半导体器件及制造方法
CN112713169A (zh) 包括mram底电极制作工艺的制作方法及mram器件
CN112133820A (zh) Mram底电极的制备方法
US8138572B2 (en) Semiconductor device and method for fabricating the same
CN112951982A (zh) 半导体结构及其形成方法
CN113013323A (zh) 半导体结构及其形成方法、半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant