CN105659376B - 存储器单元结构、制造存储器的方法以及存储器设备 - Google Patents

存储器单元结构、制造存储器的方法以及存储器设备 Download PDF

Info

Publication number
CN105659376B
CN105659376B CN201480056283.XA CN201480056283A CN105659376B CN 105659376 B CN105659376 B CN 105659376B CN 201480056283 A CN201480056283 A CN 201480056283A CN 105659376 B CN105659376 B CN 105659376B
Authority
CN
China
Prior art keywords
diffusion layer
memory
silicon substrate
recess portion
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480056283.XA
Other languages
English (en)
Other versions
CN105659376A (zh
Inventor
梅林拓
助川俊
助川俊一
横山孝司
细见政功
肥后丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN105659376A publication Critical patent/CN105659376A/zh
Application granted granted Critical
Publication of CN105659376B publication Critical patent/CN105659376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

本公开涉及使得能够提供MRAM的存储器单元结构的存储器单元结构、存储器制造方法以及存储器装置，其减小连接到MTJ的牵引布线的电阻、减小存储器单元的面积并避免由于热导致的MTJ的性能退化。存储器单元包括：晶体管，其使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在两个侧壁部分中、第一扩散层和第二扩散层之间的部分处形成沟道；以及存储器元件，其设置在第一扩散层之下。第一扩散层经由在使硅衬底薄膜化之后形成的触点而电连接到存储器元件。

Description

存储器单元结构、制造存储器的方法以及存储器设备
技术领域
本公开涉及存储器单元结构、制造具有存储器单元结构的存储器的方法以及存储器设备。
专利文献1：日本专利申请特开No.2002-329846
背景技术
随着从移动终端到高容量服务器的各种信息装置的显著进步，在构成那些装置的诸如存储器和逻辑的元件中也追求更高的性能(即，高度集成、高速度以及低功耗)。具体地，半导体非易失性存储器的进展是惊人的，并且闪存存储器作为高容量文件存储器日益盛行，同时增大了超越硬盘驱动器的势头。另一方面，为了旨在开发为代码存储装置(codestorage)或工作存储器(working memory)并代替目前广泛使用的NOR闪存存储器、DRAM等，FeRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、PCRAM(相变随机存取存储器)等正在开发过程中。它们中的一些已经投入实际使用。
在这些存储器中，MRAM取决于磁体的磁化方向存储数据并且因此能够以高速度并几乎无限次(1015次或更多)地重写。MRAM已经用于工业自动化、航空器等领域中。MRAM由于其高速度操作和可靠性而期望未来在代码存储装置或工作存储器中开发。
近年来，相对于水平磁化类型的磁性存储装置，已经提出了适于减小存储器单元的面积的垂直磁化类型。由于数据存取(写入/读取)的响应性并作为非易失性RAM，所以设想了代替DRAM的需求，但是减小堪比DRAM的存储器单元的尺寸(即，减小位单价)是必不可少的。
MRAM作为半导体存储器在结构上与DRAM类似，并且具有DRAM中的电容器部分用MTJ(磁性隧道结)元件代替的这样的形状。
在已经大量生产的MRAM的结构中，用于选择每个MTJ的晶体管、位线、字线、MTJ和数据线以所述顺序从底部层叠在衬底上。换言之，MTJ设置在元件的几乎最上层，并且字线和位线形成为元件之间的层叠布线中的存储器连接布线，其是半导体制造的第二半步(后段制程)。在结构中，在形成存储器连接布线之后，要作为存储器元件的MTJ层叠在那些连接布线上，并且之后形成数据线。
具体地，其中从存取晶体管(场效应晶体管)到MTJ的组件被牵引到金属布线的最上层附近并随后被连接的结构是主流。在这种情况中，由于位线和字线牵引到MTJ，位线和字线的电阻变大，因此用于重写MTJ的存储器内容的电流不能增大。这变成在电流控制方面的问题。作为解决这个问题的一个方法，进行了制作垂直类型的存取晶体管的尝试(见专利文献1)。
发明内容
本发明要解决的问题
附带地，在MRAM的半导体结构中，存在尽可能减小位线和字线的布线电阻的量值的需求。此外，MRAM具有DRAM中不存在的数据线。因此，如果在存储器元件中布线数据线，则有必要尽可能防止存储器元件的面积的增大。此外，MTJ的耐热性是问题。换言之，对字线等的布线的热处理可能导致MTJ的性能退化。这需要被避免。
在此方面，本公开的一个目的是提供MRAM的存储器单元结构，其减小连接到作为存储器元件的MTJ的牵引布线的电阻、增加提供给存储器元件的电流、减小存储器单元的面积并且还避免由于热的MTJ的性能退化。
解决问题的方式
首先，根据本公开，提供的存储器单元结构包括：晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层，来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道；以及存储器元件，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件。
以这种方式，由于凹部的两个相对侧壁用作沟道，所以可以确保沟道宽度超过正常晶体管的两倍大。此外，由于存储器元件设置在第一扩散层之下，所以可以在形成金属布线之后进行存储器元件的形成。
第二，在以上提及的根据本公开的存储器单元结构中，希望通过绝缘膜和衬底浓度分布(profile)来为每个存储器单元电绝缘第一扩散层。
以这种方式，由于由绝缘膜和衬底浓度分布提供电隔离，所以不会发生操作故障。
第三，在以上提及的根据本公开的存储器单元结构中，希望触点具有与硅衬底绝缘的结构。
以这种方式，由于触点具有与硅衬底绝缘的结构，所以不会发生操作故障。
第四，在以上提及的根据本公开的存储器单元结构中，硅衬底可以是SOI(绝缘体上硅)衬底。
以这种方式，由于硅衬底是SOI衬底，所以可以以高精确度在硅衬底的预定位置处停止RIE(反应离子刻蚀)，并且可以使形成工艺更可靠和稳定。
第五，在以上提及的根据本公开的存储器单元结构中，希望存储器元件是MTJ(磁性隧道结)元件。这实现了适用于使用MTJ元件的MRAM的存储器单元结构。
根据本公开，首先，提供了一种制造具有包括晶体管和存储器元件的存储器单元结构的存储器的方法，晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，所述方法包括通过执行至少以下步骤来形成作为所述存储器单元结构的一部分的中间层叠体的步骤：在所述硅衬底的预定深度处形成场隔离层；在所述场隔离层之间形成槽形的凹部；在所述凹部的所述底部中形成所述第一扩散层；在所述凹部的所述侧壁部分的所述上端部中形成所述第二扩散层；以及在所述第二扩散层的上部中形成金属布线。
以这种方式，由于包括在第二扩散层的上部中形成金属布线的步骤，所以可以缩短从晶体管到存储器元件的连接。
第二，在以上提及的制造根据本公开的存储器单元的方法中，希望包括以下步骤：将作为支撑衬底的另一硅衬底接合到形成有中间层叠体的硅衬底；以及使硅衬底薄膜化。
以这种方式，由于包括将作为支撑衬底的另一硅衬底接合到硅衬底的步骤，所以有可能使硅衬底薄膜化并且容易在硅衬底的背面上形成触点。
第三，在以上提及的制造根据本公开的存储器单元的方法中，希望包括形成与在所薄膜化的硅衬底上形成的第一扩散层的触点的步骤。
以这种方式，由于从背侧上的第一扩散层的底部形成了触点，所以可以缩短晶体管和存储器元件之间的距离。
第四，在以上提及的制造根据本公开的存储器单元的方法中，希望包括形成通过触点电连接到第一扩散层的存储器元件。因此，形成了作为存储器单元所需的结构。
根据本公开，提供了存储器设备，所述存储器设备包括：存储器单元，所述存储器单元包括取决于磁体的磁化状态来保持信息的存储器元件；以及相互交叉的两种类型的布线和其它类型的布线。所述存储器单元具有存储器单元结构，所述存储器单元结构包括：晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，以及存储器元件，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，在所述两种类型的布线之间经由所述晶体管向所述存储器元件提供电流。
在这种情况中，晶体管具有凹部的两个相对侧壁作为沟道，并且因此可以确保沟道宽度超过正常晶体管的两倍大，并且可以形成具有高电流能力的、包括存储器单元的存储器设备。
本发明的效果
根据本公开，由于可以缩短从晶体管到存储器元件的连接，所以可以减小连接电阻。由于凹部的两个相对侧壁用作沟道，所以增加了晶体管的沟道宽度。这可以增加提供给存储器元件的电流，并且也减小了晶体管单元的面积。
此外，由于可以在形成金属布线之后形成存储器元件，所以可以抑制金属布线的热处理的影响。
应当注意，本文描述的效果不一定是限制性的，并且可以产生本公开中描述的任何效果。
附图说明
图1是示出MRAM和DRAM的每个的存储器单元的电路配置的图示。
图2是示出根据实施例的存储器单元的顶面的结构的图示。
图3是示出根据实施例的存储器单元的层状结构的图示。
图4是示出当根据实施例的存储器单元内的晶体管导通时的电流流动的图示。
图5是示出在形成了根据实施例的存储器单元的每个单元的隔离区的状态下的层状结构的图示。
图6是示出在形成了根据实施例的存储器单元的凹部的状态下的层状结构的图示。
图7是示出在形成了根据实施例的存储器单元的第一扩散层的状态下的层状结构的图示。
图8是示出在根据实施例的存储器单元的凹部内形成了保护膜的状态下的层状结构的图示。
图9是示出在栅极电极嵌在根据实施例的存储器单元中的状态下的层状结构的图示。
图10是示出在形成了根据实施例的存储器单元的第二扩散层的状态下的层状结构的图示。
图11是示出形成了根据实施例的存储器单元的第二扩散层以及连接到其的位线的状态下的层状结构的图示。
图12是示出在形成了根据实施例的存储器单元的金属布线的状态下的层状结构的图示。
图13是示意性示出将在一个衬底上形成的中间层叠体接合到另一衬底并且执行薄膜化以制造根据实施例的存储器单元的流程的图示。
图14是示出其中从根据实施例的存储器单元的中间层叠体的第一扩散层形成背触点的层状结构的图示。
图15是示出其中从根据实施例的存储器单元的中间层叠区域的第一扩散层形成的背触点的侧壁上形成绝缘保护膜的层状结构的图示。
图16是示出根据实施例的存储器单元结构的修改的示例的图示。
具体实施方式
下文中，将以以下顺序描述本公开的实施例。
<1.MRAM和DRAM的电路之间的比较>
<2.存储器单元的上部的布局设计>
<3.实施例的存储器单元结构>
<4.制造实施例的存储器单元的方法>
<5.修改的示例>
<1.MRAM和DRAM的电路配置>
首先，将参考图1描述MRAM和DRAM的电路配置。
图1的部分A示出了MRAM的存储器单元1的电路配置。如图1的部分A中示出的，MRAM的存储器单元1由MTJ元件3(Rm)、存取晶体管5、字线2、位线6和数据线4构成。
MTJ元件3具有作为用于存储信息的存储器元件的功能。一般地，MTJ元件3具有包括两个铁磁体层和夹在其间的绝缘层的结构。
两个铁磁体层中，一个铁磁体层的磁化是固定的，而另一个铁磁体层的磁化是可变的。薄绝缘层作为壁垒位于铁磁体层之间。一个磁性层的磁化方向是固定的，而另一个磁性层的磁化方向是变化的，并且由于其电阻值之间的差异，从而保持了信息。当两个磁性层在磁化取向方面不同时，电阻为高，而当两个磁性层具有相同的磁化取向时，电阻为低。向MTJ元件3提供电流并检测，并且因此可以读取存储器内容(1或0)。
存取晶体管5起到是否向每个存储器单元1的MTJ元件3提供电流的开关的作用。当存取晶体管5导通时，可以向MTJ元件3提供电流。换言之，能够存取MTJ元件3。当存取晶体管5关断时，可以停止向MTJ单元3提供电流。换言之，能够取消对MTJ元件3的存取。
字线2控制存取晶体管5的开和关。字线2连接到存取晶体管5的栅极电极。当向字线2施加电压时，栅极电极的电压变为恒定的，并且因而对应的存取晶体管5可以导通。
位线6向存取晶体管5的源极提供恒定电压。
数据线4连接为与位线6配对。这可以在位线6和数据线4之间形成电流路径。
如果存取晶体管5导通，在位线6和数据线4之间提供电流，并且因此可以向MTJ元件3提供恒定电流。这使得检测MTJ元件3的电阻值和读取存储器内容成为可能。可替代地，当提供自旋流时，可以写入信息。
与此相对地，如图1的部分B中示出的，DRAM的存储器单元10具有由电容器7、存取晶体管5、字线2和位线6构成的电路配置。
在该配置中，用电容器7代替MRAM的存储器单元1的MTJ元件3。事实上，电容器7对应于存储器元件，并且取决于存储于其中的电荷的存在与否来存储信息。
此外，对应于数据线4的部分是板。板是板状电极并且不必要如MRAM中的每个存储器单元1中的数据线4那样布线。换言之，这在减小存储器单元尺寸方面是有利的。
然而，在MRAM的存储器单元1的层叠中，数据线4的布线层必须无失败地层叠，而这是在减小存储器尺寸方面的不方便之处。
<2.存储器单元的上部的布局>
下文中，将参考图2描述根据实施例的MRAM的存储器单元1的布局。图2是示意性示出从顶部观察时根据实施例的存储器单元阵列的结构的图示。如图2中示出的，在竖直方向布线了多个字线2并且在横向方向布线了多个位线6以使得字线2和位线6相互交叉。存储器单元1设置在字线2和位线6的交叉的中心位置处。如图中示出的，存储器单元1的特征尺寸是2F×2F＝4F2。在该实施例中，存取晶体管5的沟道12形成在每个字线2的两侧的侧壁上。当沿着竖直方向走向的字线2的两侧的侧壁用作沟道12时，容易获得有效沟道宽度和确保电流能力。在该图中，当具有每侧为F的沟道用在两侧时，获得了对应于2F的沟道宽度。
在存储器单元1的尺寸相对于图在竖直方向延展时，可能获得5F2的存储器单元尺寸中为3F的有效沟道宽度或6F2的存储器尺寸中为4F的有效沟道宽度。
<3.实施例的存储器单元结构>
下文中，将参考图3描述根据实施例的存储器单元结构以及其外围电路部分。图3是示出根据实施例的存储器单元的层状结构的图示。根据该实施例的存储器单元1包括MTJ元件3、存取晶体管5、字线2、位线6和数据线4。图3示出了其中形成了三个存储器单元1的一部分。
在硅衬底14中，凹部15形成为槽形。在凹部15中，嵌入栅极电极18。栅极电极18连接到字线2(未示出)。
存取晶体管5由第一扩散层16、第二扩散层19、栅极电极18和沟道12构成。第一扩散层16对应于存取晶体管5的漏极。此外，第二扩散层19对应于其源极。
如图中示出的，存取晶体管5具有这样的配置，其中：第一扩散层16形成在通过将硅衬底14加工为具有槽形而形成的部分15的底部上，第二扩散层19形成在凹部15的两个相对侧壁部分的上端部上，并且第一扩散层16和第二扩散层19用于在第一扩散层16和第二扩散层19之间的部分处在两个侧壁部分中形成沟道12。
以这种方式，在沟道12之上形成第二扩散层19，并且存取晶体管5具有垂直方向的源极-漏极路径。
在第一扩散层16的两侧，形成了由氧化硅膜等为材料制成的场隔离层11。因此，针对每个存储器单元1，第一扩散层16是隔离的。
在第一扩散层16的下部，硅衬底14被薄膜化以形成背触点27。背触点27由铜插塞、钨插塞等形成。希望背触点27以低电阻引出。背触点27具有相对低的宽高比并直接从第一扩散层16牵引，并且因此电阻可以比通常的低约1/4至1/5。
在背触点27的两侧上形成保护绝缘膜29。此外，调整硅衬底14的衬底浓度分布。这也是因为针对每个存储器单元1获得第一扩散层16的电绝缘性的缘故。
MTJ元件3在背触点27的下部上形成为存储器元件。背绝缘层28形成在MTJ元件3的两侧上。数据线4层叠于MTJ元件3的下部之下。在形成MTJ元件3之后执行数据线4的层叠，于是使低温加工工艺成为可能。因此，可以避免由于热导致的MTJ元件3的特性退化。
数据线4设置为平行于位线6。这使得两个线被收集到平面的一侧上，从而可以抑制单元面积的增大。
此处，将参考图4描述存储器单元结构的操作状态中的电流流动。
图4示出了最左的存取晶体管5导通而其它晶体管关断的状态。如以上描述的，存取晶体管5由第一扩散层16、第二扩散层19、栅极电极18和沟道12构成。导通存取晶体管5意味着导通栅极电极18(施加恒定电压)，并且因此对应的栅极电极18示为“开”。其它栅极电极示为“关”。当栅极电极导通时，沟道12进入导电状态。
因此，当在该状态中从位线6提供电力时，从第二扩散层19(源极)经由沟道12向第一扩散层(漏极)提供电流，并且经由MTJ元件3进一步向数据线4提供电流。在那时，电流经由在凹部15的相对侧壁上的两个沟道12流动。换言之，在存储器单元1的操作状态中的电流流动包括路径x中的电流流动和路径y中的电流流动，如图中示出的。
这可以有效地获得沟道宽度并提供大量的电流，并且还允许从MTJ元件3读取存储器内容和将信息写入MTJ元件3。
外围电路部分具有与一般存储器设备类似的配置。如图3中示出的，形成了由平行于硅衬底14的源极22、栅极电极20和漏极23构成的晶体管。从源极22牵引连接布线25a。从漏极23牵引连接布线25b。每个晶体管被元件隔离区13电隔离。在元件隔离区13的下部上，形成了其中嵌入氧化硅膜等的场隔离层11。
<4.制造实施例的存储器单元的方法>
下文中，将参考图5至15以及图3描述制造根据实施例的存储器单元的方法。
图5是示出在形成了根据实施例的存储器单元的每个单元的隔离区的状态下的层状结构的图示。
图5的部分A是从顶部观察时根据实施例的存储器单元1的图示。此处，示出了摘自图2的一部分，并且示出了在水平方向要成为位线6的一部分以及要成为字线2的部分。如以上描述的，存储器单元1形成在字线2和位线6的交叉的中心位置处。
图5的部分B示出了沿着线a-a获取的截面图。如图5的部分B中示出的，首先，在未来要成为第一扩散层16的硅衬底14的底部中，通过离子注入形成场隔离层11，以使得在例如约200至400nm的深度的位置处电隔离每个存储器单元1。场隔离层11由氧化硅膜等形成。在形成氧化硅膜的情况中，以高能量和高密度向硅衬底14注入氧，并且然后执行热处理。因此，可以在硅衬底14的深度中形成氧化硅膜。
如图5的部分C的鸟瞰图中示出的，元件隔离区13形成在除了直接在未来要成为位线6的部分之下的硅衬底14以外的一部分中。场隔离层11形成在元件隔离区13的下部中。场隔离层11由氧化硅膜等构成。
通过以上过程，也可以同时形成外围电路部分的元件隔离区13。
在对后续制造工艺的描述中，每个图的部分B示出了其部分A的a-a截面。换言之，图6的部分B至图11的部分B以及图14的部分B至图16的部分B分别示出了图6的部分A至图11的部分A以及图14的部分A至图16的部分A的a-a截面，如图5中的情况。
图6是示出在形成了根据实施例的存储器单元的槽形的凹部15的状态下的层状结构的图示。在图5中描述的步骤之后，形成了凹部15。
如图6的部分B中示出的，硅衬底14和场隔离层11通过RIE(反应离子刻蚀)加工以形成为将是字线2的竖直方向中的布线的形状，从而形成槽形的凹部15。每个槽形的凹部中的硅衬底14的两侧上的侧壁部分的中心几乎都变成在随后步骤中将形成的存取晶体管5的沟道12。
如图6的部分C的鸟瞰图中示出的，凹部15和元件隔离区13处于交叉关系。
图7是示出在形成了根据实施例的存储器单元的第一扩散层的状态下的层状结构的图示。
如图7的部分B中示出的，通过离子注入在凹部15的底部中形成第一扩散层16。这个部分对应于要成为存取晶体管5的一个扩散层(漏极)的一部分。那些扩散层通过先前在图5中形成的场隔离层11与邻近扩散层电隔离。在图中从近侧到深侧的方向中，场隔离层11和元件隔离区13提供了电隔离(绝缘)。
应当注意，如图8中示出的，设想在存储器单元1的凹部15的内侧上形成侧壁保护膜17。当通过离子注入在凹部15的底部中形成第一扩散层16时，有必要执行1E15/cm2或更大的高浓度注入。侧壁保护膜17形成为保护侧壁免受离子注入的污染，所述侧壁之后将成为沟道12。
图8的部分B中示出的侧壁保护膜17可以通过用于存取晶体管5的栅氧化的预加工的湿加工来移除，这是后面的步骤。侧壁保护膜17的形成不一定是制造根据该实施例的存储器单元中必不可少的步骤。
图9是示出在栅极电极嵌入在根据实施例的存储器单元中的状态下的层状结构的图示。栅极电极18嵌入在图7中形成的状态中。可以使用其中形成了侧壁保护膜17的图8的结构。
为了嵌入栅极电极18，首先，在凹部15的内壁上形成栅极绝缘膜，并且之后沿着槽形的凹部15嵌入栅极电极18。在那时，希望栅极电极18保持在比栅极电极18的两侧上的硅衬底14更低的位置并且其上部制成平坦的。可以使用多晶硅或金属电极材料或者它们的复合膜来制成栅极电极18。字线2连接到栅极电极18。
如图9的部分C的鸟瞰图中示出的，沿着凹部15形成栅极电极18。
图10是示出在形成了根据实施例的存储器单元的第二扩散层的状态下的层状结构的图示。
如图10的部分B中示出的，通过离子注入在硅衬底14的上部中形成第二扩散层19。这个部分对应于要成为存取晶体管5的另一扩散层(源极)的一部分。
图11是示出在形成了根据实施例的存储器单元1的第二扩散层19以及连接到其的位线的状态下的层状结构的图示。首先，在形成层间膜35之后，位触点30在存储器单元的上部被打开，从而使位线6布线。位触点30被打开并作为正常触点连接到第二扩散层19。因此，当向字线2施加电压时，电压施加给连接到字线2的栅极电极18，并且对应于其的存取晶体管5可以提供从位线6到在凹部15的底部上的第一扩散层16的电流，以栅极电极18的两侧上的壁表面(即，凹部15的侧壁)作为沟道。
在形成位线6之前，在外围电路部分中，形成了每个具有参考图3描述的结构的晶体管。形成方法与正常MOS晶体管的制造方法相同。
图12是示出在形成了根据实施例的存储器单元的上层侧上的金属布线的状态下的层状结构的图示。对于用于金属布线的方法，可以未加改变地应用用于正常半导体存储器装置的布线形成步骤。在形成必要的布线结构之后，通过CMP(化学机械抛光)等使上部平坦，以成为其中可以执行晶圆接合(wafer bonding)的状态。
此处，金属布线24a至24g是电源布线。一般地，金属布线24a至24g由铝或铜制成。金属布线24b至24d可以每个用作分流器等。金属布线25a至25c连接布线层。一般地，金属布线25a至25c用钨填充。
图13是示意性示出将在一个衬底上形成的中间层叠体31接合到另一衬底并且执行薄膜化以制造根据实施例的存储器单元的流程的图示。
中间层叠体31表示通过以上于图12中提到的流程在硅衬底14上形成作为层叠的结构部分。
在其上形成中间层叠体31的硅衬底14的上部被制成为平坦的，并使作为支撑衬底用于保持刚性的另一硅衬底26与其接合(见图13的左侧部分和中间部分)。硅衬底26是其上没有特别形成层叠结构的简单衬底。
在硅衬底26被接合之后，硅衬底14从其背面(在其上没有形成中间层叠体31的表面)被抛光以便薄膜化(见右侧部分)。
在本公开中，薄膜化被执行例如达约0.5μm至1.5μm。
例如，用于背侧照明式图像传感器的技术可以应用于该一系列的接合/薄膜化步骤。
图14是示出其中从根据实施例的存储器单元1的中间层叠体31的第一扩散层16形成背触点开口27A的层状结构的图示。如图12中示出的，在位线6的上部上存在金属布线24和用于支撑衬底的接合的硅衬底26，但是此后在图14、15和16中省略了其视图。
此外，用图中省略的上部硅衬底26代替硅衬底。因此，在实际工艺中，在相对于图中所示晶圆处于倒置状态的基础上继续进行工艺制定。
在硅衬底14的背面薄膜化后，沉积背绝缘膜，并且从背面在先前形成的第一扩散层16中形成微小的背触点开口27A。当形成背触点开口27A时，RIE停止在使得足以与第一扩散层16接触的深度。
图15是示出其中在从根据实施例的存储器单元的中间层叠体31的第一扩散层16形成的背触点开口27A的侧壁上形成绝缘保护膜29的层状结构的图示。
保护绝缘膜29形成在先前形成的背触点开口27A的侧壁上。这可以防止之后描述的背触点27与硅衬底14短路。如果此绝缘性不充足，可能会发生操作故障或可能损害作为存储器单元的性能。
在执行以上的步骤之后，形成了图3中示出的结构并完成了存储器单元1。
亦即，背触点27作为导体设置在背触点开口27A中，并且从背触点27引出连接。从而形成MTJ元件3，作为通过背触点27电连接到第一扩散层16的存储器元件。
背触点27设想为铜插塞、钨插塞等。希望从第一扩散层16以低电阻引出电连接点。
如以上描述的，背触点27具有相对低的宽高比并且直接从对应于存取晶体管5的漏极的第一扩散层16牵引出，从而可以预期比一般结构的电阻低约1/4至1/5的电阻。
在背侧、平坦的硅衬底上执行MTJ元件3的形成。所以，提供了易于加工的结构。数据线4设置在MTJ元件3之上。数据线4仅需要是平行于位线6走向的布线，并且不会涉及单元面积的增大。此外，在形成MTJ元件3之后，启用低热加工的工艺构建，并且在形成MTJ元件3之后的MTJ元件3的存储器元件的特性不会受到损害。
通过以上描述的流程，可以制造根据该实施例的存储器单元。
在根据该实施例、如以上描述的形成的存储器单元结构中，存取晶体管5具有凹部15的两个相对侧壁部分作为沟道，并因此可以确保沟道宽度超过正常晶体管的两倍大。这可以增加电流驱动能力而不会增大单元面积。为了增加MTJ元件3的矫顽特性(coercivecharacteristics)，希望在低电压下提供相对大的电流。因此，有效的是增加存取晶体管5的电流驱动能力。
此外，在晶体管中，在垂直方向形成源极-漏极电流路径，第二扩散层19和位线6彼此连接，并且第一扩散层16经由一个背触点27连接到MTJ元件3。
通常地，MTJ元件具有低耐热性的材料。因此，在制造单元结构的步骤中，意图最小化形成MTJ元件之后执行的热处理。出于这个原因，在各种存储器单元结构中，采取了下面的技术：形成晶体管部分、金属布线部分等，并且之后在其上形成MTJ元件。然而，通过该技术，经由大量触点提供从晶体管到MTJ元件的连接。这增加了由触点带来的电阻值。在本实施例的情况中，由于MTJ元件3形成在其上形成存取晶体管5的硅衬底14的背侧上，并且经由一个背触点27将第一扩散层16连接到MTJ元件3，从而最小化由触点带来的电阻，并且该实施例在这一点上也是有利的。此外，可以在金属布线步骤后的步骤中创建MTJ元件3，并且可以最小化热处理对MTJ元件3的影响。
<5.修改的示例>
下文中，将参考图16描述根据实施例的存储器单元结构的修改的示例。图16是示出根据实施例的存储器单元结构的修改的示例的图示。SOI(绝缘体上硅)衬底33用来替代正常硅衬底。
SOI衬底是具有其中在硅衬底和表面Si层之间插入SiO2的结构的衬底。一般地，由于可以减小晶体管的寄生电容，所以SOI衬底被认为在提高操作速度和降低功耗方面是有效的。与使用正常硅衬底的情况相比，据说可以期望在操作速度上提高20％至30％并在功耗上减少50％或更多。
如图16中示出的，存储器单元结构基本上与使用正常硅衬底14制造的存储器单元结构相同。图16的存储器单元结构的不同之处在于不存在在背触点27的侧壁上形成的保护绝缘膜29(见图3)。换言之，在使用SOI衬底33的情况中，可以在没有保护绝缘膜29的情况下确保存储器单元1之间的绝缘性，并且因此不必要形成保护绝缘膜29。
在背触点27中，可以通过侧壁工艺形成小于最小设计的触点。所以，在背触点27变窄的端部处形成侧壁34。
使用SOI衬底33的情况中的优势如下。
(a)在正常的硅衬底14中，形成包括存储器单元1的均匀的薄膜化薄硅衬底14是必不可少的，而在SOI衬底的情况中这是不需要的。
(b)在正常的硅衬底14中，由于背触点27的硅衬底的膜厚的余量，在一定程度上深度趋于更大，而在SOI衬底的情况中深度不用变得更大。
(c)在正常的硅衬底14中，难以在打开背触点时以高精确度在第一扩散层16的位置处停止RIE，而在SOI衬底的情况中RIE可以以高精确度停止。
(d)在正常的硅衬底14中，在侧壁上需要保护绝缘膜29以防止背触点27与硅衬底14短路，而在SOI衬底的情况中不需要保护绝缘膜29。
如以上描述的，在使用SOI衬底33的情况中，展现出优异的优势。制造存储器单元的方法与正常硅衬底14的情况类似。
根据以上描述的实施例的存储器单元结构及其制造方法不限于用于MRAM的那些，并且可以应用于诸如DRAM的存储器。
应当注意，本文中描述的效果仅是示例性的而不是限制性的，并且可以产生任何其它效果。
应当注意，本技术可以具有以下配置。
(1)一种存储器单元结构，包括：
晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层，来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道；以及
存储器元件，所述存储器元件设置在所述第一扩散层之下，
所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件。
(2)根据(1)的存储器单元结构，其中
通过绝缘膜和衬底浓度分布来为每个存储器单元电绝缘第一扩散层。
(3)根据(1)或(2)的存储器单元结构，其中
触点具有与硅衬底绝缘的结构。
(4)根据(1)至(3)任一的存储器单元结构，其中
硅衬底是SOI衬底。
(5)根据(1)至(4)任一的存储器单元结构，其中
存储器元件是MTJ元件。
(6)一种制造具有包括晶体管和存储器元件的存储器单元结构的存储器的方法，晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，
所述方法包括通过执行至少以下步骤来形成作为所述存储器单元结构的一部分的中间层叠体的步骤：
在所述硅衬底的预定深度处形成场隔离层；
在所述场隔离层之间形成槽形的凹部；
在所述凹部的所述底部中形成所述第一扩散层；
在所述凹部的所述侧壁部分的所述上端部中形成所述第二扩散层；以及
在所述第二扩散层的上部中形成金属布线。
(7)根据(6)的制造存储器的方法，包括以下步骤：
将作为支撑衬底的另一硅衬底接合到形成有中间层叠体的硅衬底；以及
使硅衬底薄膜化。
(8)根据(7)的制造存储器的方法，包括以下步骤：
形成与在所薄膜化的硅衬底上形成的第一扩散层的触点。
(9)根据(8)的制造存储器的方法，包括以下步骤：
形成通过触点电连接到第一扩散层的存储器元件。
(10)一种存储器设备，包括：
存储器单元，所述存储器单元包括取决于磁体的磁化状态来保持信息的存储器元件；以及
相互交叉的两种类型的布线和其它类型的布线，
所述存储器单元具有存储器单元结构，所述存储器单元结构包括：
晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在所述两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，以及
存储器元件，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，
在所述两种类型的布线之间经由所述晶体管向所述存储器元件提供电流。
符号说明
1、10 存储器单元
2 字线
3 MTJ
4 数据线
5 存取晶体管
6 位线
7 电容器
11 场隔离层
12 沟道
13 元件隔离区
14、26 硅衬底
15 凹部
16 扩散层
17 侧壁保护膜
18、20 栅极电极
19 第二扩散层
27 背触点
28 背绝缘层
29 保护绝缘膜
31 中间层叠体
33 SOI衬底

Claims (10)

1.一种存储器单元结构，包括：
晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层，来在两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道；以及
存储器元件，所述存储器元件设置在所述第一扩散层之下，
所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件。
2.根据权利要求1所述的存储器单元结构，其中
通过绝缘膜和衬底浓度分布来为每个存储器单元电绝缘所述第一扩散层。
3.根据权利要求1所述的存储器单元结构，其中
所述触点具有与所述硅衬底绝缘的结构。
4.根据权利要求1所述的存储器单元结构，其中
所述硅衬底是SOI衬底。
5.根据权利要求1所述的存储器单元结构，其中
所述存储器元件是MTJ元件。
6.一种制造具有包括晶体管和存储器元件的存储器单元结构的存储器的方法，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，
所述方法包括通过执行至少以下步骤来形成作为所述存储器单元结构的一部分的中间层叠体的步骤：
在所述硅衬底的预定深度处形成场隔离层；
在所述场隔离层之间形成槽形的凹部；
在所述凹部的所述底部中形成所述第一扩散层；
在所述凹部的所述侧壁部分的所述上端部中形成所述第二扩散层；以及
在所述第二扩散层的上部中形成金属布线。
7.根据权利要求6所述的制造存储器的方法，包括以下步骤：
将作为支撑衬底的另一硅衬底接合到形成有所述中间层叠体的所述硅衬底；以及
使所述硅衬底薄膜化。
8.根据权利要求7所述的制造存储器的方法，包括以下步骤：
形成与在所薄膜化的硅衬底上形成的第一扩散层的触点。
9.根据权利要求8所述的制造存储器的方法，包括以下步骤：
形成通过所述触点电连接到所述第一扩散层的存储器元件。
10.一种存储器设备，包括：
存储器单元，所述存储器单元包括取决于磁体的磁化状态来保持信息的存储器元件；以及
相互交叉的两种类型的布线和其它类型的布线，
所述存储器单元具有存储器单元结构，所述存储器单元结构包括：
晶体管，所述晶体管使用在通过将硅衬底加工为槽形而形成的凹部的底部中形成的第一扩散层和在所述凹部的两个相对侧壁部分各自的上端部中形成的第二扩散层来在两个侧壁部分中、所述第一扩散层和所述第二扩散层之间的部分处形成沟道，以及
存储器元件，所述存储器元件设置在所述第一扩散层之下，所述第一扩散层经由在使所述硅衬底薄膜化之后形成的触点而电连接到所述存储器元件，
在所述两种类型的布线之间经由所述晶体管向所述存储器元件提供电流。
CN201480056283.XA 2013-10-22 2014-10-10 存储器单元结构、制造存储器的方法以及存储器设备 Active CN105659376B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-219424 2013-10-22
JP2013219424A JP2015082564A (ja) 2013-10-22 2013-10-22 メモリセル構造、メモリ製造方法、メモリ装置
PCT/JP2014/077172 WO2015060144A1 (ja) 2013-10-22 2014-10-10 メモリセル構造、メモリ製造方法、メモリ装置

Publications (2)

Publication Number Publication Date
CN105659376A CN105659376A (zh) 2016-06-08
CN105659376B true CN105659376B (zh) 2019-03-08

Family

ID=52992744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480056283.XA Active CN105659376B (zh) 2013-10-22 2014-10-10 存储器单元结构、制造存储器的方法以及存储器设备

Country Status (5)

Country Link
US (3) US9595562B2 (zh)
JP (1) JP2015082564A (zh)
CN (1) CN105659376B (zh)
TW (1) TWI630738B (zh)
WO (1) WO2015060144A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015082564A (ja) * 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
JP2018129374A (ja) * 2017-02-07 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
US10128311B2 (en) 2017-03-17 2018-11-13 Toshiba Memory Corporation Magnetic memory device
US10446606B2 (en) * 2017-07-19 2019-10-15 International Business Machines Corporation Back-side memory element with local memory select transistor
US10629649B2 (en) 2017-12-29 2020-04-21 Spin Memory, Inc. Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
US10355045B1 (en) * 2017-12-29 2019-07-16 Spin Memory, Inc. Three dimensional perpendicular magnetic junction with thin-film transistor
JP2019192869A (ja) * 2018-04-27 2019-10-31 東芝メモリ株式会社 半導体記憶装置
US11417829B2 (en) 2018-05-18 2022-08-16 Integrated Silicon Solution, (Cayman) Inc. Three dimensional perpendicular magnetic tunnel junction with thin film transistor array
US10937945B2 (en) 2019-01-22 2021-03-02 International Business Machines Corporation Structured pedestal for MTJ containing devices
US10784268B1 (en) 2019-03-21 2020-09-22 International Business Machines Corporation OTP elements with high aspect ratio MTJ
JP2021150626A (ja) 2020-03-24 2021-09-27 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same
TWI803180B (zh) * 2022-02-08 2023-05-21 華邦電子股份有限公司 半導體記憶體結構及其形成方法
US20240074333A1 (en) * 2022-08-23 2024-02-29 International Business Machines Corporation Back side phase change memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
CN101847436A (zh) * 2009-03-24 2010-09-29 中国科学院物理研究所 一种基于垂直晶体管的磁性多层膜随机存储器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2554332B2 (ja) 1987-05-19 1996-11-13 三菱電機株式会社 １トランジスタ型ダイナミツクメモリセル
JP2003023150A (ja) * 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
KR100520611B1 (ko) * 2003-03-03 2005-10-10 주식회사 하이닉스반도체 자기저항 램 및 그 제조 방법
US7042047B2 (en) * 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
KR100657969B1 (ko) * 2005-08-30 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자의 제조 방법
US20080099828A1 (en) * 2006-10-30 2008-05-01 Frank Heinrichsdorff Semiconductor structure, semiconductor memory device and method of manufacturing the same
JP2008218514A (ja) * 2007-02-28 2008-09-18 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP2009224543A (ja) * 2008-03-17 2009-10-01 Sony Corp 半導体装置の製造方法
KR101004506B1 (ko) * 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
JP5487625B2 (ja) * 2009-01-22 2014-05-07 ソニー株式会社 半導体装置
JP5542550B2 (ja) * 2010-07-08 2014-07-09 株式会社東芝 抵抗変化メモリ
US8310868B2 (en) * 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8304825B2 (en) * 2010-09-22 2012-11-06 Monolithic Power Systems, Inc. Vertical discrete devices with trench contacts and associated methods of manufacturing
JP2012238642A (ja) * 2011-05-10 2012-12-06 Elpida Memory Inc 半導体装置及びその製造方法
KR20130027155A (ko) * 2011-09-07 2013-03-15 삼성전자주식회사 반도체 기억 소자
JP2013161827A (ja) 2012-02-01 2013-08-19 Elpida Memory Inc 半導体装置の製造方法
KR101901322B1 (ko) * 2012-02-28 2018-09-21 삼성전자주식회사 가변 저항 메모리 소자
US9029822B2 (en) * 2012-11-17 2015-05-12 Avalanche Technology, Inc. High density resistive memory having a vertical dual channel transistor
JP2015082564A (ja) * 2013-10-22 2015-04-27 ソニー株式会社 メモリセル構造、メモリ製造方法、メモリ装置
TWI689920B (zh) * 2014-01-08 2020-04-01 日商新力股份有限公司 半導體裝置及記憶體電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385905A (zh) * 2001-03-28 2002-12-18 海力士半导体有限公司 具有垂直结构晶体管的磁性随机存取存储器及其制造方法
CN1819205A (zh) * 2004-11-30 2006-08-16 因芬尼昂技术股份公司 晶体管阵列及制造垂直沟道晶体管阵列的方法
CN101847436A (zh) * 2009-03-24 2010-09-29 中国科学院物理研究所 一种基于垂直晶体管的磁性多层膜随机存储器

Also Published As

Publication number Publication date
TWI630738B (zh) 2018-07-21
US20160260774A1 (en) 2016-09-08
WO2015060144A1 (ja) 2015-04-30
CN105659376A (zh) 2016-06-08
US20180226571A1 (en) 2018-08-09
US10615334B2 (en) 2020-04-07
TW201528567A (zh) 2015-07-16
JP2015082564A (ja) 2015-04-27
US9972772B2 (en) 2018-05-15
US9595562B2 (en) 2017-03-14
US20170141298A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
CN105659376B (zh) 存储器单元结构、制造存储器的方法以及存储器设备
US10319785B2 (en) Semiconductor device and method of manufacturing same
US10043817B2 (en) Semiconductor memory device
CN110249427A (zh) 具有嵌入式动态随机存取存储器的三维存储器件
CN105359270B (zh) 具有宽带隙晶体管解码器的3d非易失性存储器
US9093632B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR20140109741A (ko) 수직형 반도체 장치 및 제조 방법과 그 동작 방법
TW201523946A (zh) 磁阻元件及磁性隨機存取記憶體
CN110323247A (zh) Mram器件及其制造方法及包括mram的电子设备
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
US10818727B2 (en) Semiconductor devices
TW201724370A (zh) 形成記憶體裝置結構之方法及記憶體裝置結構
US9559297B2 (en) Vertical transistor for resistive memory
US8730719B1 (en) MRAM with metal gate write conductors
US20120236620A1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
KR102084030B1 (ko) 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법
US20230081427A1 (en) Three-dimensional memory string array of thin-film ferroelectric transistors formed with an oxide semiconductor channel
TW202234682A (zh) 半導體裝置
TW202339211A (zh) 包括無接面式鐵電記憶體電晶體的三維nor記憶體串的記憶體結構及製造之方法
CN116347896A (zh) 半导体结构、存储器及其制作方法、电子设备
KR20120085468A (ko) 3차원 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
TW201310623A (zh) 垂直式非動態隨機存取記憶體結構
KR20130042907A (ko) 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant