CN114664940A - 可移动离子薄膜及铁电场效应晶体管、电容、制备方法 - Google Patents

可移动离子薄膜及铁电场效应晶体管、电容、制备方法 Download PDF

Info

Publication number
CN114664940A
CN114664940A CN202210533430.4A CN202210533430A CN114664940A CN 114664940 A CN114664940 A CN 114664940A CN 202210533430 A CN202210533430 A CN 202210533430A CN 114664940 A CN114664940 A CN 114664940A
Authority
CN
China
Prior art keywords
movable
oxide
thin film
transistor
movable ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210533430.4A
Other languages
English (en)
Inventor
刘欢
玉虓
韩根全
刘艳
金成吉
陈佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210533430.4A priority Critical patent/CN114664940A/zh
Publication of CN114664940A publication Critical patent/CN114664940A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Abstract

本发明公开了一种可移动离子薄膜及铁电场效应晶体管、电容、制备方法。本发明的可移动离子薄膜为绝缘氧化层,总厚度为3‑10nm;绝缘氧化层内含有可移动离子,可移动离子由带正电荷的氧空位和带负电荷的氧离子组成。可移动离子可以下电场作用下发生迁移形成偶极子。本发明的可移动离子薄膜具有类铁电特性,可作为新型铁电栅介质层代替传统钙钛矿结构和HfO2基铁电介质层用于铁电场效应晶体管,极大降低热预算和减少栅泄漏电流,离子移动的反转方式可提升器件的抗疲劳特性。

Description

可移动离子薄膜及铁电场效应晶体管、电容、制备方法
技术领域
本发明属于微电子技术领域,特别涉及一种可移动离子薄膜及铁电场效应晶体管、电容、制备方法。
背景技术
随着CMOS按比例微缩接近物理极限,传统冯氏架构的芯片算力和能效受到了“存储墙”的限制,新型非易失存储器成为支撑未来高性能通用计算和边缘计算的核心技术,也是世界各国在后摩尔时代下集成电路领域竞相占领的战略技术制高点。非易失HfO2基铁电晶体管(FeFET)具有存储密度高、功耗低、写入/擦除速度快、保持数据能力强和与传统硅(Si)基CMOS工艺兼容等特性,目前已经在静态/动态随机访问存储器、倍频器、内存计算和人工突触等方面实现应用。但HfO2基FeFET目前面临着一大挑战是存在着可移动带电氧空位,其在电场下的再分布和界面对氧空位的俘获会引起器件唤醒、印刻和极化疲劳等可靠性问题,导致器件的抗疲劳特性受到限制。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种可移动离子薄膜及铁电场效应晶体管、电容、制备方法。
为实现上述发明目的,本发明的技术方案为:本发明实施例的第一方面提供了一种可移动离子薄膜,所述可移动离子薄膜为绝缘氧化层,且绝缘氧化层内包含有可移动离子;所述可移动离子由带正电荷氧空位和带负电荷氧离子组成,总厚度为3-10nm;
所述带正电荷氧空位和带负电荷氧离子在电场作用下发生迁移形成偶极子。
进一步地,所述绝缘氧化层包括无掺杂绝缘氧化物和含掺杂绝缘氧化物中的一种。
进一步地,所述无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种。
进一步地,所述含掺杂绝缘氧化物,掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、 钛Ti、钆Gd和镧La中的至少一种元素。
本发明实施例的第二方面提供了一种可移动离子薄膜的制备方法,所述制备方法具体为:通过原子层沉积、化学气相沉积或磁控溅射沉积的方法生长绝缘氧化层,在生长绝缘氧化层的同时控制氧源流量生成可移动离子,制得可移动离子薄膜。
本发明实施例的第三方面提供了一种可移动离子薄膜铁电场效应晶体管,所述铁电场效应晶体管包括:晶体管衬底、绝缘界面层、晶体管可移动离子薄膜栅介质层、栅电极、源极和漏极;其中,所述晶体管可移动离子薄膜栅介质层为上述的可移动离子薄膜;所述绝缘界面层、所述晶体管可移动离子薄膜栅介质层和所述栅电极自下向上竖直分布于所述晶体管衬底的上表面;所述源极和所述漏极分别设置于所述晶体管衬底的上表面两侧,所述绝缘界面层设置于所述源极和所述漏极之间。
本发明实施例的第四方面提供了一种可移动离子薄膜铁电场效应晶体管的制备方法,所述方法包括以下步骤:
S1,在晶体管衬底上利用原子层沉积设备沉积2nm以内的绝缘薄膜,形成绝缘界面层;
S2,利用原子层沉积设备在步骤S1所述绝缘界面层上沉积可移动离子薄膜栅介质层;
S3,利用磁控溅射工艺在步骤S2所述可移动离子薄膜栅介质层上沉积金属,形成栅电极(4);
S4,利用光刻工艺在栅电极上定义栅极区域、源极区域和漏极区域;
S5,利用刻蚀工艺,将源漏区域的栅叠层结构刻蚀至晶体管衬底表面;
S6,对刻蚀后的源极区域和漏极区域进行离子注入;
S7,利用电子束沉积工艺在源漏区域表面上沉积金属,形成源极和漏极;
S8,利用退火工艺,对源漏区域进行离子激活和源漏金属接触合金化,得到铁电场效应晶体管。
本发明实施例的第五方面提供了一种可移动离子薄膜铁电电容,包括自上而下设置的顶电极、电容可移动离子薄膜栅介质层和电容衬底;所述电容可移动离子薄膜栅介质层为上述的可移动离子薄膜;所述电容衬底的材料为半导体或金属。
本发明实施例的第六方面提供了一种可移动离子薄膜铁电电容的制备方法,包括以下步骤:在电容衬底上沉积电容可移动离子薄膜栅介质层,在所述电容可移动离子薄膜栅介质层上沉积顶层金属,通过光刻和刻蚀工艺,形成顶电极,得到可移动离子薄膜铁电电容。
本发明的有益效果为:本发明提供了一种可移动离子薄膜,具有类铁电特性,可作为新型铁电栅介质层代替传统钙钛矿结构和HfO2基铁电介质层用于铁电场效应晶体管。采用超薄的不定型可移动离子薄膜作为栅介质,更容易与CMOS集成,具有低功耗、低成本和后端工艺集成的优势,极大降低热预算和减少栅泄漏电流,离子移动的反转方式可提升器件的抗疲劳特性。
附图说明
下面结合附图和具体实施例对本发明做进一步详细说明。
图1为实施例1可移动离子薄膜作为铁电栅介质的铁电场效应晶体管结构示意图;
图2为本发明第一实例的制作流程示意图;
图3为实施例3可移动离子薄膜铁电电容结构示意图;
图4为实施例1可移动离子铁电场效应晶体管在编程/擦除操作下的转移特性曲线图;
图5为实施例3可移动离子铁电电容的P-V特性图和P-V疲劳特性图;
其中,1、晶体管衬底;2、绝缘界面层;3、晶体管可移动离子薄膜栅介质层;4、栅电极;5、源极;6、漏极;7、顶电极;8、电容可移动离子薄膜栅介质层;9、电容衬底。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本发明可能采用术语第一、第二、第三等来描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如,在不脱离本发明范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合实例对本发明的可移动离子薄膜在铁电场效应晶体管和铁电电容中的应用进行详细说明。在不冲突的情况下,下述的实施例及实施方式中的特征可以相互组合。
本发明实施例提供了一种可移动离子薄膜,所述可移动离子薄膜为绝缘氧化层,且绝缘氧化层内包含有可移动离子;所述可移动离子由带正电荷氧空位和带负电荷氧离子组成,总厚度为3-10nm;所述带正电荷氧空位和带负电荷氧离子在电场作用下发生迁移形成偶极子。
进一步地,所述绝缘氧化层包括无掺杂绝缘氧化物和含掺杂绝缘氧化物中的一种。所述无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种。所述含掺杂绝缘氧化物,掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、 钛Ti、钆Gd和镧La中的至少一种元素。
参照图1,本发明实例提供了可移动离子薄膜铁电场效应晶体管,该场效应晶体管可包括晶体管衬底1、绝缘界面层2、晶体管可移动离子薄膜栅介质层3、栅电极4、源极5和漏极6。其中,绝缘界面层2、晶体管可移动离子薄膜栅介质层3和栅电极4自下而上分布于所述晶体管衬底1的上表面;所述源极5和漏极6设置在晶体管衬底1的上表面两侧,绝缘界面层2设置于源极5和漏极6之间。
在本发明实施例中,带正电荷氧空位和带负电荷氧离子可在电场作用下发生迁移,并在晶体管可移动离子薄膜栅介质层3和栅电极4界面处以及晶体管可移动离子薄膜栅介质层3和绝缘界面层2界面处形成偶极子。
本发明实施例的场效应晶体管,通过在晶体管可移动离子薄膜栅介质层3内设置具有带正电荷氧空位和带负电荷的氧离子,通过在电场作用下对可移动离子进行调控,可移动离子薄膜表现出类铁电特性,基于可移动离子薄膜的铁电场效应晶体管的制备工艺与硅基CMOS工艺兼容,无具有低功耗、低成本和后端工艺集成的优势,极大降低热预算和减少栅泄漏电流,离子移动的反转方式可提升器件的抗疲劳特性。
需要说明的是,器件的初始状态,引起极化翻转的氧空位积累于栅金属和栅介质之间。当器件施加正向电压时,带正电氧空位发生迁移并在栅介质和衬底之间界面处积累,这个区域氧空位偶极子的分布与初始状态完全不同。器件施加正电压脉冲后,有利于转移特性曲线向负栅压方向偏移。器件施加负电压脉冲后,氧空位向相反方向迁移,回到初始的状态。
本发明实施例中晶体管衬底1、绝缘界面层2、晶体管可移动离子薄膜栅介质层3及栅电极4的材质可根据需要设置。
其中,晶体管衬底1可为半导体材料,例如,晶体管衬底1的材质可包括硅Si,锗Ge,硅锗SiGe,绝缘体上硅SOI或绝缘体上锗GOI中的一种;当然,晶体管衬底1的材质也可为其他类型的半导体材料。
绝缘界面层2可包括氧化硅材料SiO2、氮化硅材料Si3N4、氮氧化硅材料SiON、氧化锗材料GeO2和氧化铝材料Al2O3中至少一种;当然,绝缘界面层2的材质也可为其他类型材质。
晶体管可移动离子薄膜栅介质层3可包括含有可移动离子的绝缘氧化物,所述绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种;当然,晶体管可移动离子薄膜栅介质层3的材质也可为其他类型材质。
栅电极4可包括氮化物金属,所述氮化物金属包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种;当然,栅电极4的材质也可为其他类型材质。
参照图3,本发明实例提供了可移动离子薄膜铁电电容,该电容可包括顶电极7、电容可移动离子薄膜栅介质层8和电容衬底9,其中,电容可移动离子薄膜栅介质层8和顶电极自下而上分布于所述电容衬底9表面。
在本发明实施例中,衬底可以包括半导体材料或者金属材料。顶电极7、电容可移动离子薄膜栅介质层8及电容衬底9的材质可根据需要设置。
其中,顶电极7可包括氮化物金属,所述氮化物金属包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种;当然,顶电极7的材质也可为其他类型材质。
电容可移动离子薄膜栅介质层8可包括含有可移动离子的绝缘氧化物,所述绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种;当然,电容可移动离子薄膜栅介质层8的材质也可为其他类型材质。
电容衬底9可为半导体材料或金属材料中的一种,例如,电容衬底9的半导体材质可包括硅Si,锗Ge,硅锗SiGe,绝缘体上硅SOI或绝缘体上锗GOI中的一种;当然,衬底9的半导体材质也可为其他类型的半导体材料。电容衬底9的金属材质包括氮化钽TaN,氮化钛TiN,氮化钼MoN和氮化钨WN中的一种;当然,电容衬底9的金属材质也可为其他类型材料。
下面,介绍几种形成可移动离子薄膜在铁电场效应晶体管或铁电电容的结构的过程。
实施例1
基于可移动离子ZrO2栅介质的Ge基铁电场效应晶体管,参照图2,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型锗片Ge作为衬底,将衬底进行常规清洗。
步骤2,沉积无定型氧化锆ZrO2薄膜,作为可移动离子薄膜栅介质层,如图2中的(a)所示。
具体地,用等离子体增强型原子层沉积PEALD设备在衬底上沉积3.5 nm 氧化锆ZrO2作为可移动离子薄膜栅介质层,沉积的工艺条件为:使用四二甲氨基锆作为前驱体锆源,水为前驱体氧源,沉积温度为250度。其中,控制锆源和水源的脉冲时间来调控氧空位含量,使氧化锆ZrO2薄膜中含有带正电荷氧空位和带负电的氧离子,形成可移动离子薄膜栅介质层。同时生长过程中会形成GeO2作为绝缘界面层。
步骤3,采用射频反应磁控溅射设备在氧化锆ZrO2栅介质上沉积100 nm氮化钽TaN,作为栅金属,形成栅电极;如图2中的(b)所示。
步骤4,利用光刻工艺在栅电极上定义栅极区域、源极区域和漏极区域。
具体地,在TaN表面先进行光刻,定义出栅电极图形,再刻蚀形成栅电极和源漏区域。
步骤5,利用刻蚀工艺,将源漏区域的栅叠层结构刻蚀至衬底表面。
步骤6,对刻蚀后的源漏区域进行离子注入。
具体地,对刻蚀后的源漏区域进行BF2 +离子注入,注入能量为30 KeV,注入剂量为1×1015 cm-2
步骤7,在图2中的(c)所示的结构表面进行光刻,定义出需要沉积金属镍的区域,沉积20 nm厚的Ni,放入丙酮溶液中进行剥离处理,形成源极和漏极,如图2中的(d)所示。
步骤8,将整个制备完的器件在400 oC,30s条件下进行退火激活,制备得到场效应晶体管。
实施例2
基于可移动离子La2O3栅介质的Si基铁电场效应晶体管,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型硅片Si作为衬底,将衬底进行常规清洗。
步骤2,光刻定义源漏区域,并进行离子注入。
源漏区域注入P离子,剂量为1×1015 cm-2,激活条件为1000 oC,1分钟。
步骤3,沉积无定型氧化镧La2O3薄膜。
用等离子体增强型原子层沉积PEALD设备在衬底上沉积15 nm氧化镧 La2O3作为栅介质层,沉积的工艺条件为:使用La(iPrCp)3作为前驱体镧源,水为前驱体氧源,沉积温度为150 oC。其中,控制镧源和水源的脉冲时间来调控氧空位含量,使氧化镧 La2O3薄膜中含有带正电荷氧空位,得到可移动离子薄膜栅介质层。同时生长过程中会形成SiO2作为绝缘界面层。
步骤4,采用射频反应磁控溅射设备在La2O3栅介质上沉积100 nm氮化钛TiN,作为栅金属,得到栅电极。然后在400 oC ,30s条件下实施金属化后退火处理。
步骤5,定义栅电极图形。
在氮化钛TiN表面进行光刻定义栅电极图形。
步骤6,对刻蚀后的源极区域和漏极区域进行离子注入;
步骤7,利用光刻定义出需要沉积金属Al的区域,沉积20 nm厚的Al,放入丙酮溶液中进行剥离处理,形成源极和漏极。
步骤8,将整个制作完的器件在400 oC ,30s条件下退火激活,制备得到场效应晶体管。
实施例3
基于可移动离子ZrO2栅介质铁电电容,晶体管制作步骤如下;
步骤1,选择衬底并进行清洗。
本实施例中选择n型(001)晶向锗片Ge作为衬底,将衬底进行丙酮、乙醇、HF酸依次清洗并且循环3次。
步骤2,沉积氧化锆ZrO2薄膜。
用等离子体增强型原子层沉积PEALD设备在衬底上沉积4 nm 氧化锆ZrO2作为栅介质层,沉积的工艺条件为:使用四二甲氨基锆作为前驱体锆源,水为前驱体氧源,沉积温度为250度,沉积cycle数量设置为50。其中,控制锆源和水源的脉冲时间来调控氧空位含量,使氧化锆ZrO2薄膜中含有带正电荷氧空位和带负电氧离子,带正电荷氧空位和带负电氧离子作为可移动离子。
步骤3,沉积栅金属TaN。
采用射频反应磁控溅射设备在氧化锆ZrO2栅介质上沉积100 nm氮化钽TaN,作为栅金属,沉积期间控制氮流量。
步骤4,形成栅电极。
通过光刻定义栅电极图形,利用刻蚀设备将栅叠层结构刻蚀至衬底表面,形成栅电极,完成电容制备。
实施例4:测试可移动离子薄膜铁电场效应晶体管和铁电电容
对实施例1制得的可移动离子ZrO2栅介质铁电场效应晶体管进行测试,在施加4.5V,100ns的编程脉冲和-4.5V,100ns的擦除脉冲之后,其对应的转移特性如图4所示,呈现的0.78V的存储窗口表明可移动离子薄膜铁电场效应晶体管具有存储特性。对实施例3制得的可移动离子ZrO2栅介质铁电电容进行P-V测试,在3.5V,频率1kHz的三角波脉冲下,其P-V特性如图5中的(a)所示,电容表现出非零剩余极化强度的铁电回滞,表明可移动离子薄膜可以具有类铁电特性,P-V疲劳特性如图5中的(b)所示,其耐久性可以达到1010次,说明可移动离子薄膜可极大提升器件抗疲劳特性。
以上描述仅是本发明的两个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (9)

1.一种可移动离子薄膜,其特征在于,所述可移动离子薄膜为绝缘氧化层,且绝缘氧化层内包含有可移动离子;所述可移动离子由带正电荷氧空位和带负电荷氧离子组成,总厚度为3-10nm;
所述带正电荷氧空位和带负电荷氧离子在电场作用下发生迁移形成偶极子。
2.根据权利要求1所述的可移动离子薄膜,其特征在于,所述绝缘氧化层包括无掺杂绝缘氧化物和含掺杂绝缘氧化物中的一种。
3.根据权利要求2所述的可移动离子薄膜,其特征在于,所述无掺杂绝缘氧化物包括氧化铪HfO2、氧化锆ZrO2、氧化铝Al2O3、氧化镧La2O3、氧化钇Y2O3、氧化钛TiO2、氧化硅SiO2和氧化锗GeO2中的一种。
4.根据权利要求2所述的可移动离子薄膜,其特征在于,所述含掺杂绝缘氧化物,掺杂剂包括碳C、硅Si、镁Mg、铝Al、钇Y、氮N、锗Ge、锡Sn、锶Sr、铅Pb、钙Ca、钡Ba、 钛Ti、钆Gd和镧La中的至少一种元素。
5.一种权利要求1所述的可移动离子薄膜的制备方法,其特征在于,所述制备方法具体为:通过原子层沉积、化学气相沉积或磁控溅射沉积的方法生长绝缘氧化层,在生长绝缘氧化层的同时控制氧源流量生成可移动离子,制得可移动离子薄膜。
6.一种可移动离子薄膜铁电场效应晶体管,其特征在于,所述铁电场效应晶体管包括:晶体管衬底(1)、绝缘界面层(2)、晶体管可移动离子薄膜栅介质层(3)、栅电极(4)、源极(5)和漏极(6);其中,所述晶体管可移动离子薄膜栅介质层(3)为权利要求1~4任一项所述的可移动离子薄膜;所述绝缘界面层(2)、所述晶体管可移动离子薄膜栅介质层(3)和所述栅电极(4)自下向上竖直分布于所述晶体管衬底(1)的上表面;所述源极(5)和所述漏极(6)分别设置于所述晶体管衬底(1)的上表面两侧,所述绝缘界面层(2)设置于所述源极(5)和所述漏极(6)之间。
7.根据权利要求6所述可移动离子薄膜铁电场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1,在晶体管衬底(1)上利用原子层沉积设备沉积2nm以内的绝缘薄膜,形成绝缘界面层(2);
S2,利用原子层沉积设备在步骤S1所述绝缘界面层上沉积晶体管可移动离子薄膜栅介质层(3);
S3,利用磁控溅射工艺在步骤S2所述晶体管可移动离子薄膜栅介质层上沉积金属,形成栅电极(4);
S4,利用光刻工艺在栅电极上定义栅极区域、源极区域和漏极区域;
S5,利用刻蚀工艺,将源漏区域的栅叠层结构刻蚀至晶体管衬底(1)表面;
S6,对刻蚀后的源极区域和漏极区域进行离子注入;
S7,利用电子束沉积工艺在源漏区域表面上沉积金属,形成源极(5)和漏极(6);
S8,利用退火工艺,对源漏区域进行离子激活和源漏金属接触合金化,得到铁电场效应晶体管。
8.一种可移动离子薄膜铁电电容,其特征在于,包括自上而下设置的顶电极(7)、电容可移动离子薄膜栅介质层(8)和电容衬底(9);所述电容可移动离子薄膜栅介质层(8)为权利要求1~4任一项所述的可移动离子薄膜;所述电容衬底(9)的材料为半导体或金属。
9.一种权利要求8所述的可移动离子薄膜铁电电容的制备方法,其特征在于,包括以下步骤:在电容衬底(9)上沉积电容可移动离子薄膜栅介质层(8),在所述电容可移动离子薄膜栅介质层(8)上沉积顶层金属,通过光刻和刻蚀工艺,形成顶电极(7),得到可移动离子薄膜铁电电容。
CN202210533430.4A 2022-05-17 2022-05-17 可移动离子薄膜及铁电场效应晶体管、电容、制备方法 Pending CN114664940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210533430.4A CN114664940A (zh) 2022-05-17 2022-05-17 可移动离子薄膜及铁电场效应晶体管、电容、制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210533430.4A CN114664940A (zh) 2022-05-17 2022-05-17 可移动离子薄膜及铁电场效应晶体管、电容、制备方法

Publications (1)

Publication Number Publication Date
CN114664940A true CN114664940A (zh) 2022-06-24

Family

ID=82037737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210533430.4A Pending CN114664940A (zh) 2022-05-17 2022-05-17 可移动离子薄膜及铁电场效应晶体管、电容、制备方法

Country Status (1)

Country Link
CN (1) CN114664940A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190426A (zh) * 2023-04-23 2023-05-30 之江实验室 一种纳米片晶体管及纳米片晶体管的重构、制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190088664A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory device
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190088664A1 (en) * 2017-09-21 2019-03-21 Toshiba Memory Corporation Memory device
CN111554745A (zh) * 2020-04-23 2020-08-18 西安电子科技大学 一种铁电电容和铁电场效应晶体管及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HUAN LIU ET AL: "ZrO2 Ferroelectric Field-Effect Transistors Enabled by the Switchable Oxygen Vacancy Dipoles", 《NANOSCALE RESEARCH LETTERS》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190426A (zh) * 2023-04-23 2023-05-30 之江实验室 一种纳米片晶体管及纳米片晶体管的重构、制备方法

Similar Documents

Publication Publication Date Title
JP7265570B2 (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US20200227423A1 (en) Ferroelectric Devices and Methods of Forming Ferroelectric Devices
JP2019057727A (ja) 有極性、カイラル、非中心対称性強誘電体材料、その材料を含むメモリセルおよび関連するデバイスと方法
EP3614440A1 (en) Logic switching device and method of manufacturing the same
CN112151602B (zh) 氧化铪基铁电薄膜和氧化铪基铁电薄膜制备方法
CN114093935B (zh) 场效应晶体管、存算一体芯片、电路及设备
JP4080050B2 (ja) 強誘電体メモリセル、半導体構造およびそれらの製造方法
CN108428701A (zh) 一种三维nand铁电存储器及其制备方法
WO2002071448A2 (en) Single transistor ferroelectric memory cell
CN114256416A (zh) 电阻式随机存取存储器、其制造方法及其操作方法
CN101894843B (zh) 基于锆钛酸铅存储介质的铁电动态随机存储器及制备方法
US20220139934A1 (en) Memory cell, capacitive memory structure, and methods thereof
JP2000353790A (ja) 強誘電体アプリケーションのためのPb5Ge3O11薄膜の化学蒸着法
CN110459611B (zh) 一种铁电场效应晶体管及其制备方法
CN112271255A (zh) 一种铁电电容器和存储单元及其制备方法
CN114664940A (zh) 可移动离子薄膜及铁电场效应晶体管、电容、制备方法
KR20200024067A (ko) 로직 스위칭 소자 및 그 제조방법
US20230268385A1 (en) Electronic devices and methods of manufacturing the same
US20230015172A1 (en) Thin film structure including dielectric material layer and electronic device employing the same
US5942776A (en) Shallow junction ferroelectric memory cell and method of making the same
CN113363384B (zh) 一种HfO2基铁电隧道结器件及其制备方法
CN114639729B (zh) 场效应晶体管、低功耗cmos集成芯片、电路及设备
US20220246716A1 (en) Capacitor for dynamic random access memory, dram including the same and methods of fabricating thereof
US20230133523A1 (en) METHOD FOR CO-MANUFACTURING A FERROELECTRIC MEMORY AND AN OxRAM RESISTIVE MEMORY AND DEVICE CO-INTEGRATING A FERROELECTRIC MEMORY AND AN OxRAM RESISTIVE MEMORY
TW569461B (en) A fabrication method for a ferroelectric capacitor applied in a low driving voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220624

RJ01 Rejection of invention patent application after publication