CN112382719A - 提升铁电隧穿结性能的器件结构及其制备方法 - Google Patents
提升铁电隧穿结性能的器件结构及其制备方法 Download PDFInfo
- Publication number
- CN112382719A CN112382719A CN202011079110.3A CN202011079110A CN112382719A CN 112382719 A CN112382719 A CN 112382719A CN 202011079110 A CN202011079110 A CN 202011079110A CN 112382719 A CN112382719 A CN 112382719A
- Authority
- CN
- China
- Prior art keywords
- ferroelectric
- layer
- device structure
- upper electrode
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000463 material Substances 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 29
- 239000007772 electrode material Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000004528 spin coating Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 150000002736 metal compounds Chemical class 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims 1
- 239000011148 porous material Substances 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 10
- 238000001755 magnetron sputter deposition Methods 0.000 description 8
- 238000013528 artificial neural network Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000001451 molecular beam epitaxy Methods 0.000 description 6
- 238000004549 pulsed laser deposition Methods 0.000 description 6
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910020289 Pb(ZrxTi1-x)O3 Inorganic materials 0.000 description 1
- 229910020273 Pb(ZrxTi1−x)O3 Inorganic materials 0.000 description 1
- 229910003781 PbTiO3 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提出了一种提升铁电隧穿结性能的器件结构及其制备方法，其中，器件结构包括：上电极、铁电层、绝缘介质层和下电极；其中，上电极位于绝缘介质层和铁电层的上方，下电极位于所述绝缘介质层和铁电层的下方，所述铁电层位于绝缘介质层的上方或下方；绝缘介质层上分布有小孔，铁电层通过小孔与上电极或下电极接触。根据本申请实施例的器件结构，能够提升铁电隧穿结的模拟阻变特性和一致性。
Description
技术领域
本申请涉及微电子器件技术领域，尤其涉及一种提升铁电隧穿结性能的器件结构及其制备方法。
背景技术
随着深度学习技术的发展，人工神经网络在图像处理、语音识别、自动驾驶等领域得到了广泛应用。然而，传统硬件计算系统越来越无法满足人工神经网络的运算需求，这主要是由以下两个原因导致的：1)冯·诺依曼瓶颈——存储器与处理器是分开的，导致在人工神经网络计算中频繁在二者间搬运大量数据引起巨大的功耗；2)“存储墙”问题愈发严重——存储器读写速度与处理器运算速度的差距增大。
铁电隧穿结依靠铁电材料极化方向存储信息，并通过其电导值大小表示其所存储的数据。铁电隧穿结具有简单的二端结构、非易失特性、良好的尺寸缩小特性(有望达到10nm下)、极快的开关速度(通常为几个纳秒)、良好的耐擦写特性(可达1011-1012次)、良好的保持特性(可达10年)。
基于铁电隧穿结的存算一体架构可以克服上述的冯·诺依曼瓶颈及“存储墙”问题。在这种架构中，铁电隧穿结阵列结构为十字交叉阵列，若用铁电隧穿结的电导值表示人工神经网络中矩阵的权值，铁电隧穿结十字交叉阵列可以高效地实现人工神经网络运算。上述实现方式具有存算融合的特点，同时具有极高的并行性。为保证此方式下人工神经网络的识别率，铁电隧穿结需要能存储多比特数据，即具有较好的模拟阻变特性，同时，器件间一致性的提升有助于加快铁电隧穿结的写入和权重更新速度。
发明内容
本申请旨在至少在一定程度上解决传统中的技术问题之一。
为此，本申请提出一种提升铁电隧穿结性能的器件结构及其制备方法，以提升铁电隧穿结模拟阻变特性与一致性。
本申请第一方面实施例提出了一种提升铁电隧穿结性能的器件结构，包括：
上电极、铁电层、绝缘介质层和下电极；
其中，所述上电极位于所述绝缘介质层和所述铁电层的上方，所述下电极位于所述绝缘介质层和所述铁电层的下方，所述铁电层位于所述绝缘介质层的上方或下方；
所述绝缘介质层上分布有小孔，所述铁电层通过所述小孔与所述上电极或所述下电极接触。
可选地，所述上电极的材料为金属单质、导电金属化合物中的至少一种。
可选地，所述下电极的材料为金属单质、导电金属化合物及重参杂的半导体材料中的至少一种。
可选地，所述铁电层由具有铁电特性的材料组成。
可选地，所述绝缘介质层由绝缘材料组成。
可选地，所述上电极的厚度为5-100nm，所述下电极的厚度为5-100nm，所述铁电层的厚度为2-10nm，所述小孔的尺寸为10-50nm。
本申请第二方面实施例提出了一种提升铁电隧穿结性能的器件结构的制备方法，包括：
在衬底材料上沉积下电极材料，形成下电极；
在所述下电极上沉积铁电材料，形成铁电层；
在所述铁电层上沉积绝缘材料，形成绝缘介质层，并在所述绝缘介质层上制备小孔；
在所述绝缘介质层上沉积上电极材料，形成上电极，并对所述上电极进行抛光；
基于所述上电极、所述绝缘介质层、所述铁电层和所述下电极通过光刻和刻蚀的方式制备出所述器件结构。
可选地，所述在所述绝缘介质层上制备小孔，包括：在所述绝缘介质层上旋涂光刻胶并进行曝光和显影；对所述绝缘介质层进行反应离子刻蚀，以生成小孔，直至小孔内露出所述铁电层后，去除光刻胶。
可选地，所述通过光刻和刻蚀的方式制备出所述器件结构，包括：在所述上电极上旋涂光刻胶并进行曝光和显影；基于所述上电极、所述绝缘介质层和所述铁电层进行反应离子刻蚀，直至露出所述下电极；去除光刻胶，得到图形化的单个器件结构。
本申请第三方面实施例提出了另一种提升铁电隧穿结性能的器件结构的制备方法，包括：
在衬底材料上沉积下电极材料，形成下电极；
在所述下电极上沉积绝缘材料，形成绝缘介质层，并在所述绝缘介质层上制备小孔；
在所述绝缘介质层上沉积铁电材料，形成铁电层；
在所述铁电层上沉积上电极材料，形成上电极，并对所述上电极进行抛光；
基于所述上电极、所述绝缘介质层、所述铁电层和所述下电极通过光刻和刻蚀的方式制备出所述器件结构。
根据本申请上述实施例的器件结构，能够提升铁电隧穿结的模拟阻变特性和一致性。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
图1为本申请实施例所提供的一种提升铁电隧穿结性能的器件结构的结构示意图；
图2为本申请实施例所提供的一种提升铁电隧穿结性能的器件结构的制备方法的流程示意图；
图3为本申请实施例所提供的另一种提升铁电隧穿结性能的器件结构的制备方法的流程示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的提升铁电隧穿结性能的器件结构及其制备方法。
目前，铁电隧穿结中的铁电势垒层往往包含多个铁电畴，其中，铁电畴是指自发极化方向相同的小区域，铁电畴的尺寸为十纳米至几十纳米。当铁电隧穿结的尺寸较大时，如十微米至数十微米，由于铁电势垒层中包含足够数量的铁电畴，铁电隧穿结表现出较好的一致性及模拟阻变特性，然而过大的器件面积会限制铁电隧穿结的应用。而随着铁电隧穿结的尺寸减小，铁电势垒层中包含的铁电畴数目减少，铁电隧穿结的一致性及模拟阻变特性变差。当铁电隧穿结尺寸很小，例如铁电隧穿结尺寸为几十纳米时，铁电势垒层中只包含数个甚至单个铁电畴，导致铁电隧穿结只有数个甚至两个阻态，且器件间差异非常大，不利于其在人工神经网络的应用。
为此，本申请实施例提出一种器件结构，以提升铁电隧穿结的模拟阻变特性和一致性，从而满足存算一体结构的应用需求。
图1为本申请实施例所提供的一种提升铁电隧穿结性能的器件结构的结构示意图，如图1所示，该器件结构包括：上电极10、铁电层20、绝缘介质层30和下电极40。
本实施例中，上电极10位于绝缘介质层30和铁电层20的上方，下电极40位于绝缘介质层30和铁电层20的下方，铁电层20位于绝缘介质层30的上方或下方。
其中，绝缘介质层30上分布有小孔，铁电层20通过小孔与上电极10或下电极40接触。
可选地，参照图1中的结构100-1，铁电层20位于绝缘介质层30的下方时，铁电层20通过小孔与上电极10接触。
可选地，参照图1中的结构100-2，铁电层20位于绝缘介质层30的上方时，铁电层20通过小孔与下电极40接触。
本实施例中，上电极10的材料为金属单质、导电金属化合物中的至少一种。作为一种示例，材料包括但不限于Pt、Pd、Au、Ag、Cu、Cr、Al、TiN等。
下电极40的材料为金属单质、导电金属化合物及重参杂的半导体材料中的至少一种。作为一种示例，材料包括但不限于Pt、Pd、Au、Ag、Cu、Cr、Al、TiN、Nb掺杂的SrTiO3等。
铁电层20由具有铁电特性的材料组成。作为一种示例，材料包括但不限于HfxZr1- xO2、HfO2、HfxSi1-xO2、BaTiO3、PbTiO3、Pb(ZrxTi1-x)O3等。
绝缘介质层30由绝缘材料组成。作为一种示例，材料包括但不限于SiO2、SiNx、SiOxNy等。
本实施例中，上电极10的厚度为5-100nm，下电极40的厚度为5-100nm，铁电层20的厚度为2-10nm，小孔的尺寸为10-50nm。
根据本申请实施例的提升铁电隧穿结性能的器件结构，实现在上述器件结构的铁电隧穿结中，上电极或下电极通过小孔限制的区域与铁电层接触，通过上述结构限制铁电势垒层翻转面积，提升铁电隧穿结的模拟阻变特性和一致性，以满足存算一体结构的应用需求。具体地，在上述器件结构的铁电隧穿结中，每次操作下，单个或数个小孔对应的铁电势垒层极化方向发生翻转，使得每次操作下电流变化量约为单个小孔对应隧穿电流的整数倍，从而提升了铁电隧穿结的模拟阻变特性和器件间一致性。
为了实现上述实施例，本申请还提出一种提升铁电隧穿结性能的器件结构的制备方法。
图2为本申请实施例所提供的一种提升铁电隧穿结性能的器件结构的制备方法的流程示意图，该制备方法包括：
步骤201，在衬底材料上沉积下电极材料，形成下电极。
本实施例中，衬底材料为绝缘介质。沉积下电极材料的方式包括磁控溅射、电子束蒸发、脉冲激光沉积、分子束外延。
步骤202，在下电极上沉积铁电材料，形成铁电层。
本实施例中，沉积铁电材料的方式包括：原子层沉积、磁控溅射、脉冲激光沉积、分子束外延。
步骤203，在铁电层上沉积绝缘材料，形成绝缘介质层，并在绝缘介质层上制备小孔。
本实施例中，沉积绝缘材料的方式包括：化学气相沉积、磁控溅射、脉冲激光沉积、分子束外延。
可选地，在绝缘介质层上制备小孔，包括：在绝缘介质层上旋涂光刻胶并进行曝光和显影；对绝缘介质层进行反应离子刻蚀，以生成小孔，直至小孔内露出铁电层后，去除光刻胶，得到带有小孔的绝缘介质层。
步骤204，在绝缘介质层上沉积上电极材料，形成上电极，并对上电极进行抛光。
本实施例中，沉积上电极材料的方式包括：磁控溅射、电子束蒸发。
步骤205，基于上电极、绝缘介质层、铁电层和下电极通过光刻和刻蚀的方式制备出器件结构。
可选地，通过光刻和刻蚀的方式制备出所述器件结构，包括：在上电极上旋涂光刻胶并进行曝光和显影，基于上电极、绝缘介质层和铁电层进行反应离子刻蚀，直至露出下电极；去除光刻胶，得到图形化的单个器件结构。
可选地，在光刻及刻蚀后，进行退火，以使某些铁电材料层结晶表现出铁电特性。
图3为本申请实施例所提供的另一种提升铁电隧穿结性能的器件结构的制备方法的流程示意图，该制备方法包括：
步骤301，在衬底材料上沉积下电极材料，形成下电极。
本实施例中，衬底材料为绝缘介质。沉积下电极材料的方式包括磁控溅射、电子束蒸发、脉冲激光沉积、分子束外延。
步骤302，在下电极上沉积绝缘材料，形成绝缘介质层，并在绝缘介质层上制备小孔。
本实施例中，沉积绝缘材料的方式包括：化学气相沉积、磁控溅射、脉冲激光沉积、分子束外延。
可选地，在绝缘介质层上制备小孔，包括：在绝缘介质层上旋涂光刻胶并进行曝光和显影；对绝缘介质层进行反应离子刻蚀，以生成小孔，直至小孔内露出所述下电极后，去除光刻胶，得到带有小孔的绝缘介质层。
步骤303，在绝缘介质层上沉积铁电材料，形成铁电层。
本实施例中，沉积铁电材料的方式包括：原子层沉积、磁控溅射、脉冲激光沉积、分子束外延。
步骤304，在铁电层上沉积上电极材料，形成上电极，并对上电极进行抛光。
本实施例中，沉积上电极材料的方式包括：磁控溅射、电子束蒸发。
步骤305，基于上电极、绝缘介质层、铁电层和下电极通过光刻和刻蚀的方式制备出器件结构。
可选地，通过光刻和刻蚀的方式制备出所述器件结构，包括：在上电极上旋涂光刻胶并进行曝光和显影；基于上电极、绝缘介质层和铁电层进行反应离子刻蚀，直至露出下电极；去除光刻胶，得到图形化的单个器件结构。
可选地，进行退火，以使某些铁电材料层结晶表现出铁电特性。
前述实施例对器件结构的解释说明同样适用于本实施例，此处不再赘述。
根据本申请实施例的制备方法，能够实现制备前述实施例的器件结构，从而通过该器件结构提升铁电隧穿结的模拟阻变特性和一致性。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种提升铁电隧穿结性能的器件结构，其特征在于，包括：
上电极、铁电层、绝缘介质层和下电极；
其中，所述上电极位于所述绝缘介质层和所述铁电层的上方，所述下电极位于所述绝缘介质层和所述铁电层的下方，所述铁电层位于所述绝缘介质层的上方或下方；
所述绝缘介质层上分布有小孔，所述铁电层通过所述小孔与所述上电极或所述下电极接触。
2.如权利要求1所述的器件结构，其特征在于，所述上电极的材料为金属单质、导电金属化合物中的至少一种。
3.如权利要求1所述的器件结构，其特征在于，所述下电极的材料为金属单质、导电金属化合物及重参杂的半导体材料中的至少一种。
4.如权利要求1所述的器件结构，其特征在于，所述铁电层由具有铁电特性的材料组成。
5.如权利要求1所述的器件结构，其特征在于，所述绝缘介质层由绝缘材料组成。
6.如权利要求1所述的器件结构，其特征在于，所述上电极的厚度为5-100nm，所述下电极的厚度为5-100nm，所述铁电层的厚度为2-10nm，所述小孔的尺寸为10-50nm。
7.一种提升铁电隧穿结性能的器件结构的制备方法，其特征在于，包括：
在衬底材料上沉积下电极材料，形成下电极；
在所述下电极上沉积铁电材料，形成铁电层；
在所述铁电层上沉积绝缘材料，形成绝缘介质层，并在所述绝缘介质层上制备小孔；
在所述绝缘介质层上沉积上电极材料，形成上电极，并对所述上电极进行抛光；
基于所述上电极、所述绝缘介质层、所述铁电层和所述下电极通过光刻和刻蚀的方式制备出所述器件结构。
8.如权利要求7所述的方法，其特征在于，所述在所述绝缘介质层上制备小孔，包括：
在所述绝缘介质层上旋涂光刻胶并进行曝光和显影；
对所述绝缘介质层进行反应离子刻蚀，以生成小孔，直至小孔内露出所述铁电层后，去除光刻胶。
9.如权利要求7所述的方法，其特征在于，所述通过光刻和刻蚀的方式制备出所述器件结构，包括：
在所述上电极上旋涂光刻胶并进行曝光和显影；
基于所述上电极、所述绝缘介质层和所述铁电层进行反应离子刻蚀，直至露出所述下电极；
去除光刻胶，得到图形化的单个器件结构。
10.一种提升铁电隧穿结性能的器件结构的制备方法，其特征在于，包括：
在衬底材料上沉积下电极材料，形成下电极；
在所述下电极上沉积绝缘材料，形成绝缘介质层，并在所述绝缘介质层上制备小孔；
在所述绝缘介质层上沉积铁电材料，形成铁电层；
在所述铁电层上沉积上电极材料，形成上电极，并对所述上电极进行抛光；
基于所述上电极、所述绝缘介质层、所述铁电层和所述下电极通过光刻和刻蚀的方式制备出所述器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011079110.3A CN112382719B (zh) | 2020-10-10 | 2020-10-10 | 提升铁电隧穿结性能的器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011079110.3A CN112382719B (zh) | 2020-10-10 | 2020-10-10 | 提升铁电隧穿结性能的器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112382719A true CN112382719A (zh) | 2021-02-19 |
| CN112382719B CN112382719B (zh) | 2023-10-10 |
Family
ID=74581231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011079110.3A Active CN112382719B (zh) | 2020-10-10 | 2020-10-10 | 提升铁电隧穿结性能的器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112382719B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828900A (zh) * | 2005-02-03 | 2006-09-06 | 三星电子株式会社 | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 |
| JP2009272419A (ja) * | 2008-05-07 | 2009-11-19 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| US20160359109A1 (en) * | 2015-06-08 | 2016-12-08 | Kabushiki Kaisha Toshiba | Storage device |
| US20170005261A1 (en) * | 2014-09-09 | 2017-01-05 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
| CN108281544A (zh) * | 2018-01-26 | 2018-07-13 | 哈尔滨工业大学 | 基于铁电共存畴的多阻态铁电量子隧道结及制备方法 |
| US20190088664A1 (en) * | 2017-09-21 | 2019-03-21 | Toshiba Memory Corporation | Memory device |
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
| US20200035560A1 (en) * | 2016-08-26 | 2020-01-30 | Intel Corporation | Integrated circuit device structures and double-sided fabrication techniques |
| CN111180445A (zh) * | 2018-11-13 | 2020-05-19 | 财团法人工业技术研究院 | 铁电记忆体及其制造方法 |
-
2020
- 2020-10-10 CN CN202011079110.3A patent/CN112382719B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1828900A (zh) * | 2005-02-03 | 2006-09-06 | 三星电子株式会社 | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 |
| JP2009272419A (ja) * | 2008-05-07 | 2009-11-19 | Taiyo Yuden Co Ltd | 薄膜キャパシタ |
| US20170005261A1 (en) * | 2014-09-09 | 2017-01-05 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
| US20160359109A1 (en) * | 2015-06-08 | 2016-12-08 | Kabushiki Kaisha Toshiba | Storage device |
| US20200035560A1 (en) * | 2016-08-26 | 2020-01-30 | Intel Corporation | Integrated circuit device structures and double-sided fabrication techniques |
| US20190088664A1 (en) * | 2017-09-21 | 2019-03-21 | Toshiba Memory Corporation | Memory device |
| CN108281544A (zh) * | 2018-01-26 | 2018-07-13 | 哈尔滨工业大学 | 基于铁电共存畴的多阻态铁电量子隧道结及制备方法 |
| CN111180445A (zh) * | 2018-11-13 | 2020-05-19 | 财团法人工业技术研究院 | 铁电记忆体及其制造方法 |
| CN110534505A (zh) * | 2019-08-29 | 2019-12-03 | 华中科技大学 | 一种三维铁电电容器件、制备方法及铁电存储器 |
Non-Patent Citations (2)
| Title |
|---|
| B.B. TIAN, ET AL.: "Tunnel electroresistance through organic ferroelectrics", 《NATURE COMMUNICATIONS》 * |
| V. GARCIA, ET AL.: "Ferroelectric Control of Spin Polarization", 《SCIENCE》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112382719B (zh) | 2023-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Dual‐gated MoS2 memtransistor crossbar array | |
| US7811905B2 (en) | Nonvolatile memory device and fabrication method thereof | |
| CN100340010C (zh) | 非对称区域存储单元及其形成和使用方法 | |
| US7405418B2 (en) | Memory device electrode with a surface structure | |
| US8222071B2 (en) | Method for making self aligning pillar memory cell device | |
| CN111029459B (zh) | 一种界面型原子忆阻器及其制备方法 | |
| US6541309B2 (en) | Fabricating a molecular electronic device having a protective barrier layer | |
| CN101009211A (zh) | 一种以自对准方式制造薄膜熔丝相变化随机存取存储器的方法 | |
| US20060046344A1 (en) | Organic electronic circuit and method for making the same | |
| CN101271962A (zh) | 有机存储装置及其制造方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| US10957370B1 (en) | Integration of epitaxially grown channel selector with two terminal resistive switching memory element | |
| KR101041742B1 (ko) | 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법 | |
| GB2471535A (en) | Electrically actuated switch | |
| US20070126001A1 (en) | Organic semiconductor device and method of fabricating the same | |
| CN112447831B (zh) | 提升铁电晶体管性能的器件结构及制备方法 | |
| CN112382719B (zh) | 提升铁电隧穿结性能的器件结构及其制备方法 | |
| CN112382720A (zh) | 增大铁电隧穿结工作电流的器件结构及其制备方法 | |
| CN110783453A (zh) | 一种双模阻变存储器件及其制备方法 | |
| CN115084368A (zh) | 一种基于导电丝电极的相变存储器及其制备方法 | |
| CN109728163B (zh) | 一种阻变存储器及其制造方法 | |
| CN115084363A (zh) | 一种铁电半导体结型神经形态忆阻器件及其制备方法 | |
| US8927346B2 (en) | Electrically and/or thermally actuated device | |
| CN114094009A (zh) | 一种基于多阻变层的阻变存储器件及其制备方法 | |
| CN113113538A (zh) | 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |