CN112906334A - 一种基于物理结构的沟槽型mosfet电路模型及其建立方法 - Google Patents

一种基于物理结构的沟槽型mosfet电路模型及其建立方法 Download PDF

Info

Publication number
CN112906334A
CN112906334A CN202110185932.8A CN202110185932A CN112906334A CN 112906334 A CN112906334 A CN 112906334A CN 202110185932 A CN202110185932 A CN 202110185932A CN 112906334 A CN112906334 A CN 112906334A
Authority
CN
China
Prior art keywords
mosfet
resistor
source
electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110185932.8A
Other languages
English (en)
Inventor
方镇东
诸舜杰
钟添宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN202110185932.8A priority Critical patent/CN112906334A/zh
Publication of CN112906334A publication Critical patent/CN112906334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供了一种基于物理结构的沟槽型MOSFET电路模型及其建立方法，包括，电压控制电压源，第一MOSFET，第二MOSFET，第一电阻，第二电阻，第一电容，第二电容和二极管；本申请提供的技术方案基于电流电压方程的参数拟合，结合SPICE仿真技术，实现一种精度高、速度快、符合器件物理特性的SPICE宏模型，该模型适用于沟槽型MOSFET器件，兼容各种SPICE仿真器，提高了仿真精确度与速度，缩短了电源器件设计周期。

Description

一种基于物理结构的沟槽型MOSFET电路模型及其建立方法
技术领域
本申请各实施例属于导体器件的建模与仿真领域，具体涉及基于物理结构的沟槽型MOSFET电路模型及其建立方法。
背景技术
近年来，沟槽型MOSFET被广泛地应用于电路输出接口、LCD驱动、电源管理等电路，其工作电压14-60V左右，工艺较横向扩散MOS(LDMOS)简单，且与传统CMOS工艺兼容，提高期间耐压的同时，大大降低了成本，它是电力电子由低频向高频的转变，实现功率变频突破性的关键性和基础性产品。目前沟槽型MOSFET的广泛应用，使得越来越多的超大规模集成电路设计仿真中需要精确的晶体管模型。
业界对于功率MOSFET的建模采用以下两种方法：(1)使用伯克利短沟道绝缘栅场效应晶体管模型(BSIM)对器件进行建模；(2)基于SPICE3构造宏模型(Macro Model)，对器件进行建模。
目前功率器件业内应用最为广泛的BSIM模型，虽然精确度高于SPICE3，但其仿真建模难度则大大提升，给建模工作带来了很多不利因素。而基于SPICE3构造的宏模型，可以在保证一定精度情况下实现更快速的建模，对电路仿真及使用也更加方便，但缺乏对物理结构参数的反映，很难保证器件特征的自洽性。
正因现存的沟槽型MOSFET模型存在种种不足，需要创造更为精确、快速、具有物理意义的新沟槽型MOSFET宏模型。
发明内容
本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请提供的技术方案基于电流电压方程的参数拟合，结合SPICE仿真技术，实现一种精度高、速度快、符合器件物理特性的SPICE宏模型。
第一方面，本发明实施例提供了一种基于物理结构的沟槽型MOSFET电路模型，包括，电压控制电压源，第一MOSFET，第二MOSFET，第一电阻，第二电阻，第一电容，第二电容和二极管；
电压控制电压源的输入端与第一电阻的第一端连接，第一电阻的第二端引出电路模型的栅极；
第一MOSFET的漏极连接第二电阻的第一端，第二电阻的第二端引出电路模型的漏极，第一MOSFET的源极引出电路模型的源极；第一MOSFET的衬底连接第一MOSFET的源极，第一MOSFET的栅极连接电压控制电压源的输出端；
第二MOSFET的源极和漏极均与第一MOSFET的源极连接，第二MOSFET的栅极与电压控制电压源的输出端连接，第二MOSFET的衬底与第二电阻的第二端连接；
第一电容的第一端与第一MOSFET的栅极连接，第一电容的第二端与第一MOSFET的源极连接；
第二电容的第一端与第二MOSFET的栅极连接，第二电容的第二端与第二MOSFET的衬底连接；
二极管两端分别与第一MOSFET的源极和漏极连接。
作为本发明的一优选实施例，第一MOSFET为N型，第二MOSFET为P型；或，
第一MOSFET为P型，第二MOSFET为N型。
作为本发明的一优选实施例，电压控制电压源包括，电压源，电流源和第三电阻；
电压控制电压源的控制输入端连接电压源的正极，电压控制电压源的控制输出端连接第三电阻的第一端和电流源的流出端，电压源的负极、第三电阻的第二端与电流源的流入端共同与第一MOSFET的源极连接。
作为本发明的一优选实施例，第一MOSFET用于模拟器件的沟道电流随栅极电压变化的特性；
第二电阻用于模拟器件的外延层和衬底与第一MOSFET漏极连接产生的通路串联电阻；
第二MOSFET用于模拟器件栅极底部以外延层为衬底、以第一MOSFET衬底区域为源极和漏极形成的电容；
电压控制电压源及其控制端用于调整模拟器件高温、低温转移曲线特性；
第一电阻用于调整模拟器件栅极的通路电阻；
第一电容和第二电容用于调整模拟器件栅源、栅漏端口的电容效应；
二极管用于模拟器件的源极与漏极之间的寄生体二极管。
与现有技术相比，本申请提供的技术方案基于电流电压方程的参数拟合，结合SPICE仿真技术，实现一种精度高、速度快、符合器件物理特性的SPICE宏模型，该模型适用于沟槽型MOSFET器件，兼容各种SPICE仿真器，提高了仿真精确度与速度，缩短了电源器件设计周期。
第二方面，本发明实施例还提供了一种基于物理结构的沟槽型MOSFET电路模型建立方法，包括，
构建MOSFET电路模型的常温直流模型；
常温直流电路模型，包括第一MOSFET，第二电阻，二极管；
第一MOSFET的漏极连接第二电阻的第一端，第二电阻的第二端引出电路模型的漏极，第一MOSFET的栅极连接电压控制电压源的输出端，二极管两端分别与第一MOSFET源极和漏极连接；
构建MOSFET电路模型的高低温直流模型；
高低温直流电路模型包括电压控制电压源，电压控制电压源包括，电压源，电流源和第三电阻；
电压控制电压源的输入端连接第一电阻的第一端，电压控制电压源的控制输入端连接电压源的正极，电压控制电压源的控制输出端连接第三电阻的第一端和电流源的流出端，电压源的负极、第三电阻的第二端与电流源的流入端共同与第一MOSFET的源极连接，用于调整MOSFET器件的高温低温的转移特性；
构建MOSFET电路模型的完整电容模型；
电容模型，包括，第二MOSFET，第一电阻，第一电容和第二电容；
第二MOSFET的源极和漏极均与第一MOSFET的源极连接，第二MOSFET的栅极连接在电压控制电压源的输入端，第二MOSFET的衬底与第二电阻的第二端连接，第一电阻的第一端与电压控制电压源的输入端连接，第一电阻的第二端引出电路模型的栅极，第一电容的第一端与第一MOSFET的栅极连接，第一电容的第二端与第一MOSFET的源极连接；第二电容的第一端与第二MOSFET栅极连接，第二电容的第二端与第二MOSFET的衬底连接。第二方面，本发明实施例还提供了一种基于物理结构的沟槽型MOSFET电路模型建立方法，包括，
与现有技术相比，本申请第二方面提供实施例的有益效果与上述任一项技术方案的有益效果相同，在此不再赘述。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：
图1为本申请一具体实施例中的基于物理结构的沟槽型MOSFET电路模型结构图；
图2为本申请一具体实施例中电压控制电压源的电路结构图；
图3为本申请一具体实施例提供的基于物理结构的沟槽型MOSFET电路模型建立方法流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
如图1所示，本发明实施例提供了一种基于物理结构的沟槽型MOSFET电路模型，包括，电压控制电压源03，第一MOSFET 01，第二MOSFET 02，第一电阻08，第二电阻04，第一电容06，第二电容05和二极管07；
电压控制电压源03的输入端与第一电阻08的第一端连接，第一电阻08的第二端引出电路模型的栅极G；
如图2所示，电压控制电压源03包括，电压源03-1，电流源03-2和第三电阻03-3；
电压控制电压源03的控制输入端连接电压源03-1的正极，电压源03-1的负极连接第一MOSFET 01的源极，电压控制电压源03的控制输出端连接第三电阻03-3的第一端和电流源03-2的流出端，第三电阻03-3的第二端与电流源03-2的流入端共同与第一MOSFET 01的源极连接。
第一MOSFET 01的漏极连接第二电阻04的第一端，第二电阻04的第二端引出电路模型的漏极D，第一MOSFET 01的源极引出电路模型的源极S；第一MOSFET 01的衬底连接第一MOSFET 01的源极，第一MOSFET 01的栅极连接电压控制电压源03的输出端，第一MOSFET01用于模拟器件的沟道电流随栅极电压变化的特性，第二电阻08用于模拟器件的外延层和衬底与第一MOSFET漏极连接产生的通路串联电阻；第二MOSFET 02用于模拟器件栅极底部以外延层为衬底、以第一MOSFET 01衬底区域为源极和漏极形成的电容；电压控制电压源03及其控制端用于调整模拟器件高温、低温转移曲线特性；第一电容06和第二电容05用于要调整模拟器件栅源、栅漏端口的电容效应。
二极管07用于模拟器件的源极与漏极之间的寄生体二极管。
第二MOSFET 02的源极和漏极均与第一MOSFET01的源极连接，第二MOSFET 02的栅极与电压控制电压源03的输出端连接，第二MOSFET 01的衬底与第二电阻的第二端连接；
第一电阻用于模拟调整器件栅极的通路电阻；
第一电容06的第一端与第一MOSFET 01的栅极连接，第一电容06的第二端与第一MOSFET 01的源极连接；
第二电容05的第一端与第二MOSFET 02栅极连接，第二电容05的第二端与第二MOSFET 02的衬底连接。
二极管07两端分别与第一MOSFET 01源极和漏极连接，也就是说，对于NMOS二极管07的阳极连接第一MOSFET的源极，二极管07的阴极连接第一MOSFET的漏极；对于PMOS二极管07的阳极连接第一MOSFET的漏极，二极管07的阴极连接第一MOSFET的源极。
在本发明实施例中，若被表征器件是NMOS，则第一MOSFET 01为NMOS，第二MOSFET02为PMOS；若被表征的器件是PMOS，则第一MOSFET 01为PMOS，第二MOSFET 02为NMOS，第一MOSFET 01为电路模型中的主MOSFET，第二MOSFET 02为寄生MOSFET。
如图3所示，图3为本发明实施例提供的一种基于物理结构的沟槽型MOSFET电路模型建立方法，方法包括，
步骤S31，构建MOSFET电路模型的常温直流模型；
常温直流电路模型，包括第一MOSFET 01，第二电阻04，二极管07；
第一MOSFET 01的漏极连接第二电阻04的第一端，第二电阻04的第二端引出电路模型的漏极D，连接电压控制电压源的输出端，二极管两端分别与第一MOSFET 01源极和漏极连接；
第一MOSFET 01使用SPICE MOS LEVEL 3模型，在导入数据进行SPICE模型参数拟合前，利用公式RDS(ON)＝1/(W/L*KP*(VGS-VTH)+RDS)，对宏模型参数KP，VTH和RDS进行拟合，其中W为沟道总宽度，可以用设计版图估算其数值；L为沟道总长度，可以用工艺仿真结果估算其数值；KP为跨导系数；VTH为拟合的阈值电压，可与实测数据比较并判断拟合的可信度；RDS为衬底串联电阻，根据经验，对于线性导通的中低压功率MOS，RDS/RDS(ON)比值应在0.6-0.85之间。
根据估算的KP与RDS/RDS(ON)，对该模型进行仿真，仿真对象主要包括常温输出特性和常温转移特性，获取第一MOSFET的完整SPICE参数。
对二极管进行SPICE仿真，此处可以一并进行DC,CV与温度特性的仿真。
步骤S32，构建MOSFET电路模型的高低温直流模型；
高低温直流电路模型包括电压控制电压源03，电压控制电压源03包括，电压源03-1，电流源03-2和第三电阻03-3；
电压控制电压源03的输入端连接第一电阻08的第一端；
电压控制电压源03的控制输入端连接电压源的正极，连接第一MOSFET 01的源极，电压控制电压源03的控制输出端连接第三电阻03-3的第一端和电流源03-2的流出端，电压源03-1的负极、第三电阻03-3的第二端与电流源03-2的流入端共同与第一MOSFET 01的源极连接，用于调整MOSFET器件的高温低温的转移特性；
第三电阻03-3与电流源03-2并联产生的电压，与电压源03-1进行直接比较，对第一MOSFET的栅极与电路模型外部栅极输出一个电压差，该电压差由MOSFET实测的高温、低温曲线决定，实现对拟合曲线沿VGS做横向平移，达到准确拟合目的。
为方便求解，且不引入过大的栅极漏电，可约定电压源值为1V，电流源值为1uA，第三电阻03-3阻值为1MΩ，因此常温下，第三电阻03-3的SPICE公式为：R＝RES*(R*(1+TC1*(T-TR)+TC2*(T-TR)2)).其中RES为电阻值，R为电阻系数，默认为1.0，TC1为温度系数，TC2为温度指数，TR为室温常数，默认为25℃，给定可以使高低温转移特性符合实测曲线的栅极电压差值，代入上述公式求解，即可得到第三电阻03-3的温度系数TC1与温度指数TC2。
功率MOSFET电路模型还需要准确反映出不同温度下的RDS(ON)-VGS特性，故需要对第二电阻04也进行温度仿真，第二电阻04同样满足RDS＝RES*(R*(1+TC1*(T-TR)+TC2*(T-TR)2))，代入仿真与实测数据，按此公式进行回归拟合，即可得到第二电阻04的温度系数TC1与温度指数TC2。
步骤S33，构建MOSFET电路模型的完整电容模型；
电容模型，包括，第二MOSFET，第一电阻，第一电容和第二电容；
第二MOSFET 02的源极和漏极均与第一MOSFET的源极连接，第二MOSFET 02的栅极与电压控制电压源03的输出端连接，第二MOSFET 01的衬底与第二电阻的第二端；
第一电阻08的第一端与电压控制电压源03的输入端连接，第一电阻08的第二端引出电路模型的栅极G；
第一电容06的第一端与第一MOSFET 01的栅极连接，第一电容06的第二端与第一MOSFET 01的源极连接；
第二电容05的第一端与第二MOSFET 02的栅极连接，第二电容05的第二端与第二MOSFET 02的衬底连接。
对MOSFET宏模型进行栅漏电容仿真，与实测值取差值，即获得第二电容05的值。
对MOSFET电路模型进行栅源电容仿真，不断调整第二MOSFET 02的SPICE模型，与实测值进行比较，使第一电容的差值标准差达到最小，此差值即作为第一电容的值。
与现有技术相比，本申请提供的技术方案基于电流电压方程的参数拟合，结合SPICE仿真技术，实现一种精度高、速度快、符合器件物理特性的SPICE宏模型，该模型适用于沟槽型MOSFET器件，兼容各种SPICE仿真器，提高了仿真精确度与速度，缩短了电源器件设计周期。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (5)

1.一种基于物理结构的沟槽型MOSFET电路模型，其特征在于，包括，电压控制电压源，第一MOSFET，第二MOSFET，第一电阻，第二电阻，第一电容，第二电容和二极管；
电压控制电压源的输入端与第一电阻的第一端连接，第一电阻的第二端引出电路模型的栅极；
第一MOSFET的漏极连接第二电阻的第一端，第二电阻的第二端引出电路模型的漏极，第一MOSFET的源极引出电路模型的源极；第一MOSFET的衬底连接第一MOSFET的源极，第一MOSFET的栅极连接电压控制电压源的输出端；
第二MOSFET的源极和漏极均与第一MOSFET的源极连接，第二MOSFET的栅极与电压控制电压源的输出端连接，第二MOSFET的衬底与第二电阻的第二端连接；
第一电容的第一端与第一MOSFET的栅极连接，第一电容的第二端与第一MOSFET的源极连接；
第二电容的第一端与第二MOSFET的栅极连接，第二电容的第二端与第二MOSFET的衬底连接；
二极管两端分别与第一MOSFET的源极和漏极连接。
2.如权利要求2所述的一种基于物理结构的沟槽型MOSFET电路模型，其特征在于，
第一MOSFET为N型，第二MOSFET为P型；或，
第一MOSFET为P型，第二MOSFET为N型。
3.如权利要求2所述的一种基于物理结构的沟槽型MOSFET电路模型，其特征在于，电压控制电压源包括，电压源，电流源和第三电阻；
电压控制电压源的控制输入端连接电压源的正极，电压控制电压源的控制输出端连接第三电阻的第一端和电流源的流出端，电压源的负极、第三电阻的第二端与电流源的流入端共同与第一MOSFET的源极连接。
4.如权利要求1所述的一种基于物理结构的沟槽型MOSFET电路模型，其特征在于，
第一MOSFET用于模拟器件的沟道电流随栅极电压变化的特性；
第二电阻用于模拟器件的外延层和衬底与第一MOSFET漏极连接产生的通路串联电阻；
第二MOSFET用于模拟器件栅极底部以外延层为衬底、以第一MOSFET衬底区域为源极和漏极形成的电容；
电压控制电压源及其控制端用于调整模拟器件高温、低温转移曲线特性；
第一电阻用于调整模拟器件栅极的通路电阻；
第一电容和第二电容用于调整模拟器件栅源、栅漏端口的电容效应；
二极管用于模拟器件的源极与漏极之间的寄生体二极管。
5.一种基于物理结构的沟槽型MOSFET电路模型建立方法，其特征在于，包括，
构建MOSFET电路模型的常温直流模型；
常温直流电路模型，包括第一MOSFET，第二电阻，二极管；
第一MOSFET的漏极连接第二电阻的第一端，第二电阻的第二端引出电路模型的漏极，第一MOSFET的栅极连接电压控制电压源的输出端，二极管两端分别与第一MOSFET源极和漏极连接；
构建MOSFET电路模型的高低温直流模型；
高低温直流电路模型包括电压控制电压源，电压控制电压源包括，电压源，电流源和第三电阻；
电压控制电压源的输入端连接第一电阻的第一端，电压控制电压源的控制输入端连接电压源的正极，电压控制电压源的控制输出端连接第三电阻的第一端和电流源的流出端，电压源的负极、第三电阻的第二端与电流源的流入端共同与第一MOSFET的源极连接，用于调整MOSFET器件的高温低温的转移特性；
构建MOSFET电路模型电容模型；
电容模型，包括，第二MOSFET，第一电阻，第一电容和第二电容；
第二MOSFET的源极和漏极均与第一MOSFET的源极连接，第二MOSFET的栅极连接在电压控制电压源的输入端，第二MOSFET的衬底与第二电阻的第二端连接，第一电阻的第一端与电压控制电压源的输入端连接，第一电阻的第二端引出电路模型的栅极，第一电容的第一端与第一MOSFET的栅极连接，第一电容的第二端与第一MOSFET的源极连接；第二电容的第一端与第二MOSFET栅极连接，第二电容的第二端与第二MOSFET的衬底连接。
CN202110185932.8A 2021-02-12 2021-02-12 一种基于物理结构的沟槽型mosfet电路模型及其建立方法 Pending CN112906334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110185932.8A CN112906334A (zh) 2021-02-12 2021-02-12 一种基于物理结构的沟槽型mosfet电路模型及其建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110185932.8A CN112906334A (zh) 2021-02-12 2021-02-12 一种基于物理结构的沟槽型mosfet电路模型及其建立方法

Publications (1)

Publication Number Publication Date
CN112906334A true CN112906334A (zh) 2021-06-04

Family

ID=76123685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110185932.8A Pending CN112906334A (zh) 2021-02-12 2021-02-12 一种基于物理结构的沟槽型mosfet电路模型及其建立方法

Country Status (1)

Country Link
CN (1) CN112906334A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114580332A (zh) * 2022-05-06 2022-06-03 深圳市威兆半导体有限公司 一种超结mosfet器件的仿真方法及仿真模型结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114580332A (zh) * 2022-05-06 2022-06-03 深圳市威兆半导体有限公司 一种超结mosfet器件的仿真方法及仿真模型结构
CN114580332B (zh) * 2022-05-06 2022-08-12 深圳市威兆半导体股份有限公司 一种超结mosfet器件的仿真方法

Similar Documents

Publication Publication Date Title
CN104808126B (zh) Mos晶体管的测试结构及测试方法
CN108062442B (zh) 一种AlGaN/GaN HEMT微波功率器件小信号本征参数提取方法
CN100538383C (zh) Mos晶体管特性曲线仿真方法
CN110763972B (zh) Mosfet的阈值电压的测量方法
Stark et al. Accuracy of three interterminal capacitance models for SiC power MOSFETs under fast switching
CN109933897B (zh) GaN MIS-HEMT大信号PSPICE模型的建模方法及模型
CN111310395A (zh) SiC MOSFET非线性器件的等效电路模型及方法
CN105302943B (zh) 一种偏置电压显性相关的失配模型及其提取方法
CN114004067A (zh) Mosfet开关管特性模型建立方法、装置、设备及介质
CN112630544A (zh) 一种高压SiC MOSFET漏源极间非线性电容测量及建模方法
CN112906334A (zh) 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
CN113191104B (zh) 一种SiC MOSFET SPICE行为模型构建方法和装置
CN113536723B (zh) 一种功率器件漏源寄生电容子电路模型及其建模方法
CN113128155B (zh) 场效应晶体管的仿真模型的建立系统及其建立方法
CN102497185B (zh) 一种ldmos的等效电路
CN104753523A (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
Fan et al. Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process
CN115392173A (zh) 超结mosfet器件漂移区线性可变电阻建模方法及模型
CN114580332A (zh) 一种超结mosfet器件的仿真方法及仿真模型结构
CN103792478B (zh) 一种绝缘栅双极型晶体管直流特性的仿真方法
Borghese et al. A Scalable SPICE Electrothermal Compact Model for SiC MOSFETs: A Comparative Study between the LEVEL-3 and the BSIM
JP2009253218A (ja) 回路パラメータ抽出装置および回路パラメータ抽出方法
TW202103040A (zh) 功率金屬氧化物半導體電晶體的模擬方法
Ghulam Accurate & Complete behaviourial SPICE modelling of commercial SiC Power MOSFET OF 1200V, 75A.
CN113092863B (zh) 一种测算功率器件栅极内阻的方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination