CN106446476A - 一种通用版图临近效应表征模型及其提取方法 - Google Patents

一种通用版图临近效应表征模型及其提取方法 Download PDF

Info

Publication number
CN106446476A
CN106446476A CN201611053506.4A CN201611053506A CN106446476A CN 106446476 A CN106446476 A CN 106446476A CN 201611053506 A CN201611053506 A CN 201611053506A CN 106446476 A CN106446476 A CN 106446476A
Authority
CN
China
Prior art keywords
model
dummy
scale
mos
lpe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611053506.4A
Other languages
English (en)
Other versions
CN106446476B (zh
Inventor
张瑜
商干兵
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611053506.4A priority Critical patent/CN106446476B/zh
Publication of CN106446476A publication Critical patent/CN106446476A/zh
Application granted granted Critical
Publication of CN106446476B publication Critical patent/CN106446476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种通用版图临近效应表征模型及其提取方法，该方法包括如下步骤：设计LPE模型的器件结构；测量与LPE模型相关的数据；引入与陪衬多晶硅尺寸相关的函数，建立LPE模型；调整所建立的LPE模型的参数，对与陪衬多晶硅尺寸相关的LPE模型进行曲线拟合；若拟合结果满足要求，则对所建立的LPE模型进行模型验证；本发明通过调整与陪衬多晶硅尺寸相关的参数，可以使得该模型更准确表征与器件在不同周边环境下的特性，从而建立更为精确且更实用的模型。

Description

一种通用版图临近效应表征模型及其提取方法
技术领域
本发明涉及集成电路器件的版图临近效应模型，特别是涉及一种通用版图临近效应表征模型及其提取方法。
背景技术
随着半导体制造技术的不断进步,CMOS工艺器件制造工艺已经发展到了纳米级，目前最小尺寸已经缩减到20纳米，而且10纳米的研发已经提上日程。在亚微米器件时代(Lg>100纳米)，器件的尺寸相对比较大，器件的电学特性基本上只受它自身的一些物理参数影响，与它周围的器件、环境关联不大；而到了纳米时代(Lg<100纳米)，一方面由于器件自身尺寸大大减小，另一方面，在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术，这些都导致器件周围的环境对器件自身的电学特性影响越来越大。器件的周围环境从版图上来看就是不同层次、不同器件之间的临近关系，这种临近关系对器件自身电学特性的影响统称为版图临近效应，即Layout Proximity Effects(LPE)。
当设计者在设计时考虑电路在不同的周边环境下的器件性能，对其设计时也是很大帮助的，所以引入一个精确的模型对于电路设计工程师来说，是非常重要的。在原有的版图临近效应里与陪衬多晶硅(dummy poly)相关的模型中，通常只考虑了dummy poly与器件沟道(channel)的space的关系，而对于dummy poly的尺寸方面却没有进行考虑，但是在先进的工艺里，不同的dummy poly尺寸，使表面覆盖的薄膜对器件的应力影响是有差别的，这就导致了与实际电路使用情况时出现一定的偏差。
图1为现有技术版图临近效应表征模型的建立子程序图。该版图临近效应表征模型建立步骤如下：
第一步，设置模型常数，以NMOS管为例进行说明，子电路模型为nmos_rvt(d g sb)，其中参数分别为漏极d、源极g、漏极s、衬底b，沟道长l单位为1e-6即1um(1e-6、10-6)，沟道宽w单位为1e-6即1um(1e-6、10-6)，设置比例因子scale_mos(默认值为0.9)以及陪衬多晶硅(dummy poly)与栅极(gate)之间的距离psf(较佳值为0.126e-6/0.9).
第二步，设置模型参数，第一表征因子f(psf)、第二表征因子f(l,w)以及LPE效应引起的阈值电压偏移量del_vth。
f(psf)＝A*pwr((psf*scale_mos),alpha)
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
del_vth＝f(l,w)*f(psf)
w、l分别为MOS管宽、长，psf为陪衬多晶硅(dummy poly)与栅极(gate)之间的距离，scale_mos为比例因子，A，B，C，alpha，beta，r，D均为比例系数。
第三步，设置阈值电压变化量并进行仿真，选择阈值vth作失配变化量，其初值为
vth0＝0.4+del_vth
最后，代入版图临近效应表征模型进行仿真计算，图中表征模型为nrvt nmos。
可见，在现有的版图临近效应表征模型中，只考虑了dummy poly与器件沟道(channel)的space的关系，而对于dummy poly的尺寸方面却没有进行考虑，然而，在先进的工艺里，不同的dummy poly尺寸，使表面覆盖的薄膜对器件的应力影响是有差别的，这就导致了与实际电路使用情况时出现一定的偏差。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种通用版图临近效应表征模型及其提取方法，其在原有的版图临近效应表征模型基础上，加入了与dummy poly尺寸相关的函数，通过调整与dummy poly尺寸相关的参数，可以使得该模型更准确表征与器件在不同周边环境下的特性，从而建立更为精确且更实用的模型。
为达上述及其它目的，本发明提出一种通用版图临近效应表征模型，在原有模型中加入与陪衬多晶硅尺寸相关的函数，通过调整模型中与陪衬多晶硅尺寸相关的模型参数，以对该模型进行曲线拟合，从而建立更为精确的器件模型。
进一步地，所述模型于第一表征因子中引入与dummy poly尺寸相关的参数。
进一步地，所述第一表征因子采用如下公式计算：
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
其中，psf为陪衬多晶硅与栅极之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅的宽，ldummy为陪衬多晶硅的长。
进一步地，该所述模型还获取第二表征因子，该第二表征因子通过如下公式计算获得：
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
其中w、l分别为MOS管宽、长，scale_mos为比例因子。
进一步地，所述模型中由LPE效应引起的阈值电压偏移量del_vth通过如下公式获得：
del_vth＝f(l,w)*f(psf,wdummy,ldummy)。
进一步地，所述适用于各种器件类型的效应模型，包括MOS，diode，bjt，Varactor，resistor，MOM。
为达到上述目的，本发明还提供一种通用版图临近效应表征模型的提取方法，包括如下步骤：
步骤一，设计LPE模型的器件结构；
步骤二，测量与LPE模型相关的数据；
步骤三，引入与陪衬多晶硅尺寸相关的函数，建立LPE模型；
步骤四，调整所建立的LPE模型的参数，对与陪衬多晶硅尺寸相关的LPE模型进行曲线拟合；
步骤五，若拟合结果满足要求，则对所建立的LPE模型进行模型验证。
进一步地，于步骤五中，若拟合结果不满足要求，则返回步骤四。
进一步地，所述LPE与陪衬多晶硅尺寸相关的函数如下：
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
其中，psf为陪衬多晶硅与门之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅的宽，ldummy为陪衬多晶硅的长。
进一步地，所述模型中由LPE效应引起的阈值电压偏移量del_vth通过如下公式获得：
del_vth＝f(l,w)*f(psf,wdummy,ldummy)
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
其中w、l分别为MOS管宽、长，scale_mos为比例因子。
与现有技术相比，本发明一种通用版图临近效应表征模型及其提取方法，其在原有的版图临近效应表征模型基础上，加入了与dummy poly(陪衬多晶硅)尺寸相关的函数，通过调整与dummy poly尺寸相关的参数，可以使得该模型更准确表征与器件在不同周边环境下的特性，从而建立更为精确且更实用的模型，适用于各种器件类型的效应模型。
附图说明
图1为现有技术版图临近效应表征模型的建立子程序图；
图2为本发明一种通用版图临近效应表征模型架构建立的子程序图；
图3为本发明一种通用版图临近效应表征模型的提取方法的步骤流程图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种通用版图临近效应表征模型架构建立的子程序图。本发明，在原有模型中(只考虑dummy poly与器件沟道(channel)space的关系的LPE模型)加入与dummypoly尺寸相关的函数，通过调整新的LPE模型中的与dummy poly尺寸相关的模型参数，以对其进行曲线拟合，从而建立更为精确的器件模型，本发明可以更加准确表征器件在不同周围环境下的特性，建立更为精准且实用性更广的器件模型。本发明之通用版图临近效应表征模型建立过程如下：
第一步，设置模型常数，以NMOS管为例进行说明，子电路模型为nmos_rvt(d g sb)，其中参数分别为漏极d、源极g、漏极s、衬底b，沟道长l单位为1e-6即1um(1e-6、10-6)，沟道宽w单位为1e-6即1um(1e-6、10-6)，设置比例因子scale_mos(默认值为0.9)以及陪衬多晶硅(dummy poly)与栅极(gate)之间的距离psf(较佳值为0.126e-6/0.9).
第二步，设置模型参数，第一表征因子f(psf,wdummy,ldummy)、第二表征因子f(l,w)以及LPE效应引起的阈值电压偏移量del_vth。
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
del_vth＝f(l,w)*f(psf,wdummy,ldummy)
w、l分别为MOS管宽、长，psf为陪衬多晶硅(dummy poly)与栅极(gate)之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅(dummy Poly)的宽，ldummy为陪衬多晶硅(dummy Poly)的长，A，B，C，alpha，beta，r，D，Aw，Al，aw，al为比例系数，pwr是求幂函数。
第三步，设置阈值电压变化量并进行仿真，选择阈值vth作失配变化量，其初值为
vth0＝0.4+del_vth
最后，代入版图临近效应表征模型进行仿真计算，图中表征模型为nrvt nmos。
可见，与现有技术相比，本发明中第一表征因子f(psf,wdummy,ldummy)的计算函数与现有技术的不同，其通过引入与dummy poly尺寸相关的函数，可以更加准确表征器件在不同周围环境下的特性，建立更为精准且实用性更广的器件模型。
图3为本发明一种通用版图临近效应表征模型的提取方法的步骤流程图。如图3所示，本发明一种通用版图临近效应表征模型的提取方法，包括如下步骤：
步骤301，设计LPE模型的器件结构。
步骤302，利用WAT机台测量与LPE模型相关的数据，例如包括表征器件性能的阈值电压、饱和电流等。
步骤303，引入与陪衬多晶硅(dummy poly)尺寸相关的函数，建立LPE模型。即：
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
del_vth＝f(l,w)*f(psf,wdummy,ldummy)
其中，w、l分别为MOS管宽、长，psf为陪衬多晶硅(dummy poly)与栅极(gate)之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅(dummy Poly)的宽，ldummy为陪衬多晶硅(dummy Poly)的长，A，B，C，alpha，beta，r，D，Aw，Al，aw，al为模型抽取时函数的比例系数。
步骤304，调整所建立的LPE模型的参数，对与陪衬多晶硅(dummy poly)尺寸相关的LPE模型进行曲线拟合，例如，通过对测量曲线添加趋势线，使模型仿真出来的点形成的趋势线的斜率去匹配测量趋势线斜率，达到拟合的效果。
步骤305，若拟合结果满足要求，则对所建立的LPE模型进行模型验证，即，对模型进行连续性、稳定性验证，以保证整个模型的可使用性；否则返回至步骤304。
在本发明较佳实施例中，以MOS为例，为了表征不同dummy poly陪衬多晶硅)的尺寸对其器件的影响，会增加设计与之相关的版图，在增加的设计版图里，要注意包括下面几点：1.保持dummy poly与器件本身的space不变，2.保持dummy poly的宽度，变化其长度，3.保持dummy poly的长度，变化其宽度，然后根据该设计版图出来的wafer(晶圆)进行测量，对测量数据进行分析，对于常规模型模拟好后，然后开始调整与dummy poly尺寸相关的函数系数，这样就可以得到与dummy poly尺寸相关的LPE模型，设计者可以通过仿真该模型了解器件在不同dummy poly尺寸下的特性情况，在开始设计的时候将该因素考虑进去，这样就使得该模型更能反映实际特性。
可见，本发明一种通用版图临近效应表征模型及其提取方法，其在原有的版图临近效应表征模型基础上，加入了与dummy poly(陪衬多晶硅)尺寸相关的函数，通过调整与dummy poly尺寸相关的参数，可以使得该模型可准确表征与器件在不同周边环境下的特性，从而建立更为精确且更实用的模型，适用于各种器件类型的效应模型，例如MOS，diode，bjt，Varactor，resistor，MOM等等。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种通用版图临近效应表征模型，其特征在于：在原有模型中加入与陪衬多晶硅尺寸相关的函数，通过调整模型中与陪衬多晶硅尺寸相关的模型参数，以对该模型进行曲线拟合，从而建立更为精确的器件模型。
2.如权利要求1所述的一种通用版图临近效应表征模型，其特征在于，所述模型于第一表征因子中引入与dummy poly尺寸相关的参数。
3.如权利要求2所述的一种通用版图临近效应表征模型，其特征在于：所述第一表征因子采用如下公式计算：
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
其中，psf为陪衬多晶硅与栅极之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅的宽，ldummy为陪衬多晶硅的长。
4.如权利要求3所述的一种通用版图临近效应表征模型，其特征在于：该所述模型还获取第二表征因子，该第二表征因子通过如下公式计算获得：
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
其中w、l分别为MOS管宽、长，scale_mos为比例因子。
5.如权利要求4所述的一种通用版图临近效应表征模型，其特征在于：所述模型中由LPE效应引起的阈值电压偏移量del_vth通过如下公式获得：
del_vth＝f(l,w)*f(psf,wdummy,ldummy)。
6.如权利要求4所述的一种通用版图临近效应表征模型，其特征在于：所述适用于各种器件类型的效应模型，包括MOS，diode，bjt，Varactor，resistor，MOM。
7.一种通用版图临近效应表征模型的提取方法，包括如下步骤：
步骤一，设计LPE模型的器件结构；
步骤二，测量与LPE模型相关的数据；
步骤三，引入与陪衬多晶硅尺寸相关的函数，建立LPE模型；
步骤四，调整所建立的LPE模型的参数，对与陪衬多晶硅尺寸相关的LPE模型进行曲线拟合；
步骤五，若拟合结果满足要求，则对所建立的LPE模型进行模型验证。
8.如权利要求7所述的一种通用版图临近效应表征模型的提取方法，其特征在于：于步骤五中，若拟合结果不满足要求，则返回步骤四。
9.如权利要求7所述的一种通用版图临近效应表征模型的提取方法，其特征在于，所述LPE与陪衬多晶硅尺寸相关的函数如下：
f(psf,wdummy,ldummy)＝A*pwr((psf*scale_mos),alpha)*aw*
pwr(scale_mos*wdummy,Aw)*al*pwr(scale_mos*ldummy,Al)
其中，psf为陪衬多晶硅与栅极之间的距离，scale_mos为比例因子，wdummy为陪衬多晶硅的宽，ldummy为陪衬多晶硅的长。
10.如权利要求9所述的一种通用版图临近效应表征模型的提取方法，其特征在于，所述模型中由LPE效应引起的阈值电压偏移量del_vth通过如下公式获得：
del_vth＝f(l,w)*f(psf,wdummy,ldummy)
f(l,w)＝B*pwr((l*scale_mos),beta)+C*pwr((w*scale_mos),r)+D
其中w、l分别为MOS管宽、长，scale_mos为比例因子。
CN201611053506.4A 2016-11-25 2016-11-25 一种通用版图临近效应表征模型及其提取方法 Active CN106446476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611053506.4A CN106446476B (zh) 2016-11-25 2016-11-25 一种通用版图临近效应表征模型及其提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611053506.4A CN106446476B (zh) 2016-11-25 2016-11-25 一种通用版图临近效应表征模型及其提取方法

Publications (2)

Publication Number Publication Date
CN106446476A true CN106446476A (zh) 2017-02-22
CN106446476B CN106446476B (zh) 2019-07-23

Family

ID=58218678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611053506.4A Active CN106446476B (zh) 2016-11-25 2016-11-25 一种通用版图临近效应表征模型及其提取方法

Country Status (1)

Country Link
CN (1) CN106446476B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109711038A (zh) * 2018-12-24 2019-05-03 上海华力集成电路制造有限公司 Mom电容失配模型及其提取方法
CN111507052A (zh) * 2020-04-26 2020-08-07 上海华力集成电路制造有限公司 一种不同陪衬版图环境的电阻模型及其提取方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225255B2 (en) * 2008-05-21 2012-07-17 International Business Machines Corporation Placement and optimization of process dummy cells
CN102915394A (zh) * 2012-10-18 2013-02-06 华东师范大学 一种应用于mosfet电学仿真的psp应力模型
CN105760604A (zh) * 2016-02-19 2016-07-13 上海集成电路研发中心有限公司 基于版图邻近效应的统计模型的建模方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225255B2 (en) * 2008-05-21 2012-07-17 International Business Machines Corporation Placement and optimization of process dummy cells
CN102915394A (zh) * 2012-10-18 2013-02-06 华东师范大学 一种应用于mosfet电学仿真的psp应力模型
CN105760604A (zh) * 2016-02-19 2016-07-13 上海集成电路研发中心有限公司 基于版图邻近效应的统计模型的建模方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109711038A (zh) * 2018-12-24 2019-05-03 上海华力集成电路制造有限公司 Mom电容失配模型及其提取方法
CN109711038B (zh) * 2018-12-24 2023-08-18 上海华力集成电路制造有限公司 Mom电容失配模型及其提取方法
CN111507052A (zh) * 2020-04-26 2020-08-07 上海华力集成电路制造有限公司 一种不同陪衬版图环境的电阻模型及其提取方法

Also Published As

Publication number Publication date
CN106446476B (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
KR100517766B1 (ko) 트랜지스터의 확산 길이 의존성을 고려한 회로 시뮬레이션장치 및 트랜지스터 모델 작성 방법
Ortiz-Conde et al. A review of recent MOSFET threshold voltage extraction methods
Galup-Montoro MOSFET modeling for circuit analysis and design
CN106991201B (zh) 一种soi mosfet总剂量模型参数确定方法
US20170039308A1 (en) Pre-Silicon Design Rule Evaluation
CN107679261B (zh) 一种mos器件源漏与衬底间寄生电阻的建模方法
CN105138803A (zh) 一种考虑温度效应的通用失配模型及其提取方法
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN105302943B (zh) 一种偏置电压显性相关的失配模型及其提取方法
JP2010080705A (ja) 回路シミュレーション装置、回路シミュレーション方法及びプログラム
CN105226054B (zh) 一种通用失配模型及其提取方法
CN113221489A (zh) 用于提取集成电路器件的器件模型参数的方法和装置
CN106446476A (zh) 一种通用版图临近效应表征模型及其提取方法
US7761823B2 (en) Method for adjusting a transistor model for increased circuit simulation accuracy
CN106777546A (zh) 一种考虑版图环境的电阻模型提取方法及系统
US20130054219A1 (en) Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof
CN108763830B (zh) 半导体器件的闪烁噪声模型及其提取方法
US8271254B2 (en) Simulation model of BT instability of transistor
Mueller et al. Modeling of MOSFET parasitic capacitances, and their impact on circuit performance
CN112052636A (zh) 基于bsimsoi的fdsoi mosfet器件建模方法及装置
US9996650B2 (en) Modeling the performance of a field effect transistor having a dynamically depleted channel region
CN108038322A (zh) 一种spice集中模型的建模方法及系统
US9852956B2 (en) Extraction of resistance associated with laterally diffused dopant profiles in CMOS devices
CN108875200B (zh) 通用型wpe优化模型及其提取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant