CN103838905A - 可描述高低温失配特性的晶体管模型及仿真方法 - Google Patents

可描述高低温失配特性的晶体管模型及仿真方法 Download PDF

Info

Publication number
CN103838905A
CN103838905A CN201210491750.4A CN201210491750A CN103838905A CN 103838905 A CN103838905 A CN 103838905A CN 201210491750 A CN201210491750 A CN 201210491750A CN 103838905 A CN103838905 A CN 103838905A
Authority
CN
China
Prior art keywords
model
mismatch
transistor
agauss
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210491750.4A
Other languages
English (en)
Other versions
CN103838905B (zh
Inventor
王正楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210491750.4A priority Critical patent/CN103838905B/zh
Publication of CN103838905A publication Critical patent/CN103838905A/zh
Application granted granted Critical
Publication of CN103838905B publication Critical patent/CN103838905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种可描述高低温失配特性的晶体管模型及仿真方法,分别在多个温度情况下对晶体管失配特性随温度的变化趋势进行分析,挑选了开启电压和迁移率这两个参数,在原先的失配宏模型中的修正公式基础上,分别添加了额外的温度修正公式和修正系数,利用晶体管随高低温变化的失配趋势,对修正系数进行拟合,使得失配模型在不同的温度下,都能反应较好的电特性失配特性,为电路设计者提供了较高的参照依据。

Description

可描述高低温失配特性的晶体管模型及仿真方法
技术领域
本发明涉及半导体数字或模拟电路的设计领域,特别是指一种可描述高低温失配特性的晶体管模型。本发明还涉及所述可描述高低温失配特性的晶体管模型的仿真方法。
背景技术
器件工艺失配误差近年来越来越倍受关注,工艺失配随机误差主要分为两部分:1、主要针对于器件版图上的尺寸大小和实际工艺中的尺寸之间微小的差异而造成的相同器件之间的电学特性的差异;2、主要为相同器件之间的制造工艺误差而造成的电学特性之间的差异。综合来说,对相同器件之间的差异起影响作用的因素主要有:
a.栅氧厚度的微小差异;
b.栅长和栅宽的失配误差;
c.MOS器件开启电压之间的差异(受注入条件,电荷杂质能因素影响);
d.沟道区域的迁移率的差异;
e.环境温度的变化引起相邻器件之间差异变化。
如图1A所示,ΔIdsat失配程度随器件面积变化趋势图,横坐标为器件的尺寸的面积根号的倒数,纵坐标为饱和电流ΔIdsat的失配度,图中每个点都经过上百个样本测试数据ΔIdsat的方差值,实线代表这些方差值所做的趋势线,虚线代表模型仿真得到的趋势线,两者越接近表示模型失配精度越高。图1B所示为Δvt失配程度随器件面积变化趋势图,横坐标为器件的尺寸的面积根号的倒数,纵坐标为开启电压Δvt的失配度,图中每个点都经过上百个样本测试数据Δvt的方差值,实线代表这些方差值所做的趋势线,虚线代表模型仿真得到的趋势线,两者越接近表示模型失配精度越高。
随着设计要求的提高,对模型精度的要求不仅仅体现在电学特性上,还要求能够反映由于工艺的失配造成的特性误差。半导体厂商提供的SPICE模型通常除了描述工艺水准的上下限以外,有时还会提供常温情况下比较简单的失配模型以描述相邻器件之间的电特性失配误差。但事实上随着环境温度的变化,相邻器件之间的电特性差异也会跟着改变。
目前业界采取的失配晶体管模型都是以描述常温条件下晶体管失配特性的基础上建立的宏模型,这类宏模型通过对晶体管的模型参数添加修正公式,将SPICE仿真器中随机高斯函数和自定义系数加入修正公式中,这些修正公式中,自定义系数和随机高斯函数的乘积同晶体管根号面积成反比,通过该修正公式,可以较好的描述常温条件下晶体管失配特性同尺寸的关系趋势。
假定一个器件参量P是由q1,q2,..,qn等工艺参数所决定的函数。即:P=f(q1,q2,q3,…,qn),如果两个相同的器件之间的每个工艺参数都存在微小差别,则参量P的误差σ表达式为:
σ ΔP 2 = ( ∂ f ∂ q 1 ) 2 σ Δq 1 2 + ( ∂ f ∂ q 2 ) 2 σ Δq 2 2 + . . . + ( ∂ f ∂ q n ) 2 σ Δn 2
从理论上看,在两个相同的器件之间比较,这些参数的随机误差是和器件的器件维数尺寸是成反比的,如果器件的尺寸较大,则器件的σΔvt 2就比较小,反之器件的尺寸较小,则器件的σΔvt 2就比较大。因此误差统计公式可以写成:
σ Δq 2 = S 1 , q 2 WL
其中S1,q是面积修正系数。
根据上述公式,可以将BSIM3模型参数中的参数添加修正公式,
例如:
ΔVth 0 = avth 0 WL * agauss ( 0,1,1 )
其中avth0是与尺寸有关的修正系数,agauss(0,1,1)是SPICE内建的正态统计分布函数,其括号中(0,1,1)的0表示分部函数的中心值在0,括号第2项中的1表示正态统计分布函数曲线从中心值0到左右两边的最大sigma幅值为1,括号中第3项中的1表示为统计分布函数的sigma数为一个,例如(0,1,3)就表示正态分布为以中心值0到左右两边的3个sigma的距离为1。agauss是SPICE的内建函数,在仿真时SPICE会根据agauss定义的范围随机从中取数。
但是当晶体管不在室温下工作时,两个相邻晶体管的失配误差就和室温条件下不一样了。现有的失配宏模型中,由于修正公式中不包含温度修正,因此如果晶体管工作在高温时,普通失配模型无法反应出真实的失配特性。
发明内容
本发明所要解决的技术问题在于提供一种可描述高低温失配特性的晶体管模型,在不同的温度下均能反应较好的器件电特性失配特性。
本发明所要解决的另一技术问题在于提供所述可描述高低温失配特性的晶体管模型的仿真方法。
为解决上述问题,本发明所述的可描述高低温失配特性的晶体管模型,在标准SPICE模型上,选择开启电压参数Vth0和迁移率参数μ0作为修正参数,建立带温度效应的失配修正公式和修正系数,其特征在于:所述的修正公式表达式为:
Vth = Vth 0 + avth 0 W × L × Multi agauss ( 0,1,3 ) + K ( T - T nom ) agauss ( 0,1,3 )
U = u 0 × ( 1 + au 0 W × L × Multi * agauss ( 0,1,1 ) ) × ( T T nom ) m
其中,Vth0和u0分别为标准SPICE模型中的参数,其数值由提取直流模型参数确定,Vth和U分别是修正后的晶体管开启电压参数和迁移率参数,avth0和au0分别代表常温条件下失配模型的修正系数,它们随晶体管栅极的宽度W、长度L和乘数因子Multi的乘积成反比,T表示实际工作中的环境温度,Tnom代表室温25℃,K表示晶体管随高低温变化时修正系数,agauss(0,1,1)是SPICE内建的正态统计分布函数。
进一步地,所述的修正系数K是经验系数,用于同高低温实际失配数据拟合修正用,agauss(0,1,1)函数括号中第一个数字0表示分布函数的中心值在0,括号中第2个数字1表示正态统计分布函数曲线从中心值0到左右两边的最大sigma幅值为1,括号中第3个数字1表示为统计分布函数的sigma数为1个。
进一步地,在仿真时,SPICE工具会根据agauss函数以中心值为0,正负1sigma的分布范围内随机取值。
进一步地,根据所述公式建立的宏模型,使该模型能通过外界输入晶体管栅极W、L参数和multi等变量,通过宏模型将变量传入修正公式,并且将SPICE仿真器内置的agauss函数通过仿真产生随机分布数,综合所有变量最后得到晶体管电特性仿真结果;将仿真结果同实际晶体管失配电特性比较,通过公式中的常温修正系数avth0以及au0同常温失配电特性数据相拟合,在获得相关拟合参数后再通过公式中的温度修正系数K和m同高低温失配电特性数据拟合提取,获得修正参数值,使得模型对失配特性的精度更加精确。
本发明提供一种可描述高低温失配特性的晶体管模型的仿真方法,包含两个步骤:
第一步,构建晶体管的等效模型;
第二步,利用构建的晶体管等效模型进行仿真。
所述第一步中,晶体管的等效模型,是基于标准SPICE模型,选择开启电压参数Vth0和迁移率参数μ0作为修正参数,建立带温度效应的失配修正公式和修正系数,所述的修正公式表达式为:
Vth = Vth 0 + avth 0 W × L × Multi agauss ( 0,1,3 ) + K ( T - T nom ) agauss ( 0,1,3 )
U = u 0 × ( 1 + au 0 W × L × Multi * agauss ( 0,1,1 ) ) × ( T T nom ) m
其中,Vth0和u0分别为标准SPICE模型中的参数,其数值由提取直流模型参数确定,avth0和au0分别代表常温条件下失配模型的修正系数,它们随晶体管栅极的宽度W、长度L和乘数因子Multi的乘积成反比,T表示实际工作中的环境温度,Tnom代表室温25℃,K表示晶体管随高低温变化时修正系数,agauss(0,1,1)是SPICE内建的正态统计分布函数。
所述的修正系数K是经验系数,用于同高低温实际失配数据拟合修正用,agauss(0,1,1)函数括号中第一个数字0表示分布函数的中心值在0,括号中第2个数字1表示正态统计分布函数曲线从中心值0到左右两边的最大sigma幅值为1,括号中第3个数字1表示为统计分布函数的sigma数为1个。
所述第二步中,仿真时,SPICE工具会根据agauss函数以中心值为0,正负1sigma的分布范围内随机取值。
本发明所述的可描述高低温失配特性的晶体管模型,挑选了开启电压和迁移率这两个参数,在原先的失配宏模型中的修正公式基础上,分别添加了额外的温度修正公式和修正系数,利用晶体管随高低温变化的失配趋势,对修正系数进行拟合,使得失配模型在不同的温度下,都能反应较好的电特性失配特性,为电路设计者提供了较高的参照依据。
附图说明
图1A是ΔIdsat失配程度随器件面积变化趋势图;
图1B是Δvt失配程度随器件面积变化趋势图;
图2A是使用本发明Idsat的温度失配仿真图;
图2B是使用本发明Vt的温度失配仿真图;
图3是本发明仿真方法流程图。
具体实施方式
本发明所述的可描述高低温失配特性的晶体管模型,是将BSIM3模型参数中的Vth0和u0这2个参数值中添加常温失配修正公式,它们分别为:
ΔVth 0 = avth 0 WL * agauss ( 0,1,1 ) - - - ( 1 ) ;
Δ u 0 = 1 + au 0 WL * agauss ( 0,1,1 ) - - - ( 2 ) ;
其中:
Δvt=vt1-vt2
ΔIdsat = 2 ( Idsat 1 - Idsat 2 ) Idsat 1 + Idsat 2 ;
vt1和vt2代表两个相邻同样尺寸的晶体管分别各自的开启电压,Idsat1,Idsat2代表各自的饱和电流,由于相邻晶体管之间存在失配误差,因此vt和Idsat均存在一个Δ误差。Δvt和ΔIdsat分别是SPICE工具用monte carlo仿真得到的的结果,如果仿真次数足够多,不同的Δvt和ΔIdsat值呈现高斯分布。
上述公式是描述常温条件时晶体管开启电压和电流的失配误差,但从公式中并没有包含温度的关系,模型在不同的温度下仿真得出的失配误差和常温仿真得出的失配误差完全一样,并没有反应出高低温带来的变化。将温度效应考虑进模型以后,将公式(1)和(2)作如下修正,并将修正项加回原BSIM3模型参数中,即P’=P+ΔP的关系式,得到:
Vth = Vth 0 + avth 0 W × L × Multi agauss ( 0,1,3 ) + K ( T - T nom ) agauss ( 0,1,3 ) - - - ( 3 ) ;
U = u 0 × ( 1 + au 0 W × L × Multi * agauss ( 0,1,1 ) ) × ( T T nom ) m - - - ( 4 ) ;
其中Vth0和u0分别为业界标准BSIM3模型中的参数,它们的数值在提取直流模型参数时已经确定,Vth和U分别是修正后的晶体管开启电压参数和迁移率参数,avth0和au0分别代表常温条件下失配模型的修正系数,它们随晶体管的栅极的宽度W、长度L和乘数因子Multi的乘积成反比,括号中T表示实际工作中的环境温度,Tnom代表室温25℃,K表示晶体管随高低温变化时修正系数,这是一个经验系数,用于同高低温实际失配数据拟合修正。当T=25℃时,公式(3)、(4)中的温度修正项不起作用,当T≠25℃时,修正项通过经验系数K和m调整不同温度时晶体管的失配变化。
如图2A所示:图中横坐标表示温度,纵坐标表示单个相同尺寸的器件对的饱和电流差的方差值,取值样本数为100对,其中实线趋势线表示不带温度修正的模型仿真结果,虚线代表带温度修正模型仿真结果,模型在修正后对不同温度下描述能力大大提升。
如图2B所示:图中横坐标表示温度,纵坐标表示单个相同尺寸的器件对的开启电压差的方差值,取值样本数为100对,其中实线趋势线表示不带温度修正的模型仿真结果,虚线代表带温度修正模型仿真结果,可见失配度不随温度变化,模型在修正后对不同温度下描述能力大大提升。
以上为使用本发明进行晶体管的仿真方式,利用晶体管随高低温变化的失配趋势,对修正系数进行拟合,使得失配模型在不同的温度下,都能反应较好的电特性失配特性,为电路设计者提供了较高的参照依据。
对于上述方法中所述的修正参数的提取及确定,其方法如下:
第一步,根据上述修正公式(3)和(4)用SPICE语言建立BSIM模型参数的修正公式。
第二步,将修正公式添加进BSIM模型参数中,构成一个宏模型:
.subckt<模型名>d g s b w=1.0E-6 l=1.0E-6 Multi=1.0
.para
+numsigma_vthmis_n=agauss(0,1,1)
+numsigma_u0mis_n=agauss(0,1,1)
+K=拟合数值
+m=拟合数值
+lef='l'
+wef='w'
+T='TEMPER'
+geo_area='1/sqrt(Multi*lef*wef*1e12)'
+vth0misn='avth0n*geo_area*numsigma_vthmis_n+K*(T-25)*numsigma_vthmis_n'
+u0misn='1+au0n*geo_area*numsigma_u0mis_n*(T/25)**m'
m1 d g s b nenh w=w l=l
.model nenh NMOS
+level=53    version=3.1    mobmod=1
+capmod=2    noimod=2
+vth0='0.8558+vth0misn'
+u0='0.035688*u0misn'
+…
第三步,测量室温条件下多组不同尺寸相邻两组晶体管的开启电压和饱和电流的失配误差值Δvt和ΔIdsat,重复测量上百组样本数据,计算Δvt和ΔIdsat的方差数值,作出如图1A及1B所示Δvt和ΔIdsat的方差数值同器件尺寸的关系图,将宏模型和失配数据调入模型提取软件中,通过上百次随机仿真得到模型的失配误差趋势线,将仿真得出的趋势线同室温条件下的晶体管失配数据进行比对。通过拟合的方式得出室温条件下模型修正系数avth0和au0的数值。
第四步,相同器件尺寸相邻两组晶体管,分别测量不同温度条件下的Δvt和ΔIdsat值,每种温度条件下重复测试上百个样本数,作出如图2A及图2B所示Δvt和ΔIdsat的方差数值同温度的变化趋势。在不同温度条件下通过上百次随机仿真得到模型的失配误差与温度趋势线,通过拟合的方式得出室温条件下温度修正系数K和m的数值。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种可描述高低温失配特性的晶体管模型,是基于标准SPICE模型,选择开启电压参数Vth0和迁移率参数μ0作为修正参数,建立带温度效应的失配修正公式和修正系数,其特征在于:所述的修正公式表达式为:
Vth = Vth 0 + avth 0 W &times; L &times; Multi agauss ( 0,1,3 ) + K ( T - T nom ) agauss ( 0,1,3 )
U = u 0 ( 1 + au 0 W &times; L &times; Multi * agauss ( 0,1,1 ) ) &times; ( T T nom ) m
其中,Vth0和u0分别为标准SPICE模型中的参数,其数值由提取直流模型参数确定,Vth和U分别是修正后的晶体管开启电压参数和迁移率参数,avth0和au0分别代表常温条件下失配模型的修正系数,它们随晶体管栅极的宽度W、长度L和乘数因子Multi的乘积成反比,T表示实际工作中的环境温度,Tnom代表室温25℃,K表示晶体管随高低温变化时修正系数,agauss(0,1,1)是SPICE内建的正态统计分布函数。
2.如权利要求1所述的可描述高低温失配特性的晶体管模型,其特征在于:所述的修正系数K是经验系数,用于同高低温实际失配数据拟合修正用,agauss(0,1,1)函数括号中第一个数字0表示分布函数的中心值在0,括号中第2个数字1表示正态统计分布函数曲线从中心值0到左右两边的最大sigma幅值为1,括号中第3个数字1表示为统计分布函数的sigma数为1个。
3.如权利要求2所述的可描述高低温失配特性的晶体管模型,其特征在于:仿真时,SPICE工具会根据agauss函数以中心值为0,正负1sigma的分布范围内随机取值。
4.如权利要求1所述的可描述高低温失配特性的晶体管模型,其特征在于:根据所述公式建立的宏模型,使该模型能通过外界输入晶体管栅极W、L参数和multi等变量,通过宏模型将变量传入修正公式,并且将SPICE仿真器内置的agauss函数通过仿真产生随机分布数,综合所有变量最后得到晶体管电特性仿真结果;将仿真结果同实际晶体管失配电特性比较,通过公式中的常温修正系数avth0以及au0同常温失配电特性数据相拟合,在获得相关拟合参数后再通过公式中的温度修正系数K和m同高低温失配电特性数据拟合提取,获得修正参数值,使得模型对失配特性的精度更加精确。
5.如权利要求1所述的可描述高低温失配特性的晶体管模型的仿真方法,其特征在于:包含两个步骤:
第一步,构建晶体管的等效模型;
第二步,利用构建的晶体管等效模型进行仿真。
6.如权利要求5所述的可描述高低温失配特性的晶体管模型的仿真方法,其特征在于:所述第一步中,晶体管的等效模型,是基于标准SPICE模型,选择开启电压参数Vth0和迁移率参数μ0作为修正参数,建立带温度效应的失配修正公式和修正系数,所述的修正公式表达式为:
Vth = Vth 0 + avth 0 W &times; L &times; Multi agauss ( 0,1,3 ) + K ( T - T nom ) agauss ( 0,1,3 )
U = u 0 ( 1 + au 0 W &times; L &times; Multi * agauss ( 0,1,1 ) ) &times; ( T T nom ) m
其中,Vth0和u0分别为标准SPICE模型中的参数,其数值由提取直流模型参数确定,Vth和U分别是修正后的晶体管开启电压参数和迁移率参数,avth0和au0分别代表常温条件下失配模型的修正系数,它们随晶体管栅极的宽度W、长度L和乘数因子Multi的乘积成反比,T表示实际工作中的环境温度,Tnom代表室温25℃,K表示晶体管随高低温变化时修正系数,agauss(0,1,1)是SPICE内建的正态统计分布函数。
所述的修正系数K是经验系数,用于同高低温实际失配数据拟合修正用,agauss(0,1,1)函数括号中第一个数字0表示分布函数的中心值在0,括号中第2个数字1表示正态统计分布函数曲线从中心值0到左右两边的最大sigma幅值为1,括号中第3个数字1表示为统计分布函数的sigma数为1个。
7.如权利要求5和6所述的可描述高低温失配特性的晶体管模型的仿真方法,其特征在于:所述第二步中,仿真时,SPICE工具会根据agauss函数以中心值为0,正负1sigma的分布范围内随机取值。
CN201210491750.4A 2012-11-27 2012-11-27 可描述高低温失配特性的晶体管模型的仿真方法 Active CN103838905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210491750.4A CN103838905B (zh) 2012-11-27 2012-11-27 可描述高低温失配特性的晶体管模型的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210491750.4A CN103838905B (zh) 2012-11-27 2012-11-27 可描述高低温失配特性的晶体管模型的仿真方法

Publications (2)

Publication Number Publication Date
CN103838905A true CN103838905A (zh) 2014-06-04
CN103838905B CN103838905B (zh) 2017-10-24

Family

ID=50802398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210491750.4A Active CN103838905B (zh) 2012-11-27 2012-11-27 可描述高低温失配特性的晶体管模型的仿真方法

Country Status (1)

Country Link
CN (1) CN103838905B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105138803A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种考虑温度效应的通用失配模型及其提取方法
CN105302943A (zh) * 2015-09-27 2016-02-03 上海华力微电子有限公司 一种偏置电压显性相关的失配模型及其提取方法
CN108153960A (zh) * 2017-12-21 2018-06-12 上海华力微电子有限公司 一种具有温度效应模型的失配模型之建模方法
CN108304672A (zh) * 2018-02-24 2018-07-20 上海华力微电子有限公司 Mos器件spice局域失配模型
CN108388729A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 Mos器件spice局域失配模型
CN108388728A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 Mos器件spice局域失配模型
WO2019100802A1 (zh) * 2017-11-24 2019-05-31 京东方科技集团股份有限公司 确定晶体管电学特性的方法、装置以及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385642A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电阻的器件失配的修正方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102385645A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电容的器件失配的修正方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385642A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电阻的器件失配的修正方法
CN102385646A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 Mos晶体管的器件失配的修正方法
CN102385645A (zh) * 2010-09-03 2012-03-21 上海华虹Nec电子有限公司 电容的器件失配的修正方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K.KHAKZAR 等: "Modeling of amorphous-silicon thin-film transistors for circuit simulations with SPICE", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
王丹 等: "深亚微米抗辐射加固设计的SPICE仿真验证方法", 《微电子学与计算机》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105138803A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种考虑温度效应的通用失配模型及其提取方法
CN105302943A (zh) * 2015-09-27 2016-02-03 上海华力微电子有限公司 一种偏置电压显性相关的失配模型及其提取方法
CN105302943B (zh) * 2015-09-27 2018-08-24 上海华力微电子有限公司 一种偏置电压显性相关的失配模型及其提取方法
WO2019100802A1 (zh) * 2017-11-24 2019-05-31 京东方科技集团股份有限公司 确定晶体管电学特性的方法、装置以及存储介质
US11536763B2 (en) 2017-11-24 2022-12-27 Boe Technology Group Co., Ltd. Method and apparatus for determining electrical characteristics of organic transistor, and storage medium
CN108153960A (zh) * 2017-12-21 2018-06-12 上海华力微电子有限公司 一种具有温度效应模型的失配模型之建模方法
CN108304672A (zh) * 2018-02-24 2018-07-20 上海华力微电子有限公司 Mos器件spice局域失配模型
CN108388729A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 Mos器件spice局域失配模型
CN108388728A (zh) * 2018-02-24 2018-08-10 上海华力微电子有限公司 Mos器件spice局域失配模型

Also Published As

Publication number Publication date
CN103838905B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
CN103838905A (zh) 可描述高低温失配特性的晶体管模型及仿真方法
CN101739472B (zh) Mosfet失配模型的建立及仿真方法
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
CN102385646B (zh) Mos晶体管的器件失配的修正方法
CN105095537B (zh) 高压器件的仿真模型和高压器件仿真模型的建模方法
CN108027845A (zh) 硅前设计规则评估
CN102314522B (zh) 一种模拟集成电路设计优化方法
US9898566B2 (en) Method for automated assistance to design nonlinear analog circuit with transient solver
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN100468421C (zh) 基于集成电路制程性能变化建立模型的方法
CN101655882B (zh) 基于统计模型最差情况的建模方法
CN101706831B (zh) 半导体设计仿真领域中电路容差测量方法
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
KR20100080331A (ko) 관련된 디바이스들을 위한 일관성 있는 컴팩트 모델 파라미터들 추출
CN101571884A (zh) Mosfet bsim3热载流子注入可靠性模型的建模方法
US8645883B2 (en) Integrated circuit simulation using fundamental and derivative circuit runs
CN105260538B (zh) 一种sram单元建模方法
CN101329693A (zh) Mos管电阻的建模方法
CN115688641A (zh) 一种表征标准单元片上变化参数的方法与系统
US10755015B2 (en) Agnostic model of semiconductor devices and related methods
CN108038322A (zh) 一种spice集中模型的建模方法及系统
CN107480366A (zh) 一种针对模型提高漏电流温度特性的方法及系统
CN106815411A (zh) 多叉指mos器件版图邻近效应的建模方法
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
CN105760593A (zh) 一种mos晶体管nbti效应r-d模型参数提取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant