CN105260538B - 一种sram单元建模方法 - Google Patents

一种sram单元建模方法 Download PDF

Info

Publication number
CN105260538B
CN105260538B CN201510663043.2A CN201510663043A CN105260538B CN 105260538 B CN105260538 B CN 105260538B CN 201510663043 A CN201510663043 A CN 201510663043A CN 105260538 B CN105260538 B CN 105260538B
Authority
CN
China
Prior art keywords
sram cell
electrical parameter
parameter
model
modeling method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510663043.2A
Other languages
English (en)
Other versions
CN105260538A (zh
Inventor
郭建华
范茂成
商干兵
俞柳江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510663043.2A priority Critical patent/CN105260538B/zh
Publication of CN105260538A publication Critical patent/CN105260538A/zh
Application granted granted Critical
Publication of CN105260538B publication Critical patent/CN105260538B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体制造技术领域，尤其涉及一种SRAM单元建模方法，通过在对SRAM单元相关电性参数进行测量之后，对相关电性参数进行拟合以提取SRAM单元的模型参数；然后对测量条件、电性参数和模型参数进行描述以形成SRAM单元的模型。本发明由于只须测量SRAM单元的电性参数，无须对SRAM单元内上拉晶体管、下拉晶体管和传输晶体管进行大量的电学参数测量，因此测量任务大大减小。同时也提高了SRAM单元模型参数提取的速度，使得建模流程更加简便、快捷。且由于SRAM单元模型只包括了与集成电路设计者所关心的SRAM单元特性相关的参数，有利于集成电路设计者的电路设计、仿真。

Description

一种SRAM单元建模方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种SRAM单元建模方法。
背景技术
静态随机存取存储器(SRAM)是一种广泛应用的半导体存储器件，由SRAM单元阵列和外围电路组成。一种常见的6T-SRAM单元如图1所示，包括两个上拉晶体管(pull uptransistor)MP1和MP2，两个下拉晶体管(pull down transistor)MN3和MN4以及两个传输晶体管(pass gate transistor)MN5和MN6。
传统的SRAM单元模型正是基于上述的晶体管模型，由上拉晶体管、下拉晶体管和传输晶体管三个独立的晶体管模型所构成，但是集成电路设计者更关心整个SRAM单元的读取稳定性、写入能力、功率耗散等特性。但是传统的SRAM单元模型更侧重于单元内晶体管，而且为了获得传统的SRAM单元模型，需要对晶体管及SRAM单元进行大量的电性参数测试和繁琐的模型参数提取工作，整个流程耗时费力，这是本领域技术人员所不愿看到的。
中国专利(公开号为：CN104090999A)公开了一种MOS角模型的制作方法，首先，初步提取出SRAM单元中同类型的MOS的原始角模型；然后，测量SRAM单元的读电流数据，对这些读电流数据进行统计分析，计算得到SRAM单元的最快读电流数据和最慢读电流数据；最后，根据上述最快、最慢读电流数据对原始角模型的参数进行优化调整，使原始角模型经仿真后得到的读电流数据分别与最慢读电流数据、最快读电流数据相一致，从而克服了传统的MOS角模型的制作方法所提取的SRAM单元的MOS角模型不能与SRAM单元的关键特性一一对应的问题。
上述专利未解决现有技术中为了获得传统的SRAM单元模型，需要对晶体管及SRAM单元进行大量的电性参数测试和繁琐的模型参数提取工作的问题。
发明内容
针对上述存在的问题，本发明公开了一种SRAM单元建模方法，包括如下步骤：
步骤S1，在不同测量条件下对所述SRAM单元进行测量以获取所述SRAM单元的电性参数；
步骤S2，对所述电性参数的曲线进行拟合以提取所述SRAM单元的模型参数；
步骤S3，对所述测量条件、所述电性参数和所述模型参数进行描述以形成所述SRAM单元的模型；
上述的SRAM单元建模方法，其中，所述SRAM单元建模方法还包括：
步骤S4，根据所述SRAM单元模型，对所述电性参数进行仿真以获取电性参数仿真曲线；
步骤S5，将所述电性参数仿真曲线与所述电性参数进行比较，若所述电性参数仿真曲线与所述电性参数匹配，则所述SRAM单元模型为最终的模型。
上述的SRAM单元建模方法，其中，所述步骤S5还包括：若所述电性参数仿真曲线与所述电性参数不匹配，则返回步骤S2。
上述的SRAM单元建模方法，其中，所述测量条件包括温度和电压。
上述的SRAM单元建模方法，其中，所述电性参数包括电流和电压。
上述的SRAM单元建模方法，其中，所述电性参数包括静态噪声容限、读电流、写容限和静态漏电流。
上述的SRAM单元建模方法，其中，所述步骤S2具体为：对所述电性参数的曲线进行多项式拟合以提取所述SRAM单元的模型参数。
上述发明具有如下优点或者有益效果：
本发明公开了一种SRAM单元建模方法，通过在对本领域技术人员所关心的SRAM单元相关电性参数进行测量之后，对相关电性参数进行拟合以提取SRAM单元的模型参数；然后对测量条件、电性参数和模型参数进行描述以形成SRAM单元的模型。本发明由于只须测量SRAM单元的电性参数，无须对SRAM单元内上拉晶体管、下拉晶体管和传输晶体管进行大量的电学参数测量，因此测量任务大大减小。同时也提高了SRAM单元模型参数提取的速度，使得建模流程更加简便、快捷。且由于SRAM单元模型只包括了与集成电路设计者所关心的SRAM单元特性相关的参数，有利于集成电路设计者的电路设计、仿真。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明背景技术中SRAM单元的结构示意图。
图2是本发明实施例中SRAM单元建模方法的流程示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
本发明把SRAM单元抽象为一个“黑匣子”，不考虑SRAM单元内的晶体管模型，而是通过对与本领域技术人员所关心的SRAM单元特性相关的输入量、输出量进行参数提取、建模仿真。
具体的，如图2所示，本实施例涉及一种SRAM单元建模方法，包括如下步骤：
步骤S01：在不同的供给电压VDD和温度下，测量SRAM单元的相关电流、电压(例如，该电压为静态噪声容限)等电性参数，其中，供给电压VDD和温度为输入量，电性参数为输出量。
在本发明的一个优选的实施例中，上述的电性参数例如可以但不限制于是静态噪声容限(Static Noise Margin,SNM)、读电流(Iread)、写容限(Write Margin,WM)和静态漏电流(Istandby)等参数，这些参数与本领域技术人员所关心SRAM单元的读取稳定性、写入能力、功率耗散等特性相关。
步骤S02：对上述的电流、电压曲线进行拟合以提取相关模型参数。具体的，在本发明的一个优选的实施例中，对上述的电流、电压曲线进行多项式拟合(polyfit)，比如在温度T下的SNM随VDD变化的曲线，拟合多项式p＝polyfit(VDD，SNM，n)，其中p为最小二乘法意义上拟合多项式的相关系数，即SRAM单元模型的参数，n是多项式阶次。通过对所述的电流、电压曲线的多项式拟合得到相关SRAM单元模型的参数。
步骤S03：利用Verilog A语言(硬件描述语言)对上述SRAM单元的输入量、输出量及所提取的模型参数进行描述，从而形成SRAM单元模型。
步骤S04：根据步骤S03中的SRAM单元模型，利用SPICE等仿真软件对上述的电流、电压参数进行仿真以获取电流、电压参数仿真曲线。
步骤S05：将步骤S04中获取的电流、电压仿真曲线与上述电流、电压原始数据进行比较，如果两者匹配，则SRAM单元模型为最终的模型。如果两者不匹配，则返回步骤S02重复上述模型参数提取步骤，继续对模型参数优化，以获取最终的SRAM单元模型。
综上，本发明公开了一种SRAM单元建模方法，首先对本领域技术人员所关心的SRAM单元相关电性参数进行测量；然后对相关电性参数曲线进行拟合以提取相关模型参数；然后对SRAM单元输入量、输出量及所提取的相关模型参数进行描述，从而形成SRAM单元模型；最后利用仿真软件对电性参数进行仿真，并与原始数据进行比较，如果两者不匹配，重复上述模型参数提取步骤，继续对模型参数优化以获取最终的SRAM单元模型。由于本发明只须测量SRAM单元的电性参数，无须对SRAM单元内上拉晶体管、下拉晶体管和传输晶体管进行大量的电学参数测量，因此测量任务大大减小。同时也提高了SRAM单元模型参数提取的速度，使得建模流程更加简便、快捷。且由于SRAM单元模型只包括了与集成电路设计者所关心的SRAM单元特性相关的参数，有利于集成电路设计者的电路设计、仿真。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种SRAM单元建模方法，其特征在于，包括：
步骤S1，在不同测量条件下对所述SRAM单元进行测量以获取所述SRAM单元的电性参数；
步骤S2，对所述电性参数的曲线进行拟合以提取所述SRAM单元的模型参数；
步骤S3，对所述测量条件、所述电性参数和所述模型参数进行描述以形成SRAM单元模型；
步骤S4，根据所述SRAM单元模型，对所述电性参数进行仿真以获取电性参数仿真曲线；
步骤S5，将所述电性参数仿真曲线与所述电性参数进行比较，若所述电性参数仿真曲线与所述电性参数匹配，则所述SRAM单元模型为最终的模型。
2.如权利要求1所述的SRAM单元建模方法，其特征在于，所述步骤S5还包括：
若所述电性参数仿真曲线与所述电性参数不匹配，则返回步骤S2。
3.如权利要求1所述的SRAM单元建模方法，其特征在于，所述测量条件包括温度和电压。
4.如权利要求1所述的SRAM单元建模方法，其特征在于，所述电性参数包括电流和电压。
5.如权利要求4所述的SRAM单元建模方法，其特征在于，所述电性参数包括静态噪声容限、读电流、写容限和静态漏电流。
6.如权利要求1所述的SRAM单元建模方法，其特征在于，所述步骤S2具体为：对所述电性参数的曲线进行多项式拟合以提取所述SRAM单元的模型参数。
CN201510663043.2A 2015-10-14 2015-10-14 一种sram单元建模方法 Active CN105260538B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510663043.2A CN105260538B (zh) 2015-10-14 2015-10-14 一种sram单元建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510663043.2A CN105260538B (zh) 2015-10-14 2015-10-14 一种sram单元建模方法

Publications (2)

Publication Number Publication Date
CN105260538A CN105260538A (zh) 2016-01-20
CN105260538B true CN105260538B (zh) 2019-06-28

Family

ID=55100227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510663043.2A Active CN105260538B (zh) 2015-10-14 2015-10-14 一种sram单元建模方法

Country Status (1)

Country Link
CN (1) CN105260538B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614730B (zh) * 2018-12-19 2023-06-20 上海华力集成电路制造有限公司 Sram单元设计方法
CN112507654A (zh) * 2020-11-20 2021-03-16 上海华力微电子有限公司 Mos工艺角spice模型参数获取方法
CN117494651A (zh) * 2023-11-14 2024-02-02 合芯科技(苏州)有限公司 基于机器学习的sram位单元的优化设计方法、装置、介质及终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290807A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器电路稳定性的仿真方法
CN101458720A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 减小sram阱邻近效应的方法
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290807A (zh) * 2007-04-17 2008-10-22 中芯国际集成电路制造(上海)有限公司 静态随机存取存储器电路稳定性的仿真方法
CN101458720A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 减小sram阱邻近效应的方法
CN104090999A (zh) * 2014-06-24 2014-10-08 上海集成电路研发中心有限公司 一种sram中mos角模型的制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
90nm CMOS SRAM位单元工艺、版图设计及低功耗实现的研究;张颖;《中国学位论文全文数据库》;20070429
Novel Curve Fitting Design Methodology for Carbon Nanotube SRAM Cell Optimization;Wang Wei 等;《IEEE International Conference on Electro/information Technology》;20101231;第1-6页
嵌入式SRAM编译器的设计;李阳;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130715(第7期);第I135-384页

Also Published As

Publication number Publication date
CN105260538A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
Sun et al. Fast statistical analysis of rare circuit failure events via scaled-sigma sampling for high-dimensional variation space
Bourguignon et al. General results for the transmuted family of distributions and new models
CN105260538B (zh) 一种sram单元建模方法
US10713405B2 (en) Parameter generation for semiconductor device trapped-charge modeling
Xie et al. Dynamic computing paradigm for comprehensive power flow analysis
CN116702678A (zh) 一种融合深度学习和群智能算法的dtco优化方法
Wieckowski et al. A black box method for stability analysis of arbitrary SRAM cell structures
Díaz et al. Simulation of spatially correlated wind power in small geographic areas—Sampling methods and evaluation
Yang et al. Confirmatory factor analysis under violations of distributional and structural assumptions
CN103838905A (zh) 可描述高低温失配特性的晶体管模型及仿真方法
CN115688641A (zh) 一种表征标准单元片上变化参数的方法与系统
US8352895B2 (en) Model library implementation and methodology for worst case performance modeling for SRAM cells
Kida et al. Optimization of importance sampling Monte Carlo using consecutive mean-shift method and its application to SRAM dynamic stability analysis
US8494820B2 (en) Computing device and method for analyzing scattering parameters passivity
Van Brandt et al. Accurate and insightful closed-form prediction of subthreshold SRAM hold failure rate
Fonseca et al. A statistical simulation method for reliability analysis of SRAM core-cells
US10235484B2 (en) Automatic timing-sensitive circuit extraction
US9336343B2 (en) Calculating circuit-level leakage using three dimensional technology computer aided design and a reduced number of transistors
Atangana et al. Modelling the nonlinear wave motion within the scope of the fractional calculus
CN104657558B (zh) 提取lod效应模型的方法
US10242135B2 (en) Testbench chaining for multiple blocks in hierarchical circuit design
TW202133175A (zh) 具有漏電流中的統計變化之動態隨機存取記憶體通路電晶體的設計
Chang et al. Accurate performance evaluation of VLSI designs with selected CMOS process parameters
Zhao et al. Two‐stage orthogonality based estimation for semiparametric varying‐coefficient models and its applications in analyzing AIDS data
Alorda et al. An affordable experimental technique for SRAM write margin characterization for nanometer CMOS technologies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant