CN101290807A - 静态随机存取存储器电路稳定性的仿真方法 - Google Patents

静态随机存取存储器电路稳定性的仿真方法 Download PDF

Info

Publication number
CN101290807A
CN101290807A CNA2007101265014A CN200710126501A CN101290807A CN 101290807 A CN101290807 A CN 101290807A CN A2007101265014 A CNA2007101265014 A CN A2007101265014A CN 200710126501 A CN200710126501 A CN 200710126501A CN 101290807 A CN101290807 A CN 101290807A
Authority
CN
China
Prior art keywords
threshold voltage
random access
static random
circuit
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101265014A
Other languages
English (en)
Other versions
CN101290807B (zh
Inventor
黄艳
黄威森
邵芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007101265014A priority Critical patent/CN101290807B/zh
Publication of CN101290807A publication Critical patent/CN101290807A/zh
Application granted granted Critical
Publication of CN101290807B publication Critical patent/CN101290807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种静态随机存取存储器电路稳定性的仿真方法，针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；测量所挑选的MOS管的阈值电压；根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系；根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。本发明静态随机存取存储器电路稳定性的仿真方法结果更精确。

Description

静态随机存取存储器电路稳定性的仿真方法
技术领域
本发明涉及静态随机存取存储器电路稳定性的仿真方法。
背景技术
目前，随着半导体集成电路的集成度不断提高，集成电路的设计越来越复杂，集成电路的最小工艺尺寸也越来越小，例如，MOS管最小工艺尺寸已达到了45nm。以MOS管为例，随着最小工艺尺寸的减小，对MOS管的精度的要求也越来越高。然而，由于工艺的偏差，实际生产出来的MOS管会存在沟道宽度或沟道长度与设计尺寸不一致的情况，从而MOS管的电学性能也会发生变化。而对于设计对称性较高的集成电路，例如静态随机存取存储器来说，所述的工艺偏差就有可能造成设计尺寸相同的两个MOS管的电性能出现不匹配，例如阈值电压不同。而所述的不匹配情况会影响电路的稳定性。同样对于高要求的集成电路设计，尤其是高频数字/模拟转换器的设计来说，MOS管的不匹配也会影响性能。
因而对于MOS管的不匹配，一般都会针对产生的原因，通过对于电路设计或者工艺制程作出调整以降低不匹配的影响。例如，中国专利申请号为200610103903.8的发明公开了一种降低元件效能不匹配的方法及半导体电路。该发明针对的是浅沟槽隔离边界的附近的“沟槽隔离导致的应力效应”引起的元件效能不匹配的情况。该发明提供了一种具有多个虚拟元件的主动区的较大延伸部分，降低作用于半导体运算元件上浅沟槽隔离导致的氧化层应力的电路及方法，进而消除运算元件的效能不匹配。而为了分析MOS管的不匹配对于电路性能的印象，例如考察静态随机存取存储器(SRAM)电路的稳定性受MOS管不匹配情况的影响，通常只是根据MOS管的设计尺寸对应的阈值电压来建立相应的器件模型对于静态随机存取存储器电路进行仿真。但该仿真方法并没有考虑到由于工艺偏差而使得实际生产的MOS管的沟道宽度和沟道长度与设计尺寸有差异，从而导致阈值电压变化的情况。因而，根据现有方法仿真得到的静态随机存取存储器电路的稳定性受MOS管不匹配情况影响的结果往往不够精确，不太符合真实情况。
发明内容
本发明解决的问题是针对现有技术对于静态随机存取存储器电路稳定性的仿真方法没有考虑由于工艺偏差导致的实际生产的MOS管的沟道宽度和沟道长度与设计尺寸有差异的情况而使得仿真结果不够精确。
为解决上述问题，本发明提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系；
根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
本发明还提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
本发明还提供了一种静态随机存取存储器电路稳定性的仿真方法，包括下列步骤：
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系。
与现有技术相比，本发明具有以下优点：本发明通过挑选沟道宽度或沟道长度与设计尺寸不同的MOS管，并测量这些MOS管的阈值电压来得到阈值电压由于工艺偏差引起的变化分布数据，再根据阈值电压变化分布建立模型来仿真得到不同输入电压下静态随机存取存储器电路稳定性随阈值电压或者沟道宽度或者沟道长度变化的关系，从而分析结果更精确。
附图说明
图1是本发明静态随机存取存储器电路稳定性的仿真方法的第一实施例流程图；
图2是本发明静态随机存取存储器电路稳定性的仿真方法的第二实施例流程图；
图3是本发明静态随机存取存储器电路稳定性的仿真方法的第三实施例流程图；
图4是本发明实施例仿真所用的静态随机存取存储器电路；
图5是本发明实施例仿真所用的静态随机存取存储器电路中的上拉PMOS管的阈值电压与静态噪声容限关系图；
图6是本发明实施例仿真所用的静态随机存取存储器电路中的下拉NMOS管的阈值电压与静态噪声容限关系图；
图7是本发明实施例仿真所用的静态随机存取存储器电路中的传输NMOS管的阈值电压与静态噪声容限关系图；
图8是本发明实施例仿真所用的静态随机存取存储器电路中的上拉PMOS管的沟道长度与静态噪声容限关系图；
图9是本发明实施例仿真所用的静态随机存取存储器电路中的下拉NMOS管的沟道长度与静态噪声容限关系图；
图10是本发明实施例仿真所用的静态随机存取存储器电路中的传输NMOS管的沟道长度与静态噪声容限关系图；
图11是本发明实施例仿真所用的静态随机存取存储器电路中的上拉PMOS管的沟道宽度与静态噪声容限关系图；
图12是本发明实施例仿真所用的静态随机存取存储器电路中的下拉NMOS管的沟道宽度与静态噪声容限关系图；
图13是本发明实施例仿真所用的静态随机存取存储器电路中的传输NMOS管的沟道宽度与静态噪声容限关系图。
具体实施方式
本发明通过挑选沟道宽度或沟道长度与设计尺寸不同的MOS管，并测量这些MOS管的阈值电压来得到阈值电压由于工艺偏差引起的变化分布数据，再根据阈值电压变化分布建立模型来仿真得到不同输入电压下静态随机存取存储器电路稳定性随阈值电压或者沟道宽度或者沟道长度变化的关系。
下面通过具体的实施例来详细论述本发明对于MOS管不匹配的仿真方法。
参照图1所示，本发明第一实施例静态随机存取存储器电路稳定性的仿真方法包括如下步骤，
步骤1，针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
步骤2，测量所挑选的MOS管的阈值电压；
步骤3，根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
步骤4，根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
所述的阈值电压是通过测量工作在线性区的MOS管得到的。
所述建立覆盖阈值电压变化分布的MOS管模型的步骤进一步包括，
判断在现有MOS管模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能否覆盖阈值电压分布；
如果覆盖阈值电压分布，则以所述模型作为静态随机存取存储器电路仿真的模型；
如果未覆盖阈值电压分布，则调整模型中的相应参数直到模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能够覆盖阈值电压分布。
所述四种极限情况包括慢NMOS慢PMOS、快NMOS快PMOS、慢NMOS快PMOS和快NMOS慢PMOS，所述参数包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。
所述静态随机存取存储器电路的稳定性参数包括静态噪声容限、NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流。
分别在静态随机存取存储器电路中构成CMOS锁存器的两个反相器的输入端加入相同的输入电压，并且仿真得到相应的输出电压来得到所述的静态噪声容限。
参照图2所示，本发明第二实施例静态随机存取存储器电路稳定性的仿真方法包括如下步骤，
步骤21，针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
步骤22，测量所挑选的MOS管的阈值电压；
步骤23，根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
步骤24，根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系。
所述的阈值电压是通过测量工作在线性区的MOS管得到的。
所述建立覆盖阈值电压变化分布的MOS管模型的步骤进一步包括，
判断在现有MOS管模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能否覆盖阈值电压分布；
如果覆盖阈值电压分布，则以所述模型作为静态随机存取存储器电路仿真的模型；
如果未覆盖阈值电压分布，则调整模型中的相应参数直到模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能够覆盖阈值电压分布。
所述四种极限情况包括慢NMOS慢PMOS、快NMOS快PMOS、慢NMOS快PMOS和快NMOS慢PMOS，所述参数包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。
所述静态随机存取存储器电路的稳定性参数包括静态噪声容限、NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流。
参照图3所示，本发明第三实施例静态随机存取存储器电路稳定性的仿真方法以6管静态随机存取存储器存储单元电路为例，包括如下步骤，
步骤31，针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个。该步骤其实是针对MOS管的沟道宽度或者沟道长度，至少挑选两个以上沟道宽度与MOS管的设计尺寸不同的MOS管，或者至少挑选两个以上沟道长度与所述MOS管的设计尺寸不同的MOS管，或者至少挑选两个以上沟道宽度和沟道长度与设计尺寸均不同的MOS管，或者至少挑选一个以上沟道宽度与MOS管的设计尺寸不同的MOS管以及一个以上沟道长度与所述MOS管的设计尺寸不同的MOS管，或者至少挑选一个以上沟道宽度与MOS管的设计尺寸不同的MOS管以及一个以上沟道宽度和沟道长度与设计尺寸均不同的MOS管，或者至少挑选一个以上沟道长度与MOS管的设计尺寸不同的MOS管以及一个以上沟道宽度和沟道长度与设计尺寸均不同的MOS管，通过这些挑选的MOS管来反映由于工艺偏差引起的沟道宽度或者沟道长度的变化。如前所述的，工艺偏差可能造成工艺制程的不稳定，从而使得两个设计尺寸相同的MOS管之间出现性能不匹配，而工艺偏差的一个较直接的反映就是生产出的MOS管的沟道宽度或者沟道长度与设计尺寸有差异。因此，为了反映静态随机存取存储器电路稳定性受工艺偏差的情况，本实施例选取对称性要求较高的6管静态随机存取存储器存储单元电路作为仿真所用的电路。
参照图4所示，6管静态随机存取存储器存储单元电路包括两个传输NMOS管41和42、两个上拉PMOS管43和44以及两个下拉NMOS管45和46。所述传输NMOS管41和42的栅极与该静态随机存取存储器存储单元电路的字线相连，漏极分别与静态随机存取存储器存储单元电路的两根互补位线相连。所述上拉PMOS管43和下拉NMOS管45构成第一CMOS反相器，所述第一CMOS反相器的输出与传输NMOS管1的源极相连。所述上拉PMOS管44和所述下拉NMOS管46构成第二CMOS反相器，所述第二CMOS反相器的输出与传输NMOS管2的源极相连。所述第一CMOS反相器的输入与第二CMOS反相器的输出相连，所述第二CMOS反相器的输入与第一CMOS反相器的输出相连。所述第一CMOS反相器和第二CMOS反相器构成CMOS锁存器，所述传输NMOS管411和42构成互补存取晶体管。当决定读或写操作的字线被选通，存取晶体管即导通，从而将存储单元与互补位线连通来实现读写操作。
根据以上对于静态随机存取存储器存储单元电路的说明可以看到，该电路具有对称结构，因此本实施例分别选取传输NMOS管41、上拉PMOS管43和下拉NMOS管45作为出现工艺偏差的MOS管，并且针对所述的三个MOS管的沟道宽度或者沟道长度，挑选了一些沟道宽度或沟道长度偏离设计尺寸的MOS管，如表1所示：
表1
Figure A20071012650100151
以上拉PMOS管为例，表1中的设计尺寸是指设计人员根据设计需求设定的PMOS管的值，而表1中偏离设计尺寸一栏内则给出了偏离设计尺寸的沟道宽度或者沟道长度的值，如沟道宽度的设计尺寸从0.01微米变化到0.115微米来反映由于工艺偏差PMOS管的沟道宽度变大的情况，又例如沟道长度的设计尺寸从0.1微米变化到0.095微米来反映由于工艺偏差PMOS管的沟道长度变小的情况。
步骤32，测量所述不同沟道宽度或者沟道长度下的MOS管的阈值电压。本实施例通过设定偏置电压使表1中的MOS管处于线性工作区下来测量表1中所有尺寸的MOS管的阈值电压。例如，将Vgs从0V加压到-Vdd，Vds＝-Vdd，Vbs＝0，来测量所有上拉PMOS管的阈值电压。将Vgs从0V加压到Vdd，Vds＝Vdd，Vbs＝0，来测量所有下拉NMOS管的阈值电压。将Vgs从0V加压到Vdd，Vds＝Vdd，Vbs＝0，来测量所有传输NMOS管的阈值电压。其中，Vdd为1.2V。
步骤33，根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型。以上拉PMOS管为例，通过步骤32的测量，得到了13个不同沟道宽度或者沟道长度下的上拉PMOS管的阈值电压，然后以现有的模型，例如BSIM4模型，在步骤32所述的测量偏置电压下进行仿真，得到在慢NMOS慢PMOS(SS)、快NMOS快PMOS(FF)、慢NMOS快PMOS(SNFP)和快NMOS慢PMOS(FNSP)这四种极限情况下的阈值电压值。如果以所述的四种极限情况下的阈值电压值为顶点的四边形能够覆盖测量所得的13个不同沟道宽度或者沟道长度下的上拉PMOS管的阈值电压，那么就将此时的模型作为用于仿真静态随机存取存储器电路稳定性的模型。如果以所述的四种极限情况下的阈值电压值为顶点的四边形不能够覆盖测量所得的13个不同沟道宽度或者沟道长度下的上拉PMOS管的阈值电压，那么就需要调整模型中的相关参数，并且继续仿真直到以所述的四种极限情况下的阈值电压值为顶点的四边形能够覆盖测量所得的13个不同沟道宽度或者沟道长度下的上拉PMOS管的阈值电压。
一般可通过调整模型中的三类参数来达到目的，包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。例如对于BSIM4模型，所述的三类参数如表2所示，
表2
  参数   单位
  DTOXE_PL   m
  DTOXP_PL   m
  DXL_PL   m
  DXW_PL   m
  DVTH_PL   V
  DCJ_PL   F/m2
  DCJSW_PL   F/m
  DCJSWG_PL   F/m
  DCGDO_PL   F/m
  DCGSO_PL   F/m
通过调整表2中所列的参数来使得以所述的四种极限情况下的阈值电压值为顶点的四边形能够覆盖测量所得的13个不同沟道宽度或者沟道长度下的上拉PMOS管的阈值电压。而对于其他的现有模型，同样可以按照这样的方法调整所述的模型中的三类参数。
依此类推，还可以得到下拉NMOS管和传输NMOS管的模型。
步骤34，根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压(VT)变化的关系。静态随机存取存储器电路的稳定性参数是用来描述静态随机存取存储器电路在工作条件变化的情况下，电路特性随工作条件变化的程度。本实施例将静态噪声容限作为衡量静态随机存取存储器电路稳定性的参数，静态噪声容限越大也就说明静态随机存取存储器电路的稳定性越好，反之，静态噪声容限越小就说明静态随机存取存储器电路的稳定性越差。静态噪声容限指当噪声源是静态噪声源时，不使器件状态翻转的最大噪声电压值。所述的状态翻转就是说从逻辑0变为逻辑1。而所述的静态噪声源是指由于工艺偏差，在器件工作过程中出现的直流电压扰乱。当然，衡量静态随机存取存储器电路的稳定性还可以采用其他参数，例如，NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流，这些可以通过步骤3中得到的模型来仿真得到。而本实施例通过在所述的静态随机存取存储器存储单元电路的两个CMOS反相器的输入端加电压，然后通过测量这两个CMOS反相器的输出端上的电压来得到静态随机存取存储器电路的静态噪声容限(static noisemargin)。具体的操作过程如下例所示：
首先，保持下拉NMOS管和传输NMOS管的宽长比为设计尺寸，即下拉NMOS管的宽长比为0.175/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤33中得到的上拉PMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图5所示。
因为仿真过程中调用的上拉PMOS管的模型是根据上拉PMOS管的阈值电压变化分布得到的，所以图5也是静态噪声容限随上拉PMOS管的阈值电压变化的曲线。从图5中曲线的趋势可以看出，若将曲线沿与横轴成45度角的坐标轴作镜像处理的话，得到的镜像曲线与原曲线将构成两个封闭的空间，而该空间的面积越大，静态噪声容限也越大。因此，曲线形成的拐角越大，静态噪声容限也越大。从图5中可以看到随着上拉PMOS管的阈值电压的升高，静态噪声容限反而减小，说明静态随机存取存储器电路的稳定性随着上拉PMOS管的阈值电压的升高会变小。
接着，保持上拉PMOS管和传输NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤3中得到的下拉NMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图6所示。因为仿真过程中调用的下拉NMOS管的模型是根据下拉NMOS管的阈值电压变化分布得到的，所以图6也是静态噪声容限随下拉NMOS管的阈值电压变化的曲线。从图6中可以看到随着下拉NMOS管的阈值电压的升高，静态噪声容限也增大，说明静态随机存取存储器电路的稳定性随着下拉NMOS管的阈值电压的升高会变大。
然后，保持上拉PMOS管和下拉NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，下拉NMOS管的宽长比为0.175/0.1。然后在静态随机存取存储器电路的网表中调用步骤3中得到的传输NMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图7所示。因为仿真过程中调用的传输NMOS管的模型是根据传输NMOS管的阈值电压变化分布得到的，所以图75也是静态噪声容限随传输NMOS管的阈值电压变化的曲线。从图7中可以看到随着传输NMOS管的阈值电压的升高，静态噪声容限反而减小，说明静态随机存取存储器电路的稳定性随着传输NMOS管的阈值电压的升高会变小。
根据对于MOS管噪声容限的分析经验，有时候沟道宽度或者沟道长度其中的一个变化就能够引起噪声容限变化，而有时候沟道宽度和沟道长度都发生变化才会引起噪声容限的变化，因此为了使仿真更全面，还需要对于静态噪声容限随沟道宽度或沟道长度变化的关系作仿真。
步骤35，根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度(Width)或沟道长度(Length)的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
首先，保持下拉NMOS管和传输NMOS管的宽长比为设计尺寸，即下拉NMOS管的宽长比为0.175/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤3中得到的上拉PMOS管的模型，再将表1中所列的上拉PMOS管的不同沟道长度代入上拉PMOS管的模型中，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限的曲线，如图8所示。因为仿真过程中调用的上拉PMOS管的模型是根据上拉PMOS管的阈值电压变化分布得到的，并且代入了不同的沟道长度，所以图8也是静态噪声容限随上拉PMOS管的沟道长度变化的曲线。从图8中可以看到随着上拉PMOS管的沟道长度的增大，静态噪声容限也减小，说明静态随机存取存储器电路的稳定性随着上拉PMOS管的沟道长度的增大会变小。
接着，保持上拉PMOS管和传输NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤3中得到的下拉NMOS管的模型，再将表1中所列的下拉NMOS管的不同沟道长度代入下拉NMOS管的模型中，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限的曲线，如图9所示。因为仿真过程中调用的下拉NMOS管的模型是根据下拉NMOS管的阈值电压变化分布得到的，并且代入了不同的沟道长度，所以图9也是静态噪声容限随下拉NMOS管的沟道长度变化的曲线。从图9中可以看到随着下拉NMOS管的沟道长度的增大，静态噪声容限也增大，说明静态随机存取存储器电路的稳定性随着下拉NMOS管的沟道长度的增大会变大。
然后，保持上拉PMOS管和下拉NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，下拉NMOS管的宽长比为0.175/0.1。然后在静态随机存取存储器电路的网表中调用步骤3中得到的传输NMOS管的模型，再将表1中所列的传输NMOS管的不同沟道长度代入传输NMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图10所示。因为仿真过程中调用的传输NMOS管的模型是根据传输NMOS管的阈值电压变化分布得到的，并且代入了不同的沟道长度，所以图10也是静态噪声容限随传输NMOS管的沟道长度变化的曲线。从图10中可以看到随着传输NMOS管的沟道长度的增大，静态噪声容限也增大，说明静态随机存取存储器电路的稳定性随着传输NMOS管的沟道长度的增大会变大。
接下来，将上述的沟道长度换成沟道宽度，即保持下拉NMOS管和传输NMOS管的宽长比为设计尺寸，即下拉NMOS管的宽长比为0.175/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤3中得到的上拉PMOS管的模型，再将表1中所列的上拉PMOS管的不同沟道宽度代入上拉PMOS管模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图11所示。因为仿真过程中调用的上拉PMOS管的模型是根据上拉PMOS管的阈值电压变化分布得到的，并且代入了不同的沟道宽度，所以图11也是静态噪声容限随上拉PMOS管的沟道宽度变化的曲线。从图11中可以看到随着上拉PMOS管的沟道宽度的减小，静态噪声容限也减小，说明静态随机存取存储器电路的稳定性随着上拉PMOS管的沟道宽度的减小会变小。
接着，保持上拉PMOS管和传输NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，传输NMOS管的宽长比为0.12/0.135。然后在静态随机存取存储器电路的网表中调用步骤3中得到的下拉NMOS管的模型，再将表1中所列的下拉NMOS管的不同沟道宽度代入下拉NMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图12所示。因为仿真过程中调用的下拉NMOS管的模型是根据下拉NMOS管的阈值电压变化分布得到的，并且代入了不同的沟道宽度，所以图12也是静态噪声容限随下拉NMOS管的沟道宽度变化的曲线。从图12中可以看到随着下拉NMOS管的沟道宽度的增大，静态噪声容限曲线只是发生平移，说明下拉NMOS管的沟道宽度的变化对静态随机存取存储器电路的稳定性几乎不产生影响。
然后，保持上拉PMOS管和下拉NMOS管的宽长比为设计尺寸，即上拉PMOS管的宽长比为0.1/0.1，下拉NMOS管的宽长比为0.175/0.1。然后在静态随机存取存储器电路的网表中调用步骤3中得到的传输NMOS管的模型，再将表1中所列的传输NMOS管的不同沟道宽度代入传输NMOS管的模型，并且在上拉PMOS管3和下拉NMOS管5构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值；在上拉PMOS管4和下拉NMOS管6构成的反相器的输入端分别加-0.1V、0V和0.1V的电压，仿真得到该反相器输出端的值。以上拉PMOS管3和下拉NMOS管5构成的反相器或上拉PMOS管4和下拉NMOS管6构成的反相器的输出端电压值为横坐标，以上拉PMOS管4和下拉NMOS管6构成的反相器或上拉PMOS管3和下拉NMOS管5构成的反相器的输出端电压值为纵坐标，得到静态噪声容限曲线，如图13所示。因为仿真过程中调用的传输NMOS管的模型是根据传输NMOS管的阈值电压变化分布得到的，并且代入了不同的沟道宽度，所以图13也是静态噪声容限随传输NMOS管的沟道宽度变化的曲线。从图13中可以看到随着传输NMOS管的沟道宽度的减小，静态噪声容限也增大，说明静态随机存取存储器电路的稳定性随着传输NMOS管的沟道宽度的减小会变大。
综上所述，本发明通过挑选沟道宽度或沟道长度与设计尺寸不同的MOS管，并测量这些MOS管的阈值电压来得到阈值电压由于工艺偏差引起的变化分布数据，再根据阈值电压变化分布建立模型来仿真得到不同输入电压下静态随机存取存储器电路稳定性随阈值电压或者沟道宽度或者沟道长度变化的关系，从而分析结果更精确。

Claims (18)

1.一种静态随机存取存储器电路稳定性的仿真方法，其特征在于，包括下列步骤，
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系；
根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
2.如权利要求1所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述的阈值电压是通过测量工作在线性区的MOS管得到的。
3.如权利要求1所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述建立覆盖阈值电压变化分布的MOS管模型的步骤进一步包括，
判断在现有MOS管模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能否覆盖阈值电压分布；
如果覆盖阈值电压分布，则以所述模型作为静态随机存取存储器电路仿真的模型；
如果未覆盖阈值电压分布，则调整模型中的相应参数直到模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能够覆盖阈值电压分布。
4.如权利要求3所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述四种极限情况包括慢NMOS慢PMOS、快NMOS快PMOS、慢NMOS快PMOS和快NMOS慢PMOS，所述参数包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。
5.如权利要求1所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述静态随机存取存储器电路的稳定性参数包括静态噪声容限、NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流。
6.如权利要求1至5任一项所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，分别在静态随机存取存储器电路中构成CMOS锁存器的两个反相器的输入端加入相同的输入电压，并且仿真得到相应的输出电压来得到所述的静态噪声容限。
7.一种静态随机存取存储器电路稳定性的仿真方法，其特征在于，包括下列步骤，
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；
测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。
8.如权利要求7所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述的阈值电压是通过测量工作在线性区的MOS管得到的。
9.如权利要求7所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述建立覆盖阈值电压变化分布的MOS管模型的步骤进一步包括，
判断在现有MOS管模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能否覆盖阈值电压分布；
如果覆盖阈值电压分布，则以所述模型作为静态随机存取存储器电路仿真的模型；
如果未覆盖阈值电压分布，则调整模型中的相应参数直到模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能够覆盖阈值电压分布。
10.如权利要求9所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述四种极限情况包括慢NMOS慢PMOS、快NMOS快PMOS、慢NMOS快PMOS和快NMOS慢PMOS，所述参数包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。
11.如权利要求7所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述静态随机存取存储器电路的稳定性参数包括静态噪声容限、NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流。
12.如权利要求7至11任一项所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，分别在静态随机存取存储器电路中构成CMOS锁存器的两个反相器的输入端加入相同的输入电压，并且仿真得到相应的输出电压来得到所述的静态噪声容限。
13.一种静态随机存取存储器电路稳定性的仿真方法，其特征在于，包括下列步骤，
针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；测量所挑选的MOS管的阈值电压；
根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；
根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系。
14.如权利要求13所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述的阈值电压是通过测量工作在线性区的MOS管得到的。
15.如权利要求13所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述建立覆盖阈值电压变化分布的MOS管模型的步骤进一步包括，
判断在现有MOS管模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能否覆盖阈值电压分布；
如果覆盖阈值电压分布，则以所述模型作为静态随机存取存储器电路仿真的模型；
如果未覆盖阈值电压分布，则调整模型中的相应参数直到模型的四种极限情况下的阈值电压仿真值为顶点构建的四边形能够覆盖阈值电压分布。
16.如权利要求15所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述四种极限情况包括慢NMOS慢PMOS、快NMOS快PMOS、慢NMOS快PMOS和快NMOS慢PMOS，所述参数包括描述源/漏厚度的参数、描述氧化层厚度的参数以及描述源/漏面积受压力影响的参数。
17.如权利要求13所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，所述静态随机存取存储器电路的稳定性参数包括静态噪声容限、NMOS管和PMOS管的饱和电流比值，NMOS管和PMOS管的阈值电压和饱和电流以及静态随机存取存储器电路的漏电流。
18.如权利要求13至17任一项所述的静态随机存取存储器电路稳定性的仿真方法，其特征在于，分别在静态随机存取存储器电路中构成CMOS锁存器的两个反相器的输入端加入相同的输入电压，并且仿真得到相应的输出电压来得到所述的静态噪声容限。
CN2007101265014A 2007-04-17 2007-06-22 静态随机存取存储器电路稳定性的仿真方法 Active CN101290807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101265014A CN101290807B (zh) 2007-04-17 2007-06-22 静态随机存取存储器电路稳定性的仿真方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200710039563 2007-04-17
CN200710039563.1 2007-04-17
CN2007101265014A CN101290807B (zh) 2007-04-17 2007-06-22 静态随机存取存储器电路稳定性的仿真方法

Publications (2)

Publication Number Publication Date
CN101290807A true CN101290807A (zh) 2008-10-22
CN101290807B CN101290807B (zh) 2010-08-11

Family

ID=40035014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101265014A Active CN101290807B (zh) 2007-04-17 2007-06-22 静态随机存取存储器电路稳定性的仿真方法

Country Status (1)

Country Link
CN (1) CN101290807B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290097A (zh) * 2011-06-09 2011-12-21 中国科学院声学研究所 一种sram存储器
CN105260538A (zh) * 2015-10-14 2016-01-20 上海华力微电子有限公司 一种sram单元建模方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100442463C (zh) * 2005-09-07 2008-12-10 上海华虹Nec电子有限公司 一种改善器件阈值电压分布的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290097A (zh) * 2011-06-09 2011-12-21 中国科学院声学研究所 一种sram存储器
CN102290097B (zh) * 2011-06-09 2013-10-23 中国科学院声学研究所 一种sram存储器
CN105260538A (zh) * 2015-10-14 2016-01-20 上海华力微电子有限公司 一种sram单元建模方法
CN105260538B (zh) * 2015-10-14 2019-06-28 上海华力微电子有限公司 一种sram单元建模方法

Also Published As

Publication number Publication date
CN101290807B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
US7868606B2 (en) Process variation on-chip sensor
Liang et al. A simple four-port parasitic deembedding methodology for high-frequency scattering parameter and noise characterization of SiGe HBTs
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US9954001B2 (en) Structure for interconnect parasitic extraction
CN100468421C (zh) 基于集成电路制程性能变化建立模型的方法
US8627253B2 (en) Method for substrate noise analysis
CN101290807B (zh) 静态随机存取存储器电路稳定性的仿真方法
US20090144677A1 (en) Design Structure for a Circuit and Method to Measure Threshold Voltage Distributions in SRAM Devices
CN110763972A (zh) Mosfet的阈值电压的测量方法
US8969104B2 (en) Circuit technique to electrically characterize block mask shifts
US8196088B2 (en) Method and structure for screening NFET-to-PFET device performance offsets within a CMOS process
US7564290B2 (en) Design structure for a high-speed level shifter
CN109117528B (zh) 基于bsim4模型的mos器件子电路温度模型及建模方法
CN105260538A (zh) 一种sram单元建模方法
CN115081380A (zh) 提高lod应力效应模型表征精确度的方法
Frustaci et al. Analyzing noise robustness of wide fan‐in dynamic logic gates under process variations
Abbas et al. Sizing and optimization of low power process variation aware standard cells
Clark et al. SRAM cell optimization for low AV T transistors
CN106249120A (zh) 用于模型数据测试的中心晶片的挑选方法
Lorenzo et al. A new ultra low leakage and high speed technique for CMOS circuits
Bruines Process outlook for analog and rf applications
Pang et al. Research on area modeling methodology for FPGA interconnect circuits
Kaplan et al. Post optimization of a clock tree for power supply noise reduction
Gu Modeling Method of Local Mismatch Model for MOS Transistors
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant