CN101706831B - 半导体设计仿真领域中电路容差测量方法 - Google Patents
半导体设计仿真领域中电路容差测量方法 Download PDFInfo
- Publication number
- CN101706831B CN101706831B CN2009100530100A CN200910053010A CN101706831B CN 101706831 B CN101706831 B CN 101706831B CN 2009100530100 A CN2009100530100 A CN 2009100530100A CN 200910053010 A CN200910053010 A CN 200910053010A CN 101706831 B CN101706831 B CN 101706831B
- Authority
- CN
- China
- Prior art keywords
- mismatch
- model
- parameter
- circuit
- modeling method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提出一种半导体设计仿真领域中针对金属-氧化物-半导体场效应管的失配(Mismatch)的建模方法，包括下列步骤：测试被模拟器件的特性，建立被模拟器件的标准模型；测试被模拟器件的失配特性，在标准模型的基础上添加相应的公式，建立另一个包含被模拟器件的失配信息的模型，判断该失配模型与标准模型的差值与测试值是否一致。本发明提出半导体设计仿真领域中器件失配的建模方法，应用该方法所得到的模型于电路的仿真中能够精确的判断电路对失配的容差是否在规定范围之类，并且相对Monte Carlo的仿真方法仿真的过程耗时更短，效率更高。
Description
技术领域
本发明涉及半导体设计SPICE仿真和建模领域，且特别涉及一种半导体设计仿真领域中关于器件失配的建模方法。
背景技术
现代的集成电路经常是由超过一百万个晶体管所构成的，用来仿真复杂的集成电路系统的仿真方法是设计与生产集成电路的工艺的必要部分，没有这样的仿真系统与方法，集成电路的设计与生产成本会变得很高。为了设计集成电路，第一步是集成电路的功能描述与规格描述，然后在此基础上提出电路图。一般，检查电路图的性能是使用电路仿真器(Circuit Simulator)为辅助的，如果经过电路仿真器仿真后确定电路图不能满足功能描述与规格，需要对电路图进行修改，并且由电路仿真器再次地仿真修改后的电路图的特性，这样的修改与仿真的循环过程会持续直到电路图的特性满足了早期所定的功能要求与规格要求。
根据传统的方法，在使用电子组件模型辅助的电路仿真器以计算包含在集成电路中的电子组件的特性(如对应于功能描述与规格的相关连的电路数量)，例如，晶体管(Transistor)模型提供相关的电路参数以作为在集成电路中的晶体管的端点(如源极、漏极、闸极及基极)，晶体管模型的品质决定了通过电路仿真器所计算得到的特性，与随着制造的集成电路的实际运作特性的匹配程度。例如为数众多的电路仿真器(也称为电路仿效程序，Circuit Emulation Programs)存在包括SPICE、ELDO、SMASH、SABER、VE RILOG及VHDL，在Universityof California at Berkeley发展的SPICE(仿真程序强调在电路的仿效)是集成电路仿真程序，其仿效单一电路组件(如晶体管)的运作，在电路中SPICE也能用来仿真一个或更多晶体管的运作。
一般而言，现代的IC设计中会应用到多种仿真程序，例如：SPICE、SMASH、SABER、VERILOG及VHDL等，其中由University of California at Berkeley最早发明的SPICE(Simulation Program with Integrated Circuit Emphasis)是一种侧重于IC电路仿真的仿真程序，他能仿效单一电路组件(如晶体管)的运作，也能用来仿真由大量晶体管组成的线路的运作。与SPICE仿真软件相对应的是SPICE器件模型，器件模型的品质决定了集成电路通过仿真得到的特性与将要实际制造出来的产品的特性的匹配程度，只有高度精确的器件模型才能成功的仿真集成电路的特性，使得产品的设计过程高效率和低成本。
不仅如此，在集成电路制程中会产生制程波动及器件尺寸的变化，这些都将导致器件或者电路性能的不稳定。因此检验产品是否如预计的那样工作是非常有必要的。例如产品的性能如何、性能的统计分布情况又是怎样的，这些指标的仿真结果都将对于制程产生一个反馈的作用。基于此，精确地反映制程性能的变化情况就是现今器件建模中关注的又一个重要问题。因而衍生出一种通过离散情况模型仿真反映性能变化的方法。现有技术采用蒙特卡罗模型(MonteCarlo method)，又称统计模拟法、随机抽样技术。蒙特卡罗模型的基本思想是，为了求解数学、物理、工程技术以及管理等方面的问题，首先建立一个概率模型或随机过程，使它们的参数，符合概率分布或数学期望；然后通过对模型或过程的观察或抽样试验来计算所求参数的统计特征，并用算术平均值作为所求解的近似值。对于随机性问题，有时还可以根据实际物理背景的概率法则，用电子计算机直接进行抽样试验，从而求得问题的解答。从理论上来说，蒙特卡罗方法需要大量的仿真次数。仿真次数越多，所得到的结果才越精确。应用该方法的SPICE仿真，随机选取多个电路参数代入SPICE统计模型进行运算，例如进行高斯分布运算，该SPICE仿真器多次随机产生预先设定在模型卡中的参数值进行运算，最终得出对应的电路参数特性分布。
在另外一些情况下电路设计者有可能会要求两个器件的性能完全一样，但实际中不存在两个完全一样的的晶体管，为了表征这种由两个晶体管性能差异导致的对集成电路线路的影响，产业界提出了失配(Mismatch)的概念。所谓晶体管的失配特性是指两个相距一定的晶体管的性能差异的统计量，他和晶体管的尺寸以及这两个晶体管的距离有关，和晶体管的结构也有关系。当需要应用到SPICE仿真来评测失配对线路设计的影响时，就要求要有准确的失配SPICE模型(Mismatch model)。通常条件下，这种失配的建模以及线路仿真都是利用前文提到的蒙特卡罗方法来进行的：建模的时候，会不断的进行蒙特卡罗仿真以查看模型和测量值的吻合层度；线路仿真时也是用蒙特卡罗的方法检查该线路对失配的容忍度。传统蒙特卡罗方法应用到失配建模和失配的线路仿真方法的缺点在于实施过程中，需要重复计算很多次才能得到较高的精度。在建模时，需要多次迭代才能求得最终的数学模型的参数值，如果每次迭代都重复计算多次，将会非常耗费时间，对建模是一个很大的负担，对于需要大规模电路的失配容忍度的仿真，因为电路的规模变大，单次的仿真耗时就很久，如果此时应用蒙特卡罗方法，仿真时长将会大大增加。所以传统蒙特卡罗方法需要大量的时间，效率较低。另外，传统蒙特卡罗方法是一种基于统计学的方法，他的大多数的取值都不是实际中的最差情况，这种取值方式对于检查电路的实际容忍度是不利的，因为电路失效最大可能发生在实际中的最差情况出现的时候。终上所述，现有的方法并不能很好地满足检验集成电路设计的需要。
发明内容
本发明提出一种半导体设计仿真领域中晶体管失配(Mismatch)的建模方法，能够精确的应用到判断电路的对晶体管失配的容差是否在规定范围之类，并且建模和仿真过程耗时更短，效率更高。
为了达到上述目的，本发明提出一种半导体设计仿真领域中器件失配特性的建模方法，在标准模型之外，新建立一个模型卡，该模型卡包含器件失配信息，并且其失配量的大小由使用者根据需要设定，该方法包括下列步骤：
测试被模拟器件的特性；
建立被模拟器件的标准模型；
测试被模拟器件的实际失配特性；
在标准模型的基础上加入变量和参数产生包含器件失配信息的失配模型；
计算两个模型仿真结果之差，判断其是否与实际失配特性测试结果一致，
其中所述标准模型反映器件的标准电学特性，所述失配模型应用到仿真中时根据使用者输入的信息产生不同的失配偏移量。
进一步的，所述标准模型和失配模型包括现有所有的可应用于SPICE仿真的模型。
进一步的，所述器件失配模型为应用于SPICE仿真的模型，其包含器件失配信息，失配的偏移量的大小作为输入参数由使用者定义。
进一步的，所述参数包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数。
进一步的，所述仿真运算使用SPICE仿真软件。
进一步的，失配偏移量的大小由使用者定义，单位为Sigma，Sigma值的信息包含在失配模型中，并在建模调整得和实际的器件性能的统计数据一致。
进一步的，调节标准模型中的各种参数包括开启电压Vth参数，迁移率U的参数，反应器件尺寸的参数，反应栅氧化层厚度Tox的参数，最终调节的目的是使得该失配模型与标准模型的差值和统计实际两个器件性能差值的方差一致。
本发明提出半导体设计仿真领域中器件失配的建模方法，应用该方法所得到的模型于电路的仿真中能够精确的判断电路对失配的容差是否在规定范围之类，并且相对Monte Carlo的仿真方法仿真的过程耗时更短，效率更高。
附图说明
图1所示为本发明较佳实施例的电路容差测量方法流程图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种半导体设计仿真领域中电路容差测量方法，能够精确的判断电路的容差是否在规定范围之类，并且测量的过程耗时更短，效率更高。
请参考图1，图1所示为本发明较佳实施例的电路容差测量方法流程图。本发明提出一种半导体设计仿真领域中器件失配特性的建模方法，包括下列步骤：
步骤S10：测量标准晶体管数据；
步骤S20：提取标准模型；
步骤S30：得到标准模型卡；
步骤S40：测量晶体管失配数据；
步骤S50：初始化失配模型卡；
步骤S60：调整失配模型参数；
步骤S70：仿真计算失配和标准模型的差值；
步骤S80：比较仿真的失配值的测量和失配值；
如果仿真的测量值一致则完成建模，如果不一致则返回S50继续调整，直到一致，最终得到标准晶体管模型卡。
本发明提出一种半导体设计仿真领域中器件失配特性的建模方法，在标准模型之外，新建立一个模型卡，该模型卡包含器件失配信息，并且其失配量的大小由使用者根据需要设定，该方法包括下列步骤：
测试被模拟器件的特性；
建立被模拟器件的标准模型；
测试被模拟器件的实际失配特性；
在标准模型的基础上加入变量和参数产生包含器件失配信息的失配模型；
计算两个模型仿真结果之差，判断其是否与实际失配特性测试结果一致，
其中所述标准模型反映器件的标准电学特性，所述失配模型应用到仿真中时根据使用者输入的信息产生不同的失配偏移量，所述标准模型和失配模型包括现有所有的可应用于SPICE仿真的模型，所述器件失配模型为应用于SPICE仿真的模型，例如MOS的BSIM3，BJT的GP模型等，其包含器件失配信息，失配的偏移量的大小作为输入参数由使用者定义，所述参数包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数，失配偏移量的大小由使用者定义，单位为Sigma，Sigma值的信息包含在失配模型中，调节标准模型中的各种参数包括开启电压Vth参数，迁移率U的参数，反应器件尺寸的参数，反应栅氧化层厚度Tox的参数。用户在进行测量前选定具体要针对那些电路参数进行测量并输入到标准模型卡中，这些电路参数必须是与被测电路相关的电路参数。同时用户将与输入到标准模型卡中的多个标准电路参数对应的测量电路参数输入到测量模型卡中，多个测量电路参数的取值由用户根据电路实际测量值选取。
用户在建立失配模型时，失配模型的Sigma值在建模时需要调到的实际的测量值一致，并且它的晶体管的尺寸的关系也要和实际测量相一致。在定义失配值Sigma时，线路设计者输入他期望检查的失配量，单位为Sigma，意味着两个晶体管之间的性能差会有多少个Sigma。进行电路仿真时，把这两个模型(标准模型和失配模型)分别定义进电路设计者认为Mismatch会有很大影响的地方，然后仿真，以检查电路的性能。
接着，所述标准模型和失配模型分别对多个标准电路参数和多个相对应的测量电路参数进行运算，具体运算由用户预先设定在标准模型和失配模型中的计算公式进行，因此其避免了进行高斯分布的随机取值多次迭代运算的繁琐，能够直接得到计算结果，并且准确度较高。
之后将得出的结果进行仿真运算，所述仿真运算使用HSPICE仿真软件，当然其也可以使用例如ELDO、SMASH、SABER、VE RILOG及VHDL等仿真软件。得出仿真结果之后，将通过标准模型的仿真结果与失配模型得出的仿真结果进行比较计算，判断两者差值与实际失配特性测试结果是否一致，若一致则判定被测电路符合设计要求，否则需要对被测电路进行参数调整再次进行建模仿真比较的处理过程。
本发明提出一种半导体设计仿真领域中晶体管失配(Mismatch)的建模方法，运用该方法生成的模型能够精确的应用到判断电路的对晶体管失配的容忍度是否在规定范围之中，并且建模和仿真过程耗时更短，效率更高。
综上所述，本发明提出的半导体设计仿真领域中晶体管失配(Mismatch)的建模方法，运用该方法生成的模型能够精确的应用到判断电路的对晶体管失配的容忍度是否在规定范围之中，，并且其不需要在模型卡建模的过程中运用蒙特卡罗运算，而是直接根据给定的运算公式得出结果再进行仿真运算，建模的过程耗时更短，效率更高。其可以应用于半导体电路设计仿真领域的任何电路部分的对失配的容差的判断，为电路设计的可靠性和性能都带来了极大的提升。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (7)
1.一种半导体设计仿真领域中器件失配特性的建模方法，其特征在于在标准模型之外，新建立一个模型卡，该模型卡包含器件失配信息，并且其失配量的大小由使用者根据需要设定，该方法包括下列步骤：
测试被模拟器件的特性；
建立被模拟器件的标准模型；
测试被模拟器件的实际失配特性；
在标准模型的基础上加入变量和参数产生包含器件失配信息的失配模型；
计算两个模型仿真结果之差，判断其是否与实际失配特性测试结果一致，
其中所述标准模型反映器件的标准电学特性，所述失配模型应用到仿真中时根据使用者输入的信息产生不同的失配偏移量。
2.根据权利要求1所述的器件失配特性的建模方法，其特征在于，所述标准模型和失配模型包括可应用于SPICE仿真的模型。
3.根据权利要求1所述的器件失配特性的建模方法，其特征在于，所述器件失配模型为应用于SPICE仿真的模型，其包含器件失配信息，失配的偏移量的大小作为输入参数由使用者定义。
4.根据权利要求1所述的器件失配特性的建模方法，其特征在于，所述参数包括开启电压Vth、饱和电流Idsat、漏源电导Gds、跨导Gm、电阻值和电容值以及其他电学特性参数。
5.根据权利要求1所述的器件失配特性的建模方法，其特征在于，所述仿真运算使用SPICE仿真软件。
6.根据权利要求1所述的器件失配特性的建模方法，其特征在于，失配偏移量的大小由使用者定义，单位为Sigma，Sigma值的信息包含在失配模型中，并在建模时调整得和实际的器件性能的统计数据一致。
7.根据权利要求1所述的器件失配特性的建模方法，其特征在于，调节标准模型中的各种参数包括开启电压Vth参数，迁移率U的参数，反应器件尺寸的参数，反应栅氧化层厚度Tox的参数，最终调节的目的是使得该失配模型与标准模型的差值和统计实际两个器件性能差值的方差一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100530100A CN101706831B (zh) | 2009-06-12 | 2009-06-12 | 半导体设计仿真领域中电路容差测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100530100A CN101706831B (zh) | 2009-06-12 | 2009-06-12 | 半导体设计仿真领域中电路容差测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101706831A CN101706831A (zh) | 2010-05-12 |
| CN101706831B true CN101706831B (zh) | 2012-08-08 |
Family
ID=42377056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100530100A Active CN101706831B (zh) | 2009-06-12 | 2009-06-12 | 半导体设计仿真领域中电路容差测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101706831B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385642B (zh) * | 2010-09-03 | 2013-02-13 | 上海华虹Nec电子有限公司 | 电阻的器件失配的修正方法 |
| CN105447216B (zh) * | 2014-09-25 | 2019-02-05 | 中国科学院微电子研究所 | 一种提高电路仿真精度的方法及装置 |
| CN105302943B (zh) * | 2015-09-27 | 2018-08-24 | 上海华力微电子有限公司 | 一种偏置电压显性相关的失配模型及其提取方法 |
| CN106021001B (zh) * | 2016-05-26 | 2019-04-16 | 熊猫电子集团有限公司 | 一种对环备份电子产品进行可靠性建模分析的方法 |
| CN109711038B (zh) * | 2018-12-24 | 2023-08-18 | 上海华力集成电路制造有限公司 | Mom电容失配模型及其提取方法 |
| CN110135090B (zh) * | 2019-05-21 | 2020-10-09 | 北京航空航天大学 | 一种基于响应面法的电路系统容差建模与分析方法 |
| CN111737937B (zh) * | 2020-07-16 | 2023-06-23 | 杰华特微电子股份有限公司 | 半导体器件建模方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
| CN1828618A (zh) * | 2005-03-02 | 2006-09-06 | 松下电器产业株式会社 | 半导体设计装置 |
| CN101344898A (zh) * | 2007-07-11 | 2009-01-14 | 恩益禧电子股份有限公司 | 半导体集成电路的生产方法、设计方法和设计系统 |
-
2009
- 2009-06-12 CN CN2009100530100A patent/CN101706831B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1510733A (zh) * | 2002-12-24 | 2004-07-07 | 北京艾克赛利微电子技术有限公司 | 面向工艺移植的晶体管级集成电路优化方法 |
| CN1828618A (zh) * | 2005-03-02 | 2006-09-06 | 松下电器产业株式会社 | 半导体设计装置 |
| CN101344898A (zh) * | 2007-07-11 | 2009-01-14 | 恩益禧电子股份有限公司 | 半导体集成电路的生产方法、设计方法和设计系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101706831A (zh) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101706831B (zh) | 半导体设计仿真领域中电路容差测量方法 | |
| CN101655882B (zh) | 基于统计模型最差情况的建模方法 | |
| CN102385646B (zh) | Mos晶体管的器件失配的修正方法 | |
| US9898566B2 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
| CN103559369B (zh) | 一种基于cad蒙特卡洛分析的电路成品率估算方法 | |
| Sadrossadat et al. | Nonlinear electronic/photonic component modeling using adjoint state-space dynamic neural network technique | |
| CN103838905A (zh) | 可描述高低温失配特性的晶体管模型及仿真方法 | |
| CN103810316A (zh) | 降低寄生失配的方法 | |
| KR20100080331A (ko) | 관련된 디바이스들을 위한 일관성 있는 컴팩트 모델 파라미터들 추출 | |
| Xiao et al. | Uniform non-Bernoulli sequences oriented locating method for reliability-critical gates | |
| US11080446B2 (en) | Method to regulate clock frequencies of hybrid electronic systems | |
| US11443087B2 (en) | System and method for power analysis for design logic circuit with irregular clock | |
| Zhang et al. | Enabling automatic model generation of RF components: a practical application of neural networks | |
| US8145442B2 (en) | Fast and accurate estimation of gate output loading | |
| US11022634B1 (en) | Rail block context generation for block-level rail voltage drop analysis | |
| KR20230088493A (ko) | 물리적 파라미터들에 대한 증강 감도 데이터를 이용한 타이밍 거동 모델링 | |
| Nagel et al. | Why SPICE is just as good and just as bad for IC design as it was 40 years ago | |
| US20040162716A1 (en) | Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects | |
| US7853908B2 (en) | Algorithmic reactive testbench for analog designs | |
| US11790127B1 (en) | Full correlation aging analysis over combined process voltage temperature variation | |
| US11941339B1 (en) | Automated equal-resistance routing in compact pattern | |
| US20240028803A1 (en) | Parameterized high level hierarchical modeling, and associated methods | |
| US11403450B2 (en) | Convergence centric coverage for clock domain crossing (CDC) jitter in simulation | |
| Wang et al. | Modeling of distributed RLC interconnect and transmission line via closed forms and recursive algorithms | |
| Ince et al. | Statistical library characterization using arbitrary polynomial chaos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140520 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140520 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |