JP2630220B2 - 回路シミュレーション方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は回路シミュレーション方
法に関し、特に電子回路のＣＡＤにおける回路解析を行
う回路シミュレータの回路シミュレーション方法に関す
る。

【０００２】

【従来の技術】回路シミュレータは、回路素子の特性と
この回路素子の接続関係を入力するだけで広範囲な電子
回路の解析に適用できるということから、極めて汎用性
の高いＣＡＤツールである。

【０００３】従来、この種の回路シミュレータの回路シ
ミュレーション方法は、回路内の各素子の接続関係を規
定する接続情報から節点に着目した連立方程式を立て、
これを行列に変換して計算し解を得ていた。このとき、
トランジスタなどの能動素子は等価回路で表されるが、
この等価回路について上記行列に展開し、上記計算を行
っていた。

【０００４】この種のトランジスタ回路の一例を示す図
２（Ａ）を参照すると、このトランジスタ回路はトラン
ジスタＱ１と、トランジスタＱ１の負荷抵抗Ｒ１と、電
源Ｖ１，Ｖ２とを含み、抵抗Ｒ１と電源Ｖ２との接続点
が節点Ａを、トランジスタＱ１のコレクタと抵抗Ｒ１と
の接続点が節点Ｂを、トランジスタＱ１のベースと電源
Ｖ１との接続点が節点Ｃを、電源Ｖ１，Ｖ２，およびト
ランジスタＱ１のエミッタとの共通接続点すなわち接地
点が節点Ｄをそれぞれ形成する。

【０００５】トランジスタＱ１を等価回路で示す図２
（Ｂ）を参照すると、トランジスタＱ１関連の節点は、
Ｂ，Ｃ，Ｄに加えて内部の節点Ｂ’，Ｃ’，Ｄ’が新た
に加わり、結局全回路の節点は、Ａ，Ｂ，Ｂ’，Ｃ，
Ｃ’，Ｄ，Ｄ’の７個となる。

【０００６】ここで、抵抗の逆数すなわちアドミタンス
をＧとすると、オームの法則より電圧Ｖと電流Ｉとアド
ミタンスＧとの関係は次式で表わされる。

【０００７】 Ｇ×Ｖ＝Ｉ………………………………………………………………………（１） これを回路の各々の節点に着目し、キルヒホフの法則を
適用することにより、節点の数だけすなわちこの例では
７つの連立方程式が成立する。

【０００８】これを行列式により次式のように表され
る。

【０００９】

【００１０】回路シミュレーションでは、２式の両辺に
それぞれアドミタンス行列Ｇの逆行列Ｇ^-1を掛けること
により電圧ベクトルＶを求める。

【００１１】従来の回路シミュレーション方法をフロー
チャートで示す図４を参照すると、この図で示す従来の
回路シミュレーション方法は、節点情報から全体回路の
アドミタンス，電圧，電流各行列を作成するステップＰ
１と、上記全体回路の行列の解を求め、各節点の電圧を
求めるステップＰ２とを含む。

【００１２】このように、回路シミュレーションは数値
計算が主体であり、計算機利用上ではＣＰＵコストが高
くつく性格のものである。素子数が増加して回路規模が
大きくなると、アドミタンス行列Ｇも大規模化する。ア
ドミタンス行列が大規模になると、演算量が増加し演算
速度が低下する。また、所要のメモリ容量も大きくな
る。ＣＰＵコストも大幅に上昇する。

【００１３】例えば、トランジスタＱ１のような３端子
の能動素子を１０個含む回路をシミュレーションする
と、能動素子内部節点を含め、節点数が３×２×１０＝
６０個となり、多数の能動素子を含む回路では、素子数
の増加分以上に解析時間が増加する。

【００１４】これらの問題点を回避し、シミュレーショ
ン効率を向上させる目的で、例えば、菅野卓雄監修「カ
スタムＬＳＩ応用設計ハンドブック」（株）リアライズ
社（昭和５９年）、第３２０頁〜第３２８頁記載のＭＯ
ＳＴＡＰ（ＭＯＳ専用高速回路解析プログラム）で代表
されるタイミングシミュレータが種々開発されている。
これらのタイミングシミュレータは、主に、ＭＯＳ回路
を中心にＬＳＩ回路の動作を現象面でとらえシミュレー
ション効率を向上しようというものであり、回路を分割
して小さな行列を複数個生成し各々演算することによ
り、上記目的を達成するというものである。しかして、
ＭＯＳトランジスタのゲート端子あるいはトランスファ
ゲートのソース、ドレイン端子を通じて静的に電流が流
れないというＭＯＳＬＳＩ固有の回路の分離性に着目
し、シミュレーション対象回路を分割して計算すること
に共通点がある。この場合も、一回に扱う行列が小さい
というだけで、能動素子の等価回路展開は行われる。

【００１５】

【発明が解決しようとする課題】上述した従来の回路シ
ミュレーション方法は、素子数の増加にともない回路規
模が大きくなると、アドミタンス行列が大規模化し、演
算量が増加し演算速度が低下するとともに所要のメモリ
容量も大きくなるので、ＣＰＵコストも大幅に上昇する
ため、現実的なシミュレーション可能な素子数が小さく
制限されるという欠点があった。

【００１６】また、上記欠点を回避するための回路分割
によるタイミングシミュレータなどの回路シミュレーシ
ョン方法も、ゲート電流が無いＭＯＳＬＳＩ固有の回路
の分離性を利用しているため、ベース電流の存在のため
回路の分離性が得られないバイポーラトランジスタ等に
は利用できないという欠点があった。

【００１７】

【課題を解決するための手段】本発明の回路シミュレー
ション方法は、能動素子を含む電子回路の解析シミュレ
ーションを行う回路シミュレーション方法において、前
記能動素子の等価回路に対応する第１の行列を作成する
ステップと、前記能動素子および前記能動素子以外の回
路素子を含む全体回路に対応する第２の行列を作成する
ステップと、前記第１および第２の行列を用いてシミュ
レーション対象回路中の節点の電圧を計算するステップ
と、前記第２の行列に前記第１の行列の計算結果を代入
するステップと、前記第１の行列の相続く計算結果の今
回の値と前回の値とを比較しこれら今回および前回の値
が同一の場合に次回の前記第１の行列を作成せず前記今
回および前回の値が異なる場合に次回の前記第１の行列
を作成するステップとを有することを特徴とするもので
ある。

【００１８】

【実施例】次に、本発明の回路シミュレーション方法の
実施例をフローチャートで示す図１を参照すると、この
図に示す本実施例の回路シミュレーション方法は、行列
を生成する行列生成処理１と、第１処理で生成した行列
を解析計算する解析処理２の２つの処理から成る。行列
生成処理１は後述するステップＳ１１〜Ｓ１８から成
り、解析処理２はステップＳ１９〜Ｓ２７から成る。

【００１９】本実施例を適用した回路シミュレータのフ
ローを示す図３を参照すると、この図に示す本実施例の
回路シミュレーション方法は、回路接続情報を読取るス
テップＡ１と、素子別に切出すステップＡ２と、節点情
報を抽出するステップＡ３と、抽出した節点情報から全
体回路のアドミタンス行列および各節点の電圧、電流各
行列を作成するステップＡ４と、電圧、電流各行列の各
々の節点の直流初期値を入力するステップＡ５と、行列
計算を行うステップＡ６と、直流解析、交流解析、過度
解析を行うステップＡ７と、解析処理の行列計算を行う
ステップＡ８と、解析結果を出力するステップＡ９とを
含む。図３のステップＡ４〜ステップＡ８は、図１のス
テップＳ１１〜Ｓ１９の処理に対応する。

【００２０】本発明の概念を示す図２を参照すると、上
述の従来の技術で説明した図２（Ａ）の回路は、図２
（Ｂ）に示す等価回路で表される。トランジスタＱ１関
連の節点は、Ｂ，Ｃ，Ｄに加えて内部の節点Ｂ’，
Ｃ’，Ｄ’が新たに加わり、これに、抵抗Ｒ１関連の節
点Ａ，Ｂが付加されたものとなる。したがって、全回路
の節点は、Ａ，Ｂ，Ｂ’，Ｃ，Ｃ’，Ｄ，Ｄ’の７個と
なる。以上を行列で表すと、図２（Ｃ）に示すように、
２つの部分に分解できる。

【００２１】次に、図１、図２および図３を参照して本
実施例の処理の具体的なフローについて説明すると、ま
ず、図３のステップＡ１で、回路シミュレータは回路接
続情報を読取り、ステップＡ２，Ａ３で、この回路接続
情報から各々の素子の情報および節点の接続情報を抽出
する。

【００２２】次に、図１の行列生成処理１を実行する。
まず、ステップＡ３で抽出した節点情報から、それらの
節点関連の全体回路のアドミタンス行列および上記節点
の各々の電圧および電流の行列である全体アドミタン
ス，電圧，電流各行列（以下全体行列）を作成する（ス
テップＳ１１）。このとき、能動素子（図２（Ａ）のＱ
１）については等価回路に展開せず、外部端子（図２
（Ｂ）のＢ，Ｃ，Ｄ）のみについてのパラメータを各行
列の要素として設定する。具体的には、全体アドミタン
ス行列の各節点対応パラメータとして１を、全体電圧，
電流行列の各節点対応パラメータとしてそれぞれ電圧お
よび電流の初期値を設定する。次に、上記能動素子の等
価回路のみのアドミタンス，電圧，電流の各行列である
等価アドミタンス，電圧，電流各行列（以下等価行列）
を作成する（ステップＳ１２〜Ｓ１４）。上記等価アド
ミタンス行列は等価回路に対応して作成し、上記等価電
圧，電流行列は、ステップＳ１１で作成した上記全体電
圧，電流行列の各対応節点の電圧電流値をパラメータと
して設定する。アドミタンス行列および初期電圧，電流
の行列が設定できれば、次に、これらを用いガウスの消
去法等の一般的な非線形方程式の解法を適用して各々の
等価行列を解き、これら各等価回路の各々の節点の電圧
電流値を求め（ステップＳ１５）、各々を別のメモリに
格納し（ステップＳ１６）、上記別のメモリに格納した
上記各等価回路の各々の節点の電圧電流値のうちの外部
端子関連の節点のものだけ、上記全体電圧，電流行列の
対応節点の要素として代入し（ステップＳ１７）、上記
等価行列を解除してメモリを開放する（ステップＳ１
８）。

【００２３】次に、図１の解析処理２を実行する。ま
ず、上記全体行列を解き、各節点の電圧電流値を求める
（ステップＳ１９）。次に、全体電圧，電流行列の要素
のうち、各々の能動素子関連の要素値すなわち等価行列
の解の要素値について今回の値と前回の値との比較を行
う（ステップＳ２１，Ｓ２２）。比較結果、両者が同一
値であればこの能動素子は不動作であり、この能動素子
の計算を反復しても上記要素値は変らず、その各対応節
点の電圧，電流情報を保持するだけでよい。したがっ
て、等価回路は不要であるので等価行列は列成しない。
比較結果、両者が相異していればその能動素子は動作し
ているので等価回路が必要であるため等価行列を作成
し、ステップＳ１３〜Ｓ１７と同様の処理であるステッ
プＳ２３〜Ｓ２７により処理を行って、全体行列の対応
要素に能動素子の等価行列の要素を代入し、この全体行
列を解く。

【００２４】解析結果が収束するまでこの解析処理２を
反復し、回路シミュレーションの解を求める。

【００２５】従来例と同様の、３端子の能動素子を１０
個含む回路において、ある時点でそのうちの５個が変化
していない場合を想定してシミュレーションすると、能
動素子内部節点を含め、節点数が｛（３×２×１０）−
（３×２×５＋３×５）｝／（３×２×１０）×１００
％＝２５％となり、所要メモリ容量を２５％節減でき
る。素子数が増える程このメモリ容量節減の比率が増加
する。また、能動素子の等価回路の式は複雑でかつ一般
的に強度の非線形性を有していることから回路シミュレ
ーション時間の大半を占めているため、上述の例のよう
な場合には、計算時間をほぼ半減できる。

【００２６】

【発明の効果】以上説明したように、本発明の回路シミ
ュレーション方法は、回路中に動作していない能動素子
がある場合には、その素子の等価回路を作成しないの
で、メモリ容量を節約し、かつ計算時間を短縮するの
で、ＣＰＵコストが削減できるという効果がある。

【００２７】また、バイポーラトランジスタ等にも適用
できるという効果がある。

【図面の簡単な説明】

【図１】本発明の回路シミュレーション方法の一実施例
を示すフローチャートである。

【図２】本実施例の回路シミュレーション方法を説明す
るための電子回路の回路図および等価回路図である。

【図３】本実施例の回路シミュレーション方法を適用す
る回路シミュレータのフローチャートである。

【図４】従来の回路シミュレーション方法の一例を示す
フローチャートである。

【符号の説明】

１ 行列生成処理 ２ 解析処理 Ｑ１ トランジスタ Ｒ１ 抵抗

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 能動素子を含む電子回路の解析シミュレ
   ーションを行う回路シミュレーション方法において、 前記能動素子の等価回路に対応する第１の行列を作成す
   るステップと、 前記能動素子および前記能動素子以外の回路素子を含む
   全体回路に対応する第２の行列を作成するステップと、 前記第１および第２の行列を用いてシミュレーション対
   象回路中の節点の電圧を計算するステップと、 前記第２の行列に前記第１の行列の計算結果である第１
   の要素値を代入するステップと、 前記第１の行列の相続く計算結果の今回の値と前回の値
   とを比較しこれら今回および前回の値が同一の場合に次
   回の前記第１の行列を作成せず前記今回および前回の値
   が異なる場合に次回の前記第１の行列を作成するステッ
   プとを有することを特徴とする回路シミュレーション方
   法。
2. 【請求項２】 前記第１および第２の行列の各々が構成
   素子の接続点である前記節点のアドミタンスと電圧と電
   流とにそれぞれ対応するアドミタンス行列と電圧行列と
   電流行列とを含むことを特徴とする請求項１記載の回路
   シミュレーション方法。